JP2008153325A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2008153325A
JP2008153325A JP2006337784A JP2006337784A JP2008153325A JP 2008153325 A JP2008153325 A JP 2008153325A JP 2006337784 A JP2006337784 A JP 2006337784A JP 2006337784 A JP2006337784 A JP 2006337784A JP 2008153325 A JP2008153325 A JP 2008153325A
Authority
JP
Japan
Prior art keywords
semiconductor chip
hole
sealing member
main surface
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006337784A
Other languages
Japanese (ja)
Inventor
Nobuhiro Kawaguchi
展広 川口
Yoshihiko Inoue
吉彦 井上
Hitoshi Miwa
仁 三輪
Yoichiro Eto
陽一郎 江藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Solutions Technology Ltd
Original Assignee
Hitachi ULSI Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi ULSI Systems Co Ltd filed Critical Hitachi ULSI Systems Co Ltd
Priority to JP2006337784A priority Critical patent/JP2008153325A/en
Publication of JP2008153325A publication Critical patent/JP2008153325A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a technology that is physically easier for destruction of a semiconductor chip in a package. <P>SOLUTION: The semiconductor chip 1, on which a memory circuit is formed, is bonded by a bonding agent 2 to a die pad 3 on which a first hole H1 is drilled in the thickness direction. A second hole H2 is provided to the surface in the side of die pad 3 of a first sealing member 6 for sealing above elements, and a third hole H3 is also provided to a surface in the side of semiconductor chip 1. Inside the third hole H3, the second sealing member 7 for sealing the front surface of the semiconductor chip 1 is provided, and a destruction member 8 is also provided on the second sealing member 7 under support by an elastic member S1. By having the destructing member 8 pressed from the outside with an elastic member 8, for it to move within the hole H3 in the thickness direction of the semiconductor chip 1 and this can be physically destructed. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、半導体装置の中でも、半導体チップを搭載するチップ搭載部および封止材料の構造に関し、特に、セキュリティ性能の向上に適用して有効な技術に関するものである。   The present invention relates to a structure of a chip mounting portion and a sealing material for mounting a semiconductor chip among semiconductor devices, and more particularly to a technique effective when applied to improvement of security performance.

半導体装置は、半導体チップを樹脂材料やセラミックス材料を成型した部材を用いてパッケージングし、半導体チップの保護および性能の維持を図っている。例えば樹脂モールドでは、メモリ回路や論理回路に代表される集積回路を表面に形成した半導体チップと、その裏面をペースト材料で接着させた半導体チップ搭載部（以下、ダイパッドと記述）およびボンディングワイヤを、電気接続用のリード部の一部を残して、樹脂部材で覆うことで、半導体装置が構成されている。   In a semiconductor device, a semiconductor chip is packaged using a member obtained by molding a resin material or a ceramic material to protect the semiconductor chip and maintain performance. For example, in a resin mold, a semiconductor chip on which an integrated circuit typified by a memory circuit or a logic circuit is formed on the surface, a semiconductor chip mounting portion (hereinafter referred to as a die pad) and a bonding wire in which the back surface is bonded with a paste material, The semiconductor device is configured by leaving a part of the lead portion for electrical connection and covering with a resin member.

半導体チップのパッケージング技術は、薄型化や少量多品種の傾向にある現在のＬＳＩにおいて、その封止材料や外形などに進展はあっても、上記の構造に本質的な変化は無い。このような構造の半導体チップのパッケージング技術は、例えば特開平７−４５７５０号公報（特許文献１）などで公示されている。   With regard to the packaging technology of semiconductor chips, there is no substantial change in the above structure even if progress is made in the sealing material and the outer shape of the current LSI, which tends to be thin and have a small variety. A packaging technique for a semiconductor chip having such a structure is disclosed in, for example, Japanese Patent Laid-Open No. 7-45750 (Patent Document 1).

本発明者らは、封止される半導体チップとして、不揮発性メモリチップを有する半導体装置を検討した。不揮発性メモリは、電源の供給が無くても情報を記録することができ、その情報を電気的に書き換えることができる。現在では、この不揮発性メモリの大容量化、小型化に伴い、大容量の情報を手軽に持ち運びできるという特徴を生かし、デジタルデータ用の小型記録媒体など、民生品としても広く利用されている。   The present inventors examined a semiconductor device having a nonvolatile memory chip as a semiconductor chip to be sealed. The nonvolatile memory can record information without power supply and can electrically rewrite the information. Nowadays, with the increase in capacity and miniaturization of this nonvolatile memory, taking advantage of the feature that large capacity information can be easily carried, it is widely used as a consumer product such as a small recording medium for digital data.

一方で、大容量のプログラムやデータを記録できる不揮発性メモリは、携帯性に優れた記録媒体であることから、これら記録情報に対するセキュリティの確保が要望されている。この観点から、不揮発性メモリの使い勝手の良さを損なうことなく、暗証コードによって記録データのセキュリティ保護性能を向上させる手法が開発され、例えば特開２００１−２９０７０８号公報（特許文献２）などに公示されている。
特開平７−４５７５０号公報 特開２００１−２９０７０８号公報 On the other hand, a nonvolatile memory capable of recording a large-capacity program and data is a recording medium having excellent portability. Therefore, it is required to ensure security for the recorded information. From this point of view, a technique for improving the security protection performance of recorded data by using a personal identification code has been developed without impairing the usability of the nonvolatile memory. ing.
JP 7-45750 A JP 2001-290708 A

本発明者らは、大容量の記録媒体としての不揮発性メモリが、より低コストで量産されるようになれば、ディスポーザブルな利用方法を対象にした製品へと応用されるようになると想定し、この観点において以下の課題があることを見出した。   The present inventors assume that if a nonvolatile memory as a large-capacity recording medium is mass-produced at a lower cost, it will be applied to a product intended for a disposable usage method. From this viewpoint, it has been found that there are the following problems.

即ち、ユーザーの手によって廃棄されることをあらかじめ想定した不揮発性メモリの製品化には、記録情報の漏洩を完全に抑止できる機構が備わっていることが前提となる。前記特許文献２などの手法によって、記録情報のセキュリティ性能は相当に高まる。特に、不特定多数のユーザーがアクセスできる状態で、かつデータを記録しておかなければならない場合などには、この手法は有効である。一方、記録媒体である不揮発性メモリ自体が廃棄されることを想定した場合には、データを記録しておく必要は無く、データの完全な消去こそが、より効果的な情報漏洩の防止策であると本発明者らは考えた。   That is, the commercialization of a nonvolatile memory that is assumed to be discarded by the user in advance is premised on having a mechanism that can completely prevent leakage of recorded information. The security performance of the recorded information is considerably increased by the technique of Patent Document 2 and the like. In particular, this method is effective in a state where an unspecified number of users can access and data must be recorded. On the other hand, when it is assumed that the non-volatile memory itself as a recording medium is discarded, there is no need to record data, and complete erasure of data is a more effective information leakage prevention measure. The present inventors thought that there was.

しかし、不揮発性メモリ内のデータを電気的手法によって完全に消去するためには、少なくとも電源を供給するツールと、消去するプログラムが必要であり、汎用性は損なわれてしまう。   However, in order to completely erase the data in the nonvolatile memory by an electrical method, at least a tool for supplying power and a program for erasing are necessary, and versatility is impaired.

そこで、本発明者らは、不揮発性メモリにデータが記録された状態であっても、その記録媒体を物理的に破壊してしまい、外部からのアクセスを不可能にすることこそが、完全なセキュリティ確保の手法であると考えた。   Therefore, the present inventors have completely destroyed the recording medium even in a state where data is recorded in the nonvolatile memory, making it impossible to access from the outside. I thought that it was a method of ensuring security.

しかし、半導体チップは樹脂材料やセラミックス材料でパッケージされており、中に封止された半導体チップ、即ち不揮発性メモリを物理的に破壊することは容易ではない。これは、本来、半導体チップのパッケージングは、外部からの機械的衝撃などから保護するために行っているからであり、半導体チップを物理的に破壊しようという本発明者らの概念とは相反する。   However, the semiconductor chip is packaged with a resin material or a ceramic material, and it is not easy to physically destroy the semiconductor chip sealed therein, that is, the nonvolatile memory. This is because the packaging of the semiconductor chip is originally performed in order to protect it from external mechanical shocks and the like, which contradicts the concept of the present inventors to physically destroy the semiconductor chip. .

本発明の目的は、パッケージ内の半導体チップを、物理的に容易に破壊することのできる技術を提供することにある。   An object of the present invention is to provide a technique capable of physically easily destroying a semiconductor chip in a package.

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。   The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。   Of the inventions disclosed in the present application, the outline of typical ones will be briefly described as follows.

半導体チップに不揮発性メモリを備えた半導体装置において、本来半導体チップを保護すべきパッケージに、半導体チップの物理的破壊を可能にする機構を備えたものである。   A semiconductor device provided with a nonvolatile memory in a semiconductor chip is provided with a mechanism that enables physical destruction of the semiconductor chip in a package that should originally protect the semiconductor chip.

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。   Among the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.

即ち、半導体チップを物理的に破壊できる機構を備えることにより、パッケージ内の半導体チップを物理的に容易に破壊できる。   That is, by providing a mechanism capable of physically destroying the semiconductor chip, the semiconductor chip in the package can be physically easily destroyed.

本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付すようにし、その繰り返しの説明は可能な限り省略するようにしている。以下、本発明の実施の形態を図面に基づいて詳細に説明する。   Components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiments, and the repetitive description thereof is omitted as much as possible. Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

（実施の形態１）
図１は、本実施の形態１の半導体装置の断面図を示している。 (Embodiment 1)
FIG. 1 shows a cross-sectional view of the semiconductor device of the first embodiment.

この半導体装置を構成する半導体チップ１は、例えばシリコン単結晶を母材とする半導体薄板からなり、その厚さ方向に沿って互いに反対側に位置する主面（第２主面）および裏面（第１主面）を有している。   A semiconductor chip 1 constituting the semiconductor device is made of, for example, a semiconductor thin plate having a silicon single crystal as a base material, and has a main surface (second main surface) and a back surface (second main surface) located on opposite sides along the thickness direction. 1 main surface).

半導体チップ１の主面には、例えばフラッシュメモリのような不揮発性メモリが形成されている。半導体チップ１の裏面は、例えば銀ペーストを用いて形成された接着剤２を介してダイパッド（チップ搭載部）３に接合されている。   A nonvolatile memory such as a flash memory is formed on the main surface of the semiconductor chip 1. The back surface of the semiconductor chip 1 is bonded to a die pad (chip mounting portion) 3 via an adhesive 2 formed using, for example, silver paste.

ダイパッド３は、例えば４２アロイまたは銅（Ｃｕ）のような金属により形成されている。ここでは、ダイパッド３の平面積が半導体チップ１の平面積よりも大きい場合が例示されている。   The die pad 3 is formed of a metal such as 42 alloy or copper (Cu), for example. Here, the case where the plane area of the die pad 3 is larger than the plane area of the semiconductor chip 1 is illustrated.

このダイパッド３には、その上下面を貫通する孔（第１の孔）Ｈ１が形成されている。この孔Ｈ１は、半導体チップ１と平面的に重なる位置、特に半導体チップ１の不揮発性メモリの形成領域に重なる位置に形成されている。孔Ｈ１の平面積は、半導体チップ１の平面積よりも小さい。   The die pad 3 is formed with a hole (first hole) H1 penetrating the upper and lower surfaces thereof. The hole H1 is formed at a position that overlaps the semiconductor chip 1 in a plan view, particularly at a position that overlaps the formation area of the nonvolatile memory of the semiconductor chip 1. The plane area of the hole H1 is smaller than the plane area of the semiconductor chip 1.

図２には、このダイパッド３の平面図を示している。ダイパッド３に形成された孔Ｈ１の平面形状は、例えば円形状に形成されている。   FIG. 2 shows a plan view of the die pad 3. The planar shape of the hole H1 formed in the die pad 3 is, for example, a circular shape.

一方、図１に示すように、上記半導体チップ１は、ボンディングワイヤ４を通じてリード５に電気的に接続されている。ボンディングワイヤ４は、例えば金（Ａｕ）により形成されている。リード５は、上記ダイパッド３と同じ材料により形成されている。   On the other hand, as shown in FIG. 1, the semiconductor chip 1 is electrically connected to leads 5 through bonding wires 4. The bonding wire 4 is made of, for example, gold (Au). The lead 5 is made of the same material as the die pad 3.

上記した半導体チップ１、接着剤２、ダイパッド３、およびボンディングワイヤ４の全体と、リード５の一部は、封止部材６によって覆われている。なお、リード５のうち、封止部材から突出するアウターリード部は、半導体装置を所望の配線基板上に搭載する際に配線基板の電極に接合される端子であり、その形状は、例えばガルウィング状に形成されている。   The entire semiconductor chip 1, adhesive 2, die pad 3, bonding wire 4 and part of the lead 5 are covered with a sealing member 6. In addition, the outer lead part which protrudes from the sealing member among the leads 5 is a terminal bonded to the electrode of the wiring board when the semiconductor device is mounted on a desired wiring board, and the shape thereof is, for example, a gull wing shape. Is formed.

上記半導体チップ１の裏面側の封止部材６において、上記孔Ｈ１と平面的に一致する位置には、その孔Ｈ１とほぼ同じ平面積の平面円形状の孔Ｈ２が形成されている。   In the sealing member 6 on the back surface side of the semiconductor chip 1, a planar circular hole H2 having substantially the same plane area as the hole H1 is formed at a position coinciding with the hole H1 in a plane.

上記のように、ダイパッド３に孔Ｈ１を、更に、封止部材に孔Ｈ２を設けることで、半導体チップ１は裏面下に空間を持ち、密閉されている場合に比して、形状変化に対しての自由度が高まることになる。そして、図３に示すように、孔Ｈ１および孔Ｈ２の径よりも小さい径である棒状の部材Ｔ１などを用いて、外部から半導体チップ１に力を加えることで、孔を備えていないものに比べて容易に、物理的に破壊することができる。   As described above, by providing the hole H1 in the die pad 3 and further providing the hole H2 in the sealing member, the semiconductor chip 1 has a space under the back surface and is less susceptible to shape change than when sealed. The degree of freedom will increase. Then, as shown in FIG. 3, by applying a force to the semiconductor chip 1 from the outside using a rod-shaped member T1 having a diameter smaller than the diameters of the holes H1 and H2, the holes are not provided. It can be physically destroyed more easily.

このような半導体チップの物理的な破壊は不可逆であり、不揮発性メモリに記録されていたデータを読み出すことは不可能になる。   Such physical destruction of the semiconductor chip is irreversible, and it becomes impossible to read data recorded in the nonvolatile memory.

また、本実施の形態では、図２のように、孔Ｈ１の平面形状として円形のものを例示したが、これは半導体チップ１の全面と接触しないようにダイパッド３に孔Ｈ１を設けることに効果があるのであり、その形状は問わない。即ち、図４に示すように、孔Ｈ１の平面形状としては、本実施の形態で示した円形状（同図（ａ））、四角形に代表される多角形状（同図（ｂ））、スリット状（同図（ｃ）〜（ｆ））、またはこれらを組み合わせた形状（同図（ｇ），（ｈ））などが他の例として挙げられる。   In the present embodiment, as shown in FIG. 2, the hole H1 has a circular shape as a planar shape, but this is effective in providing the hole H1 in the die pad 3 so as not to contact the entire surface of the semiconductor chip 1. The shape is not limited. That is, as shown in FIG. 4, as the planar shape of the hole H1, the circular shape shown in the present embodiment (FIG. 4A), the polygonal shape represented by a quadrangle (FIG. 4B), the slit Other examples include shapes (Figs. (C) to (f)), or combinations thereof (Figs. (G) and (h)).

ただし、ダイパッド３の上に半導体チップ１を安定に搭載するという点を考慮すると、段差が無く、応力に強く、反りが少ないという要望から、半導体チップ１と接触する面積が広いほど良い。この観点からは、ダイパッド３に形成する孔Ｈ１の平面形状としては、本実施の形態で示した図４（ａ）のような、円形状の孔が最適である。   However, considering that the semiconductor chip 1 is stably mounted on the die pad 3, the larger the area in contact with the semiconductor chip 1, the better because there is no step, the stress is strong, and the warp is small. From this viewpoint, as the planar shape of the hole H1 formed in the die pad 3, a circular hole as shown in FIG. 4A shown in the present embodiment is optimal.

ところで、本実施の形態で示した半導体装置の構造（図１）に関して、特に、封止部材６に孔Ｈ２を設けることは、封止部材６に中空構造を設ける必要がある。これを実現する方法として、以下の二種を示す。   By the way, regarding the structure of the semiconductor device shown in the present embodiment (FIG. 1), in particular, providing the hole H2 in the sealing member 6 requires providing the sealing member 6 with a hollow structure. The following two types are shown as methods for realizing this.

第一の方法では、まず、図５に示すように、半導体チップ１、接着剤２、孔Ｈ１を備えたダイパッド３、およびボンディングワイヤ４の全体と、リード５の一部を封止部材６ａによって覆う。このとき、ダイパッド３の下面側、即ち半導体チップ１が接合されていない側は封止部材６ａによって覆わず、ダイパッド３を露出させる。その後、別に成型した封止部材６ｂを、ダイパッド３が露出した側から貼り合わせる。   In the first method, first, as shown in FIG. 5, the semiconductor chip 1, the adhesive 2, the die pad 3 provided with the hole H1, and the whole bonding wire 4 and a part of the lead 5 are sealed by a sealing member 6a. cover. At this time, the lower surface side of the die pad 3, that is, the side where the semiconductor chip 1 is not bonded is not covered with the sealing member 6a, and the die pad 3 is exposed. Thereafter, the separately molded sealing member 6b is bonded from the side where the die pad 3 is exposed.

ここで、封止部材６ｂは、封止部材６ａと貼り合わせる面に、底面までは貫通しない孔Ｈ２ａを備えている。この孔Ｈ２ａは、封止部材６ｂを封止部材６ａと貼り合わせた際に、ダイパッド３に設けられた孔Ｈ１と同じ位置になるように設ける。   Here, the sealing member 6b is provided with a hole H2a that does not penetrate to the bottom surface on the surface to be bonded to the sealing member 6a. The hole H2a is provided so as to be in the same position as the hole H1 provided in the die pad 3 when the sealing member 6b is bonded to the sealing member 6a.

また、半導体チップ１を封止した封止部材６ａにおいて、後に封止部材６ｂと張り合わせる面の一部に、凹部Ｄ１を設けておく。更に封止部材６ｂには、凹部Ｄ１と対応する箇所に凸部Ｐ１を設けておく。これらにより、貼り合わせ時およびその後のずれを低減することができる。   Further, in the sealing member 6a in which the semiconductor chip 1 is sealed, a recess D1 is provided in a part of a surface to be later bonded to the sealing member 6b. Further, the sealing member 6b is provided with a convex portion P1 at a location corresponding to the concave portion D1. By these, the shift | offset | difference at the time of bonding and after that can be reduced.

更に、封止部材６ｂの材料として、それを貼り合わせる封止部材６ａと同じ材料を用いれば、熱膨張率の違いなどによる貼り合わせ部の歪みを低減でき、半導体チップ１への浸水やパッケージの機械強度劣化など、使用耐性の劣化を抑制できる。   Further, if the same material as the sealing member 6a for bonding the sealing member 6b is used as the material for the sealing member 6b, the distortion of the bonded portion due to the difference in the coefficient of thermal expansion can be reduced. It is possible to suppress deterioration of use resistance such as mechanical strength deterioration.

第二の方法では、まず、図６に示すように、半導体チップ１、接着剤２、孔Ｈ１を備えたダイパッド３、およびボンディングワイヤ４の全体と、リード５の一部を封止部材６ｃによって覆う。このとき、封止部材６ｃの孔Ｈ１の下部にあたる部分には、孔Ｈ２ｂが形成されるように封止部材６ｃを成型する。その後、別に成型した封止部材６ｄを、封止部材６ｃの下部から貼り合わせ、孔Ｈ２ｂを塞ぐ。   In the second method, first, as shown in FIG. 6, the semiconductor chip 1, the adhesive 2, the die pad 3 provided with the hole H <b> 1, the entire bonding wire 4, and a part of the lead 5 are sealed by a sealing member 6 c. cover. At this time, the sealing member 6c is molded so that a hole H2b is formed in a portion corresponding to the lower portion of the hole H1 of the sealing member 6c. Thereafter, a separately molded sealing member 6d is bonded from the lower part of the sealing member 6c to close the hole H2b.

このとき、封止部材６ｄに、孔Ｈ２ｂに密着して填まる程度の径を持つ凸部Ｐ２を設けておくことで、貼り合わせ時およびその後のずれを低減できる。更に、封止部材６ｄの材料として、それを貼り合わせる封止部材６ｃと同じ材料を用いれば、熱膨張率の違いなどによる貼り合わせ部の歪みを低減でき、半導体チップ１への浸水やパッケージの機械強度劣化など、使用耐性の劣化を抑制できる。   At this time, by providing the sealing member 6d with a convex portion P2 having a diameter enough to be tightly fitted in the hole H2b, a deviation during and after the bonding can be reduced. Furthermore, if the same material as the sealing member 6c for bonding the sealing member 6d is used as the material for the sealing member 6d, distortion of the bonded portion due to a difference in thermal expansion coefficient or the like can be reduced. It is possible to suppress deterioration of use resistance such as mechanical strength deterioration.

以上のような方法で、本実施の形態で示した構造の半導体装置（図１）を製造することができる。   With the above method, the semiconductor device having the structure described in this embodiment (FIG. 1) can be manufactured.

また、本実施の形態では、半導体チップ１の裏面側に孔による空間を持つ半導体装置の構造を示したが、同様の目的を持つ孔は、半導体チップ１の表面側、または表裏面双方側に設けても良い。ただし、半導体チップ１の保護の観点からは、集積回路が形成されている表面が露出しない様、チップ裏面側に孔を設ける本実施の形態で示した例が最適である。   Further, in the present embodiment, the structure of the semiconductor device having the space by the hole on the back surface side of the semiconductor chip 1 is shown. It may be provided. However, from the viewpoint of protecting the semiconductor chip 1, the example shown in the present embodiment in which holes are provided on the back side of the chip is optimal so that the surface on which the integrated circuit is formed is not exposed.

（実施の形態２）
上記実施の形態１では、半導体チップ１への、外部からの応力による物理的破壊を可能にする半導体装置のパッケージ構造を示した。これに加えて、本実施の形態２では、半導体チップを破壊するための応力を印加する機構を、半導体装置自体にあらかじめ備えた構造を示す。 (Embodiment 2)
In the first embodiment, the package structure of the semiconductor device that enables the semiconductor chip 1 to be physically broken by external stress is shown. In addition to this, the second embodiment shows a structure in which a mechanism for applying stress for breaking a semiconductor chip is provided in advance in the semiconductor device itself.

図７は、本実施の形態２の半導体装置の断面図を示している。   FIG. 7 shows a cross-sectional view of the semiconductor device of the second embodiment.

本実施の形態２においては、封止部材６において、半導体チップ１の主面上方に、封止部材６の上面から半導体チップ１の主面に至るような孔Ｈ３が形成されている。この孔Ｈ３は、半導体チップ１および孔Ｈ１，Ｈ２と平面的に重なる位置に形成されている。孔Ｈ３の平面積は、孔Ｈ１，Ｈ２の平面積よりも大きく、その平面形状は、例えば円形状に形成されている。孔Ｈ３内では、半導体チップ１の表面が露出しないよう、封止部材７で覆っている。   In the second embodiment, in the sealing member 6, a hole H 3 extending from the upper surface of the sealing member 6 to the main surface of the semiconductor chip 1 is formed above the main surface of the semiconductor chip 1. The hole H3 is formed at a position overlapping the semiconductor chip 1 and the holes H1 and H2 in a plane. The plane area of the hole H3 is larger than the plane areas of the holes H1 and H2, and the planar shape thereof is, for example, circular. The hole H3 is covered with a sealing member 7 so that the surface of the semiconductor chip 1 is not exposed.

更に、孔Ｈ３の内部には、半導体チップ１を物理的に破壊するための破壊部材（第１部材）８が、半導体チップ１の主面に対して直交（交差）する方向、即ち、半導体チップ１の厚さ方向に沿って移動可能なように設置されている。   Further, in the hole H3, a breaking member (first member) 8 for physically breaking the semiconductor chip 1 is perpendicular to (intersect) the main surface of the semiconductor chip 1, that is, the semiconductor chip. It is installed so that it can move along the thickness direction of 1.

破壊部材８は、例えば断面Ｔ字状に形成されており、基台部８ｘと、突出部８ｙとを一体的に有している。基台部８ｘの上面は、封止部材６の上面から露出している。また、基台部８ｘの裏面外周と、孔Ｈ３の底面の封止部材６との間には、例えばコイルバネまたは板バネのような弾性部材（支持部材）Ｓ１が設置されている。弾性部材Ｓ１は、半導体チップ１から離間する方向に付勢されており、基台部８ｘが容易に半導体チップ１側に移動してしまわないようになっている。基台部８ｘの平面形状および平面寸法は、孔Ｈ３の平面形状および平面寸法とほぼ一致している。このような構成により、基台部８ｘを外側から押すと、基台部８ｘの側面が孔Ｈ３の内側面に沿って移動するようになっている。これにより、基台部８ｘを安定した状態で移動させることが可能になっている。   The breaking member 8 is formed, for example, in a T-shaped cross section, and integrally includes a base portion 8x and a protruding portion 8y. The upper surface of the base portion 8 x is exposed from the upper surface of the sealing member 6. In addition, an elastic member (support member) S1 such as a coil spring or a leaf spring is installed between the outer periphery of the back surface of the base portion 8x and the sealing member 6 on the bottom surface of the hole H3. The elastic member S1 is urged in a direction away from the semiconductor chip 1, so that the base portion 8x does not easily move to the semiconductor chip 1 side. The planar shape and planar dimension of the base part 8x are substantially the same as the planar shape and planar dimension of the hole H3. With such a configuration, when the base portion 8x is pushed from the outside, the side surface of the base portion 8x moves along the inner surface of the hole H3. Thereby, the base part 8x can be moved in a stable state.

基台部８ｘの裏面中央には、半導体チップ１の主面に向かって延在する円柱状の突出部８ｙが形成されている。突出部８ｙは、基台部８ｘを外部から押したときに半導体チップ１の主面に直接当たり、半導体チップ１を物理的に破壊する部分である。このため、突出部８ｙは、その平面位置が上記孔Ｈ１，Ｈ２の平面位置と一致するように配置されている。また、突出部８ｙは、その直径が孔Ｈ１，Ｈ２の直径と同等またはそれよりも小さくなるように形成されている。ここでは、突出部８ｙの先端が、小さな力で半導体チップ１を破壊できるように尖っている場合が例示されている。   A columnar protrusion 8y extending toward the main surface of the semiconductor chip 1 is formed at the center of the back surface of the base portion 8x. The protruding portion 8y is a portion that directly hits the main surface of the semiconductor chip 1 and physically destroys the semiconductor chip 1 when the base portion 8x is pushed from the outside. For this reason, the protruding portion 8y is arranged so that the planar position thereof coincides with the planar positions of the holes H1 and H2. Further, the protruding portion 8y is formed so that its diameter is equal to or smaller than the diameters of the holes H1 and H2. Here, a case where the tip of the protruding portion 8y is pointed so that the semiconductor chip 1 can be broken with a small force is illustrated.

破壊部材８の形状は、上記したものに限定されるものではなく、種々変更可能であり、三角形状（角部を半導体チップ１に向けて配置）でも良い。   The shape of the breaking member 8 is not limited to that described above, and can be variously changed, and may be triangular (arranged with the corners facing the semiconductor chip 1).

また、図８には本実施の形態２の半導体装置の平面図を示している。破壊部材８の基台部８ｘは、平面から見て、例えばボタン状に露出した構造となっている。これを外部から押すことで、上記のように、破壊部材８は孔Ｈ３の中を移動するのである。   FIG. 8 is a plan view of the semiconductor device according to the second embodiment. The base portion 8x of the breaking member 8 has a structure exposed, for example, in a button shape when viewed from the plane. By pushing this from the outside, the breaking member 8 moves in the hole H3 as described above.

上記のような構造にすることで、図９に示すように、破壊部材８の基台部８ｘを外部から押したときに、破壊部材８は孔Ｈ３の中を半導体チップ１に向かって移動し、突出部８ｙが半導体チップ１に直接当たる。そして、半導体チップ１の裏面に孔Ｈ１，Ｈ２による空間が設けられていることで、突出部８ｙがこの空間に突き抜け、半導体チップ１を破壊することができる。   With the above structure, as shown in FIG. 9, when the base portion 8x of the breaking member 8 is pushed from the outside, the breaking member 8 moves in the hole H3 toward the semiconductor chip 1. The protruding portion 8y directly hits the semiconductor chip 1. And since the space by hole H1, H2 is provided in the back surface of the semiconductor chip 1, the protrusion part 8y penetrates into this space, and the semiconductor chip 1 can be destroyed.

即ち、本実施の形態２の半導体装置は、それ自体に破壊機構を備え、上記実施の形態１と同じ効果を、外部の部材を用いなくとも得られるものである。   That is, the semiconductor device according to the second embodiment has a destruction mechanism in itself, and can obtain the same effect as that of the first embodiment without using an external member.

このような半導体チップの物理的な破壊は不可逆であり、不揮発性メモリに記録されていたデータを読み出すことは不可能となる。   Such physical destruction of the semiconductor chip is irreversible, and it becomes impossible to read data recorded in the nonvolatile memory.

また、孔Ｈ３の中で、半導体チップ１の表面を封止している封止部材７にペースト材料を用いれば、破壊した半導体チップの飛散を防ぐことができる。更に、このペースト材料として、例えばシリコーンゲルのような吸熱性のゲル材料を用いれば、半導体チップ１の動作時に発生した熱を効果的に逃がすことができるので、チップの放熱性を向上させることができる。   In addition, if a paste material is used for the sealing member 7 that seals the surface of the semiconductor chip 1 in the hole H3, scattering of the broken semiconductor chip can be prevented. Furthermore, if an endothermic gel material such as silicone gel is used as the paste material, the heat generated during the operation of the semiconductor chip 1 can be effectively released, so that the heat dissipation of the chip can be improved. it can.

また、本実施の形態２で示した半導体装置において、ダイパッド３に設ける孔Ｈ１は、上記実施の形態１と同様、図４に示すいずれの形状であっても良い。   Further, in the semiconductor device shown in the second embodiment, the hole H1 provided in the die pad 3 may have any shape shown in FIG. 4 as in the first embodiment.

ところで、本実施の形態２で示した半導体装置の構造（図７）において、孔Ｈ２を設けるためには、封止部材６中に中空構造を設ける必要があるが、これは、上記実施の形態１において、図５または図６を用いて示した方法と全く同様の方法で形成することができる。一方、封止部材６に設ける孔Ｈ３は中空構造ではなく、通常の封止工程により形成できる。   By the way, in the structure of the semiconductor device shown in the second embodiment (FIG. 7), it is necessary to provide a hollow structure in the sealing member 6 in order to provide the hole H2. 1 can be formed by the same method as shown in FIG. 5 or FIG. On the other hand, the hole H3 provided in the sealing member 6 is not a hollow structure but can be formed by a normal sealing process.

上記実施の形態１および２において、半導体チップ１を封止する封止部材６は、通常使われる樹脂材料でも、セラミックス材料であっても良い。   In the first and second embodiments, the sealing member 6 for sealing the semiconductor chip 1 may be a commonly used resin material or a ceramic material.

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。   As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the present invention is not limited to the embodiment, and various modifications can be made without departing from the scope of the invention. Needless to say.

本発明は、半導体装置、特にメモリ回路を搭載した半導体装置に適用して効果的である。   The present invention is effective when applied to a semiconductor device, particularly a semiconductor device mounted with a memory circuit.

本発明の一実施の形態の半導体装置の要部断面図である。It is principal part sectional drawing of the semiconductor device of one embodiment of this invention. 図１の半導体装置に用いるチップ搭載部の平面図である。It is a top view of the chip mounting part used for the semiconductor device of FIG. 図１の半導体装置を破壊したときの要部断面図である。It is principal part sectional drawing when the semiconductor device of FIG. 1 is destroyed. （ａ）〜（ｈ）は図２のチップ搭載部の、他の例を示した平面図である。(A)-(h) is the top view which showed the other example of the chip mounting part of FIG. 図１の半導体装置の製造工程中の要部断面図である。FIG. 2 is an essential part cross sectional view of the semiconductor device of FIG. 1 during a manufacturing step. 図１の半導体装置の他の製造工程中の要部断面図である。FIG. 7 is a fragmentary cross-sectional view of the semiconductor device of FIG. 1 during another manufacturing step. 本発明の他の実施の形態の半導体装置の要部断面図である。It is principal part sectional drawing of the semiconductor device of other embodiment of this invention. 図７の半導体装置の外観の平面図である。It is a top view of the external appearance of the semiconductor device of FIG. 図７の半導体装置を破壊したときの要部断面図である。It is principal part sectional drawing when the semiconductor device of FIG. 7 is destroyed.

符号の説明Explanation of symbols

１ 半導体チップ
２ 接着剤
３ ダイパッド（チップ搭載部）
４ ボンディングワイヤ
５ リード
６ 封止部材（第１封止部材）
７ 封止部材（第２封止部材）
８ 破壊部材（第１部材）
Ｈ１ 孔（第１の孔）
Ｈ２ 孔（第２の孔）
Ｈ３ 孔（第３の孔）
Ｓ１ 弾性部材（支持部材） DESCRIPTION OF SYMBOLS 1 Semiconductor chip 2 Adhesive 3 Die pad (chip mounting part)
4 Bonding wire 5 Lead 6 Sealing member (first sealing member)
7 Sealing member (second sealing member)
8 Destructive member (first member)
H1 hole (first hole)
H2 hole (second hole)
H3 hole (third hole)
S1 Elastic member (support member)

Claims (5)

（ａ）厚さ方向に沿って互いに反対側に位置する第１主面および第２主面を有し、前記第２主面上にメモリ回路が形成された半導体チップと、
（ｂ）前記半導体チップの第１主面が接合された状態で、前記半導体チップを搭載するチップ搭載部と、
（ｃ）前記半導体チップおよび前記チップ搭載部を収容する第１封止部材と、
（ｄ）前記半導体チップの前記メモリ回路に電気的に接続され、かつ、前記第１封止部材から一部が露出されるリードとを備え、
前記チップ搭載部に、厚さ方向に貫通する第１の孔を設け、
前記半導体チップの第１主面側、第２主面側またはその両側に位置する前記第１封止部材に第２の孔を設けたことを特徴とする半導体装置。 (A) a semiconductor chip having a first main surface and a second main surface located on opposite sides along the thickness direction, and having a memory circuit formed on the second main surface;
(B) a chip mounting portion for mounting the semiconductor chip in a state where the first main surface of the semiconductor chip is bonded;
(C) a first sealing member that houses the semiconductor chip and the chip mounting portion;
(D) a lead electrically connected to the memory circuit of the semiconductor chip and partially exposed from the first sealing member;
The chip mounting portion is provided with a first hole penetrating in the thickness direction,
A semiconductor device, wherein a second hole is provided in the first sealing member located on the first main surface side, the second main surface side or both sides of the semiconductor chip. （ａ）厚さ方向に沿って互いに反対側に位置する第１主面および第２主面を有し、前記第２主面上にメモリ回路が形成された半導体チップと、
（ｂ）前記半導体チップの第１主面が接合された状態で、前記半導体チップを搭載するチップ搭載部と、
（ｃ）前記半導体チップおよび前記チップ搭載部を収容する第１封止部材と、
（ｄ）前記半導体チップの前記メモリ回路に電気的に接続され、かつ、前記第１封止部材から一部が露出されるリードとを備え、
前記チップ搭載部に、厚さ方向に貫通する第１の孔を設け、
前記第１封止部材は、
前記半導体チップの第１主面側に形成された第２の孔と、
前記半導体チップの第２主面側に形成された第３の孔とを有し、
前記第３の孔内には、
前記半導体チップの第２主面を封止する第２封止部材と、
前記半導体チップを物理的に破壊可能なように、前記半導体チップの厚さ方向に移動可能な状態で設けられた第１部材と、
前記第１部材を支持する支持部材とを有することを特徴とする半導体装置。 (A) a semiconductor chip having a first main surface and a second main surface located on opposite sides along the thickness direction, and having a memory circuit formed on the second main surface;
(B) a chip mounting portion for mounting the semiconductor chip in a state where the first main surface of the semiconductor chip is bonded;
(C) a first sealing member that houses the semiconductor chip and the chip mounting portion;
(D) a lead electrically connected to the memory circuit of the semiconductor chip and partially exposed from the first sealing member;
The chip mounting portion is provided with a first hole penetrating in the thickness direction,
The first sealing member is
A second hole formed on the first main surface side of the semiconductor chip;
A third hole formed on the second main surface side of the semiconductor chip,
In the third hole,
A second sealing member for sealing the second main surface of the semiconductor chip;
A first member provided in a movable state in the thickness direction of the semiconductor chip so that the semiconductor chip can be physically destroyed;
A semiconductor device comprising: a support member that supports the first member. 請求項１または２記載の半導体装置において、
前記チップ搭載部を、前記半導体チップの第１主面から見た場合の前記第１の孔の形状は、単数または複数の、円形状、多角形状、スリット状あるいはこれらの組み合わせであることを特徴とする半導体装置。 The semiconductor device according to claim 1 or 2,
The shape of the first hole when the chip mounting portion is viewed from the first main surface of the semiconductor chip is one or more of a circular shape, a polygonal shape, a slit shape, or a combination thereof. A semiconductor device. 請求項２記載の半導体装置において、
前記支持部材が、ばね材であることを特徴とする半導体装置。 The semiconductor device according to claim 2,
The semiconductor device, wherein the support member is a spring material. 請求項２記載の半導体装置において、
前記第２封止部材が、ペースト材料であることを特徴とする半導体装置。 The semiconductor device according to claim 2,
The semiconductor device, wherein the second sealing member is a paste material.
JP2006337784A 2006-12-15 2006-12-15 Semiconductor device Withdrawn JP2008153325A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006337784A JP2008153325A (en) 2006-12-15 2006-12-15 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006337784A JP2008153325A (en) 2006-12-15 2006-12-15 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2008153325A true JP2008153325A (en) 2008-07-03

Family

ID=39655216

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006337784A Withdrawn JP2008153325A (en) 2006-12-15 2006-12-15 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2008153325A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016208017A (en) * 2015-04-23 2016-12-08 パロ アルト リサーチ センター インコーポレイテッド Transient electronic device with ion-exchange-glass-processed interposer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016208017A (en) * 2015-04-23 2016-12-08 パロ アルト リサーチ センター インコーポレイテッド Transient electronic device with ion-exchange-glass-processed interposer

Similar Documents

Publication Publication Date Title
JP3839274B2 (en) Memory card
TW388974B (en) A resin package of semiconductor device
TW445603B (en) Resin-sealed semiconductor device having island for mounting semiconductor element coupled to heat spreader
US8625298B2 (en) Protection for circuit boards
KR980006214A (en) Card storage
JP4108701B2 (en) IC card manufacturing method
JPH02114658A (en) Semiconductor device
US6617700B2 (en) Repairable multi-chip package and high-density memory card having the package
JP2008153325A (en) Semiconductor device
KR960019621A (en) Structure of Resin Sealed Semiconductor Device
JP2005191147A (en) Method for manufacturing hybrid integrated circuit device
JP5096812B2 (en) Semiconductor device using composite lead frame
JP3107385U (en) Chip encapsulation structure
JPS6318860B2 (en)
JPH07249734A (en) High power semiconductor device
US20080048043A1 (en) Semiconductor memory card
KR100919218B1 (en) Cob-type chip package built-in led for a memory card, and manufacturing method thereof
JP2005142284A (en) Semiconductor device
JP3406147B2 (en) Semiconductor device
JP2003273311A (en) Semiconductor device and manufacturing method therefor, circuit substrate, and electronic apparatus
JP2001015669A (en) Lead frame, resin sealed semiconductor device using the same, and its manufacture
JP2007241727A (en) Semiconductor memory card
KR100193139B1 (en) Semiconductor ceramic package
JP2005150294A (en) Semiconductor device and its manufacturing method
JP4476247B2 (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20100302