JP2008153098A - 電流生成回路、電気光学装置および電子機器 - Google Patents
電流生成回路、電気光学装置および電子機器 Download PDFInfo
- Publication number
- JP2008153098A JP2008153098A JP2006340862A JP2006340862A JP2008153098A JP 2008153098 A JP2008153098 A JP 2008153098A JP 2006340862 A JP2006340862 A JP 2006340862A JP 2006340862 A JP2006340862 A JP 2006340862A JP 2008153098 A JP2008153098 A JP 2008153098A
- Authority
- JP
- Japan
- Prior art keywords
- current
- current source
- unit circuits
- electro
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000015572 biosynthetic process Effects 0.000 title abstract 3
- 239000004065 semiconductor Substances 0.000 claims abstract description 63
- 238000012546 transfer Methods 0.000 description 18
- 239000010408 film Substances 0.000 description 15
- 239000013078 crystal Substances 0.000 description 10
- 239000000758 substrate Substances 0.000 description 10
- 230000008901 benefit Effects 0.000 description 9
- 238000012986 modification Methods 0.000 description 9
- 230000004048 modification Effects 0.000 description 9
- 238000000034 method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 238000005224 laser annealing Methods 0.000 description 6
- 239000010409 thin film Substances 0.000 description 5
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000002772 conduction electron Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】レーザ光の照射で形成された結晶性の半導体層を含むトランジスタを利用した電流生成回路において出力電流の電流値の誤差を低減する。
【解決手段】電流生成回路20は、複数の電流源トランジスタTAを各々が含む複数の単位回路U1〜Unを具備する。各単位回路Uiは、複数の電流源トランジスタTAを選択的に導通させることで設定データSDに応じた出力電流Iout[i]を生成する。各電流源トランジスタTAは、レーザ長軸方向DAに長尺な領域に対するレーザ光の照射で結晶化された半導体層31を含む。ひとつの単位回路Uiにおいては、各電流源トランジスタTAの半導体層31がレーザ長軸方向DAに配列する。
【選択図】図5
【解決手段】電流生成回路20は、複数の電流源トランジスタTAを各々が含む複数の単位回路U1〜Unを具備する。各単位回路Uiは、複数の電流源トランジスタTAを選択的に導通させることで設定データSDに応じた出力電流Iout[i]を生成する。各電流源トランジスタTAは、レーザ長軸方向DAに長尺な領域に対するレーザ光の照射で結晶化された半導体層31を含む。ひとつの単位回路Uiにおいては、各電流源トランジスタTAの半導体層31がレーザ長軸方向DAに配列する。
【選択図】図5
Description
本発明は、所望の電流値の複数の電流を生成する技術に関する。
レーザ光の照射によって非晶質の半導体膜を結晶化することでトランジスタの半導体層を作成する技術においては、半導体膜の面内で結晶の粒径が相違することに起因して、各トランジスタにおける半導体層の電気的な特性にバラツキが発生するという問題がある。特許文献1から特許文献3には、半導体膜のうちレーザ光が照射される領域の長軸の方向に沿った領域(以下「レーザ照射領域」という)において結晶の粒形が均等化されるという性質を利用して、複数のトランジスタをレーザ照射領域内に形成する技術が開示されている。また、特許文献4および特許文献5には、相互に近接する各トランジスタにて特性の誤差を平均化する技術が開示されている。
特開2003−7720号公報
特開平10−163495号公報
特開2004−6741号公報
特開平11−87720号公報
特開2003−186441号公報
有機発光素子などの電流駆動型の電気光学素子を利用した電気光学装置においては、所望の電流値の複数の電流(以下「出力電流」という)を生成する電流生成回路が駆動回路として利用される。電流生成回路においては、電流源として機能する複数のトランジスタ(以下「電流源トランジスタ」という)が電気光学素子の配列に沿って直線状に配列する。基板の表面に形成された結晶性の半導体層を利用して電流生成回路の各電流源トランジスタを作成すれば、装置の小型化や部品点数の削減を実現することができる。
ところで、レーザ照射領域内とは言っても、相当の距離をあけて離間した各位置では半導体層における結晶の粒径が相違する。したがって、特許文献1から特許文献3の技術で電流生成回路の各電流源トランジスタを作成したとしても、例えば配列の両端部に位置する各電流源トランジスタなど相当の間隔をあけて離間した各電流源トランジスタの間では電気的な特性の相違が顕著となる。また、特許文献4や特許文献5の技術においては相互に近接する各電流源トランジスタの特性が平均化されるに過ぎないから、相当の距離をあけて離間した各トランジスタの特性の相違はやはり抑制されない。
以上のように、特許文献1から特許文献5の何れの技術を利用しても、総ての出力電流について電流値の誤差を高精度に抑制する(例えば各出力電流の電流値を均一化する)ことは困難である。このような事情を背景として、本発明は、レーザ光の照射で形成された結晶性の半導体層を含むトランジスタを利用した電流生成回路において出力電流の電流値の誤差を低減するという課題の解決を目的としている。
以上の課題を解決するために、本発明に係る電流生成回路は、各々が出力電流を生成する複数の単位回路を具備する電流生成回路であって、複数の単位回路の各々は、第1方向(例えば図4のレーザ長軸方向DA)に長尺な領域に対するレーザ光の照射で結晶化された半導体層(例えば低温ポリシリコン)を有するとともに各々の半導体層が第1方向に配列する複数の電流源トランジスタを含み、複数の電流源トランジスタのうち設定データに応じて導通した各電流源トランジスタに流れる電流から出力電流を生成する。第1方向は、光軸に垂直な横断面が線状または帯状であるレーザ光を半導体層の結晶化に使用する場合において当該横断面の長手の方向に相当する。
以上の構成によれば、ひとつの単位回路に含まれる複数の電流源トランジスタが第1方向に配列するから、各電流源トランジスタの電気的な特性は単位回路内で均一化される。したがって、各単位回路が生成する出力電流の電流値の誤差が低減される。また、各単位回路は設定データに応じた出力電流を生成するから、各電流源トランジスタの電気的な特性に仮に誤差がある場合(例えばひとつの単位回路内の各電流源トランジスタに特性の誤差がある場合や複数の単位回路間で電流源トランジスタの特性に誤差がある場合)であっても、各単位回路の出力電流を高い精度で所期の電流値に調整することが可能である。
本発明の好適な態様において、複数の電流源トランジスタにおける各半導体層のチャネル長の方向(例えば図3のチャネル長方向DC)は相互に平行である。以上の構成によれば、各半導体層のチャネル長の方向が単位回路内で相違する場合と比較して半導体層の電気的な特性が均一化されるという利点がある。さらに、各半導体層のチャネル長の方向を第1方向とした構成によれば、半導体層における結晶の粒径の相違が各半導体層の抵抗値に与える影響が低減されるという利点がある。
本発明の好適な態様において、複数の単位回路は、第1方向に垂直な第2方向に配列する(例えば図6や図12)。さらに別の態様において、複数の単位回路のうち一の単位回路と他の単位回路とは第1方向に配列する。例えば、複数の単位回路は、第1方向に垂直な第2方向に配列する2以上の単位回路で構成される第1回路群と、第2方向に配列する2以上の単位回路で構成されるとともに第1回路群に対して第1方向に隣接する第2回路群とを含む(例えば図10や図13)。
本発明の好適な態様において、複数の単位回路の各々は、基礎電流源トランジスタを含み、各電流源トランジスタに流れる電流と基礎電流源トランジスタに流れる電流とから出力電流を生成する。以上の態様によれば、単位回路が基礎電流源トランジスタを含むから、出力電流を充分な電流値に維持しながら、設定データに応じた出力電流の調整(補正)の刻み幅を微細化することが可能である。したがって、基礎電流源トランジスタを含まない構成と比較して出力電流が高い精度で所期値に調整される。
基礎電流源トランジスタを含む電流生成回路のひとつの態様において、複数の単位回路の各々における基礎電流源トランジスタと当該単位回路の各電流源トランジスタとは第1方向に配列する(例えば図12)。本態様によれば、基礎電流源トランジスタと各電流源トランジスタとで特性が均一化されるという利点がある。さらに好適な態様において、複数の単位回路の各々の基礎電流源トランジスタは第1方向に配列する(例えば図13)。本態様によれば、各電流源トランジスタの特性が複数の単位回路にわたって均一化されるから、各単位回路が生成する出力電流を均一化し易いという利点がある。
さらに好適な態様において、複数の電流源トランジスタは、第1方向に配列する複数の第1電流源トランジスタ(例えば図14の電流源トランジスタTA1)と、前記第1電流源トランジスタの配列から離間した位置で第1方向に配列する複数の第2電流源トランジスタ(例えば図14の電流源トランジスタTA2)とを含む。以上の構成によれば、単位回路における電流源トランジスタの配列の全長を抑制しながら、電流源トランジスタの個数を確保することで充分な電流値の出力電流を生成できる。
本発明は、以上の各態様に係る電流生成回路を具備する電気光学装置としても特定される。本発明に係る電気光学装置は、出力電流に応じて駆動される複数の電気光学素子と、各々が出力電流を生成する複数の単位回路とを具備し、複数の単位回路の各々は、第1方向に長尺な領域に対するレーザ光の照射で結晶化された半導体層を有するとともに各々の半導体層が第1方向に配列する複数の電流源トランジスタを含み、複数の電流源トランジスタのうち設定データに応じて導通した各電流源トランジスタに流れる電流から出力電流を生成する。本発明に係る電流生成回路によれば、各単位回路の出力電流が高い精度で所期の電流値に調整されるから、本発明の電流生成回路を電気光学素子の駆動に利用した電気光学装置においては、各電気光学素子を高い精度で所期の状態(階調)に駆動できるという利点がある。
本発明に係る電気光学装置は各種の電子機器に利用される。本発明に係る電子機器の典型例は、以上の各態様に係る電気光学装置を感光体ドラムなどの像担持体の露光に利用した電子写真方式の画像形成装置である。この画像形成装置は、露光によって潜像が形成される像担持体と、像担持体を露光する本発明の電気光学装置と、像担持体の潜像に対する現像剤(例えばトナー)の付加によって顕像を形成する現像器とを含む。
さらに、電気光学素子がマトリクス状に配列された電気光学装置は、パーソナルコンピュータや携帯電話機など各種の電子機器の表示装置としても利用される。なお、ひとつの単位回路内における電流源トランジスタの電気的な特性の相違は各々が離間するほど増大するという傾向がある。画像形成装置においては、記録材(例えば用紙)のサイズに対応した長い寸法にわたって多数の電気光学素子が配列されるから、配列の両端部の近傍に位置する各電流源トランジスタの特性が相違し易い。以上の事情を考慮すると、出力電流を高精度に補正し得る本発明の電流生成回路は画像形成装置に特に好適であると言える。
<A:第1実施形態>
図1は、本発明の第1実施形態に係る電気光学装置の構成を示すブロック図である。電気光学装置100は、感光体ドラムなどの像担持体を露光する露光装置として電子写真方式の画像形成装置に利用される。図1に示すように、電気光学装置100は、素子アレイ部10と電流生成回路20とパルス制御回路40とが基板50の表面に形成された構造となっている。基板50は、X方向(主走査方向)を長手とする姿勢に固定された長尺状の平板である。電気光学装置100には各部を制御する制御回路60が接続される。
図1は、本発明の第1実施形態に係る電気光学装置の構成を示すブロック図である。電気光学装置100は、感光体ドラムなどの像担持体を露光する露光装置として電子写真方式の画像形成装置に利用される。図1に示すように、電気光学装置100は、素子アレイ部10と電流生成回路20とパルス制御回路40とが基板50の表面に形成された構造となっている。基板50は、X方向(主走査方向)を長手とする姿勢に固定された長尺状の平板である。電気光学装置100には各部を制御する制御回路60が接続される。
素子アレイ部10は、基板50の表面に形成されてX方向に配列するn個(nは自然数)の電気光学素子12を含む。本形態の電気光学素子12は、相互に対向する陽極と陰極との間に有機EL(Electroluminescence)材料の発光層が介在する有機発光ダイオード素子である。
電流生成回路20は、各々が別個の電気光学素子12に対応するn個の単位回路U1〜Unを含む。第i番目(iは1≦i≦nを満たす整数)の単位回路Uiは、電気光学素子12の駆動に使用される電流(以下「出力電流」という)Iout[i]を4ビットの設定データSDから生成する電流出力型のDAC(Digital to Analog Converter)である。パルス制御回路40は、各電気光学素子12の階調を指定する階調データGDに応じて出力電流Iout[1]〜Iout[n]のパルス幅を制御する手段であり、各々が別個の電気光学素子12に対応するn個のスイッチング素子42を含む。第i番目のスイッチング素子42は、所定の期間(例えば水平走査期間)のうち第i番目の電気光学素子12の階調データGDに応じた期間にて出力電流Iout[i]を電気光学素子12に供給し、残余の期間にて出力電流Iout[i]の供給を停止する。したがって、電気光学素子12は、出力電流Iout[i]と階調データGDとに応じた階調(光量)に制御される。
制御回路60は、階調データGDと設定データSDとを電気光学装置100に出力する。階調データGDは、外部から供給される映像信号に応じて生成されて順次にパルス制御回路40に出力される。単位回路U1〜Unの各々の設定データSDは予め記憶部62に格納される。電気光学装置100の電源が投入された直後の初期化処理において、制御回路60は、各設定データSDを記憶部62から取得して電流生成回路20に出力する。設定データSDは、単位回路U1〜Unの各々に保持される。
図2は、ひとつの単位回路Uiの構成を示す回路図である。同図においてはひとつの単位回路Uiのみが代表的に図示されている。図2に示すように、単位回路Uiは、設定データSDを構成するビットb1〜b4の総数に相当する4個の電流源A1〜A4と4個のスイッチング素子B1〜B4とを含む。電流源Ak(k=1,2,3,4)は電流Ikを生成する。スイッチング素子Bkは、電流源AkとノードNとの間に介在し、設定データSDのビットbkに応じて電流Ikの通過および遮断を制御する。したがって、電流源A1〜A4が生成する電流I1〜I4のうち設定データSDに応じて導通したスイッチング素子Bkを通過した電流(電流I1〜I4のひとつまたは複数)の加算が出力電流Iout[i]としてノードNに流れる。単位回路Uiは、出力電流Iout[i]の電流値を設定データSD(補正値)に基づいて補正する回路として把握される。
図2に示すように、電流源A1〜A4の各々はひとつまたは複数の電流源トランジスタTAで構成される。各電流源トランジスタTAは、ゲート電極の電圧に応じた電流がドレイン電極とソース電極との間(チャネル領域)に発生するnチャネル型の薄膜トランジスタである。各電流源トランジスタTAのゲート電極には共通の基準電圧Vrefが供給される。また、各単位回路Uiに属する複数の電流源トランジスタTAはサイズ(例えばチャネル長やチャネル幅)が共通する。
電流源A1〜A4の各々を構成する電流源トランジスタTAの個数は、電流I1〜I4の電流値の相対比が2の累乗となる(I1:I2:I3:I4=1:2:4:8)ように決定される。本形態においては各電流源トランジスタTAのサイズが共通であるから、電流源A1〜A4の各々における電流源トランジスタTAの個数の相対比は電流I1〜I4の電流値の相対比に合致する。すなわち、電流源A1は1個の電流源トランジスタTAで構成され、電流源A2は、相互に並列に接続された2個の電流源トランジスタTAで構成される。また、電流源A3は4個の電流源トランジスタTAで構成され、電流源A4は8個の電流源トランジスタTAで構成される。
図3は、ひとつの電流源トランジスタTAの構成を示す平面図および断面図である。図3に示すように、電流源トランジスタTAは、基板50の表面に形成された半導体層31と、半導体層31を被覆するゲート絶縁層32と、ゲート絶縁層32を挟んで半導体層31に対向するゲート電極33とを含む薄膜トランジスタである。半導体層31のうちゲート電極33に対向するチャネル領域311の両側にはドレイン領域312およびソース領域313が形成される。ドレイン領域312にはドレイン電極Dが接続され、ソース領域313にはソース電極Sが接続される。なお、図3の平面図においてはドレイン電極Dおよびソース電極Sが便宜的に直線として図示されている。図3に示すように、ドレイン領域312とソース領域313とを結ぶ方向(すなわち半導体層31のチャネル領域311にてキャリアが移動する方向)がチャネル長の方向(以下「チャネル長方向」という)DCとして定義される。
各電流源トランジスタTAの半導体層31は、図4に示すように、基板50の表面に成膜された非晶質の半導体膜53にXeClレーザなど各種のレーザ光を照射するレーザアニールによって形成される。レーザ光の光束の横断面は、所定の方向(以下「レーザ長軸方向」という)DAに延在する長尺状(線状または帯状)である。したがって、図4に示すように、半導体膜53のうちレーザ長軸方向DAに沿った長尺状の領域Rにレーザ光が到達する。図4においては、基板50のひとつの縁辺51に沿う方向をレーザ長軸方向DAとした場合が例示されている。
半導体膜53の領域Rはレーザ光の照射によって溶融および結晶化する。半導体膜53に対するレーザ光の照射は、レーザ長軸方向DAに垂直な方向DBにおける半導体膜53とレーザ光との相対的な位置を変化させながら順次に反復(走査)される。レーザアニール後の半導体膜53をパターニングすることで電流源トランジスタTAの半導体層31が形成される。なお、パルス制御回路40のスイッチング素子42や各単位回路Uiのスイッチング素子Bkは、電流源トランジスタTAとともに基板50の表面に形成された薄膜トランジスタで構成される。
図5は、ひとつの単位回路Ui内で複数の電流源トランジスタTAが配列する様子を模式的に示す平面図である。同図においては、スイッチング素子B1〜B4の図示が便宜的に省略されている。図5に示すように、単位回路Uiに含まれる複数の電流源トランジスタTAは、レーザアニール時のレーザ長軸方向DA(すなわち基板50の縁辺51が延在する方向)に沿って直線状に配列する。また、各電流源トランジスタTAにおける半導体層31のチャネル長方向DCは相互に平行である。さらに詳述すると、各半導体層31のチャネル長方向DCはレーザ長軸方向DAに平行である。
図6は、電流生成回路20のn個の単位回路U1〜Unが配列する様子を模式的に示す平面図である。同図に示すように、単位回路U1〜Unはレーザ長軸方向DAに垂直な方向DBに配列する。すなわち、方向DBは図1におけるX方向に平行である。
レーザアニールによる結晶化後の半導体膜53の電気的な特性は、領域Rが延在するレーザ長軸方向DAに沿って揃うという傾向がある。本形態においては、図5や図6のように、ひとつの単位回路Uiにおける複数の電流源トランジスタTAの半導体層31がレーザ長軸方向DAに沿って配列するから、各電流源トランジスタTAの電気的な特性は単位回路Ui内で均一化される。さらに詳述すると、各電流源トランジスタTAのサイズとゲート電極の電圧(基準電圧Vref)Vrefが共通とされた本形態においては、単位回路Uiに属する各電流源トランジスタTAに流れる電流の電流値を高い精度で合致させることが可能となる。したがって、図7に示すように、各単位回路Uiが生成する出力電流Iout[i]の電流値は、当該単位回路Uiに供給される設定データSDに応じて線形性をもって変化する。
一方、図6に示したようにn個の単位回路U1〜Unはレーザ長軸方向DAに垂直な方向DBに配列するから、各電流源トランジスタTAの電気的な特性が単位回路U1〜Unの各々で相違する可能性はある。例えば、図7に示すように、単位回路U1における設定データSDおよび出力電流Iout[1]の関係と、単位回路U2における設定データSDおよび出力電流Iout[2]の関係とは相違し得る。したがって、例えば単位回路U1と単位回路U2とで設定データSDが共通する場合には出力電流Iout[1]と出力電流Iout[2]とが相違する。そこで、本形態においては、各単位回路Uiの生成する出力電流Iout[i]の電流値が目標値I0に接近する(理想的には合致する)ように、設定データSDが単位回路Uiごとに個別に設定される。例えば、図7の場合を例示すると、単位回路U1の設定データSDを数値SD1に設定するとともに単位回路U2の設定データSDを数値SD2に設定することで、出力電流Iout[1]および出力電流Iout[2]の双方の電流値は目標値I0に均一化される。単位回路U1〜Unの各々の設定データSDは、以上のように出力電流Iout[1]〜Iout[n]の電流値が均一化されるように例えば電気光学装置100の出荷前に生成されて記憶部62に格納される。
ところで、単位回路Uiにおける各電流源トランジスタTAの半導体層31がレーザ長軸方向DAとは異なる方向に配列された構成(以下「対比例1」という)においては、半導体膜53上の位置に応じて結晶の粒形が相違することに起因して各半導体層31の電気的な特性にバラツキが生じ得る。すなわち、各々のゲート電極に共通の基準電圧Vrefが供給された場合であっても、各電流源トランジスタTAに流れる電流は相違する。したがって、図8に示すように、各単位回路Uiが生成する出力電流Iout[i]の電流値は、当該単位回路Uiに供給される設定データSDに対して不規則に変動するから、図8に示すように設定データSDを何れの数値に設定しても出力電流Iout[i]の電流値が目標値I0に合致しない場合がある。したがって、以上のような電流値の相違に起因して各電気光学素子12の階調にムラが発生するという問題がある。これに対し、本形態においては、設定データSDに対して出力電流Iout[i]の電流値が線形に変化するから、図7に示すように各出力電流Iout[i]の電流値を充分に目標値I0に近づけることが可能である。
なお、出力電流Iout[i]の電流値が目標値I0となるように設定データSDを選定するためには、設定データSDと出力電流Iout[i]の電流値との関係を単位回路Uiごとに測定する必要がある。図8に示すように出力電流Iout[i]が設定データSDに応じて不規則に変動する対比例1においては、設定データSDを総ての数値にわたって変化させながら出力電流Iout[i]を測定することで、出力電流Iout[i]が目標値I0に最も近づく設定データSDを探索する必要がある。
一方、本形態においては図7のように設定データSDと出力電流Iout[i]とが線形の関係にあるから、設定データSDの各数値と出力電流Iout[i]の電流値との関係を容易に特定できる。例えば、ひとつの電流源トランジスタTAを導通させた場合の出力電流Iout[i]の電流値さえ測定すれば、設定データSDに対する出力電流Iout[i]の電流値の変化の割合(図7における直線の傾き)が特定される。すなわち、設定データSDを総ての数値について出力電流Iout[i]の電流値を測定しなくても、任意の設定データSDが指定された場合の出力電流Iout[i]の電流値を特定することが可能である。したがって、出力電流Iout[i]を目標値I0に設定し得る設定データSDを探索する作業の負荷や時間が対比例1と比較して大幅に削減されるという利点がある。
次に、図9は、レーザアニールによる結晶化後の半導体膜53の構造を示す平面図である。同図においては、レーザ長軸方向DAに長尺な領域R1および領域R2が方向DBに隣接する様子が図示されている。半導体膜53の結晶の粒径(さらには電気的な特性)は、領域R1内および領域R2内の各々においては揃うけれども領域R1と領域R2との間では相違する。
図9の部分(a)には、チャネル長方向DCが方向DBを向くように半導体層31を領域R1と領域R2とにわたって形成した構成(以下「対比例2」という)が図示されている。図9の部分(a)に示す半導体層31の等価回路は、ドレイン電極Dとソース電極Sとの間に領域R1の抵抗r1と領域R2の抵抗r2とが直列に接続された構成となる。したがって、例えば結晶の欠陥などに起因して領域R1の抵抗r1が高い場合には電流源トランジスタTAのドレイン−ソース間の抵抗値が顕著に上昇するという問題がある。
一方、図9の部分(b)には、図5や図6に示したように、チャネル長方向DCがレーザ長軸方向DAを向くように半導体層31を形成した場合が図示されている。図9の部分(b)に示す半導体層31の等価回路は、ドレイン電極Dとソース電極Sとの間に抵抗r1と抵抗r2とが並列に接続された構成となる。したがって、仮に結晶の欠陥などに起因して領域R1の抵抗r1が高い場合であっても、電流源トランジスタTAのドレイン−ソース間の抵抗値は対比例2の場合と比較して抑制される。以上のように、本形態においては各半導体層31のチャネル長方向DCがレーザ長軸方向DAに平行であるから、半導体膜53における電気的な特性の相違が半導体層31の抵抗値に与える影響が低減されるという利点がある。
なお、以上の形態においては、n個の単位回路U1〜Unがレーザ長軸方向DAに垂直な方向DBに配列する構成(図6)を例示したが、図10のように単位回路U1〜Unがレーザ長軸方向DAに配列する構成も採用される。図10の構成においては、電流生成回路20を構成するn個の単位回路U1〜Unが所定の個数(ここでは8個)を単位として複数の回路群G(G1,G2,……)に区分される。図10に示すように複数の回路群Gはレーザ長軸方向DAに沿って配列する。また、ひとつの回路群Gに属する8個の単位回路Ui(U1〜U8,U9〜U16)は方向DBに配列する。したがって、例えば回路群G1の単位回路U1と回路群G2の単位回路U9とはレーザ長軸方向DAに配列する。すなわち、図6の構成においては方向DBがX方向に相当するのに対し、図10の構成においてはレーザ長軸方向DAがX方向に相当する。図10の構成によっても図6の構成と同様の作用および効果が奏される。
<B:第2実施形態>
次に、本発明の第2実施形態について説明する。なお、本形態において作用や機能が第1実施形態と共通する要素については、以上と同じ符号を付して各々の詳細な説明を適宜に省略する。
次に、本発明の第2実施形態について説明する。なお、本形態において作用や機能が第1実施形態と共通する要素については、以上と同じ符号を付して各々の詳細な説明を適宜に省略する。
図11は、単位回路Uiの構成を示す回路図である。同図に示すように、本形態の単位回路Uiは、図2の要素に加えてnチャネル型の基礎電流源トランジスタTBを含む。基礎電流源トランジスタTBは、ノードNと接地線との間に電流源A1〜A4と並列に配置され、ゲート電極の基準電圧Vrefに応じた基礎電流IBを設定データSDに拘わらず生成する定電流源として機能する。電流I1〜I4が設定データSDに応じて選択的に基礎電流IBに加算されることで出力電流Iout[i]が生成される。
なお、本形態においては基礎電流源トランジスタTBがひとつのトランジスタで構成された場合を便宜的に例示するが、相互に並列に接続された複数の薄膜トランジスタで基礎電流源トランジスタTBを構成してもよい。なお、出力電流Iout[i]の電流値を基礎電流IBで確保しながら電流I1〜I4の選択的な付加で微調整するという観点からすると、各電流源トランジスタTAに流れる電流と比較して基礎電流IBの電流値が大きくなるように基礎電流源トランジスタTBの特性(例えばサイズ)を選定することが望ましい。
以上の構成によれば、出力電流Iout[i]の電流値が基礎電流IBによって確保されるから、第1実施形態と比較して電流I1〜I4の電流値は低減される。すなわち、設定データSDに応じた出力電流Iout[i]の変動の単位(刻み幅)を微小化することが可能である。したがって、設定データSDのビット数(さらには電流源Aの個数)を第1実施形態から増加させることなく、出力電流Iout[i]の電流値を高い精度で目標値I0に補正することができる。
次に、図12は、電流生成回路20を構成するn個の単位回路U1〜Unが配列する様子を模式的に示す平面図である。図12に示すように、n個の単位回路U1〜Unが方向DB(X方向)に配列する構成やひとつの単位回路Ui内の複数の電流源トランジスタTAがレーザ長軸方向DAに配列する構成は第1実施形態と同様である。
基礎電流源トランジスタTBは、電流源トランジスタTAと同様に、ゲート絶縁層32を挟んで対向する半導体層37とゲート電極38とを含む薄膜トランジスタである。図12に示すように、ひとつの単位回路Uiにおいては、基礎電流源トランジスタTBと各電流源トランジスタTAとがレーザ長軸方向DAに沿って配列する。すなわち、電流源トランジスタTAの半導体層31と基礎電流源トランジスタTBの半導体層37とはレーザアニールによって同時に形成されるから、双方における結晶の粒径(さらには電気的な特性)は均一化される。また、基礎電流源トランジスタTBおよび電流源トランジスタTAのチャネル長方向DCはレーザ長軸方向DAに平行である。一方、図12に示すように、単位回路U1〜Unの各々の基礎電流源トランジスタTBは方向DBに配列する。
以上に説明したように、本形態においては各電流源トランジスタTAと基礎電流源トランジスタTBとで電気的な特性が均一化されるから、基礎電流源トランジスタTBの特性を測定することで各電流源トランジスタTAの特性を推定できる。すなわち、例えば基礎電流源トランジスタTBのサイズと各電流源トランジスタTAのサイズとが共通するとすれば、各電流源トランジスタTAには基礎電流IBに等しい電流が流れる。したがって、設定データSDをゼロに選定した場合(すなわち総ての電流源トランジスタTAをオフ状態とした場合)の出力電流Iout[i](すなわち基礎電流IB)を各電流源トランジスタTAに流れる電流として把握することが可能である。したがって、各単位回路Uiにおける設定データSDと出力電流Iout[i]の電流値との関係を容易に把握できるという利点がある。
なお、単位回路U1〜Unの電流源トランジスタTAがレーザ長軸方向DAに配列する図10の構成は本形態についても同様に適用される。例えば、図13に示すように、単位回路U1〜Unの電流源トランジスタTAを図9と同様に配列する一方、n個の単位回路U1〜Unにおける基礎電流源トランジスタTBをレーザ長軸方向DAに沿って直線状に配列する。図13の構成によれば、結晶の粒径が揃った領域内に各基礎電流源トランジスタTBが配置されるから、基礎電流IBの電流値を単位回路U1〜Unにわたって均一化することが可能である。すなわち、目標値I0に対する出力電流Iout[1]〜Iout[n]の誤差が抑制される。したがって、出力電流Iout[1]〜Iout[n]を高精度に調整できるという利点がある。
<C:変形例>
以上の各形態には様々な変形を加えることができる。具体的な変形の態様を例示すれば以下の通りである。なお、以下の各態様を適宜に組み合わせてもよい。
以上の各形態には様々な変形を加えることができる。具体的な変形の態様を例示すれば以下の通りである。なお、以下の各態様を適宜に組み合わせてもよい。
(1)変形例1
単位回路Uiにおける各電流源Akの構成は適宜に変更される。例えば、電流源A1〜A4の各々がひとつの電流源トランジスタTAのみを含む構成としてもよい。電流源A1〜A4の各々を構成するトランジスタTAのサイズは、電流I1〜I4の電流値の相対比が2の累乗となるように決定される。例えば、電流源A2の電流源トランジスタTAのチャネル幅が電流源A1の電流源トランジスタTAの2倍に設定され、電流源A3の電流源トランジスタTAのチャネル幅が電流源A1の電流源トランジスタTAの4倍に設定されるといった具合である。
単位回路Uiにおける各電流源Akの構成は適宜に変更される。例えば、電流源A1〜A4の各々がひとつの電流源トランジスタTAのみを含む構成としてもよい。電流源A1〜A4の各々を構成するトランジスタTAのサイズは、電流I1〜I4の電流値の相対比が2の累乗となるように決定される。例えば、電流源A2の電流源トランジスタTAのチャネル幅が電流源A1の電流源トランジスタTAの2倍に設定され、電流源A3の電流源トランジスタTAのチャネル幅が電流源A1の電流源トランジスタTAの4倍に設定されるといった具合である。
また、以上の形態においては電流I1〜I4の電流値が個別に重み付けされた構成を例示したが、電流源A1〜A4の各々が同じ電流値の電流を生成する構成も採用される。例えば、電流源A1〜A4の各々は、特性(サイズ)が共通するひとつの電流源トランジスタTAで構成される。以上に例示したように、本発明の好適な態様における単位回路Uiは、複数の電流源トランジスタTAが生成する電流を設定データSDに応じて選択的に加算することで出力電流Iout[i]を生成する回路として特定される。
(2)変形例2
以上の形態においては、単位回路Uiを構成する総ての電流源トランジスタTAがレーザ長軸方向DAに沿って直線状に配列する構成を例示したが、電流源トランジスタTAが複数列に配列する構成も採用される。例えば、図14に示すように、レーザ長軸方向DAに平行な直線L1および直線L2の各々に沿って複数の電流源トランジスタTA(TA1,TA2)を配列した構成も採用される。図14に示すように、電流源A1は、直線L1上のひとつの電流源トランジスタTA1と直線L2上のひとつの電流源トランジスタTA1とを並列に接続した構成である。同様に、電流源A2は、直線L1上の2個の電流源トランジスタTA1と直線L2上の2個の電流源トランジスタTA2とを並列に接続した構成である。なお、図14においては電流源A4およびスイッチング素子B4の図示が省略されている。
以上の形態においては、単位回路Uiを構成する総ての電流源トランジスタTAがレーザ長軸方向DAに沿って直線状に配列する構成を例示したが、電流源トランジスタTAが複数列に配列する構成も採用される。例えば、図14に示すように、レーザ長軸方向DAに平行な直線L1および直線L2の各々に沿って複数の電流源トランジスタTA(TA1,TA2)を配列した構成も採用される。図14に示すように、電流源A1は、直線L1上のひとつの電流源トランジスタTA1と直線L2上のひとつの電流源トランジスタTA1とを並列に接続した構成である。同様に、電流源A2は、直線L1上の2個の電流源トランジスタTA1と直線L2上の2個の電流源トランジスタTA2とを並列に接続した構成である。なお、図14においては電流源A4およびスイッチング素子B4の図示が省略されている。
図14の構成においては電流源Akを構成する電流源トランジスタTA(TA1,TA2)が増加するから、第1実施形態と比較して、ひとつの電流源Akが生成する電流Ikの電流値を充分に確保できるという利点がある。また、電流源トランジスタTAが複数列に配列されるから、総ての電流源トランジスタTAが単列に配列する構成と比較して単位回路Uiにおけるレーザ長軸方向DAの寸法を削減することができる。さらに、直線L1上の各電流源トランジスタTA1の電気的な特性が揃うとともに直線L2上の各電流源トランジスタTA2の電気的な特性が揃うから、各電流源Akが生成する電流Ikの電流値は高い精度で所期の電流値に調整される。なお、以上では電流源トランジスタTAに言及したが、基礎電流源トランジスタTBも、直線L1上および直線L2上の各々に配置された複数のトランジスタによって構成され得る。
(3)変形例3
以上の各形態においては出力電流Iout[1]〜Iout[n]の電流値が目標値I0に均一化される構成を便宜的に例示したが、出力電流Iout[1]〜Iout[n]の各々が設定データSDに応じて別個の電流値に調整される構成も採用される。例えば、各電気光学素子12の電気的な特性(例えば発光効率)にバラツキがある場合には、各々に同じ階調が指定された場合の複数の電気光学素子12の階調が均一化される(すなわち電気光学素子12の特性のバラツキが補償される)ように出力電流Iout[1]〜Iout[n]の電流値を設定データSDに応じて個別に設定(補正)する構成が採用される。
以上の各形態においては出力電流Iout[1]〜Iout[n]の電流値が目標値I0に均一化される構成を便宜的に例示したが、出力電流Iout[1]〜Iout[n]の各々が設定データSDに応じて別個の電流値に調整される構成も採用される。例えば、各電気光学素子12の電気的な特性(例えば発光効率)にバラツキがある場合には、各々に同じ階調が指定された場合の複数の電気光学素子12の階調が均一化される(すなわち電気光学素子12の特性のバラツキが補償される)ように出力電流Iout[1]〜Iout[n]の電流値を設定データSDに応じて個別に設定(補正)する構成が採用される。
(4)変形例4
電流源トランジスタTAや基礎電流源トランジスタTBの形態や特性は任意に変更される。例えば、電流源トランジスタTAや基礎電流源トランジスタTBがpチャネル型のトランジスタとされた構成やボトムゲート型の薄膜トランジスタとされた構成も採用される。
電流源トランジスタTAや基礎電流源トランジスタTBの形態や特性は任意に変更される。例えば、電流源トランジスタTAや基礎電流源トランジスタTBがpチャネル型のトランジスタとされた構成やボトムゲート型の薄膜トランジスタとされた構成も採用される。
(5)変形例5
有機発光ダイオード素子は電気光学素子の例示に過ぎない。本発明に適用される電気光学素子について、自身が発光する自発光型と外光の透過率を変化させる非発光型(例えば液晶素子)との区別や、電流の供給によって駆動される電流駆動型と電圧の印加によって駆動される電圧駆動型との区別は不問である。例えば、無機EL素子、フィールド・エミッション(FE)素子、表面導電型エミッション(SE:Surface-conduction Electron-emitter)素子、弾道電子放出(BS:Ballistic electron Surface emitting)素子、LED(Light Emitting Diode)素子、液晶素子、電気泳動素子、エレクトロクロミック素子など様々な電気光学素子を本発明に利用することができる。
有機発光ダイオード素子は電気光学素子の例示に過ぎない。本発明に適用される電気光学素子について、自身が発光する自発光型と外光の透過率を変化させる非発光型(例えば液晶素子)との区別や、電流の供給によって駆動される電流駆動型と電圧の印加によって駆動される電圧駆動型との区別は不問である。例えば、無機EL素子、フィールド・エミッション(FE)素子、表面導電型エミッション(SE:Surface-conduction Electron-emitter)素子、弾道電子放出(BS:Ballistic electron Surface emitting)素子、LED(Light Emitting Diode)素子、液晶素子、電気泳動素子、エレクトロクロミック素子など様々な電気光学素子を本発明に利用することができる。
<D:応用例>
以上の各形態に係る電気光学装置100を利用した電子機器(画像形成装置)の形態を説明する。
図15は、電気光学装置100を採用した画像形成装置の構成を示す断面図である。画像形成装置は、タンデム型のフルカラー画像形成装置であり、以上の形態に係る4個の電気光学装置100(100K,100C,100M,100Y)と、各電気光学装置100に対応する4個の感光体ドラム70(70K,70C,70M,70Y)とを具備する。ひとつの電気光学装置100は、これに対応した感光体ドラム70の像形成面(外周面)と対向するように配置される。なお、各符号の添字「K」「C」「M」「Y」は、黒(K)、シアン(C)、マゼンダ(M)、イエロー(Y)の各顕像の形成に利用されることを意味している。
以上の各形態に係る電気光学装置100を利用した電子機器(画像形成装置)の形態を説明する。
図15は、電気光学装置100を採用した画像形成装置の構成を示す断面図である。画像形成装置は、タンデム型のフルカラー画像形成装置であり、以上の形態に係る4個の電気光学装置100(100K,100C,100M,100Y)と、各電気光学装置100に対応する4個の感光体ドラム70(70K,70C,70M,70Y)とを具備する。ひとつの電気光学装置100は、これに対応した感光体ドラム70の像形成面(外周面)と対向するように配置される。なお、各符号の添字「K」「C」「M」「Y」は、黒(K)、シアン(C)、マゼンダ(M)、イエロー(Y)の各顕像の形成に利用されることを意味している。
図15に示すように、駆動ローラ711と従動ローラ712とには無端の中間転写ベルト72が巻回される。4個の感光体ドラム70は、相互に所定の間隔をあけて中間転写ベルト72の周囲に配置される。各感光体ドラム70は、中間転写ベルト72の駆動に同期して回転する。
各感光体ドラム70の周囲には、電気光学装置100のほかにコロナ帯電器731(731K,731C,731M,731Y)と現像器732(732K,732C,732M,732Y)とが配置される。コロナ帯電器731は、これに対応する感光体ドラム70の像形成面を帯電させる。この帯電した像形成面を各電気光学装置100が露光することで静電潜像が形成される。各現像器732は、静電潜像に現像剤(トナー)を付着させることで感光体ドラム70に顕像(可視像)を形成する。
以上のように感光体ドラム70に形成された各色(黒・シアン・マゼンタ・イエロー)の顕像が中間転写ベルト72の表面に順次に転写(一次転写)されることでフルカラーの顕像が形成される。中間転写ベルト72の内側には4個の一次転写コロトロン(転写器)74(74K,74C,74M,74Y)が配置される。各一次転写コロトロン74は、これに対応する感光体ドラム70から顕像を静電的に吸引することによって、感光体ドラム70と一次転写コロトロン74との間隙を通過する中間転写ベルト72に顕像を転写する。
シート(記録材)75は、ピックアップローラ761によって給紙カセット762から1枚ずつ給送され、中間転写ベルト72と二次転写ローラ77との間のニップに搬送される。中間転写ベルト72の表面に形成されたフルカラーの顕像は、二次転写ローラ77によってシート75の片面に転写(二次転写)され、定着ローラ対78を通過することでシート75に定着される。排紙ローラ対79は、以上の工程を経て顕像が定着されたシート75を排出する。
以上に例示した画像形成装置は有機発光ダイオード素子を光源(露光手段)として利用しているので、レーザ走査光学系を利用した構成よりも装置が小型化される。なお、以上に例示した以外の構成の画像形成装置にも電気光学装置100を適用することができる。例えば、ロータリ現像式の画像形成装置や、中間転写ベルトを使用せずに感光体ドラムからシートに対して直接的に顕像を転写するタイプの画像形成装置、あるいはモノクロの画像を形成する画像形成装置にも電気光学装置100を利用することが可能である。
なお、電気光学装置100の用途は像担持体の露光に限定されない。例えば、電気光学装置100は、原稿などの読取対象に光を照射する照明装置として画像読取装置に採用される。この種の画像読取装置としては、スキャナ、複写機やファクシミリの読取部分、バーコードリーダ、あるいはQRコード(登録商標)のような二次元画像コードを読む二次元画像コードリーダがある。
また、電気光学素子12がマトリクス状に配列された電気光学装置は、各種の電子機器の表示装置としても利用される。本発明が適用される電子機器としては、例えば、可搬型のパーソナルコンピュータ、携帯電話機、携帯情報端末(PDCT_A:Personal Digital Assistants)、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器などがある。
100……電気光学装置、10……素子アレイ部、12……電気光学素子、20……電流生成回路、U(U1〜Un)……単位回路、A(A1〜A4)……電流源、B(B1〜B4)……スイッチング素子、TA……電流源トランジスタ、TB……基礎電流源トランジスタ、31,37……半導体層、32……ゲート絶縁層、33,38……ゲート電極、40……パルス制御回路、50……基板、53……半導体膜、60……制御回路、62……記憶部。
Claims (11)
- 各々が出力電流を生成する複数の単位回路を具備する電流生成回路であって、
前記複数の単位回路の各々は、
第1方向に長尺な領域に対するレーザ光の照射で結晶化された半導体層を有するとともに各々の半導体層が前記第1方向に配列する複数の電流源トランジスタを含み、前記複数の電流源トランジスタに流れる電流を設定データに応じて選択的に加算することで出力電流を生成する
ことを特徴とする電流生成回路。 - 前記複数の電流源トランジスタにおける各半導体層のチャネル長の方向は相互に平行である
ことを特徴とする請求項1に記載の電流生成回路。 - 前記複数の電流源トランジスタにおける各半導体層のチャネル長の方向は前記第1方向である
ことを特徴とする請求項2に記載の電流生成回路。 - 前記複数の単位回路は、前記第1方向に垂直な第2方向に配列する
ことを特徴とする請求項1から請求項3の何れかに記載の電流生成回路。 - 前記複数の単位回路のうち一の単位回路と他の単位回路とは前記第1方向に配列する
ことを特徴とする請求項1から請求項3の何れかに記載の電流生成回路。 - 前記複数の単位回路は、前記第1方向に垂直な第2方向に配列する2以上の単位回路で構成される第1回路群と、前記第2方向に配列する2以上の単位回路で構成されるとともに前記第1回路群に対して前記第1方向に隣接する第2回路群とを含む
ことを特徴とする請求項5に記載の電流生成回路。 - 前記複数の単位回路の各々は、基礎電流源トランジスタを含み、前記各電流源トランジスタに流れる電流と前記基礎電流源トランジスタに流れる電流とから出力電流を生成する
ことを特徴とする請求項1から請求項6の何れかに記載の電流生成回路。 - 前記複数の単位回路の各々における基礎電流源トランジスタと当該単位回路の各電流源トランジスタとは前記第1方向に配列する
ことを特徴とする請求項7に記載の電流生成回路。 - 前記複数の単位回路の各々の基礎電流源トランジスタは前記第1方向に配列する
ことを特徴とする請求項7に記載の電流生成回路。 - 出力電流に応じて駆動される複数の電気光学素子と、
各々が出力電流を生成する複数の単位回路とを具備し、
前記複数の単位回路の各々は、
第1方向に長尺な領域に対するレーザ光の照射で結晶化された半導体層を有するとともに各々の半導体層が前記第1方向に配列する複数の電流源トランジスタを含み、前記複数の電流源トランジスタのうち設定データに応じて導通した各電流源トランジスタに流れる電流から出力電流を生成する
ことを特徴とする電気光学装置。 - 請求項10に記載の電気光学装置を具備する電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006340862A JP2008153098A (ja) | 2006-12-19 | 2006-12-19 | 電流生成回路、電気光学装置および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006340862A JP2008153098A (ja) | 2006-12-19 | 2006-12-19 | 電流生成回路、電気光学装置および電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008153098A true JP2008153098A (ja) | 2008-07-03 |
Family
ID=39655062
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006340862A Withdrawn JP2008153098A (ja) | 2006-12-19 | 2006-12-19 | 電流生成回路、電気光学装置および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008153098A (ja) |
-
2006
- 2006-12-19 JP JP2006340862A patent/JP2008153098A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4407670B2 (ja) | 電気光学装置および電子機器 | |
JP4337804B2 (ja) | 発光装置、駆動回路、駆動方法および電子機器 | |
JP4277875B2 (ja) | 露光ヘッドおよび画像形成装置 | |
JP4360375B2 (ja) | 電気光学装置、電子機器、及び駆動方法 | |
JP5130804B2 (ja) | 発光装置および画像形成装置 | |
US11743407B2 (en) | Light-emitting device and image forming apparatus | |
JP2008055817A (ja) | 電気光学装置、駆動回路および電子機器 | |
JP2008153098A (ja) | 電流生成回路、電気光学装置および電子機器 | |
JP5515336B2 (ja) | 発光装置および電子機器 | |
JP4259551B2 (ja) | 電気光学装置、駆動回路および電子機器 | |
JP2005144685A (ja) | ラインヘッドおよびそれを用いた画像形成装置 | |
JP4561085B2 (ja) | ラインヘッドおよびそれを用いた画像形成装置 | |
JP2009116148A (ja) | 発光装置および電子機器 | |
JP2007253501A (ja) | 発光素子用駆動回路及びその駆動制御方法並びに、その発光素子用駆動回路を備えた表示装置及びその表示装置を備えた電子機器 | |
JP2009204794A (ja) | 電気光学装置および電子機器。 | |
JP2005138351A (ja) | ラインヘッドおよびそれを用いた画像形成装置 | |
JP2008238633A (ja) | 光ヘッド、その駆動方法、および画像形成装置 | |
JP2010258065A (ja) | 発光装置および電子機器 | |
JP2007030234A (ja) | 露光方法、発光装置、および画像形成装置 | |
JP2011000844A (ja) | 発光装置、駆動回路、駆動方法、電子機器および画像形成装置 | |
JP2007212912A (ja) | 発光装置および電子機器 | |
JP2005144687A (ja) | ラインヘッドおよびそれを用いた画像形成装置 | |
JP2008066433A (ja) | 電気光学装置および電子機器 | |
JP2008080608A (ja) | 露光ヘッド、画像形成装置および露光方法。 | |
JP2009117689A (ja) | 発光装置および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20100302 |