JP2008147506A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2008147506A
JP2008147506A JP2006334542A JP2006334542A JP2008147506A JP 2008147506 A JP2008147506 A JP 2008147506A JP 2006334542 A JP2006334542 A JP 2006334542A JP 2006334542 A JP2006334542 A JP 2006334542A JP 2008147506 A JP2008147506 A JP 2008147506A
Authority
JP
Japan
Prior art keywords
semiconductor chip
pad
semiconductor
bonding
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006334542A
Other languages
English (en)
Inventor
Shinya Okawa
真也 大川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP2006334542A priority Critical patent/JP2008147506A/ja
Publication of JP2008147506A publication Critical patent/JP2008147506A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4941—Connecting portions the connecting portions being stacked
    • H01L2224/49429—Wedge and ball bonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

【課題】積層状態の半導体チップにおける実装面積を極力小さくした半導体装置を提供する。
【解決手段】第１半導体チップ２の上にスペーサを介して第２半導体チップ４が積層されるとともに、第１半導体チップ２の周辺部のスクライブ領域２ｂにパッド７が形成され、該パッド７に、両半導体チップ２・４の能動領域２ａ・４ａにおけるパッド５・６と接続状態のボンディングワイヤ８・９の両方が固着されている。
【選択図】図１

Description

本発明は、複数の半導体チップを積み重ねてワイヤボンディングにより相互接続してなる半導体装置及びその製造方法に関する。
半導体装置は、その高機能化に伴って大容量化しているとともに、小型化も要求されてきており、実装面積を小さくするため、複数の半導体チップを積み重ねた構造としたものがある。
例えば、特許文献１に記載の半導体装置では、プリント基板の上に二つの半導体チップを積層するとともに、これら半導体チップの外側位置でプリント基板の上に形成したパッド（ボンディングフィンガー）と、個々の半導体チップのパッドとをワイヤボンディングによって接続した構造とされている。
また、特許文献２記載の半導体装置も、積層状態の半導体チップの各パッドとその外側のリード電極との間をワイヤボンディングによって接続しており、そのリード電極には金ボールが複数積み上げられ、各金ボールに個々のワイヤが接続されている。
特開２００５−１６７２２２号公報 特開２００５−２６８４９７号公報
これら従来の半導体装置において、積層状態の半導体チップと、その外側位置に設けられているプリント基板のパッドやリード電極との離間距離を小さくすることが小型化に有効であるが、これらを近づけるには限界がある。
本発明は、前記事情に鑑みてなされたもので、積層状態の半導体チップにおける実装面積を極力小さくした半導体装置及びその製造方法を提供することを目的とする。
本発明の半導体装置は、第１半導体チップの上にスペーサを介して第２半導体チップが積層されるとともに、第１半導体チップの周辺部のスクライブ領域にパッドが形成され、該パッドに、両半導体チップの能動領域におけるパッドと各々接続状態とされる両ボンディングワイヤが固着されていることを特徴とする。
一般に、半導体チップは、シリコンウエハの上に多数形成され、これらを切断して個々に分離することにより製造される。この場合、各半導体チップにおける能動領域を囲むようにスクライブ領域が形成され、このスクライブ領域でダイヤモンドカッタ等によってウエハを切断して個々に分離することができるようになっている。したがって、切断後は、能動領域の周囲に若干の幅のスクライブ領域が形成されることになり、本発明は、このスクライブ領域を利用してパッドを形成し、このパッドを介して両半導体チップを中継する構造である。したがって、両半導体チップの中継のためのパッドを外部の基板等に形成する必要がないのはもちろん、半導体チップ自体の面積も増やす必要がないものである。
この場合、第１半導体チップの能動領域におけるパッドの少なくとも一部は、該第1半導体チップにおける第２半導体チップの投影領域の内側に配置されている構成とすれば、より小型化を図ることができる。
また、前記第１半導体チップの能動領域の周縁に凹部が形成されるとともに、スクライブ領域の一部に前記凹部内に入り込む幅広部が形成され、該スクライブ領域の幅広部にパッドが形成されている構成とすることにより、スクライブ領域におけるパッドを内側に寄せて配置することができ、さらなる小型化を図ることができる。
前記スクライブ領域におけるパッドには、両ボンディングワイヤの端部が積み重ねられて固着されている構成とすれば、パッドの平面的な拡大を抑制することができる。
さらに、前記スクライブ領域におけるパッドは、第１半導体チップの周縁を形成している辺に沿って長辺方向となる平面視長方形に形成され、該パッドに複数の微小バンプが前記長辺方向に並べて設けられ、これら微小バンプの上にボンディングワイヤの端部が固着されている構成とすることにより、スクライブ領域を小さくすることができ、チップサイズをより小型化することができる。
また、本発明の半導体装置の製造方法は、第１半導体チップの能動領域におけるパッドと、該能動領域の外側のスクライブ領域に形成したパッドとの間をボンディングワイヤによって接続した後、前記第１半導体チップの上にスペーサを介して第２半導体チップを積層し、該第２半導体チップの能動領域におけるパッドと、前記第１半導体チップのスクライブ領域に形成したパッドとの間をボンディングワイヤによって接続することを特徴とする。
すなわち、第１半導体チップの上方を開放状態として、該第１半導体チップ上のパッド間のボンディングを行い、その後に第２半導体チップを積層して、両チップ間のボンディングを実施することにより、ボンディングワイヤを保持するキャピラリとの干渉を避けながらボンディングすることができる。
本発明の半導体装置によれば、スクライブ領域のパッドを介して両半導体チップを中継する構成であるから、両半導体チップの中継のためのパッドを外部の基板等に形成する必要がないとともに、半導体チップ自体も面積を増大させる必要がなく、全体の小型化、省スペース化を図ることができる。
また、その製造方法によれば、ボンディングワイヤを保持するキャピラリとの干渉を避けながらボンディングすることができるので、その分、両半導体チップの面積差を小さくすることができ、全体の小型化を達成することができる。
この発明の半導体装置及びその製造方法の実施形態について図面を参照しながら説明する。
図１から図３は第１実施形態を示している。この実施形態の半導体装置１は、第１半導体チップ２の上にスペーサ３を介して第２半導体チップ４が積層されており、両半導体チップ２・４の能動領域２ａ・４ａ内にそれぞれパッド５・６が形成されるとともに、第１半導体チップ２のスクライブ領域２ｂにもパッド７が形成され、両半導体チップ２・４の能動領域２ａ・４ａにおけるパッド５・６が、第１半導体チップ２のスクライブ領域２ｂのパッド７を中継するようにして２本のボンディングワイヤ８・９によって接続されている。
この場合、第１半導体チップ２は、第２半導体チップ４の外形よりも大きい面積に形成され、両半導体チップ２・４の間のスペーサ３は、第２半導体チップ４の外形よりも小さい面積に形成されている。そして、このスペーサ３の外形よりも第２半導体チップ４の周辺部が面方向に突出した状態に積み重ねられている。また、第１半導体チップ２の能動領域２ａにおけるパッド５は、スペーサ３よりも外側に配置されているとともに、このスペーサ３の外形よりも外側に突出している第２半導体チップ４の周縁のほぼ真下に配置されている。言い換えれば、第1半導体チップ２の能動領域２ａにおけるパッド５は、第2半導体チップ４の投影領域内にほぼ半分が入り込んだ状態に配置されている。
各パッド５〜７は、能動領域２ａ・４ａにおけるパッド５・６も、スクライブ領域２ｂにおけるパッド７も、ともに平面視正方形に形成されている。
両ボンディングワイヤ８・９は、第１半導体チップ２における能動領域２ａのパッド５とスクライブ領域２ｂのパッド７との間を１本目のボンディングワイヤ８が接続状態としており、この第１半導体チップ２のスクライブ領域２ｂにおけるパッド７と第２半導体チップ４のパッド６との間を２本目のボンディングワイヤ９が接続状態としている。このため、第１半導体チップ２のスクライブ領域２ｂにおけるパッド７上には、１本目のボンディングワイヤ８の上に２本目のボンディングワイヤ９が重ねられて接続されている。
なお、図中符号２ｃ・４ｃは、能動領域２ａ・４ａの周縁を形成するシールラインを示しており、各半導体チップ２・４ともシールライン２ｃ・４ｃが半導体チップ２・４の外形線（ダイシングライン２ｄ・４ｄ）に沿う直線状に形成されていることにより、帯状にスクライブ領域２ｂ・４ｂが形成されている。また、前記スペーサ３はポリイミド樹脂やガラスエポキシ樹脂等により形成される。
このように構成される半導体装置１を製造する方法は次の順に示す通りである。
まず、図示略のキャピラリから引き出されるボンディングワイヤの先端部を溶融して金属ボールを形成し、図３（Ａ）に示すように、第１半導体チップ２のスクライブ領域２ｂにおけるパッド７に金属ボールを押し当ててバンプ１１を形成する。そして、第１半導体チップ２の能動領域２ａにおけるパッド５から図３（Ａ）の鎖線矢印で示すようにスクライブ領域２ｂのパッド７のバンプ１１にかけてワイヤ８をボンディングすることにより、図３（Ｂ）に示すように両パッド５・７をワイヤ８によって接続状態とする。
次いで、図３（Ｃ）に示すように、第１半導体チップ２の上にスペーサ３を介して第２半導体チップ４をダイボンドにより積載した状態とする。
そして、第２半導体チップ４のパッド６上に、ボンディングワイヤの先端部を溶融してなる金属ボールを押し当てて図３（Ｄ）に示すようにバンプ１２を形成する。最後に、この図３（Ｄ）の鎖線矢印で示すように、第１半導体チップ２のスクライブ領域２ｂにおけるパッド７から第２半導体チップ４のパッド６のバンプ１２にかけてワイヤ９をボンディングすることにより、図２に示すように、両パッド６・７をワイヤ９によって接続状態とする。
これら一連のワイヤボンディングにおいて、ワイヤの先端部のボンディングをファーストボンディングと称し、このファーストボンディングからワイヤを繰り出した後の後端部のボンディングをセカンドボンディングと称す。また、前者はワイヤ先端部をボール状に溶融した後にパッドに押し付け固着するのでボールボンディング、後者はワイヤをパッドに押し付けながら固着するのでウェッジボンディングとも称す。
このように構成した半導体装置１は、回路が形成されている能動領域２ａに対して不要部分であるスクライブ領域２ｂを利用して、両半導体チップ２・４間の中継のためのパッド７を配置するようにしており、パッド７の形成のために特にチップの面積を増やすことなく適応することができる。
また、第２半導体チップ４を積層した後に第１半導体チップ２上のワイヤボンディングをする場合では、第２半導体チップ４を避けてボンディングする必要があるが、この実施形態では、第２半導体チップ４を積層する前の第１半導体チップ２上で1本目のワイヤ８をボンディングしているので、このワイヤボンディング作業は自由度が大きく、面方向に離間する二箇所間で容易にボンディングすることが可能である。
そして、第２半導体チップ４は、1本目のワイヤ８をボンディングした後の第１半導体チップ２にスペーサ３を介して積層されるので、第１半導体チップ２からスペーサ３の厚さの分、上方に離間して積層される。したがって、この第２半導体チップ４としては、第１半導体チップ２上に形成されている１本目のボンディングワイヤ８のループに接触しない程度の大きさであれば、比較的大きな面積のものを採用することができる。
第１半導体チップ２上での１本目のワイヤボンディングを両半導体チップ２・４の積層後に実施する場合は、ボンディングワイヤ８を保持するキャピラリの干渉を避け得る程度まで第１半導体チップ２上に空間が必要になるため、両半導体チップ２・４間の面積差を大きくして、第２半導体チップ４の外側に大きな面積を確保しておく必要があり、このため、第１半導体チップ２の面積を第２半導体チップ４に比べて相対的に大きなものを使用する必要があった。これに対して、本実施形態の場合は、両半導体チップ２・４の間にスペーサ３が介在して、両者間を上下に離間させていることもあり、既に形成したボンディングワイヤ８のループとの干渉を避ける程度であればよく、図１に示す例のように、１本目のワイヤ８がボンディングされている第１半導体チップ２の能動領域２ａにおけるパッド５のほぼ真上に第２半導体チップ４の周縁が配置される程度の大きさに設定することができる。
このように第２半導体チップ４として比較的大きい面積のものを使用することができる。言い換えれば、両半導体チップ２・４の面積差が比較的小さい組み合わせで構成することができ、第１半導体チップ２としては比較的小さい面積のものを使用することが可能になり、結果として、半導体装置１全体の小型化を図ることができる。
なお、第１半導体チップ２のスクライブ領域２ｂにおけるパッド７としては、ダイシング前のウエハの段階で各半導体チップを検査するためにスクライブ領域に設けられるダイソート用パッドを用いてもよいし、それとは別に中継用のパッドを形成して、これを使用してもよいが、ダイソート用パッドを用いる場合は、中継用パッド形成のための特別の工程を経なくても製造することができ、効率が良い。
図４は第２実施形態を示しており、この第２実施形態において第１実施形態と共通の要素には同一符号を付して説明を簡略化する。
この実施形態の半導体装置２１においては、第１半導体チップ２のスクライブ領域２ｂにおけるパッド７を中継して、両半導体チップ２・４の間が相互接続されている点は第１実施形態のものと同様であるが、第１半導体チップ２のシールライン２ｃの途中位置が能動領域２ａ内に向けて屈曲しており、その屈曲状態のシールライン２ｃにより、能動領域２ａの一部に凹部２２が形成され、その凹部２２にくい込むようにスクライブ領域２ｂの一部が幅広部２３とされ、この幅広部２３の位置に、第１半導体チップ２の周縁から若干離れてパッド７が形成されている。
すなわち、ウエハをダイシングして個片化する場合、ダイシング位置にズレが生じたり、ダイシング面でシリコンに図４に鎖線で示したようなチッピングや欠けが生じるおそれがあるが、図４に示すようにシールライン２ｃを屈曲させて形成したスクライブ領域２ｂの幅広部２３にパッド７を形成して、該パッド７をダイシングライン２ｄから離間させ、能動領域２ａの方に寄せて配置したことにより、ダイシング位置のズレや欠け、チッピングが生じた場合でも、これらがパッド７に影響することを避けることができる。
また、このようにスクライブ領域２ｂにおけるパッド７の配置箇所では、シールライン２ｃを部分的に屈曲させて幅広部２３を形成し、この幅広部２３においてパッド７を内側に寄せて配置することにより、スクライブ領域２ｂの全体としての幅を小さくすることができ、チップサイズの小型化に寄与することができる。
図５から図７は第３実施形態を示している。この実施形態の半導体装置３１においては、第１半導体チップ２のスクライブ領域２ｂにおけるパッド３２が平面視長方形をなしている。このため、第１実施形態における正方形のパッド７に比べて、長辺は同じ長さであるが、短辺が小さく形成されており、その長辺方向をシールライン２ｃに沿わせて配置されている。そして、第１実施形態においては、スクライブ領域２ｂにおける正方形のパッド７に１個のバンプ１１を形成して、その上にワイヤ８・９をボンディングしたが、この第３実施形態においては、長方形のパッド３２に微小バンプ３３が２個長辺方向に並べられ、これら２個の微小バンプ３３の上にワイヤ８・９がボンディングされている。
この長方形のパッド３２に形成した２個のバンプ３３は、パッド間を接続しているボンディングワイヤ８・９よりも細いワイヤを使用して形成されており、長方形パッド３２の短辺方向に大きくはみ出さないようにされている。
そして、この２個の微小バンプ３３の上に１本目のワイヤ８はセカンドボンディング（ウェッジボンディング）とされ、その上に２本目のワイヤ９がファーストボンディング（ボールボンディング）されることになる。このボンディングに使用するワイヤ８・９は微小バンプ３３を形成するためのワイヤよりも太く形成され、したがって、この微小バンプ３３の上に２本目のワイヤ９のボールボンディングによって形成されるボール状の端部（図７に鎖線９ａで示す）は微小バンプ３３より大きく形成されることになる。
このようにスクライブ領域２ｂのパッド３２の幅を小さくすることにより、スクライブ領域２ｂの幅を小さくして、チップサイズをより小型化することができる。
なお、長方形パッド３２に微小バンプ３３を形成して短辺方向へのバンプのはみ出しを抑制するようにしたが、この微小バンプ３３に代えて、長方形パッド３２にメッキを肉盛り状に付着することによりバンプを形成するようにしてもよく、このメッキバンプの場合はパッドの部分にのみ付着するから、パッドから大きくはみ出すことを確実に防止することができる。
以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこれらの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。例えば、スクライブ領域のパッドに２本のボンディングワイヤの端部を積み重ねるようにして固着したが、スクライブ領域の長さ方向に余裕があるのであれば、パッドを長くして両ボンディングワイヤの端部をパッドの長さ方向に並べるように固着する、などの構成としてもよい。
本発明の第１実施形態の半導体装置を示す一部を省略した平面図である。 図１のワイヤボンディング部分の縦断面図である。 図１の半導体装置の製造方法を工程順に示す図２と同じ部分の縦断面図である。 本発明の第２実施形態の半導体装置を示す一部を省略した平面図である。 本発明の第３実施形態の半導体装置を示す一部を省略した平面図である。 図５のワイヤボンディング部分の縦断面図である。 図５の第１半導体チップのスクライブ領域におけるパッドに微小バンプを形成した状態を示す平面図である。
符号の説明
１…半導体装置、２…第１半導体チップ、２ａ…能動領域、２ｂ…スクライブ領域、２ｃ…シールライン、２ｄ…ダイシングライン、３…スペーサ、４…第２半導体チップ、４ａ…能動領域、５〜７…パッド、８・９…ボンディングワイヤ、１１・１２…バンプ、２１…半導体装置、２２…凹部、２３…幅広部、３１…半導体装置、３２…パッド、３３…微小バンプ

Claims (6)

  1. 第１半導体チップの上にスペーサを介して第２半導体チップが積層されるとともに、第１半導体チップの周辺部のスクライブ領域にパッドが形成され、該パッドに、両半導体チップの能動領域におけるパッドと各々接続状態とされる両ボンディングワイヤが固着されていることを特徴とする半導体装置。
  2. 第１半導体チップの能動領域におけるパッドの少なくとも一部は、該第1半導体チップにおける第２半導体チップの投影領域の内側に配置されていることを特徴とする請求項１記載の半導体装置。
  3. 前記第１半導体チップの能動領域の周縁に凹部が形成されるとともに、スクライブ領域の一部に前記凹部内に入り込む幅広部が形成され、該スクライブ領域の幅広部にパッドが形成されていることを特徴とする請求項１又は２記載の半導体装置。
  4. 前記スクライブ領域におけるパッドには、両ボンディングワイヤの端部が積み重ねられて固着されていることを特徴とする請求項１から３のいずれかに記載の半導体装置。
  5. 前記スクライブ領域におけるパッドは、第１半導体チップの周縁を形成している辺に沿って長辺方向となる平面視長方形に形成され、該パッドに複数の微小バンプが前記長辺方向に並べて設けられ、これら微小バンプの上にボンディングワイヤの端部が固着されていることを特徴とする請求項１から４のいずれかに記載の半導体装置。
  6. 第１半導体チップの能動領域におけるパッドと、該能動領域の外側のスクライブ領域に形成したパッドとの間をボンディングワイヤによって接続した後、前記第１半導体チップの上にスペーサを介して第２半導体チップを積層し、該第２半導体チップの能動領域におけるパッドと、前記第１半導体チップのスクライブ領域に形成したパッドとの間をボンディングワイヤによって接続することを特徴とする半導体装置の製造方法。
JP2006334542A 2006-12-12 2006-12-12 半導体装置及びその製造方法 Pending JP2008147506A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006334542A JP2008147506A (ja) 2006-12-12 2006-12-12 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006334542A JP2008147506A (ja) 2006-12-12 2006-12-12 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2008147506A true JP2008147506A (ja) 2008-06-26

Family

ID=39607327

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006334542A Pending JP2008147506A (ja) 2006-12-12 2006-12-12 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2008147506A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017050450A (ja) * 2015-09-03 2017-03-09 株式会社東芝 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017050450A (ja) * 2015-09-03 2017-03-09 株式会社東芝 半導体装置
US20170069588A1 (en) * 2015-09-03 2017-03-09 Kabushiki Kaisha Toshiba Semiconductor device
US10262962B2 (en) * 2015-09-03 2019-04-16 Toshiba Memory Corporation Semiconductor device

Similar Documents

Publication Publication Date Title
KR100583491B1 (ko) 반도체패키지 및 그 제조방법
US7928551B2 (en) Semiconductor device and method of manufacturing the same
US6909168B2 (en) Resin encapsulation semiconductor device utilizing grooved leads and die pad
JP2004031754A (ja) 積層マルチチップパッケージ、これを構成するチップの製造方法及びワイヤボンディング方法
JP2008034567A (ja) 半導体装置及びその製造方法
JP2005191213A (ja) 半導体チップパッケージ及びマルチチップパッケージ
JP2007103423A (ja) 半導体装置及びその製造方法
US8394678B2 (en) Semiconductor chip stacked body and method of manufacturing the same
JP2010147070A (ja) 半導体装置
JP4495916B2 (ja) 半導体チップの製造方法
JP5129438B2 (ja) 半導体装置
JP2008211125A (ja) 半導体装置およびその製造方法
JP2003188263A (ja) 半導体集積回路チップの製造方法とその半導体集積回路チップを用いた半導体パッケージ
JP4955488B2 (ja) 半導体装置及びその製造方法
US7649250B2 (en) Semiconductor package
US8975760B2 (en) Semiconductor device reducing risks of a wire short-circuit and a wire flow
JP2009026843A (ja) 半導体装置
JP2008147506A (ja) 半導体装置及びその製造方法
JP2010087403A (ja) 半導体装置
JP2007207906A (ja) 半導体集積回路および半導体集積回路の製造方法
JP2007141947A (ja) 半導体装置およびその製造方法
JP4175374B2 (ja) マルチチップパッケージ
EP4160663A1 (en) A type of bumpless and wireless semiconductor device
JP4086016B2 (ja) 熱電モジュール搭載パッケージ
KR20010073946A (ko) 딤플 방식의 측면 패드가 구비된 반도체 소자 및 그제조방법