JP2008141312A - 符号化装置、復号装置、送信機及び受信機 - Google Patents

符号化装置、復号装置、送信機及び受信機 Download PDF

Info

Publication number
JP2008141312A
JP2008141312A JP2006323436A JP2006323436A JP2008141312A JP 2008141312 A JP2008141312 A JP 2008141312A JP 2006323436 A JP2006323436 A JP 2006323436A JP 2006323436 A JP2006323436 A JP 2006323436A JP 2008141312 A JP2008141312 A JP 2008141312A
Authority
JP
Japan
Prior art keywords
bit
systematic
bits
redundant
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006323436A
Other languages
English (en)
Other versions
JP4675312B2 (ja
Inventor
Masahiko Shimizu
昌彦 清水
Akira Ito
章 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006323436A priority Critical patent/JP4675312B2/ja
Priority to EP07121836A priority patent/EP1931036A3/en
Priority to US11/987,335 priority patent/US8000403B2/en
Publication of JP2008141312A publication Critical patent/JP2008141312A/ja
Application granted granted Critical
Publication of JP4675312B2 publication Critical patent/JP4675312B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/258—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with turbo codes, e.g. Turbo Trellis Coded Modulation [TTCM]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3905—Maximum a posteriori probability [MAP] decoding or approximations thereof based on trellis or lattice decoding, e.g. forward-backward algorithm, log-MAP decoding, max-log-MAP decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3905—Maximum a posteriori probability [MAP] decoding or approximations thereof based on trellis or lattice decoding, e.g. forward-backward algorithm, log-MAP decoding, max-log-MAP decoding
    • H03M13/3927—Log-Likelihood Ratio [LLR] computation by combination of forward and backward metrics into LLRs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3988—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes for rate k/n convolutional codes, with k>1, obtained by convolutional encoders with k inputs and n outputs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6325—Error control coding in combination with demodulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing
    • H03M13/6505—Memory efficient implementations

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Error Detection And Correction (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

【課題】メモリ使用量を節約しつつ特性のよいターボ符号化装置及びターボ復号装置を提供する。
【解決手段】組織ビット、前記組織ビットに対応する第１冗長ビット及び前記組織ビットに対応する第２冗長ビットを生成する符号化部を有する符号化装置であって、前記組織ビット、前記組織ビットに対応する第１冗長ビット及び前記組織ビットに対応する第２冗長ビットのそれぞれ２つずつから、一方の組織ビットと前記一方の組織ビットに対応する第１冗長ビットとからなる組と、他方の組織ビットと前記他方の組織ビットに対応する第１冗長ビットとからなる組と、前記一方の組織ビットに対応する第２冗長ビットと前記他方の組織ビットに対応する第２冗長ビットとからなる組と、を生成する生成部を備える。
【選択図】図３

Description

本発明は、ターボ符号化を行い、多値変調方式を用いた無線通信方式の送受信方法に関する。
多値変調を用いた場合、受信信号から各ビットの尤度を求めると、ビット間の相関情報を無視してしまうことになる。図１４のように１６ＱＡＭ（16 Quadrature Amplitude Modulation）の信号を受信した場合、Ｉ（In-phase）ｃｈの信号データパターンが(１，１)，(１，０)，(０，０)，(０，１)である確率（P1,1、P1,0、P0,0、P0,1）は、図１５に示すように、それぞれ０．０５，０．１０，０．６５，０．２０となる。これを各ビット（ＭＳＢ（Most Significant Bit）及びＬＳＢ（Least Significant Bit））の確率に分離
すると次のようになる。
ＭＳＢ：０の確率 PM,0 = ( P0,0 + P0,1 ) = 0.85
ＭＳＢ：１の確率 PM,1 = ( P1,0 + P0,1 ) = 0.15
ＬＳＢ：０の確率 PL,0 = ( P0,0 + P1,1 ) = 0.75
ＬＳＢ：１の確率 PL,1 = ( P0,1 + P1,1 ) = 0.25
これを、更に合成すると、図１６に示すように、Ｉｃｈ（In-phase channel）の信号データパターンが(１，１)，(１，０)，(０，０)，(０，１)である確率は、次のように求められる。
P1,1' = PM,1 × PL,1 = 0.0375
P1,0' = PM,1 × PL,0 = 0.1125
P0,0' = PM,0 × PL,0 = 0.6375
P0,1' = PM,0 × PL,1 = 0.2175
この確率は、元々の確率と一致しない。これは、各ビットに分離することによる、ビット間の相関情報の喪失を意味している。畳み込み符号、ターボ符号といった誤り訂正は冗長なビットを含むビット系列として機能するため、各ビットに信号を分離することで特性の劣化を招く。特性の劣化を防ぐには、１６ＱＡＭの場合、２ビット毎に信号が送信されるため、２ビット毎に信号を処理することが望ましい。
このようなビットベースの符号化による相関情報の喪失を防ぐために、シンボルベースの符号化方法が提案されている。シンボルベースで処理することで、信号を各ビットに分離する必要がなくなる。図１７に示すように、１６ＱＡＭとターボ符号とを用いた場合、組織ビット（systematic bit）、第１パリティビット（first parity bit）及び第２パリティビット（second parity bit）のそれぞれ２ビットを同一シンボルのI（In-phase）成分またはＱ（Quadrature）成分にマッピングしてシンボルベースのターボ符号とする。
図１８に示すように、一般にターボ符号は、ＭＡＰ（Maximum A Posteriori Probability、最大事後確率）の出力から組織ビットの尤度を引く構成となるため、組織ビットとパリティビットは独立であることが望ましい。またＭＡＰを各パリティビット別々に行うため、第１パリティビットと第２パリティビットも独立である方が良い。したがって、組織ビット、第１パリティビット、第２パリティビットの各２ビットを１つのまとまりとして扱う構成となる。また、インターリーブも２ビットを１つのまとまりとして行う。
図１９は、シンボルベースのターボ符号を用いた場合の特性を示す図である。ビットベースでターボ復号を行い、インターリーブをシンボルベース（実際にはシンボルのＩ成分
またはＱ成分ベース）とする（図１９：１ｂｉｔ）と、ビットベースでターボ復号を行い、ビットベースのインターリーブをした場合（図１９：１‐ｂｉｔ，Ｓ‐Ｐ ｐａｉｒ）に比べ、特性が劣化する。シンボルベースのインターリーブをすることで、第１パリティビットと第２パリティビットとの相関がよくなり、ノイズに対して弱くなるからである。しかし、シンボルベースでターボ符号を行い、シンボルベースのインターリーブとする（図１９：２‐ｂｉｔ）と、ビットベースでターボ復号を行い、ビットベースのインターリーブをした場合（図１９：１‐ｂｉｔ，Ｓ‐Ｐ ｐａｉｒ）の特性より良い特性となる。
特表２００４−５２３９３８号公報 特開２００２−１３５１３４号公報 Mark Bingeman and Amir K. Khandani, "Symbol-Based Turbo Codes", IEEE COMMUNICATIONS LETTERS, VOL. 3, NO. 10, OCTOBER 1999, PP. 285-287.
図２０のように、ビットベースのターボ符号の場合、復号アルゴリズムにおいて、ＭＡＰで１ステージ毎に比較を行う。そのため、ＭＡＰでは２通りのパターンを記憶していればよい。ところが、図２１のように、シンボルベースのターボ符号の場合、復号アルゴリズムにおいてＭＡＰで２ステージ毎に比較を行う。組織ビットとこれに対応する第１パリティビット（または第２パリティビット）が、２ステージにまたがるためである。よって、４（＝２2）通りのパターンを１度に比較するため、ビットベースのターボ符号（図２
０）と比べて２倍のパターンを記憶する必要がある。多値数が更に多い場合、記憶すべきパターン数は指数関数的に増大する。図２２のように、例えば２５６ＱＡＭの場合、Ｉ成分及びＱ成分共に４ビットが１つのまとまりとなり、１度に１６（＝２4）通りのパター
ンを比較、記憶することになる。このため、多値数が多いシンボルベースのターボ符号では、非常に大きなメモリが必要となる。
本発明は、メモリ使用量を節約しつつ特性のよいターボ符号化装置及びターボ復号装置を提供することを課題とする。
本発明は、上記課題を解決するために、以下の手段を採用する。
即ち、本発明は、
組織ビット、前記組織ビットに対応する第１冗長ビット及び前記組織ビットに対応する第２冗長ビットを生成する符号化部を有する符号化装置であって、
前記組織ビット、前記組織ビットに対応する第１冗長ビット及び前記組織ビットに対応する第２冗長ビットのそれぞれ２つずつから、
一方の組織ビットと前記一方の組織ビットに対応する第１冗長ビットとからなる組と、
他方の組織ビットと前記他方の組織ビットに対応する第１冗長ビットとからなる組と、
前記一方の組織ビットに対応する第２冗長ビットと前記他方の組織ビットに対応する第２冗長ビットとからなる組と、を生成する生成部、
を備える符号化装置である。
本発明によると、組織ビットと対応する冗長ビットを同一の組に配置することができる。
また、本発明は、
組織ビット、前記組織ビットに対応する第１冗長ビット及び前記組織ビットに対応する第２冗長ビットを生成する符号化部を有する符号化装置であって、
前記組織ビット、前記第１冗長ビット及び前記第２冗長ビットのそれぞれ２ｎ個ずつか
ら、
任意のｎ個の組織ビットと前記任意のｎ個の組織ビットに対応するｎ個の第１冗長ビットとからなる組と、
前記任意のｎ個の組織ビット以外のｎ個の組織ビットと前記任意のｎ個の組織ビット以外のｎ個の組織ビットに対応するｎ個の第１冗長ビットとからなる組と、
前記２ｎ個の第２冗長ビットからなる組と、を生成する生成部、
を備える符号化装置である。
本発明によると、２ｎ個の組織ビットのうちｎ個の組織ビットを同一の組に配置することができる。
また、本発明は、
組織ビットと前記組織ビットに対応する第１冗長ビットとからなる組が２組と、
前記２組のそれぞれの前記組織ビットに対応する第２冗長ビットからなる組と、が入力される復号装置であって、
前記各組単位の尤度を算出する算出部と、
前記組織ビットと前記組織ビットに対応する第１冗長ビットとからなる組の尤度を使用して１つの組織ビット毎に復号する第１復号部と、
前記第１復号部が出力する前記組織ビットの尤度と、前記組織ビットに対応する第２冗長ビットからなる組の尤度を使用して２つの組織ビット毎に復号する第２復号部と、
を備える復号装置である。
本発明によると、本発明の符号化装置で生成された組を、組になったまま使用して復号することができる。
従って、本発明によれば、より少ないメモリ使用量で、特性のよい復号を実現することができる。
本発明における冗長ビットにはパリティビットが含まれる。
本発明によれば、メモリ使用量を節約しつつ特性のよいターボ符号化装置及びターボ復号装置を提供することが可能となる。
以下、図面を参照して本発明の実施形態について説明する。実施形態の構成は例示であり、本発明は実施形態の構成に限定されない。
ここでは、主に１６ＱＡＭ及び２５６ＱＡＭについて取り上げるが、他の多値変調方式に適用することも可能である。
〔実施形態〕
〈システム構成〉
図１は、実施形態における受信機と送信機の構成例を示す。送信機１０は、入力データを符号化するベースバンド部１００と、ベースバンド部１００からの送信データを無線周波数にアップコンバートするＲＦ部２００と、送信アンテナ２５０とを備える。受信機２０は、受信アンテナ２５０と、受信した信号を無線周波数からダウンコンバートするＲＦ部４００と、ＲＦ部４００からの受信データを復号するベースバンド部３００とを備える。
〈送信機〉
図２は、送信機のベースバンド部１００を詳細に説明する図である。ベースバンド部１００は、ターボ符号化部１５０、シンボルマッピング部１１０を備える。ターボ符号化部１５０は、２つの符号化部１０２及び１０４、インターリーバ１２０を備える。
送信機１０のベースバンド部１００に送信するデータが入力すると、ターボ符号化部１５０によって、符号化データＳ、Ｐ１、Ｐ２が出力される。符号化データＳ（組織ビット）は、入力されたデータそのものである。符号化データＰ１（第１パリティビット）は、入力されたデータを符号化器１０２で、畳み込み符号化したデータである。符号化データＰ２（第２パリティビット）は、入力されたデータをインターリーバ１２０で、インターリーブして、符号化器１０４で畳み込み符号化したデータである。これらの符号化データＳ、Ｐ１、Ｐ２が合成されてターボ符号となる。インターリーバ１２０でのインターリーブは、ビットベースで行う。
ターボ符号化したデータは、シンボルマッピング部１１０に入力される。シンボルマッピング部１１０は、ターボ符号化した信号列を１６ＱＡＭにマッピングする。
図３に示すように、組織ビット（Ｓ１、Ｓ２）、第１パリティビット（Ｐ１１、Ｐ１２）、第２パリティビット（Ｐ２１、Ｐ２２）からなる信号列が入力されたとする。シンボルマッピング部１１０は、組織ビットＳと第１パリティビットＰ１とを組（Ｓ１とＰ１２の組及びＳ２とＰ２１の組）にして、それぞれのシンボルのＩ成分またはＱ成分のＭＳＢとＬＳＢのビットとにマッピングする。また、シンボルマッピング部１１０は、残りの２つの第２パリティビット（Ｐ２１、Ｐ２２）を組にしてＭＳＢとＬＳＢとにマッピングする。
なお、組織ビットと第２パリティビットとを組にして、残りの２つの第１パリティビットを組にして構成することもできる。更に、ＬＳＢにマッピングするビットと、ＭＳＢにマッピングするビットとを入れ替えた構成も可能である。
図４は、２５６ＱＡＭにおけるシンボルマッピングの例である。２５６ＱＡＭでは、１シンボルあたり、４ビットである。よって、３個のシンボル（実際には、シンボルのＩ成分又はＱ成分）で、４個の組織ビット分のデータを送信することができる。そこで、１６ＱＡＭの場合と同様に、シンボルマッピング部１１０は、第１のシンボルには、組織ビット（Ｓ１及びＳ２）と、これに対応する第１パリティビット（Ｐ１１及びＰ１２）とをマッピングする。第２のシンボルには、組織ビット（Ｓ３及びＳ４）と、これに対応する第１パリティビット（Ｐ１３及びＰ１４）をマッピングする。第３のシンボルには、第２パリティビット（Ｐ２１、Ｐ２２、Ｐ２３、Ｐ２４）をマッピングする。さらに、数値の大きい多値変調の場合も同様にマッピングすることができる。
送信機１０のベースバンド部１００で生成された送信データは、ＲＦ部２００へ出力される。該送信データは、ＲＦ部２００で無線周波数にアップコンバートされ、送信アンテナ２５０から送信される。
〈受信機〉
図１に示したように、受信機２０は、受信アンテナ２５０と、受信した信号を無線周波数からダウンコンバートするＲＦ部４００と、ＲＦ部４００からの受信データを復号するベースバンド部３００とを備える。
図５は、受信機１０のベースバンド部３００の構成例を示す図である。受信機２０のベースバンド部３００は、尤度を算出する受信信号処理部３６０とターボ復号部３５０とを
備える。
送信機１０から送信された送信信号は、受信機２０の受信アンテナ４５０で受信される。受信アンテナ４５０で受信された受信信号は、ＲＦ部４００でダウンコンバートされる。ＲＦ部４００で処理された受信データは、ベースバンド部３００に入力される。
《信号点の尤度算出》
図６は、受信機１０のベースバンド部３００の受信信号処理部３６０の構成例を示す図である。受信信号処理部３６０は、受信信号の基準振幅を算出する基準振幅算出部３６２と、受信信号の干渉電力を算出する干渉電力算出部３６４と、受信信号、基準振幅、干渉電力から尤度を算出する尤度算出部３６６を備える。
受信信号は、基準振幅算出部３６２に入力され基準振幅Ａが算出される。算出された基準振幅Ａは、尤度算出部３６６に入力される。また、受信信号は、干渉電力算出部３６４に入力され、干渉電力Ｐが算出される。算出された干渉電力Ｐは、尤度算出部３６６に入力される。
図７は、受信信号点と１６ＱＡＭの各信号点との関係およびＩ成分の各信号点のｌｏｇ尤度を示す図である。
尤度算出部３６６は、受信信号、基準振幅Ａ及び干渉電力Ｐから、各信号点におけるｌｏｇ尤度Ｌを算出する。ｌｏｇ尤度Ｌは、各成分の軸上における受信信号点と１６ＱＡＭの各信号点との距離の２乗と干渉電力Ｐとの比から次のように求まる。
Figure 2008141312
Figure 2008141312
Figure 2008141312
Figure 2008141312
これらは、Ｉ成分におけるｌｏｇ尤度Ｌである。ここで、ｘは受信信号点のＩ成分である。Ｌについた添え字は、それぞれ、ＭＳＢ及びＬＳＢの値を示している。例えば、Ｌ1,0は、ＭＳＢが１、ＬＳＢが０のときのｌｏｇ尤度を示している。受信信号点からの距離
が遠い信号点ほど、ｌｏｇ尤度は小さくなる。
これにより、１６ＱＡＭシンボルのＩ成分またはＱ成分を１つのまとまりとして、受信信号に応じた（０，０），（０，１），（１，０），（１，１）の取り得る尤度が求められる。求められたｌｏｇ尤度Ｌは、ターボ復号部３５０へ入力されて復号される。
《ターボ復号》
図８は、受信機２０のベースバンド部３００のターボ復号部３５０を示す図である。ターボ復号部３５０は、２つのＭＡＰ３０２、３０４、加算部３１２、３１４、インターリーバ３２２、デインターリーバ３２４、及び、組織ビット成分抽出部３２６を備える。
図３に示したように、組織ビットと第１パリティビットとの組と、２つの第２パリティビットの組とで、シンボルマッピングされるので、受信機２０では、同様の組になって受信される。
ターボ復号部３５０に入力された組織ビットと第１パリティビットの組の尤度は、ＭＡＰ１（３０２）に入力される。組織ビットと該組織ビットに対応する第１パリティビットが組になっているため、まとめてＭＡＰ１（３０２）に入力することができる。ＭＡＰ１（３０２）は、組織ビットと該組織ビットに対応する第１パリティビットを使用して、復号結果の尤度を算出し、出力する。
図１８のような、従来のシングルベースのターボ復号では、組織ビットとそれに対応するパリティビットが別々のシンボルに存在していたため、組織ビットとパリティビットとをまとめてＭＡＰ１に入力することができなかった。
また、ターボ復号部３５０に入力された組織ビットと第１パリティビットの組の尤度は、組織ビット成分抽出部３２６に入力される。組織ビット成分抽出部３２６は、組織ビットと第１パリティビットの組の尤度から、組織ビットに関係する尤度を抽出し、出力する。
加算器３１４は、ＭＡＰ１（３０２）の出力から、組織ビットに関係する尤度（組織ビット成分抽出部３２６の出力）を減算する。ＭＡＰ１（３０２）の出力には、ＭＡＰ１（３０２）に入力した組織ビットの影響が含まれるので、その影響を除去するためである。
加算器３１４による結果は、インターリーバ３２２に入力され、インターリーブされる。インターリーブは、ビット毎に行う。２つの組織ビットが同一のシンボルにマッピングされていないため、ビット毎にインターリーブを行うことができる。インターリーブされた信号は、ＭＡＰ２（３０４）に入力される。
また、ターボ復号部３５０に入力された第２パリティビットの組の尤度は、組にされたままＭＡＰ２（３０４）に入力される。ＭＡＰ２（３０４）は、組織ビット（インターリーバ３２２でインターリーブされた組織ビットに相当する信号）と該組織ビットに対応する第２パリティビットを使用して、復号結果の尤度を算出し、出力する。
加算器３１２は、ＭＡＰ２（３０４）の出力から、ＭＡＰ２（３０４）に入力した組織
ビットの尤度を減算する。ＭＡＰ２（３０４）の出力には、ＭＡＰ２（３０４）に入力した尤度の影響が含まれるので、その影響を除去するためである。
加算器３１２の出力は、デインターリーバ３２４に入力され、デインターリーブされる。デインターリーブされた信号は、フィードバックされ、最初にＭＡＰ１に入力した信号と合成され、再びＭＡＰ１（３０２）に入力される。
以後、上記の復号操作が所定回数繰り返され、誤り率が軽減した出力が得られる。
（尤度算出方法）
図９は、ＭＡＰにおける尤度の算出方法を示す図である。
図９の各矢印は、符号化における状態の遷移を示している。各状態から２本の矢印が出ている。これは、各状態から２つの状態に遷移できることを示している。また、当該２本の矢印のうち相対的に上の矢印は、入力が０である場合を示し、相対的に下の矢印は、入力が１である場合を示す。また、矢印に添えられた２桁の数字は、その入力があった場合の出力を示している。例えば、状態００であるときに、０の入力があった場合、出力は００であり、次の状態は状態００である。あるいは、状態００であるときに、１の入力があった場合、出力は１１であり、次の状態は状態１０である。
また、逆に、今の状態が状態００で、直前の出力が１１であった場合、直前の状態は状態０１で、入力は０であったことが分かる。
ＭＡＰ１（３０２）は、組織ビットと第１パリティビットの組のｌｏｇ尤度を前からＮ−１ステージまでのｌｏｇ尤度に加算して、Ｎステージまでのｌｏｇ尤度を求める。例えば、Ｎステージの状態００における、前からの尤度は、次のように表される。
Figure 2008141312
ここで、ＬＦN,0,0（０）、ＬＦN,0,0（１）は、次のように定義される。
Figure 2008141312
ここで、ＬN,i,jは、Ｎ−１ステージにおける受信信号（組織ビット及び第１パリティビ
ット）が（ｉ、j）を取り得る尤度である。
また、後ろからＮ＋１ステージまでのｌｏｇ尤度に組織ビットと第１パリティビットの組のｌｏｇ尤度を加算して後ろからＮステージまでのｌｏｇ尤度を求める。例えば、Ｎステージの状態００における、後からの尤度は、次のように表される。
Figure 2008141312
前からと、後ろからのｌｏｇ尤度を合成して、Ｎステージのビット（組織ビット）の尤度を計算して算出すると、次のように求まる。
Figure 2008141312
こうして求められたＬNの正負から、Ｎステージにおける値が０であるか１であるかを
求められる。
（ターボ復号１）
図１０は、組織ビットとパリティビットとを同じシンボルにマッピングしたターボ復号の例を示す図である。図１０の上部はＭＡＰ１（３０２）の処理を示し、下部はＭＡＰ２（３０４）の処理を示す。
ＭＡＰ１（３０２）には、組織ビット及び第１パリティビットが入力される。組織ビット及び対応する第１パリティビットは、同一のシンボルにマッピングされている。そのため、組織ビットは、他の組織ビットと同一のシンボルにマッピングされていない。従って、組織ビットｓ１と、組織ビットｓ２も、同一のシンボルにマッピングされていないため、独立して処理することが可能である。例えば、図１０の「Ａ」では、状態００に遷移する、直前の出力００及び１１の２通りの組み合わせのみを判定対象とすればよい。
一方、ＭＡＰ２（３０４）には、組織ビット及び第２パリティビットが入力される。組織ビットに対応する第２パリティビットは、同一のシンボルにマッピングされていない。また、第２パリティビットは、２ビットを１つのまとまりとして１６ＱＡＭ信号にマッピングされている。そのため、尤度も２ビットをまとまりとして処理を行う。ＭＡＰ２（３０４）における演算も２ステージずつ更新して、４通りの組合せから、判定する。例えば、図１０の「Ｂ」では、状態００に遷移する、直前の出力００００、１１００、０１１１及び１０１１の４通りの組み合わせを判定対象とする必要がある。第２パリティビットｐ２，１及びｐ２，２が同一のシンボルに存在するためである。
組織ビットと第１パリティビットとの組み合わせでＭＡＰを行う場合は２通りの組合せの比較と記憶ですむ。しかし、組織ビットと第２パリティビットとの組み合わせでのＭＡＰは４通りの組合せの比較と記憶となる。
なお、２５６ＱＡＭの場合は、ＭＡＰ１では、２つの組織ビット分ずつ処理される。１
つのシンボルに２つの組織ビットが入るためである。また、ＭＡＰ２では、４つの第２パリティビットが１つのシンボルにマッピングされているため、４つの組織ビット分ずつ処理される。また、インターリーブもこの単位で行われる。従来の２５６ＱＡＭのシンボルベースのターボ符号では、どちらのＭＡＰでも、４つの組織ビット分ずつ処理されていたため、メモリ使用量が多くなっていた。本実施形態では、従来に比べて１度に処理する量が少ないので、メモリ使用量を削減することができる。
（ターボ復号２）
次にターボ復号の変形例を示す。上述した（ターボ復号１）と異なる部分について説明する。
図１１は、組織ビットとパリティビットとを同じシンボルにマッピングしたターボ復号の例を示す図である。図１１の上部はＭＡＰ１（３０２）の処理を示し、下部はＭＡＰ２（３０４）の処理を示す。
ＭＡＰ２（３０４）には、組織ビット及び第２パリティビットが入力される。第２パリティビットは、２ビットずつ同一のシンボルにマッピングされている。これを、ＭＡＰ２（３０４）に入力する前に、１ビット毎の尤度に分割する。第２パリティビットの１ビット毎の尤度は、尤度算出部３６６で算出する。こうすることにより、ＭＡＰ１と同様に、２通りの組み合わせを判定対象とすることができる。
なお、２５６ＱＡＭの場合は、ＭＡＰ１では、２つの組織ビット分ずつ処理される。１つのシンボルに２つの組織ビットが入るためである。また、ＭＡＰ２でも、４つの第２パリティビットが１つのシンボルにマッピングされている。これを、ＭＡＰ２（３０４）に入力する前に、先の２つの組織ビットに対応する２つの第２パリティビット毎の尤度に分割する。２つの第２パリティビット毎の尤度は、尤度算出部３６６で算出する。また、インターリーブもこの単位で行われる。こうすることにより、ＭＡＰ２でも、ＭＡＰ１と同様に、４通りの組み合わせを判定対象とすることができる。従来の２５６ＱＡＭのシンボルベースのターボ符号では、どちらのＭＡＰでも、４つの組織ビット分ずつ処理されていたため、メモリ使用量が多くなっていた。本実施形態では、従来に比べて１度に処理する量が少なくなるので、メモリ使用量を削減することができる。
〈本実施形態の効果〉
図１２は、本実施形態の特性を示す図である。図１２の横軸はＳＮ比（ＳＮＲ；Signal
Noise Ratio）であり、縦軸はＢＬＥＲ（Block Error Ratio）である。組織ビットと第
１パリティビットとの相関を維持し、ビットベース及びシンボルベースでターボ符号を行い、ビットベースのインターリーブをした場合（ターボ復号１、図１２：２ｂｉｔ，Ｓ‐Ｐ ｐａｉｒ，Ｐ２ ２‐ｂｉｔ）と、組織ビットと第１パリティビットとの相関を維持し、第２パリティビットのシンボルを分割し、ビットベースでターボ符号を行い、ビットベースでインターリーブした場合（ターボ復号２、図１２：２ｂｉｔ，Ｓ‐Ｐ ｐａｉｒ）と、の特性グラフである。他の３本のグラフは、図１９のものと同一である。
本実施形態のターボ復号１及びターボ復号２は、ビットベースによるターボ符号に比べ、特性が改善されている。しかし、シンボルベースによるターボ符号に比べると若干よくない。
図１３は、本実施形態の効果をまとめたテーブルである。従来のビットベースのターボ符号、従来のシンボルベースのターボ符号、本実施形態のターボ復号１及びターボ復号２について、特性及び処理量を比較する。
特性は、ＢＬＥＲ＝０．１での特性を比較したものである。従来のビットベースのターボ符号を基準としている。従来のシンボルベースのターボ符号では、０．５ｄＢ改善される。本実施形態のターボ復号１では、０．４ｄＢ改善される。本実施形態のターボ復号２では、０．５ｄＢ改善される。
処理量は、ＭＡＰで一度に処理する場合の数の比を表したものである。例えば、図２０のビットベースのターボ符号では、図２０の「Ｇ」で２通り、「Ｈ」で２通りの組み合わせを判定対象とする。また、図２１のシンボルベースのターボ符号では、図２１の「Ｅ」で４通り、「Ｆ」で４通りの組み合わせを判定対象とする。つまり、ビットベースのターボ符号と比べて、２倍の処理量となる。これは、２倍のメモリを必要とすることを意味する。
一方、図１０のターボ復号１の例では、図１０の「Ａ」で２通り、「Ｂ」で４通りの組み合わせを判定対象とする。これは、ビットベースのターボ符号と比べて、１．５倍のメモリ使用量が必要なことを意味する。また、図１１のターボ符号２の例では、図１１の「Ｃ」で２通り、「Ｄ」で２通りの組み合わせを判定対象とする。これは、ビットベースのターボ符号と、同等のメモリ使用量で済むことを意味する。
本実施形態によれば、従来のシンボルベースのターボ符号に比べてより少ないメモリ使用量で、従来のビットベースのターボ符号に比べてよりよい特性の、ターボ符号を実現することができる。
〔その他〕
上記した実施形態は、以下の発明を開示する。以下の発明は、必要に応じて適宜組み合わせることができる。
（付記１）
組織ビット、前記組織ビットに対応する第１冗長ビット及び前記組織ビットに対応する第２冗長ビットを生成する符号化部を有する符号化装置であって、
前記組織ビット、前記組織ビットに対応する第１冗長ビット及び前記組織ビットに対応する第２冗長ビットのそれぞれ２つずつから、
一方の組織ビットと前記一方の組織ビットに対応する第１冗長ビットとからなる組と、
他方の組織ビットと前記他方の組織ビットに対応する第１冗長ビットとからなる組と、
前記一方の組織ビットに対応する第２冗長ビットと前記他方の組織ビットに対応する第２冗長ビットとからなる組と、を生成する生成部
を備える符号化装置。（１）
（付記２）
組織ビット、前記組織ビットに対応する第１冗長ビット及び前記組織ビットに対応する第２冗長ビットを生成する符号化部を有する符号化装置であって、
前記組織ビット、前記第１冗長ビット及び前記第２冗長ビットのそれぞれ２ｎ個ずつから、
任意のｎ個の組織ビットと前記任意のｎ個の組織ビットに対応するｎ個の第１冗長ビットとからなる組と、
前記任意のｎ個の組織ビット以外のｎ個の組織ビットと前記任意のｎ個の組織ビット以外のｎ個の組織ビットに対応するｎ個の第１冗長ビットとからなる組と、
前記２ｎ個の第２冗長ビットからなる組と、を生成する生成部、
を備える符号化装置。（２）
（付記３）
組織ビットと前記組織ビットに対応する第１冗長ビットとからなる組が２組と、
前記２組のそれぞれの前記組織ビットに対応する第２冗長ビットからなる組と、が入力
される復号装置であって、
前記各組単位の尤度を算出する算出部と、
前記組織ビットと前記組織ビットに対応する第１冗長ビットとからなる組の尤度を使用して１つの組織ビット毎に復号する第１復号部と、
前記第１復号部が出力する前記組織ビットの尤度と、前記組織ビットに対応する第２冗長ビットからなる組の尤度を使用して２つの組織ビット毎に復号する第２復号部と、
を備える復号装置。（３）
（付記４）
組織ビットと前記組織ビットに対応する第１冗長ビットとからなる組が２組と、
前記２組のそれぞれの前記組織ビットに対応する第２冗長ビットからなる組と、が入力される復号装置であって、
前記各組単位の尤度、及び、前記第２冗長ビットの各ビット単位の尤度を算出する算出部と、
前記組織ビットと前記組織ビットに対応する第１冗長ビットとからなる組の尤度を使用して１つの組織ビット毎に復号する第１復号部と、
前記第１復号部が出力する前記組織ビットの尤度と、前記第２冗長ビットの各ビット単位の尤度を使用して１つの組織ビット毎に復号する第２復号部と、
を備える復号装置。（４）
（付記５）
ｎ個の組織ビットと前記ｎ個の組織ビットに対応するｎ個の第１冗長ビットとからなる組が２組と、
前記２組のそれぞれの前記組織ビットに対応する２ｎ個の第２冗長ビットからなる組と、が入力される復号装置であって、
前記各組単位の尤度を算出する算出部と、
ｎ個の組織ビットと前記ｎ個の組織ビットに対応するｎ個の第１冗長ビットとからなる組の２組の尤度を使用してｎ個の組織ビット毎に復号する第１復号部と、
前記第１復号部が出力する前記２ｎ個の組織ビットの尤度と、前記２組のそれぞれの前記組織ビットに対応する２ｎ個の第２冗長ビットからなる組の尤度を使用して２ｎ個の組織ビット毎に復号する第２復号部と、
を備える復号装置。（５）
（付記６）
ｎ個の組織ビットと前記ｎ個の組織ビットに対応するｎ個の第１冗長ビットとからなる組が２組と、
前記２組のそれぞれの前記組織ビットに対応する２ｎ個の第２冗長ビットからなる組と、が入力される復号装置であって、
前記各組単位の尤度、及び、前記ｎ個の組織ビットに対応する前記第２冗長ビットのｎビット単位の尤度を算出する算出部と、
前記組織ビットと前記組織ビットに対応する第１冗長ビットとからなる組の尤度を使用してｎ個の組織ビット毎に復号する第１復号部と、
前記第１復号部が出力する前記組織ビットの尤度と、前記第２冗長ビットの各ビット単位の尤度を使用してｎ個の組織ビット毎に復号する第２復号部と、
を備える復号装置。
（付記７）
組織ビット、前記組織ビットに対応する第１冗長ビット及び前記組織ビットに対応する第２冗長ビットを生成する符号化部を有し、多値変調方式の複数ビットからなるシンボルを生成して送信する送信機であって、
前記組織ビット、前記組織ビットに対応する第１冗長ビット及び前記組織ビットに対応する第２冗長ビットのそれぞれ２つずつから、
一方の組織ビットと前記一方の組織ビットに対応する第１冗長ビットとからなるシンボ
ルと、
他方の組織ビットと前記他方の組織ビットに対応する第１冗長ビットとからなるシンボルと、
前記一方の組織ビットに対応する第２冗長ビットと前記他方の組織ビットに対応する第２冗長ビットとからなるシンボルと、を生成する生成部、
を有する符号化処理部を備える送信機。
（付記８）
組織ビット、前記組織ビットに対応する第１冗長ビット及び前記組織ビットに対応する第２冗長ビットを生成する符号化部を有し、多値変調方式の複数ビットからなるシンボルを生成して送信する送信機であって、
前記組織ビット、前記第１冗長ビット及び前記第２冗長ビットのそれぞれ２ｎ個ずつから、
任意のｎ個の組織ビットと前記任意のｎ個の組織ビットに対応するｎ個の第１冗長ビットとからなるシンボルと、
前記任意のｎ個の組織ビット以外のｎ個の組織ビットと前記任意のｎ個の組織ビット以外のｎ個の組織ビットに対応するｎ個の第１冗長ビットとからなるシンボルと、
前記２ｎ個の第２冗長ビットからなるシンボルと、を生成する生成部、
を有する符号化処理部を備える送信機。
（付記９）
多値変調方式の複数ビットからなるシンボルを受信して復調し、
組織ビットと前記組織ビットに対応する第１冗長ビットとからなるシンボルが２シンボルと、
前記２シンボルのそれぞれの前記組織ビットに対応する第２冗長ビットからなるシンボルと、が入力される受信機であって、
前記各シンボル単位の尤度を算出する算出部と、
前記組織ビットと前記組織ビットに対応する第１冗長ビットとからなるシンボルの尤度を使用して１つの組織ビット毎に復号する第１復号部と、
前記第１復号部が出力する前記組織ビットの尤度と、前記組織ビットに対応する第２冗長ビットからなるシンボルの尤度を使用して２つの組織ビット毎に復号する第２復号部と、
を有する復号処理部を備える受信機。
（付記１０）
多値変調方式の複数ビットからなるシンボルを受信して復調し、
組織ビットと前記組織ビットに対応する第１冗長ビットとからなるシンボルが２シンボルと、
前記２シンボルのそれぞれの前記組織ビットに対応する第２冗長ビットからなるシンボルと、が入力される受信機であって、
前記各シンボル単位の尤度、及び、前記第２冗長ビットの各ビット単位の尤度を算出する算出部と、
前記組織ビットと前記組織ビットに対応する第１冗長ビットとからなるシンボルの尤度を使用して１つの組織ビット毎に復号する第１復号部と、
前記第１復号部が出力する前記組織ビットの尤度と、前記第２冗長ビットの各ビット単位の尤度を使用して１つの組織ビット毎に復号する第２復号部と、
を有する復号処理部を備える受信機。
（付記１１）
多値変調方式の複数ビットからなるシンボルを受信して復調し、
ｎ個の組織ビットと前記ｎ個の組織ビットに対応するｎ個の第１冗長ビットとからなるシンボルが２シンボルと、
前記２シンボルのそれぞれの前記組織ビットに対応する２ｎ個の第２冗長ビットからなるシンボルと、が入力される受信機であって、
前記各シンボル単位の尤度を算出する算出部と、
ｎ個の組織ビットと前記ｎ個の組織ビットに対応するｎ個の第１冗長ビットとからなるシンボルの２シンボルの尤度を使用してｎ個の組織ビット毎に復号する第１復号部と、
前記第１復号部が出力する前記２ｎ個の組織ビットの尤度と、前記２シンボルのそれぞれの前記組織ビットに対応する２ｎ個の第２冗長ビットからなるシンボルの尤度を使用して２ｎ個の組織ビット毎に復号する第２復号部と、
を有する復号処理部を備える受信機。
（付記１２）
多値変調方式の複数ビットからなるシンボルを受信して復調し、
ｎ個の組織ビットと前記ｎ個の組織ビットに対応するｎ個の第１冗長ビットとからなるシンボルが２シンボルと、
前記２シンボルのそれぞれの前記組織ビットに対応する２ｎ個の第２冗長ビットからなるシンボルと、が入力される受信機であって、
前記各シンボル単位の尤度、及び、前記ｎ個の組織ビットに対応する前記第２冗長ビットのｎビット単位の尤度を算出する算出部と、
前記組織ビットと前記組織ビットに対応する第１冗長ビットとからなるシンボルの尤度を使用してｎ個の組織ビット毎に復号する第１復号部と、
前記第１復号部が出力する前記組織ビットの尤度と、前記第２冗長ビットの各ビット単位の尤度を使用してｎ個の組織ビット毎に復号する第２復号部と、
を有する復号処理部を備える受信機。
送信機と受信機の例を示す図である。 送信機の構成例を示す図である。 組織ビットと対応する第１パリティビットとを１６ＱＡＭの１つのシンボルにマッピングする例を示す図である。 組織ビットと対応する第１パリティビットとを２５６ＱＡＭの１つのシンボルにマッピングする例を示す図である。 受信機のベースバンド信号処理部の構成例を示す図である。 受信信号処理部を示す図である。 １６ＱＡＭのビット単位に分離しない復調例を示す図である。 ターボ復号部の例を示す図である。 ＭＡＰの処理を示す図である。 組織ビットとパリティビットを同じシンボルにマッピングしたターボ復号の例（ターボ復号１）を示す図である。 組織ビットとパリティビットを同じシンボルにマッピングしたターボ復号の例（ターボ復号２）を示す図である。 実施形態によるターボ復号の特性例を示す図である。 効果のまとめを示す図である。 １６ＱＡＭの信号点の配置と受信信号点を示す図である。 受信信号に対する各信号点の確率を示す図である。 各ビットを分離合成後の確率と本来の確率を示す図である。 シンボルベースのターボ符号を使った場合の１６ＱＡＭへのマッピングの従来例を示す図である。 従来のターボ復号の例を示す図である。 シンボルベースのターボ符号とビットベースのターボ符号の特性例を示す図である。 ビットベースのターボ復号の例を示す図である。 従来のシンボルベースのターボ復号の例を示す図である。 ２５６ＱＡＭの信号点を示す図である。
符号の説明
１０ 送信機
２０ 受信機
１００ 送信機のベースバンド部
１０２ 符号化部
１０４ 符号化部
１１０ シンボルマッピング部
１２０ インターリーバ
１５０ ターボ符号部
２００ ＲＦ部
２５０ 送信アンテナ
３００ 受信機のベースバンド部
３０２ ＭＡＰ１
３０４ ＭＡＰ２
３１２ 加算部
３１４ 加算部
３２２ インターリーバ
３２４ デインターリーバ
３２６ 組織ビット成分抽出部
３５０ ターボ復号部
３６０ 受信信号処理部
３６２ 基準振幅算出部
３６４ 干渉電力算出部
３６６ 尤度算出部
４００ ＲＦ部
４５０ 受信アンテナ

Claims (5)

  1. 組織ビット、前記組織ビットに対応する第１冗長ビット及び前記組織ビットに対応する第２冗長ビットを生成する符号化部を有する符号化装置であって、
    前記組織ビット、前記組織ビットに対応する第１冗長ビット及び前記組織ビットに対応する第２冗長ビットのそれぞれ２つずつから、
    一方の組織ビットと前記一方の組織ビットに対応する第１冗長ビットとからなる組と、
    他方の組織ビットと前記他方の組織ビットに対応する第１冗長ビットとからなる組と、
    前記一方の組織ビットに対応する第２冗長ビットと前記他方の組織ビットに対応する第２冗長ビットとからなる組と、を生成する生成部、
    を備える符号化装置。
  2. 組織ビット、前記組織ビットに対応する第１冗長ビット及び前記組織ビットに対応する第２冗長ビットを生成する符号化部を有する符号化装置であって、
    前記組織ビット、前記第１冗長ビット及び前記第２冗長ビットのそれぞれ２ｎ個ずつから、
    任意のｎ個の組織ビットと前記任意のｎ個の組織ビットに対応するｎ個の第１冗長ビットとからなる組と、
    前記任意のｎ個の組織ビット以外のｎ個の組織ビットと前記任意のｎ個の組織ビット以外のｎ個の組織ビットに対応するｎ個の第１冗長ビットとからなる組と、
    前記２ｎ個の第２冗長ビットからなる組と、を生成する生成部、
    を備える符号化装置。
  3. 組織ビットと前記組織ビットに対応する第１冗長ビットとからなる組が２組と、
    前記２組のそれぞれの前記組織ビットに対応する第２冗長ビットからなる組と、が入力される復号装置であって、
    前記各組単位の尤度を算出する算出部と、
    前記組織ビットと前記組織ビットに対応する第１冗長ビットとからなる組の尤度を使用して１つの組織ビット毎に復号する第１復号部と、
    前記第１復号部が出力する前記組織ビットの尤度と、前記組織ビットに対応する第２冗長ビットからなる組の尤度を使用して２つの組織ビット毎に復号する第２復号部と、
    を備える復号装置。
  4. 組織ビットと前記組織ビットに対応する第１冗長ビットとからなる組が２組と、
    前記２組のそれぞれの前記組織ビットに対応する第２冗長ビットからなる組と、が入力される復号装置であって、
    前記各組単位の尤度、及び、前記第２冗長ビットの各ビット単位の尤度を算出する算出部と、
    前記組織ビットと前記組織ビットに対応する第１冗長ビットとからなる組の尤度を使用して１つの組織ビット毎に復号する第１復号部と、
    前記第１復号部が出力する前記組織ビットの尤度と、前記第２冗長ビットの各ビット単位の尤度を使用して１つの組織ビット毎に復号する第２復号部と、
    を備える復号装置。
  5. ｎ個の組織ビットと前記ｎ個の組織ビットに対応するｎ個の第１冗長ビットとからなる組が２組と、
    前記２組のそれぞれの前記組織ビットに対応する２ｎ個の第２冗長ビットからなる組と、が入力される復号装置であって、
    前記各組単位の尤度を算出する算出部と、
    ｎ個の組織ビットと前記ｎ個の組織ビットに対応するｎ個の第１冗長ビットとからなる
    組の２組の尤度を使用してｎ個の組織ビット毎に復号する第１復号部と、
    前記第１復号部が出力する前記２ｎ個の組織ビットの尤度と、前記２組のそれぞれの前記組織ビットに対応する２ｎ個の第２冗長ビットからなる組の尤度を使用して２ｎ個の組織ビット毎に復号する第２復号部と、
    を備える復号装置。
JP2006323436A 2006-11-30 2006-11-30 符号化装置、復号装置、送信機及び受信機 Expired - Fee Related JP4675312B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006323436A JP4675312B2 (ja) 2006-11-30 2006-11-30 符号化装置、復号装置、送信機及び受信機
EP07121836A EP1931036A3 (en) 2006-11-30 2007-11-29 Coding device, decoding device, transmitter and receiver
US11/987,335 US8000403B2 (en) 2006-11-30 2007-11-29 Coding device, decoding device, transmitter and receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006323436A JP4675312B2 (ja) 2006-11-30 2006-11-30 符号化装置、復号装置、送信機及び受信機

Publications (2)

Publication Number Publication Date
JP2008141312A true JP2008141312A (ja) 2008-06-19
JP4675312B2 JP4675312B2 (ja) 2011-04-20

Family

ID=39315155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006323436A Expired - Fee Related JP4675312B2 (ja) 2006-11-30 2006-11-30 符号化装置、復号装置、送信機及び受信機

Country Status (3)

Country Link
US (1) US8000403B2 (ja)
EP (1) EP1931036A3 (ja)
JP (1) JP4675312B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2175581A2 (en) 2008-10-09 2010-04-14 Fujitsu Limited Turbo encoding and decoding communication system
WO2012086141A1 (ja) * 2010-12-20 2012-06-28 パナソニック株式会社 送信装置、受信装置及び送信方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8286066B2 (en) * 2009-05-18 2012-10-09 Micron Technology, Inc. Non-volatile memory with bi-directional error correction protection
WO2018133103A1 (zh) * 2017-01-23 2018-07-26 富士通株式会社 数字调制方法、数据传输方法及其装置、通信系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002190744A (ja) * 2000-12-19 2002-07-05 Sony Corp 復号装置及び復号方法
JP2003333115A (ja) * 2000-09-21 2003-11-21 Matsushita Electric Ind Co Ltd 無線送信装置及び送信信号マッピング方法
JP2005506756A (ja) * 2001-10-15 2005-03-03 シーメンス　アクチエンゲゼルシヤフト 伝送方法
JP2005229319A (ja) * 2004-02-12 2005-08-25 Fujitsu Ltd 送信装置、ビット配置方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100374787B1 (ko) * 2000-01-18 2003-03-04 삼성전자주식회사 대역 효율적인 연쇄 티.씨.엠 디코더 및 그 방법들
JP4403345B2 (ja) 2000-10-24 2010-01-27 ソニー株式会社 符号化装置及び符号化方法、復号装置及び復号方法、送信装置及び送信方法、並びに、受信装置及び受信方法
JP4618977B2 (ja) 2000-11-22 2011-01-26 ノーテル・ネットワークス・リミテッド 時空間トレリス符号化方法およびその装置
US6807238B1 (en) * 2001-02-01 2004-10-19 Lsi Logic Corporation Method and apparatus for decoding M-PSK turbo code using new approximation technique
ATE309652T1 (de) * 2001-11-16 2005-11-15 Matsushita Electric Ind Co Ltd Arq wiederübertragungsverfahren mit inkrementaler redundanz unter verwendung von bit umordnungsarten
US20050022101A1 (en) * 2003-07-21 2005-01-27 Peter Malm Fast iteration termination of Turbo decoding
US7391826B2 (en) * 2003-08-08 2008-06-24 Lucent Technologies Inc. Decoding method and apparatus
US20050102600A1 (en) * 2003-11-10 2005-05-12 Anand Anandakumar High data rate communication system for wireless applications

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003333115A (ja) * 2000-09-21 2003-11-21 Matsushita Electric Ind Co Ltd 無線送信装置及び送信信号マッピング方法
JP2002190744A (ja) * 2000-12-19 2002-07-05 Sony Corp 復号装置及び復号方法
JP2005506756A (ja) * 2001-10-15 2005-03-03 シーメンス　アクチエンゲゼルシヤフト 伝送方法
JP2005229319A (ja) * 2004-02-12 2005-08-25 Fujitsu Ltd 送信装置、ビット配置方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2175581A2 (en) 2008-10-09 2010-04-14 Fujitsu Limited Turbo encoding and decoding communication system
JP2010093611A (ja) * 2008-10-09 2010-04-22 Fujitsu Ltd 通信システム
US8331470B2 (en) 2008-10-09 2012-12-11 Fujitsu Limited Communication system
WO2012086141A1 (ja) * 2010-12-20 2012-06-28 パナソニック株式会社 送信装置、受信装置及び送信方法

Also Published As

Publication number Publication date
EP1931036A3 (en) 2009-06-24
US8000403B2 (en) 2011-08-16
US20080130784A1 (en) 2008-06-05
JP4675312B2 (ja) 2011-04-20
EP1931036A2 (en) 2008-06-11

Similar Documents

Publication Publication Date Title
US7817753B2 (en) Reception quality estimating apparatus, wireless communication system, and reception quality estimating method
AU721048B2 (en) Iterative demapping
US7792205B2 (en) Encoding and decoding of frame control header in downlink subframes in wireless communication systems
US6728323B1 (en) Baseband processors, mobile terminals, base stations and methods and systems for decoding a punctured coded received signal using estimates of punctured bits
JPH05335972A (ja) ビタビ復号器
JP2008532367A (ja) ビットインターリーブ化符号化変調信号を送受信するための方法および装置
JP4675312B2 (ja) 符号化装置、復号装置、送信機及び受信機
US8437431B1 (en) Sequential decoder fast incorrect path elimination method and apparatus for pseudo-orthogonal coding
US8331470B2 (en) Communication system
EP1195909A1 (en) Method and apparatus for demodulation
JP4543479B2 (ja) 通信システム及びその方法
JP2004023691A (ja) 誤り訂正符号化／復号化方法及び送信装置及び受信装置
JP5721316B2 (ja) 送信装置、受信装置および通信システム
US8098773B1 (en) Communication method and apparatus
CN112398580B (zh) 一种调制方法和装置
JP2000315957A (ja) 復号装置
WO2006129666A1 (ja) デジタル信号伝送システム、受信装置および受信方法
JP4900388B2 (ja) 多値変調信号受信方法及び多値変調信号受信装置
JP2001257602A (ja) データ誤り訂正方法及び装置
WO2022152919A1 (en) Modulation and coding schemes
JP2008258668A (ja) 復調装置および復調方法
CN110506401B (zh) 用于延迟比特交织编码调制的发送器和接收器
CN1471780A (zh) 基于增信删余卷积码与qam调制相结合的信道译码方法和系统
Naim et al. Improved hard iterative decoding (IHID) of multilevel codes
JP2011176447A (ja) 受信装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110118

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110125

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140204

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees