JP2008136293A

JP2008136293A - 電源制御回路

Info

Publication number: JP2008136293A
Application number: JP2006319782A
Authority: JP
Inventors: Hiroshi Maruyama; 宏志丸山
Original assignee: Fuji Electric Device Technology Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2006-11-28
Filing date: 2006-11-28
Publication date: 2008-06-12
Anticipated expiration: 2026-11-28
Also published as: JP5145704B2

Abstract

【課題】スイッチング電源の動作を制御する集積回路化された電源制御回路において、過熱検出保護機能を内蔵する場合でも容易に他機能を付加できるようにする。
【解決手段】コンデンサＣｏを外付けしたＯＴＰ端子に電流を供給する第１の定電流源ＩＳ１及び電流を放出する第２の定電流源ＩＳ２と、ＯＴＰ端子の電圧レベルを過熱検出用の第１のスレッシュレベル、及びそれより順に高い第２，第３のスレッシュレベルとそれぞれ比較する第１、及び第２，第３のコンパレータＣＰ１〜ＣＰ３を備える。そして、第１の定電流源ＩＳ１及び第２の定電流源ＩＳ２の電流と、フリップフロップＦＦ２によるＭＯＳトランジスタＰＭ１，ＮＭ１の切り換えによって、第２のスレッシュレベルと第３のスレッシュレベルとの間で電圧が変化する発振器機能を持たせ、ＯＴＰ端子の電圧レベルの変化に基づいてスイッチング電源のスイッチングを制御する。
【選択図】図１

Description

本発明は、スイッチング電源の動作を制御する電源制御回路に関し、特にＩＣ（集積回路）化された電源制御回路に関する。

商用の交流電源から入力された交流を直流に変換して出力するＡＣ−ＤＣスイッチング電源は、広範な用途に利用されており、また種々の方式のものが実用化されている。このようなスイッチング電源の動作を制御する制御回路はＩＣ化されたものがあり、パッケージ化された製品となっている。

図６はこのようなＩＣ化された電源制御回路によって制御されるスイッチング電源の回路構成を示す図である。ここでは、フライバック方式のコンバータとして構成された例を示している。

同図の回路構成において、交流電源ＡＰ１からの交流はダイオードスタックＤＳ１により全波整流され、コンデンサＣ１で平滑された直流が出力トランスＴ１の一次巻線Ｎ１に供給される。一次巻線Ｎ１にはスイッチング素子であるパワーＭＯＳトランジスタＱ１が直列に接続されており、電源制御回路を構成する制御ＩＣ１からの駆動信号によりパワーＭＯＳトランジスタＱ１がオン（ＯＮ）、オフ（ＯＦＦ）し、これにより出力トランスＴ１の二次巻線Ｎ２に脈流が発生する。この脈流はダイオードＤ１によって整流され、コンデンサＣ２で平滑されて図示しない負荷に供給される。

上記負荷への出力電圧は抵抗Ｒ１と抵抗Ｒ２により分圧されて検出され、その検出値がフォトカプラＰＣ１を介し、フィードバック信号として制御ＩＣ１のＦＢ端子に入力される。また、出力トランスＴ１の一次巻線Ｎ１に電流が流れると補助巻線Ｎ３にも電圧が発生し、この電圧はダイオードＤ２により整流され、コンデンサＣ３で平滑されて、制御ＩＣ１の電源端子であるＶｃｃ端子に供給される。

また、制御ＩＣ１のＯＴＰ端子には、スイッチング電源の異常状態として過熱状態を検知するための温度検知素子（サーミスタ）ＲＴが外付けされている。Ｃ４はコンデンサ、ＺＤ１はシャントレギュレータ、Ｒ３は高圧系からの電流を制限する制限抵抗、Ｒ４はパワーＭＯＳトランジスタＱ１の電流を検出する検出抵抗、Ｒ５はＩＳ端子へのノイズを低減するフィルタ抵抗、Ｒ６はパワーＭＯＳトランジスタＱ１のゲート駆動電流を調整する抵抗である。

ここで、上記のようなスイッチング電源の場合、外部のパワーＭＯＳトランジスタＱ１を電力用のスイッチング素子として駆動する制御ＩＣ１は、比較的安価な外部端子８ピン構成の汎用的なＩＣを用いるのが一般的である。その場合、上記の電源入力用のＶｃｃ端子、接地用のＧＮＤ端子及びパワーＭＯＳトランジスタＱ１のゲートドライブ用のＯＵＴ端子の必須の３端子の他に、パワーＭＯＳトランジスタＱ１のドレイン電流検出用のＩＳ端子及びフィードバック信号入力用のＦＢ端子の制御用の２端子を設定すると、残りは３端子になる。

残りの３端子の中で、必要時にだけ高電圧系からＶｃｃ端子に電流（起動電流及びラッチ保持電流）を供給する高耐圧スイッチ機能付きで、軽負荷時の消費電力を低減するためのＶＨ端子を設定し、安全規格上の要求からそのＶＨ端子の隣接ピンである未接続のＮＣ端子を除くと、その他の機能に利用できる端子は１端子のみとなる。

上記の残りの１端子は、スイッチング電源が何を必要とするかの最重要な機能によって、ソフトスタート、ブラウンアウト軽負荷時の周波数調整、ラッチタイマ、出力トランスＴ１の一次側の過電流制限レベルの調整など、様々な機能に割り当てられることがある。どの機能に重点を置くかによってこの端子の役割が変わり、できるだけ多機能な使用方法が盛り込まれる。

スイッチング素子周りの温度を高精度で抑える必要のあるスイッチング電源では、内部機能として負の温度特性（高温で抵抗値が減少）を持つ温度検知素子を使用した過熱保護機能が最優先される場合がある（例えば、特許文献１参照。）。この場合、上記の１端子は温度検知素子のドライブ端子として利用され、この端子にある一定の吐き出し電流を常に供給する定電流源が設けられる。そして、その端子電圧をモニタし、あらかじめ設定されたスレッシュレベルまで低下すると過熱状態として検出し、その検出信号を保護機能発動の遅延タイマへ送出し、そのタイマ時間の経過後にスイッチング停止などの保護動作を行う。

図７は上記の負の温度特性を持つ温度検知素子の特性を示す図であり、温度と抵抗値の関係を示している。図では３つの温度検知素子の特性を示しており、何れも温度が高くなると抵抗値が減少する。

図８は上記のような過熱状態を検出して保護動作を行う従来の電源制御回路の要部の構成を示す図である。この電源制御回路は制御ＩＣ１内に構成されるもので、図示していないが起動素子を内蔵しており、過熱保護用としてＯＴＰ端子が割り当てられている。

ＯＴＰ端子には負の温度特性を持つ温度検知素子ＲＴが外付けされ、＋５Ｖの電源ラインから定電流源ＩＳ１０１を通して７０μＡの吐き出し電流が供給される。そして、その端子電圧が演算増幅器からなるコンパレータＣＰ１０１で１．０Ｖのスレッシュレベルと比較され、スレッシュレベルまで低下、つまり温度検知素子ＲＴの抵抗値が１４．２８６ｋΩ（１Ｖ／７０μＡ＝１４．２８６ｋΩ）まで低下するとコンパレータＣＰ１０１の出力が反転し、過熱状態を検出する。

上記過熱状態の検出信号は、ノイズによる誤動作防止のために遅延時間５０μｓの遅延回路１０１に入力され、遅延時間が経過するまでコンパレータＣＰ１０１の出力が反転したままであると、遅延回路１０１からラッチ用のフリップフロップＦＦ１０１にセット信号が入力される。このフリップフロップＦＦ１０１はスイッチング停止などを発令するためのもので、セット信号が入力されると、ＰＷＭ（Pulse Width Modulation）信号生成回路１０２からＰＷＭ信号が入力されている出力回路１０３にディスエイブル信号を出力する。これにより、ＯＵＴ端子からのＰＷＭ信号が停止され、スイッチングは停止状態に固定される。なお、ラッチ用のフリップフロップＦＦ１０１は、制御ＩＣ１の起動時やリスタート時にリセットされる。

なお、特許文献１の電源制御回路では、温度上昇から回路を保護するためにサーミスタが付加されており、サーミスタと並列にコンデンサが接続されているが、このサーミスタが接続される端子は単機能であり、コンデンサも必ずしも必要ではないものとなっている。
特開２００４−２４２４２７号公報

上記のように構成された従来の電源制御回路においては、過熱検出保護機能を内蔵すると、外部端子に外付けされる温度検知素子が温度によって抵抗値を変化させるので、定電流源として作用するこの外部端子の電圧も温度によって変動する。

このため、この外部端子に何かを追加して他機能を動作させることが難しく、外部端子をＧＮＤにショートさせてスイッチングを強制停止させる停止機能以外に兼用させることができないという問題点がある。

本発明は、このような点に鑑みてなされたものであり、過熱検出保護機能を内蔵する場合でも、容易に他の機能を付加することができる電源制御回路を提供することを目的とする。

本発明では上記課題を解決するために、スイッチング電源のスイッチング動作を制御する集積回路化された電源制御回路において、所定の外部端子に接続されたコンデンサと、前記外部端子に電流を供給する第１の定電流源と、前記外部端子から電流を放出する第２の定電流源と、前記外部端子の電圧レベルを異常状態検出用の第１のスレッシュレベル、及びそれより順に高い第２，第３のスレッシュレベルとそれぞれ比較する第１、及び第２，第３のコンパレータと、前記第１の定電流源の電流供給により前記外部端子の電圧レベルが前記第３のスレッシュレベルまで上昇したときに前記第１の定電流源の電流供給から前記第２の定電流源の電流放出に切り換え、前記第２の定電流源の電流放出により前記外部端子の電圧レベルが前記第２のスレッシュレベルまで下降したときに前記第２の定電流源の電流放出から前記第１の定電流源の電流供給に切り換えることにより、前記第２のスレッシュレベルと前記第３のスレッシュレベルとの間で電圧が変化する発振器機能を持たせる切り換え手段と、を備え、前記外部端子の電圧レベルの変化に基づいて前記スイッチング電源のスイッチングを制御することを特徴とする電源制御回路が提供される。

このような電源制御回路によれば、異常状態検出用の第１のスレッシュレベルより高い第２のスレッシュレベルと第３のスレッシュレベルとの間で電圧が変化する発振器機能を有し、コンデンサが接続された外部端子の電圧レベルの変化に基づいてスイッチング電源のスイッチングを制御するので、過熱検出保護機能を内蔵する場合でも、発振器機能を利用して容易に他の機能を付加することができる。

本発明の電源制御回路は、異常状態検出用の第１のスレッシュレベルより高い第２のスレッシュレベルと第３のスレッシュレベルとの間で電圧が変化する発振器機能を有し、コンデンサが接続された外部端子の電圧レベルの変化に基づいてスイッチング電源のスイッチングを制御するので、過熱検出保護機能を内蔵する場合でも、発振器機能を利用して容易に他の機能を付加することができるという利点がある。

本発明は、スイッチング電源の制御ＩＣの１つの外部端子を利用して多機能を実現させるものであり、過熱検出保護機能を内蔵する場合には、その外部端子に温度で抵抗値が変化する温度検知素子が接続されるため、高精度の制御が必要な用途には難しい点もあるが、その過熱検出のスレッシュレベルより高い領域を利用することにより他の機能を動作させるようにしている。具体的には、外部端子に温度検知素子とともにコンデンサを接続し、このコンデンサの充電と放電を第２，第３のスレッシュレベルによって切り換えることで、ＩＣ内蔵化が難しい５ｍｓ以上の長い周期の発振器を構成する。そして、この長い周期の電圧の変化を利用して、スイッチング電源のスイッチング周波数に変調をかけることにより、ノイズ成分のピークを低減する周波数ジッタリング機能、スイッチング電源の起動時や過負荷検出時にリスタートするときにスイッチングのオンパルスの幅を徐々に広げていくソフトスタート機能などを実現する。

ただし、過熱検出保護機能との兼用のために温度による変動が大きく、特に過熱検出保護機能が働く温度付近では発振器としての動作が難しいので、高温時にその機能がなくなったり、時間的要素が０．５〜３倍程度変動しても、スイッチング電源の使用上で大きな問題とならないようにすることが必要である。このため、周波数ジッタリングとソフトスタートの機能を追加内蔵させるのが有効である。

図１は本発明の第１の実施の形態の電源制御回路の要部の構成を示す図である。この電源制御回路は、図６に示すスイッチング電源の制御ＩＣ１内に構成されて、スイッチング動作を制御するもので、スイッチング電源から起動電流が供給されるＶＨ端子、その隣の使用しない未接続のＮＣ端子、電源電圧Ｖｃｃが供給されるＶｃｃ端子、パワーＭＯＳトランジスタドライブ用のＯＵＴ端子、接地用のＧＮＤ端子、スイッチング電源のフィードバック信号が入力されるＦＢ端子、及びパワーＭＯＳトランジスタＱ１を流れる電流の検出信号が入力されるＩＳ端子と、過熱検出用のＯＴＰ端子（所定の外部端子）の８ピンの外部端子を有する構成となっている。ここでは、その一部の回路を示している。

ＯＴＰ端子には温度検知素子ＲＴとコンデンサＣｏが外付けされ、このＯＴＰ端子に吐き出し電流（７０μＡ）を供給する第１の定電流源ＩＳ１と、ＯＴＰ端子から吸い込み電流（７０μＡ）を放出する第２の定電流源ＩＳ２を備えている。第１の定電流源ＩＳ１には直列にスイッチ素子としてＰチャネルのＭＯＳトランジスタＰＭ１が接続され、第２の定電流源ＩＳ２には直列にスイッチ素子としてＮチャネルのＭＯＳトランジスタＮＭ１が接続されている。

また、ＯＴＰ端子の電圧レベルを異常状態（過熱状態）検出用の第１のスレッシュレベル（１．０Ｖ）、及びそれより順に高い第２，第３のスレッシュレベル（１．１Ｖ，１．５Ｖ）とそれぞれ比較する第１のコンパレータＣＰ１、及び第２，第３のコンパレータＣＰ２，ＣＰ３を備えている。第１のコンパレータＣＰ１から出力された過熱状態の検出信号は、ノイズによる誤動作防止のために遅延時間５０μｓの遅延回路１１に入力され、遅延時間が経過するまでコンパレータＣＰ１の出力が反転したままであると、遅延回路１１からラッチ用のフリップフロップＦＦ１にセット信号が入力される。このフリップフロップＦＦ１はスイッチング停止などを発令するためのもので、セット信号が入力されると、ＰＷＭ信号生成回路１２からＰＷＭ信号が入力されている出力回路１３にディスエイブル信号を出力する。これにより、ＯＵＴ端子からのＰＷＭ信号が停止され、スイッチングは停止状態に固定される。なお、ラッチ用のフリップフロップＦＦ１は、制御ＩＣ１の起動時やリスタート時にリセットされる。

また、第１の定電流源ＩＳ１の電流供給によりＯＴＰ端子の電圧レベルが第３のスレッシュレベルまで上昇したときに第１の定電流源ＩＳ１の電流供給から第２の定電流源ＩＳ２の電流放出に切り換え、第２の定電流源ＩＳ２の電流放出によりＯＴＰ端子の電圧レベルが第２のスレッシュレベルまで下降したときに第２の定電流源ＩＳ２の電流放出から第１の定電流源ＩＳ１の電流供給に切り換えることにより、第２のスレッシュレベルと第３のスレッシュレベルとの間で電圧が変化する発振器機能を持たせる切り換え手段としてフリップフロップＦＦ２を備えている。

上記のように構成された電源制御回路においては、発振器作用によるＯＴＰ端子の電圧レベルの変化に基づいてスイッチング電源のスイッチングが制御されるが、発振のタイミングを司るコンデンサＣｏは外付けであるので、大きな容量（０．１μＦ以上）のコンデンサＣｏを使用することができ、ＩＣ内蔵化の難しい周期５ｍｓ以上の遅い周期の発振器を構成することができる。

通常の温度範囲では、ＯＴＰ端子の端子電圧が１．１Ｖを下回ると、コンパレータＣＰ２の出力が反転し、フリップフロップＦＦ２はリセットされてＱ出力はＬ（低）レベルになり、ＭＯＳトランジスタＰＭ１はオン、ＭＯＳトランジスタＮＭ１はオフとなり、第１の定電流源ＩＳ１から７０μＡの吐き出し電流が供給される。この電流から、温度検知素子ＲＴの抵抗分によりＧＮＤ側に流れる電流を差し引いた残りの電流で、ＯＴＰ端子に接続されたコンデンサＣｏが充電され、ＯＴＰ端子の電圧レベルが上昇する。

このとき、温度検知素子ＲＴの抵抗値は、７０μＡの電流で１．５Ｖ以上に上げられる値を通常の温度範囲と想定している。つまり、１．５Ｖ÷７０μＡ＝２１．４２８ｋΩ以上の抵抗値の範囲がここでの通常の温度範囲となる。

ＯＴＰ端子の電圧レベルが１．５Ｖまで上昇すると、コンパレータＣＰ３の出力が反転し、フリップフロップＦＦ２はセットがかかってＱ出力はＨ（高）レベルになり、ＭＯＳトランジスタＰＭ１はオフ、ＭＯＳトランジスタＮＭ１はオンとなり、第２の定電流源ＩＳ２により７０μＡの吸い込み電流が放出される。この電流と、温度検知素子ＲＴに流れる電流を足し合わせた電流でコンデンサＣｏが放電され、ＯＴＰ端子の電圧レベルが下降する。

以上の動作を繰り返すことにより、ＯＴＰ端子は低周波の発振器として動作する。そして、このＯＴＰ端子の信号（端子電圧）を周波数ジッター用の変調信号として使用することができ、スイッチング周波数に変調をかけることができる。

また、高温時には、ＯＴＰ端子の端子電圧は１．１Ｖまで低下し、上記のようにコンデンサＣｏが放電から充電に切り換わった時点で温度検知素子ＲＴが７０μＡ以上の電流を流すと端子電圧はさらに低下し、過熱検出のスレッシュレベルを１Ｖ下回ると、コンパレータＣＰ１により過熱状態として検出される。この検出信号は、上記のように遅延回路１１に入力され、遅延時間経過後に過熱保護状態となる。

このように、異常状態検出用の第１のスレッシュレベルより高い第２のスレッシュレベルと第３のスレッシュレベルとの間で電圧が変化する発振器機能を有し、コンデンサＣｏが接続されたＯＴＰ端子の電圧レベルの変化に基づいてスイッチング電源のスイッチングを制御するので、過熱検出保護機能を内蔵する場合でも、発振器機能を利用して容易に他の機能を付加することができる。

なお、通常状態と過熱保護状態の間に、７０μＡの充電電流でＯＴＰ端子の端子電圧を１Ｖ以上で１．５Ｖまでしか上昇させられない中間の状態があり、この範囲で発振動作がつりあったところで停止してしまう（周波数ジッターが働かない）領域があり、このことをスイッチング電源の仕様が許容できることが前提となっている。この中間における領域を減らすには、周波数ジッター用の第２，第３のコンパレータＣＰ２，ＣＰ３のスレッシュレベルをできるだけ過熱検出のスレッシュレベルの近くに設定すればよく、改善は可能である。

図２は上述の第１の実施の形態の電源制御回路における発振器の構成例を示す回路図である。
基準電圧Ｖｒｅｆ１として例えば２．５Ｖが入力されると、タイミング抵抗Ｒ１１にかかる電圧がその基準電圧Ｖｒｅｆ１と同じになるように演算増幅器ＯＰ１により制御される。そして、タイミング抵抗Ｒ１１に流れる電流がＭＯＳトランジスタＰＭ１１〜ＰＭ１３からなるカレントミラー回路でコピーされ、ＭＯＳトランジスタＰＭ１３に流れる電流がタイミングコンデンサＣｔを充電する定電流源となる。また、ＭＯＳトランジスタＰＭ１２に流れる電流がＭＯＳトランジスタＮＭ１２，ＮＭ１３からなるカレントミラー回路で折り返されて、ＭＯＳトランジスタＮＭ１３に流れる電流がタイミングコンデンサＣｔを放電する電流源となる。

コンパレータＣＰ１１，ＣＰ１２は、タイミングコンデンサＣｔの電圧を監視し、３Ｖ，１ＶのスレッシュレベルになるたびにフリップフロップＦＦ１１を反転させて、充放電の切り換えスイッチであるＭＯＳトランジスタＰＭ１４、ＭＯＳトランジスタＮＭ１１を交互にオンさせる。これにより、発振器として動作する。

図３は上述の第１の実施の形態の電源制御回路における周波数ジッタリング回路の構成例を示す図である。
図６のパワーＭＯＳトランジスタＱ１をスイッチングさせる上記の発振器の周波数に変調をかける場合、上述の基準電圧Ｖｒｅｆ１を例えば２．５Ｖに対して±２．５％周期的に変化させると、図２のタイミングコンデンサＣｔに対する充放電電流も同様に±２．５％変化し、スイッチング周波数を±２．５％変化させることができる。

ＯＴＰ端子の端子電圧（１．１Ｖから１．５Ｖで発振）を図３の回路のＪ＿ＩＮ入力として、トランジスタＴｒ１１のベースに入力し、このトランジスタＴｒ１１と電流源ＩＳ１１とトランジスタＴｒ１２で構成される電流バッファ回路Ｂ１によりインピーダンス変換し、十分な駆動電流を確保する。このとき、トランジスタＴｒ１１のベース電位とトランジスタＴｒ１２のエミッタ電位はほぼ等しくなる。

Ｊ＿ＯＦＦ入力は、Ｌレベルのときにジッター機能が有効となる信号であり、このときスイッチＳＷ１がオン、スイッチＳＷ２がオフとなる。
抵抗Ｒ２１〜Ｒ２３は基準電圧Ｖｒｅｆ１の発生回路を構成し、５Ｖの電圧を分圧する。そして、抵抗Ｒ２４にかかるスイッチＳＷ２側の電圧が１．３Ｖのときに、基準電圧が２．５Ｖとなるように調整する。抵抗Ｒ２４にかかるスイッチＳＷ１側の電圧はＯＴＰ端子の電圧となるので、１．３Ｖを挟んで１．１Ｖから１．５Ｖの間で変化する。このとき、抵抗Ｒ２４を通って抵抗Ｒ２３へ流れる電流が、抵抗Ｒ２１，Ｒ２２から抵抗Ｒ２３へ流れる電流に加算され、抵抗Ｒ２３での電圧降下を変化させる。この変化を利用して、基準電圧Ｖｒｅｆ１の電位変化が２．５Ｖ±２．５％になるように調整することができる。また、抵抗Ｒ２４の抵抗値を小さくし、電流を大きくすると、それだけ基準電圧Ｖｒｅｆ１の変化を大きくすることができる。

図４は本発明の第２の実施の形態の電源制御回路の要部の構成を示す図であり、図１と同一符号は同一構成部分を示している。この電源制御回路では、スイッチング電源の起動時あるいはリスタート時に、第１の定電流源ＩＳ１の供給電流より大きな吐き出し電流で一旦ＯＴＰ端子の電圧レベルを第２もしくは第３のスレッシュレベルまで上昇させるようにしている。

具体的には、図１の電源制御回路にフリップフロップＦＦ３とＰチャネルのＭＯＳトランジスタＰＭ２からなるプルアップ回路Ｂ２を追加し、スイッチング電源の起動時あるいはリスタート時にＯＴＰ端子の電圧をラッチ機能が働かない電圧まで急速に上昇させるようにしている。

ＯＴＰ端子にコンデンサＣｏを接続することで、起動時や保護機能で停止した後のリスタート時にその端子電圧が上昇するまでに時間がかかり、異常状態に対応するためのラッチ機能が働くまでの５０μｓの遅延時間の間にスレッシュレベルの１．０Ｖより電圧が上がらずにラッチ停止してしまう恐れがある。第２の実施の形態ではプルアップ回路Ｂ２を設け、そのフリップフロップＦＦ３のＱ出力側にプルアップスイッチであるＭＯＳトランジスタＰＭ２のゲートを接続し、ＭＯＳトランジスタＰＭ２のドレインをＯＴＰ端子に接続し、上記のラッチ停止に至るのを防止している。

すなわち、起動時やリスタート時などにフリップフロップＦＦ３はリセットされ、ＭＯＳトランジスタＰＭ２はオンとなる。これにより、ＯＴＰ端子に接続される温度検知素子ＲＴの抵抗とコンデンサＣｏの容量に対し、ラッチにおける５０μｓの遅延時間内で確実にＯＴＰ端子の端子電圧が１．０Ｖ以上まで引き上げられる。

図４の回路では、１．５Ｖのスレッシュレベルを持つコンパレータＣＰ３の出力が反転すると、その出力信号を受けてフリップフロップＦＦ３が反転し、ＭＯＳトランジスタＰＭ２がオフとなってプルアップ電流を止めるようになっている。

なお、プルアップ電流を増やしたくない場合には、プルアップ回路Ｂ２もしくはＭＯＳトランジスタＰＭ２を設けずに、上記のコンパレータＣＰ３の出力もしくはフリップフロップＦＦ３のＱ出力が反転するまでの間、ラッチ用のフリップフロップＦＦ１へのセット信号の入力を無効にするロジックゲート回路を追加するようにしてもよい。

図５は本発明の第３の実施の形態の電源制御回路の要部の構成を示す図であり、図１と同一符号は同一構成部分を示している。この電源制御回路は、上述の周波数ジッタリング機能とソフトスタート機能の両方の機能を備えている。

すなわち、第３の実施の形態では、ＯＴＰ端子の電圧レベルを第１のスレッシュレベルより順に高い第４，第５のスレッシュレベルと比較するコンパレータを有し、ＯＴＰ端子の電圧レベルを一旦第５のスレッシュレベルまで上昇させてから徐々にその電圧を降下させる機能を持たせ、ＯＴＰ端子の電圧レベルが第５のスレッシュレベルから第４のスレッシュレベルに低下する間のＯＴＰ端子の電圧変化に基づいてスイッチング電源のスイッチングのオン幅あるいはオンデューティを徐々に広げていき、ソフトスタート機能も同時に実現させている。実際には、第３のスレッシュレベルと第４のスレッシュレベルは兼用で同一のスレッシュレベルとしている。

図５の回路では、図１に示すＰＷＭ信号生成回路１２の代わりに、図２の発振器の出力が入力される１ショット回路１４とフリップフロップＦＦ４を備えている。ＯＧ１，ＯＧ２はオア（ＯＲ）ゲート、ＡＧ１はアンド（ＡＮＤ）ゲートである。また、ＯＴＰ端子の端子電圧を２．０Ｖのスレッシュレベルと比較するコンパレータＣＰ４と、ＦＢ端子の端子電圧を０．８Ｖのスレッシュレベルと比較するコンパレータＣＰ５を備えており、コンパレータＣＰ４の出力はフリップフロップＦＦ５とＰチャネルのＭＯＳトランジスタＰＭ３からなるプルアップ回路Ｂ３に入力され、コンパレータＣＰ５の出力は１ショット回路１４にクリア信号として入力される。Ｂ４はＦＢ端子の端子電圧を増幅する増幅回路で、２．２５Ｖの比較電圧が入力される負帰還増幅器ＯＰ２及び抵抗Ｒ３１，Ｒ３２から構成されている。Ｂ５はＰＷＭコンパレータＣＰ６，ＣＰ７からなるＰＷＭ処理回路、Ｂ６は抵抗Ｒ３３，Ｒ３４からなる分圧回路である。

ソフトスタート機能について説明すると、図４のプルアップ回路Ｂ２と同様、プルアップ回路Ｂ３によりＯＴＰ端子の端子電圧を起動時やリスタート時に２Ｖ（第５のスレッシュレベル）まで上昇させ、その後２ＶからコンデンサＣｏの放電電流によってジッター用発振の上限である１．５Ｖ（第４のスレッシュレベル）まで下がる最初（１回目）の期間を利用して、ＯＴＰ端子の端子電圧をＰＷＭ処理回路Ｂ５のＰＷＭコンパレータＣＰ６に入力する。このＰＷＭコンパレータＣＰ６は、ＦＢ端子からのフィードバック信号を処理するＰＷＭコンパレータＣＰ７と同じ機能を有しており、その比較レベルはＩＳ端子から入力されたパワーＭＯＳトランジスタＱ１のドレイン電流の検出信号である。ＰＷＭコンパレータＣＰ６，ＣＰ７によりドレイン電流の検出信号がＯＴＰ端子の端子電圧もしくは分圧回路Ｂ６の出力電圧の何れか高い方の電圧レベル（電流レベルとしては何れか低い方の電流に相当する）より低いことを検知してパワーＭＯＳトランジスタＱ１のドレイン電流の増加を検出すると、パワーＭＯＳトランジスタＱ１をオフさせる信号を出力する。この信号はオアゲートＯＧ２を通してフリップフロップＦＦ４にリセット信号として入力される。

ここで、図６のスイッチング電源では、制御ＩＣ１のＩＳ端子によるパワーＭＯＳトランジスタＱ１のドレイン電流検出を、制御ＩＣ１のＧＮＤ（接地）レベルに対してマイナス側の電圧で行う方式としている。すなわち、パワーＭＯＳトランジスタＱ１のドレイン電流がゼロであるとＩＳ端子への入力電圧もゼロであるが、ドレイン電流が増加するに従いＩＳ端子への入力電圧は負の値で低下していく信号となる（絶対値は大きくなる）。この信号は分圧回路Ｂ６により正の値で低下する信号に変換されて、ＰＷＭコンパレータＣＰ６，ＣＰ７に入力される。パワーＭＯＳトランジスタＱ１のドレイン電流が増加するにつれて電流検出信号が低下するという特性と整合をとるために、ソフトスタート機能を実現するためにＰＷＭコンパレータＣＰ６の非反転入力端子に入力する信号も、２．０Ｖを初期値として低下するものとしている。

ドレイン電流検出をＧＮＤレベルに対してプラス側の電圧で行う方式の場合でも本発明を適用することができるが、この場合、ドレイン電流検出信号（電圧信号）が、電流が増えるにしたがって減少するものであればよい。通常のセンサは電流が増えると検出信号が増加してしまうが、オペアンプによる反転増幅回路で信号を反転させてやればよい。

図５の回路では、パワーＭＯＳトランジスタＱ１のドレイン電流をマイナス側で検出するカレントモードのＰＷＭ制御を行っており、そのため、ＦＢ端子の端子電圧の１Ｖ（パワーＭＯＳトランジスタＱ１のオンパルス幅最小）から３Ｖ（パルス幅最大）の入力範囲を、増幅回路Ｂ４の負帰還増幅器ＯＰ２で２Ｖ（パルス幅最小）から１．５Ｖ（パルス幅最大）の入力範囲に変換してＰＷＭコンパレータＣＰ７に入力している。ＩＳ端子の検出信号も、０Ｖから−１Ｖの入力範囲を、制御ＩＣ１内部の基準電圧４Ｖを分圧回路Ｂ６で抵抗分圧により正の電位に変換し、２Ｖから１．５Ｖの範囲に変換してＰＷＭコンパレータＣＰ６，ＣＰ７に入力している。

そして、起動時やリスタート時には、スイッチング電源の出力トランスＴ１の二次側の電圧はまだ低いので、より大きな電力を出すために、ＦＢ端子の端子電圧は３Ｖ以上に上昇する。この端子電圧は負帰還増幅器ＯＰ２で１．５Ｖ以下に変換され、ＩＳ端子の端子電圧が−１Ｖ以下になるまで、オンパルスを止めない最大設定となる。このとき、急にパルス幅を最大にすると、異音が発生したり、出力トランスＴ１の二次側電圧のオーバーシュートで過電圧が発生したりするため、徐々にパルス幅を広げていく。この起動時やリスタート時にパワーＭＯＳトランジスタＱ１のオンパルス幅を徐々に広げていく機能が、ソフトスタート機能である。

また、起動時やリスタート時に、ＰＷＭコンパレータＣＰ７と同じ機能を持つＰＷＭコンパレータＣＰ６にも２Ｖから１．５Ｖ以下へ徐々に変化するＯＴＰ端子の信号（端子電圧）を入力してＩＳ端子からの信号と比較させ、２つのＰＷＭコンパレータＣＰ６，ＣＰ７のどちらかが上記のパワーＭＯＳトランジスタＱ１をオフさせる信号を出すと、ＯＵＴ端子はＬレベルとなってパワーＭＯＳトランジスタＱ１はオフとなる。これにより、パルス幅を徐々に広げることが可能となる。その後は、ＯＴＰ端子は１．５Ｖ以上には上昇しないので、ＰＷＭコンパレータＣＰ６は動作しない。

ここで、ＯＴＰ端子に外付けのコンデンサＣｏは、第２の定電流源ＩＳ２の７０μＡの電流と温度検知素子ＲＴに流れる電流を合わせた電流で放電されるため、温度によってソフトスタート時間にばらつきが発生する。すなわち、低温時に温度検知素子ＲＴが電流を流さないときは、コンデンサＣｏは７０μＡで放電され、停止寸前の温度であれば、過熱検出スレッシュレベルの１４．２８６ｋΩで約１４０μＡの電流を温度検知素子ＲＴが流しているので、合わせて２１０μＡで放電される。このため、最大３倍程度（７０μＡ〜２１０μＡ）のソフトスタート時間のばらつきが発生し、このことをスイッチング電源の仕様で許容できることが前提となる。

なお、上記のソフトスタート時間のばらつきは、第２の定電流源ＩＳ２による内部放電電流を大きくして、温度検知素子ＲＴに流れる電流の変化の影響を抑えることで改善することができる。例えば、内部放電電流を１４０μＡにすれば最大２倍程度（１４０μＡ〜２８０μＡ）となる。ただし、電流は増えるので、Ｃｏとしてその分大きなコンデンサを接続しないと時間が短くなってしまう。

さらに、図３に示すＯＴＰ端子の電圧が第４のスレッシュレベル以下に下がるまでＪ＿ＯＦＦ入力をＨレベルにしておけば、ソフトスタート機能が働いている間はジッター機能を無効とすることができる。同様に、第１，第２の実施の形態において、ＯＴＰ端子の電圧が第２のスレッシュレベルと第３のスレッシュレベルの間に入るまでＪ＿ＯＦＦ入力をＨレベルにしておくことにより、それまでの期間はジッター機能を無効とすることができる。

また、第３の実施の形態として周波数ジッタリング機能とソフトスタート機能の両方の機能をもつものを示したが、回路規模を抑えるためにソフトスタート機能のみをもつようにしてもよい。ソフトスタート機能のみとする場合は第２，第３のスレッシュレベルは不要となり、第１，第４および第５のスレッシュレベルのみ残すようにすればよい。この場合は、第３の実施の形態における第４および第５のスレッシュレベルが第２，第３のスレッシュレベルということになる。

本発明の第１の実施の形態の電源制御回路の要部の構成を示す図である。第１の実施の形態の電源制御回路における発振器の構成例を示す回路図である。第１の実施の形態の電源制御回路における周波数ジッタリング回路の構成例を示す図である。本発明の第２の実施の形態の電源制御回路の要部の構成を示す図である。本発明の第３の実施の形態の電源制御回路の要部の構成を示す図である。スイッチング電源の回路構成を示す図である。負の温度特性を持つ温度検知素子の特性を示す図である。従来の電源制御回路の要部の構成を示す図である。

符号の説明

１制御ＩＣ
１１遅延回路
１２ＰＷＭ信号生成回路
１３出力回路
１４１ショット回路
ＡＰ１交流電源
Ｃｏコンデンサ
Ｃｔタイミングコンデンサ
ＣＰ１第１のコンパレータ
ＣＰ２第２のコンパレータ
ＣＰ３第３のコンパレータ
ＣＰ４，ＣＰ５，ＣＰ１１，ＣＰ１２コンパレータ
ＣＰ６，ＣＰ７ＰＷＭコンパレータ
Ｄ１ダイオード
ＤＳ１ダイオードスタック
ＦＦ１〜ＦＦ５フリップフロップ
ＩＳ１第１の定電流源
ＩＳ２第２の定電流源
ＮＭ１，ＮＭ１１〜ＮＭ１３ＮチャネルのＭＯＳトランジスタ
ＯＰ１演算増幅器
ＯＰ２負帰還増幅器
ＰＭ１〜ＰＭ３，ＰＭ１１〜ＰＭ１４ＰチャネルのＭＯＳトランジスタ
Ｑ１パワーＭＯＳトランジスタ
Ｒ１１タイミング抵抗
ＲＴ温度検知素子
Ｔ１出力トランス

Claims

スイッチング電源のスイッチング動作を制御する集積回路化された電源制御回路において、
所定の外部端子に接続されたコンデンサと、
前記外部端子に電流を供給する第１の定電流源と、
前記外部端子から電流を放出する第２の定電流源と、
前記外部端子の電圧レベルを異常状態検出用の第１のスレッシュレベル、及びそれより順に高い第２，第３のスレッシュレベルとそれぞれ比較する第１、及び第２，第３のコンパレータと、
前記第１の定電流源の電流供給により前記外部端子の電圧レベルが前記第３のスレッシュレベルまで上昇したときに前記第１の定電流源の電流供給から前記第２の定電流源の電流放出に切り換え、前記第２の定電流源の電流放出により前記外部端子の電圧レベルが前記第２のスレッシュレベルまで下降したときに前記第２の定電流源の電流放出から前記第１の定電流源の電流供給に切り換えることにより、前記第２のスレッシュレベルと前記第３のスレッシュレベルとの間で電圧が変化する発振器機能を持たせる切り換え手段と、を備え、
前記外部端子の電圧レベルの変化に基づいて前記スイッチング電源のスイッチングを制御することを特徴とする電源制御回路。
前記外部端子の電圧レベルの変化に基づいて、前記スイッチング電源のスイッチング周波数に変調をかけることを特徴とする請求項１記載の電源制御回路。
前記外部端子の電圧レベルを前記第１のスレッシュレベルより順に高い第４，第５のスレッシュレベルと比較するコンパレータを有し、
前記切り換え手段は、前記外部端子の電圧レベルを第５のスレッシュレベルまで上昇させてから降下させる機能を有し、
前記外部端子の電圧レベルが前記第５のスレッシュレベルから前記第４のスレッシュレベルに低下する間の前記外部端子の電圧変化に基づいて前記スイッチング電源のスイッチングのオン幅あるいはオンデューティを徐々に広げていくことを特徴とする請求項１記載の電源制御回路。
前記第３のスレッシュレベルと前記第４のスレッシュレベルは、同一のスレッシュレベルであることを特徴とする請求項３記載の電源制御回路。
前記スイッチング電源の起動時あるいはリスタート時に、前記第１の定電流源の供給電流より大きな供給電流で一旦前記外部端子の電圧レベルを前記第２もしくは第３のスレッシュレベルまで上昇させることを特徴とする請求項１記載の電源制御回路。
前記外部端子の電圧レベルの変化に基づいて、前記スイッチング電源の起動時あるいはリスタート時にスイッチングパルスのオン幅もしくはオンデューティを制御することを特徴とする請求項１記載の電源制御回路。
前記スイッチング電源の起動時あるいはリスタート時に、前記外部端子の電圧レベルが最初の１回目に前記第３のスレッシュレベルを超えてから前記第２のスレッシュレベルまで低下する間だけ、スイッチングパルスのオン幅もしくはオンデューティを制御することを特徴とする請求項１記載の電源制御回路。
スイッチングパルスのオン幅もしくはオンデューティを制御しているときは、前記スイッチング電源のスイッチング周波数に変調をかけないことを特徴とする請求項１または３記載の電源制御回路。
前記スイッチング電源の起動時に、前記外部端子の電圧レベルが前記第２のスレッシュレベルと前記第３のスレッシュレベルとの間に入るまでは、前記スイッチング電源のスイッチング周波数に変調をかけないことを特徴とする請求項１または３記載の電源制御回路。
前記外部端子と、前記スイッチング電源に起動電流が供給される外部端子、その隣の使用しない未接続の外部端子、電源電圧が供給される外部端子、スイッチング素子ドライブ用の外部端子、接地用の外部端子、前記スイッチング電源のフィードバック信号が入力される外部端子、及びスイッチング素子を流れる電流の検出信号が入力される外部端子の８ピンの外部端子を有することを特徴とする請求項１記載の電源制御回路。