JP2008131194A

JP2008131194A - 薄膜圧電共振子

Info

Publication number: JP2008131194A
Application number: JP2006311843A
Authority: JP
Inventors: Yasuo Ebuchi; 康男江渕; Takako Motai; 貴子もたい; Hironobu Shibata; 浩延柴田
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2006-11-17
Filing date: 2006-11-17
Publication date: 2008-06-05

Abstract

【課題】挿入損失の少ない薄膜圧電共振子を提供する。
【解決手段】凹部１１を有する基板１２と、凹部１１を覆うように基板１２上に形成され、外部に電気的に接続するための引き出し部１３ａを有する第１電極１３と、凹部１１の内側の第１電極１３上に形成された圧電性薄膜１４と、圧電性薄膜１４を覆うように基板１２上に形成され、外部に電気的に接続するための引き出し部１５ａを有する第２電極１５と、圧電性薄膜１４の外側で、少なくとも第１電極１３と第２電極１５とが重なる領域１６に形成され、圧電性薄膜１４より誘電率の低い誘電体膜１７とを具備する。第１電極１３と第２電極１５とが重なる領域１６の寄生容量を減らして、挿入損失の少ない薄膜圧電共振子１０を得る。
【選択図】図１

Description

本発明は、薄膜圧電共振子に関する。

携帯通信端末などに用いられる高周波フィルタとして、下部電極と上部電極とで圧電性薄膜を挟持し、圧電性薄膜の機械的振動を阻害しないようにキャビティを有する基板に形成された薄膜圧電共振子（ＦＢＡＲ：Film Bulk Acoustic Resonator）が知られている（例えば特許文献１参照）。

特許文献１には、基板の上に、先ず下部電極を成膜・パターニングした後、圧電膜を成膜・パターニングし、続いて上部電極を成膜・パターニングすることによって形成した薄膜圧電共振子が記載されている。

上部電極は、基板の表面方向における下部電極から離れる側に凸部である端子を有し、下部電極は、上部電極から離れる側に凸部である端子を有している。
下部電極は、キャビティが形成されていない基板上からキャビティ一部を覆うように配置されており、キャビティにおける下部電極に覆われなかった部分は、下部電極上から延びて基板方向に折り曲げられた圧電膜によって覆われている。
圧電膜は、上部電極の端子側のキャビティが形成されていない基板の部分まで延びている。
上部電極は、圧電膜の表面に沿って、圧電膜上における下部電極の端子側から、圧電膜の折り曲げられた部分を超えて、基板上まで延びている。

然しながら、特許文献１に記載された薄膜圧電共振子は、下部電極の一端がキャビティ内にあり基板と接していなので、下部電極上に圧電膜を形成するときに、下部電極のエッジの段差に起因して圧電膜に生じるクラックにより、機械的強度が低下する問題がある。

これに対して、キャビティ全部を下部電極で覆い、下部電極のエッジを基板に固定することにより、圧電膜にクラックが生じても機械的強度を保つことができる。
然しながら、下部電極と上部電極とが重なる部分に生じる寄生容量に起因して、薄膜圧電共振子の挿入損失が増大するという問題がある。
特開２００５−１３６５８８号公報

本発明は、挿入損失の少ない薄膜圧電共振子を提供する。

本発明の一態様の薄膜圧電共振子は、凹部を有する基板と、前記凹部を覆うように前記基板上に形成され、外部に電気的に接続するための引き出し部を有する第１電極と、前記凹部の内側の前記第１電極上に形成された圧電性薄膜と、前記圧電性薄膜を覆うように前記基板上に形成され、外部に電気的に接続するための引き出し部を有する第２電極と、前記圧電性薄膜の外側で、少なくとも前記第１電極と第２電極とが重なる領域に形成された前記圧電性薄膜より誘電率の低い誘電体膜と、を具備することを特徴としている。

本発明によれば、挿入損失の少ない薄膜圧電共振子が得られる。

以下、本発明の実施例について図面を参照しながら説明する。

図１は本発明の実施例１に係る薄膜圧電共振子を示す図で、図１（ａ）はその断面図、図１（ｂ）は図１（ａ）のＡ−Ａ線に沿って切断し矢印方向に眺めた断面図である。

図１に示すように、本実施例の薄膜圧電共振子（ＦＢＡＲとも言う）１０は、凹部１１を有する基板１２と、凹部１１を覆うように基板１２上に形成され、外部に電気的に接続するための引き出し部１３ａを有する第１電極（以後、下部電極という）１３と、凹部１１の内側の下部電極１３上に形成された圧電性薄膜１４と、圧電性薄膜１４を覆うように基板１２上に形成され、外部に電気的に接続するための引き出し部１５ａを有する第２電極（以後、上部電極という）１５とを具備している。
更に、圧電性薄膜１４の外側で、下部電極１３と上部電極１５とが重なる領域１６に形成され、圧電性薄膜１４より誘電率の低い誘電体膜１７とを具備している。

本明細書において、圧電性薄膜１４を覆うとは、圧電性薄膜１４を全部覆う場合だけでなく、製造工程でフォトリソグラフィ法によるパターン合わせ精度に起因して圧電性薄膜１４の外周の一部が露出している場合も含んでいる。

基板１２は、支持基板１８と、支持基板１８上に形成された絶縁膜１９とを有している。絶縁膜１９には、凹部１１となる、例えば１００μｍ□程度の貫通孔が形成されている。凹部１１は、圧電性薄膜１４の機械的振動を阻害しないためのキャビティである。
支持基板１８は、例えばシリコン基板であり、絶縁膜１９は、例えば厚さ３μｍ程度のシリコン酸化膜である。

下部電極１３は、例えば厚さ０．３μｍ程度のアルミニウムであり、上部電極１５は、例えば厚さ０．３μｍ程度のモリブデンである。
下部電極１３の引き出し部１３ａおよび上部電極１５の引き出し部１５ａは、それぞれ接続端子であり、引き出し部１３ａが一方向Ｘに延伸し、引き出し部１５ａが一方向Ｘと直角な方向Ｙに延伸している。

圧電性薄膜１４は、例えば厚さ１．５μｍ程度の窒化アルミニウム（ＡｌＮ）多結晶である。
誘電体膜１７は、例えば炭素を含んだ多孔性シリコン酸化膜（ＳｉＣＯ）で、所謂ｌｏｗ−ｋ膜である。

誘電体膜１７の比誘電率は１．２程度であり、圧電性薄膜１４の比誘電率（〜７）に比べて、約１／５と小さい。
その結果、圧電性薄膜１４の外側で、下部電極１３と上部電極１５とが重なる領域１６に生じる寄生容量を大幅に減少させることが可能である。

シミュレーションによれば、誘電体膜１７を有しない薄膜圧電共振子の挿入損出は約０．５ｄＢに対して、誘電体膜１７を有する薄膜圧電共振子１０の挿入損出は約０．１ｄＢとなり、大幅に改善されることが示された。

従って、下部電極１３と上部電極１５とが重なる領域１６に生じる寄生容量に起因する薄膜圧電共振子１０の挿入損出が低減され、挿入損出の少ない薄膜圧電共振子１０が得られる。

次に、薄膜圧電共振子１０の製造方法について、図２および図３を用いて具体的に説明する。
図２（ａ）に示すように、支持基板１８に、絶縁膜１９として、例えばＣＶＤ（chemical vapor Deposition）法により厚さ３μｍのＴＥＯＳ（Tetra ethyl Ortho Silicate）膜を堆積し、基板１２を形成する。

次に、キャビティとなる凹部１１を形成するために、絶縁膜１９から支持基板１８の上部に至る矩形枠状のトレンチ（図示せず）を形成し、トレンチに絶縁膜１９を浸食する液に耐性を有する膜、例えばポリシリコン膜を埋め込み、矩形枠状のバリア膜２０を形成する。
即ち、バリア膜２０の内側の絶縁膜１９をエッチングして除去することにより、凹部１１が形成される。

次に、図２（ｂ）に示すように、バリア膜２０の内側の領域の絶縁膜１９を覆うように基板１２の絶縁膜１９上に、アルミニウム（Ａｌ）を真空蒸着してパターニングすることにより、図示されない引き出し部１３ａを有する下部電極１３を形成する。

次に、図２（ｃ）に示すように、下部電極１３を含む絶縁膜１９上に、例えばスパッタリング法により窒化アルミニウム（ＡｌＮ）膜を堆積し、フォトリソグラフィ法を用いてパターニングすることにより、矩形状のバリア膜２０の内側の下部電極１３上に窒化アルミニウム膜１４ａを残置し、圧電性薄膜１４ａの端部と下部電極１３の端部との間の領域１６の窒化アルミニウム膜１４ｂを除去し、下部電極１３の外側の絶縁膜１９上に窒化アルミニウム膜１４ｃを残置して、圧電性薄膜１４を形成する。

窒化アルミニウム膜１４ｃは、下部電極１３と圧電性薄膜１４によるエッジの段差（〜１．８μｍ）を緩和するために、スロープ状に残置されている。

次に、図３（ａ）に示すように、圧電性薄膜１４ａの端部と下部電極１３の端部との間の領域１６に、例えばスピンコート法により炭素を含む多孔性のシリコン酸化膜（ＳｉＯＣ）を埋め込み、誘電体膜１７を形成する。

次に、図３（ｂ）に示すように、圧電性薄膜１４を覆うように基板１２の絶縁膜１９上に、スパッタリング法によりモリブデン（Ｍｏ）を堆積し、フォトリソグラフィ法を用いてパターニングすることにより、引き出し部１５ａを有する上部電極１５を形成する。

次に、矩形枠状のバリア膜２０の内側の下部電極１３の四隅に開口（図示せず）を形成し、開口からフッ酸を主成分とするエッチング液を矩形枠状のバリア膜２０の内側にしみこませて、矩形枠状のバリア膜２０の内側の絶縁膜１９をエッチングし、凹部１１を形成する。これにより、図１に示す薄膜圧電共振子１０が得られる。

以上説明したように、本実施例の薄膜圧電共振子１０は、圧電性薄膜１４の外側で、下部電極１３と上部電極１５とが重なる領域１６に形成され、圧電性薄膜１４より誘電率の低い誘電体膜１７を具備している。

その結果、圧電性薄膜１４の外側で、下部電極１３と上部電極１５とが重なる領域１６に生じる寄生容量を大幅に減少させることができる。
従って、寄生容量に起因する薄膜圧電共振子１０の挿入損出が低減され、挿入損出の少ない薄膜圧電共振子１０が得られる。

ここでは、誘電体膜１７が炭素を含む多孔性のシリコン酸化膜（ＳｉＯＣ：ε_０〜１．２）である場合について説明したが、薄膜圧電共振子１０の挿入損出の要求仕様を満たす範囲内であれば、圧電性薄膜１４より誘電率の小さい他の誘電体膜であっても構わない。

例えば炭素を含んだシリコン酸化膜（ＳｉＯＣ：ε_０〜２．８）、フッ素を含んだシリコン酸化膜（ＳｉＯＦ：ε_０〜３．６）、シリコン酸化膜（ＳｉＯ_２：ε_０〜４．２）などを用いることも可能である。

また、圧電性薄膜１４の外側で、下部電極１３と上部電極１５とが重なる領域１６に誘電体膜１７が形成されている場合について説明したが、図４に示す薄膜圧電共振子３０のように、圧電性薄膜１４の残置部１４ｃを除去し、誘電体膜１７と同じ誘電体膜３２を形成してもよい。

これによれば、下部電極１３の外側で、上部電極１５の引き出し部１５ａと基板１２上の絶縁膜１９との間の隙間部３１の大きさを自由に設定できるので、上部電極１５の引き出し部１５ａのスロープが緩やかになるという利点がある。

更に、下部電極１３の引き出し部１３ａが一方向Ｘに延伸し、上部電極１５の引き出し部１５ａが、一方向Ｘと直角な方向Ｙに延伸している場合について説明したが、図５に示す薄膜圧電共振子４０のように、上部電極１５の引き出し部１５ａが、一方向Ｘと反対方向に延伸させてもよい。

これによれば、複数の薄膜圧電共振子を直列または並列に接続するフィルタにおいて、薄膜圧電共振子のレイアウトが容易になるという利点がある。

図６は本発明の実施例２に係る薄膜圧電共振子を示す図で、図６（ａ）はその平面図、図６（ｂ）は図６（ａ）のＢ−Ｂ線に沿って切断し矢印方向に眺めた断面図である。
本実施例において、上記実施例１と同一の構成部分には同一符号を付してその部分の説明は省略し、異なる部分について説明する。

本実施例が実施例１と異なる点は、薄膜圧電共振子が複数の圧電性薄膜を有し、圧電性薄膜の周囲に圧電性薄膜より誘電率の小さい誘電体を敷き詰めたことにある。

図６（ａ）に示すように、本実施例の薄膜圧電共振子５０は、複数の圧電性薄膜５１ａ〜５１ｈを有し、圧電性薄膜５１ａ〜５１ｈを下部電極５２ａ〜５２ｃと上部電極５３ａ〜５３ｅで挟持した、所謂ラダー型ＦＢＡＲフィルタである。

ラダー型ＦＢＡＲフィルタとは、周知のように並列椀共振器と直列椀共振器を梯子段状に接続した構成で，直列椀の共振周波数と並列椀の反共振周波数をおおむね一致させることでバンドパス特性を得るものである。

ラダー型ＦＢＡＲフィルタにおいては、直列共振器の共振周波数と並列共振器の反共振周波数とに差をつけるために、並列椀共振器上に負荷膜を形成させ、その質量負荷効果によって反共振周波数を共振周波数より低下させることができる。
更に、接続する共振器基本区間の段数の設定や直列椀共振器と並列椀共振器との静電容量の比（Ｃｏｐ／Ｃｏｓ）を制御したり、基板またはパッケージ内に配列したインダクタンス（Ｌｏ、Ｌｐ）を制御することによりフィルタの損失や減衰特性を制御したりすることができる。

ここでは、圧電性薄膜５１ｂ、５１ｄ、５１ｆ、５１ｈが並列椀共振器に相当し、圧電性薄膜５１ａ、５１ｃ、５１ｅ、５１ｇが直列椀共振器に相当する。

圧電性薄膜５１ａ、５１ｂには共通の下部電極５２ａが形成され、下部電極５２ａの引き出し部はパッド５４ａに接続されている。
圧電性薄膜５１ｂには、上部電極５３ａが形成され、上部電極５３ａの引き出し部はパッド５４ｂに接続されている。
圧電性薄膜５１ｇ、５１ｈには共通の下部電極５２ｃが形成され、下部電極５２ｃの引き出し部はパッド５４ｃに接続されている。
圧電性薄膜５１ｈには上部電極５３ｅが形成され、上部電極５３ｅの引き出し部はパッド５４ｄに接続されている。

圧電性薄膜５１ｃ、５１ｄ、５１ｅ、５１ｆには共通の下部電極５２ｂが形成され、下部電極５２ｂの引き出し部は図示しない配線を介してパッド５４ｂ、５４ｄに電気的に接続されている。
圧電性薄膜５１ａ、５１ｃには共通の上部電極５３ｂが形成され、圧電性薄膜５１ｄ、５１ｅには共通の上部電極５３ｃが形成され、圧電性薄膜５１ｅ、５１ｇには共通の上部電極５３ｄが形成されている。

図６（ｂ）に示すように、圧電性薄膜５１ａおよび圧電性薄膜５１ｂの周囲を敷き詰めるように、圧電性薄膜５１ａ、５１ｂより誘電率の小さい誘電体５５ａ、５５ｂ、５５ｃが形成されている。

即ち、圧電性薄膜５１ａの外側で、パッド５４ａに至る領域に、誘電体膜５５ａが形成されている。
圧電性薄膜５１ｂの外側で、下部電極５２ａと上部電極５３ａの重なる領域１６を含み、パッド５４ｂに至る領域に、誘電体膜５５ｂが形成されている。
圧電性薄膜５１ａと圧電性薄膜５１ｂとの間には、誘電体膜５５ｃが形成されている。

同様に、圧電性薄膜５１ｃ〜５１ｈの周囲を敷き詰めるように、圧電性薄膜５１ｃ〜５１ｈより誘電率の小さい図示されない誘電体が形成されている。

これにより、下部電極５２ａ〜５２ｃと上部電極５３ａ〜５３ｅの重なる領域（図５（ａ）に示す楕円で示す領域）の寄生容量を大幅に低減することが可能である。

以上説明したように、本実施例の薄膜圧電共振子５０は、複数の圧電性薄膜５１ａ〜５１ｈを有し、圧電性薄膜５１ａ〜５１ｈの周囲に圧電性薄膜５１ａ〜５１ｈより誘電率の小さい誘電体膜５５ａ〜５５ｃを敷き詰めている。

その結果、下部電極５２ａ〜５２ｃと上部電極５３ａ〜５３ｅの重なる領域の寄生容量が低減され、且つ薄膜圧電共振子５０の表面が平坦化されるので、薄膜圧電共振子５０の製造が容易になる利点がある。

ここでは、薄膜圧電共振子５０が、ラダー型ＦＢＡＲフィルタである場合について説明したが、その他の構成のフィルタでも構わない。
また、個別の薄膜圧電共振子を複数集合した集合素子であっても構わない。

本発明の実施例１に係る薄膜圧電共振子を示す図で、図１（ａ）はその平面図、図１（ｂ）は図１（ａ）のＡ−Ａ船に沿って切断し矢印方向に眺めた断面図。本発明の実施例１に係る薄膜圧電共振子の製造工程を順に示す断面図。本発明の実施例１に係る薄膜圧電共振子の製造工程を順に示す断面図。本発明の実施例１に係る他の薄膜圧電共振子を示す断面図。本発明の実施例１に係る他の薄膜圧電共振子を示す断面図。本発明の実施例２に係る薄膜圧電共振子を示す図で、図６（ａ）はその平面図、図６（ｂ）は図６（ａ）のＢ−Ｂ線に沿って切断し矢印方向に眺めた断面図。

符号の説明

１０、３０、４０、５０薄膜圧電共振子
１１凹部
１２基板
１３、５２ａ、５２ｂ、５２ｃ下部電極（第１電極）
１３ａ、１５ａ引き出し部
１４、５１ａ〜５１ｈ圧電性薄膜
１４ａ、１４ｃ残置部
１４ｂ除去部
１５、５４ａ、５３ｂ、５３ｃ、５３ｄ、５３ｅ上部電極（第２電極）
１６重なり領域
１７、３２、５５ａ、５５ｂ、５５ｃ誘電体膜
１８支持基板
１９絶縁膜
２０バリア膜
３１隙間部
５４ａ、５４ｂ、５４ｃ、５４ｄパッド

Claims

凹部を有する基板と、
前記凹部を覆うように前記基板上に形成され、外部に電気的に接続するための引き出し部を有する第１電極と、
前記凹部の内側の前記第１電極上に形成された圧電性薄膜と、
前記圧電性薄膜を覆うように前記基板上に形成され、外部に電気的に接続するための引き出し部を有する第２電極と、
前記圧電性薄膜の外側で、少なくとも前記第１電極と第２電極とが重なる領域に形成された前記圧電性薄膜より誘電率の低い誘電体膜と、
を具備することを特徴とする薄膜圧電共振子。
前記第１電極の引き出し部が一方向に延伸し、前記第２電極の引き出し部が前記一方向と反対の方向または前記一方向と直角な方向に延伸していることを特徴とする請求項１に記載の薄膜圧電共振子。
前記第１電極の外側で、前記第２電極の引き出し部と前記基板との隙間に、前記圧電性薄膜より誘電率の低い誘電体膜が形成されていることを特徴とする請求項１に記載の薄膜圧電共振子。
離間して配置された前記凹部と、前記第１電極と、前記圧電性薄膜と、前記第２電極とをそれぞれ複数有し、
前記圧電性薄膜の周囲を敷き詰めるように前記圧電性薄膜より誘電率の低い誘電体膜が形成されていることを特徴とする請求項１に記載の薄膜圧電共振子。
前記圧電性薄膜より誘電率の低い誘電体膜が、シリコン酸化物を含む誘電体膜であることを特徴とする請求項１乃至請求項４に記載の薄膜圧電共振子。