JP2008130819A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2008130819A JP2008130819A JP2006314343A JP2006314343A JP2008130819A JP 2008130819 A JP2008130819 A JP 2008130819A JP 2006314343 A JP2006314343 A JP 2006314343A JP 2006314343 A JP2006314343 A JP 2006314343A JP 2008130819 A JP2008130819 A JP 2008130819A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- forming
- gate insulating
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【課題】積層ゲート電極の加工を容易にするNAND型フラッシュメモリ等の半導体装置およびその製造方法を提供する。
【解決手段】第1のゲート絶縁膜5上に浮遊ゲート電極FGとして機能し、素子分離領域Sbに対して自己整合的に構成されている第1の導電膜6、ONO膜等の第2のゲート絶縁膜7、制御ゲート電極として機能する第2の導電膜8を形成後、第1および第2の導電膜と第2のゲート絶縁膜7をゲート電極分離領域GVに沿って分離する。その後、第2の導電膜8の上に対してTi/TiN等によるバリアメタル膜9aにより下面および側面が覆われたタングステン等の金属層9bが積層されてなる第3の導電膜9が構成される。
【選択図】図3
【解決手段】第1のゲート絶縁膜5上に浮遊ゲート電極FGとして機能し、素子分離領域Sbに対して自己整合的に構成されている第1の導電膜6、ONO膜等の第2のゲート絶縁膜7、制御ゲート電極として機能する第2の導電膜8を形成後、第1および第2の導電膜と第2のゲート絶縁膜7をゲート電極分離領域GVに沿って分離する。その後、第2の導電膜8の上に対してTi/TiN等によるバリアメタル膜9aにより下面および側面が覆われたタングステン等の金属層9bが積層されてなる第3の導電膜9が構成される。
【選択図】図3
Description
本発明は、積層ゲート電極構造を備えた半導体装置およびその製造方法に関する。
例えばフラッシュメモリ装置などの半導体装置は、浮遊ゲート電極および制御ゲート電極を積層した積層ゲート電極構造を備えており、浮遊ゲート電極に電荷を蓄えることで情報を記憶保持するように構成されている。
このような積層ゲート電極構造を備えた半導体装置の一例が特許文献1に開示されている。この特許文献1に開示されている構造によれば、半導体基板上に第1のゲート絶縁膜、第1および第2の多結晶シリコン膜(浮遊ゲート電極)、第2のゲート絶縁膜、制御ゲート電極(第3の多結晶シリコン膜およびタングステンシリサイド膜(低抵抗化金属シリサイド膜))を積層して記憶素子として構成されている。そして記憶素子の上層に例えばアルミナ膜を用いることで水素を捕獲する層または水素の拡散を抑制する層として用いている。
近年の素子の微細化および設計パターンの縮小化に伴い、低抵抗化金属シリサイド膜の平面的な構成面積が縮小化傾向にある。したがって、例えば特許文献1に開示されているように低抵抗化金属シリサイド膜として例えばタングステンシリサイド膜を適用すると、従来どおりの膜厚では高抵抗化の要因となってしまう。
制御ゲート電極として所望の抵抗値を得るためにはタングステンシリサイド膜等の低抵抗化金属シリサイド膜を従来に比して厚膜化する必要を生じる。しかしながら、低抵抗化金属シリサイド膜が厚膜化すると必然的に制御ゲート電極の膜厚が厚膜化し、加工時に、例えば制御ゲート電極、第2のゲート絶縁膜、浮遊ゲート電極をある所定方向に沿って溝部を形成することで複数に分離するとき(例えば特許文献1では図2または図19に示す構造を形成するとき)には、加工時のアスペクト比が大きくなり加工が困難となり歩留まりを悪化させる要因となっている。
特開2003−297956号公報
本発明は、積層ゲート電極の加工を容易にした半導体装置およびその製造方法を提供することを目的とする。
本発明の一態様は、半導体基板と、半導体基板の上に形成された第1のゲート絶縁膜と、第1のゲート絶縁膜の上に形成された浮遊ゲート電極と、浮遊ゲート電極の上に形成された第2のゲート絶縁膜と、第2のゲート絶縁膜の上に形成された制御ゲート電極とを備え、制御ゲート電極は、その基層と、基層の上に形成された保護膜と、保護膜によって覆われた金属層とを備えた半導体装置を提供する。
本発明の一態様は、半導体基板の上に第1のゲート絶縁膜を形成する工程と、第1のゲート絶縁膜の上に第1の導電膜を形成する工程と、第1の導電膜の上に第2のゲート絶縁膜を形成する工程と、第2のゲート絶縁膜の上に第2の導電膜を形成する工程と、第2の導電膜、第2のゲート絶縁膜、第1の導電膜に対して所定方向に沿って第1のゲート絶縁膜まで達する溝部を形成し、この溝部を介して第2の導電膜、第2のゲート絶縁膜、第1の導電膜を複数に分離する工程と、溝部に層間絶縁膜を形成する工程と、第2の導電膜の上にバリアメタル膜を形成する工程と、バリアメタル膜上に金属層を形成する工程とを備えた半導体装置の製造方法を提供する。
本発明の一態様は、半導体基板の上に第1のゲート絶縁膜を形成する工程と、第1のゲート絶縁膜の上に第1の導電膜を形成する工程と、第1の導電膜、第1のゲート絶縁膜、半導体基板に対して所定方向に沿って溝部を形成する工程と、溝部内に素子分離絶縁膜を形成する工程と、素子分離絶縁膜および第1の導電膜を覆うように第2のゲート絶縁膜を形成する工程と、第2のゲート絶縁膜の上に第2の導電膜を形成する工程と、第2の導電膜の上にダミー膜を形成する工程と、半導体基板の表面内の所定方向に交差する交差方向に沿ってダミー膜、第2の導電膜、第2のゲート絶縁膜、第1の導電膜を除去することにより複数に分離する工程と、ダミー膜、第2の導電膜、第2のゲート絶縁膜、第1の導電膜を分離した領域に対して層間絶縁膜を形成する工程と、第2の導電膜の上に形成されたダミー膜を除去する工程と、ダミー膜を除去した領域で且つ第2の導電膜の上にバリアメタル膜を等方的に形成する工程と、バリアメタル膜の内側に金属層を形成する工程とを備えた半導体装置の製造方法を提供する。
本発明によれば、積層ゲート電極の加工を容易にすることができる。
以下、本発明の半導体装置を、NAND型フラッシュメモリ装置に適用した一実施形態について図1ないし図23(a)〜図23(c)を参照しながら説明する。
図1は、NAND型のフラッシュメモリ装置のメモリセル領域に構成されるメモリセルアレイの一部の等価回路を示しており、図2は、メモリセル領域の構造を模式的な平面図によって示している。図3(a)〜図3(c)は、図2に示すメモリセル領域Mの一部構造(図2の領域A)を模式的な斜視図により示している。このうち、図3(a)は、メモリセル領域Mの一部構造を模式的に示す斜視図(図2のA領域)を示しており、図3(b)は、図2のB−B線に沿う模式的な縦断面図を示しており、図3(c)は、図2のC−C線に沿う模式的な縦断面図を示している。
図1は、NAND型のフラッシュメモリ装置のメモリセル領域に構成されるメモリセルアレイの一部の等価回路を示しており、図2は、メモリセル領域の構造を模式的な平面図によって示している。図3(a)〜図3(c)は、図2に示すメモリセル領域Mの一部構造(図2の領域A)を模式的な斜視図により示している。このうち、図3(a)は、メモリセル領域Mの一部構造を模式的に示す斜視図(図2のA領域)を示しており、図3(b)は、図2のB−B線に沿う模式的な縦断面図を示しており、図3(c)は、図2のC−C線に沿う模式的な縦断面図を示している。
半導体装置としてのNAND型のフラッシュメモリ装置1は、メモリセル領域Mおよび周辺回路領域(図示せず)の両領域に区画されている。図1に示すように、メモリセル領域Mには、メモリセルアレイArが構成されており、周辺回路領域には、メモリセルアレイArを駆動するための周辺回路(図示せず)が構成されている。
図1に示すフラッシュメモリ装置1において、そのメモリセルアレイArは、2個の選択ゲートトランジスタTrsと、当該選択ゲートトランジスタTrs間に対して直列接続された複数個(例えば8個:2のn乗個(nは正数))のメモリセルトランジスタTrnとからなるNANDセルユニットSuが行列状に配設されることにより構成されている。
1つのNANDセルユニットSuにおいて、2個の選択ゲートトランジスタTrsおよび複数個のメモリセルトランジスタTrnは、隣り合うもの同士でソース/ドレイン領域2a(図3(a)および図3(b)参照)を共用して構成されている。
図1中X方向(ワード線方向、ゲート幅方向に相当)に配列されたメモリセルトランジスタTrnは、ワード線(コントロールゲート線)WLにより接続されている。また、図1中X方向に配列された選択ゲートトランジスタTrsは、選択ゲート線SLで接続されている。さらに、選択ゲートトランジスタTrsは、ビット線コンタクトCBを介して図1中X方向に直交するY方向(ゲート幅方向の交差方向、ゲート長方向、ビット線方向に相当)に延びるビット線BLに接続されている。尚、X方向とY方向とが直交した実施形態を示すが交差していればどのような角度でも良い。
複数のNANDセルユニットSUは、図2に示すように、STI(Shallow Trench Isolation)構造の素子分離領域Sbによって互いに分離されている。図3に示すように、この素子分離領域Sbは、Y方向に延びる素子形成領域(活性領域:アクティブエリア)Saを区画する。この素子形成領域Saは、メモリセルトランジスタTrnおよび選択ゲートトランジスタTrsのソース/ドレイン領域およびチャネル領域を含む領域である。メモリセルトランジスタTrnは、Y方向に延びる素子形成領域Saと、X方向に所定間隔をもって形成されるY方向に延びるワード線WLとの交差部に位置して形成されている。
<フラッシュメモリ装置1のメモリセル領域Mのゲート電極構造の説明>
以下、本実施形態に係る構造の特徴部分を中心に図2および図3を参照しながら説明する。
図2に示すように、メモリセル領域Mには、Y方向に対してゲート電極形成領域GCが複数並設されている。また、このY方向に隣り合う複数のゲート電極形成領域GC間にはゲート電極分離領域GVが設けられている。
以下、本実施形態に係る構造の特徴部分を中心に図2および図3を参照しながら説明する。
図2に示すように、メモリセル領域Mには、Y方向に対してゲート電極形成領域GCが複数並設されている。また、このY方向に隣り合う複数のゲート電極形成領域GC間にはゲート電極分離領域GVが設けられている。
ゲート電極形成領域GCは、シリコン基板2上において浮遊ゲート電極FGおよび制御ゲート電極CGが積層構造によって積層ゲート電極として構成されている領域を示している。ゲート電極分離領域GVは、Y方向に隣り合う浮遊ゲート電極FGおよび制御ゲート電極CGを構造的および電気的に分離するための領域であり、シリコン酸化膜が層間絶縁膜として埋込まれている。
以下、メモリセル領域Mのゲート電極形成領域GC内の積層ゲート電極構造を中心に説明する。図3(a)〜図3(c)に示すように、半導体基板としてのシリコン基板2の表面(主表面)側には、複数の素子分離領域Sbに対して素子分離溝3がY方向に沿って形成されている。この素子分離溝3内には素子分離絶縁膜4が埋込まれている。
この素子分離絶縁膜4は、隣り合う浮遊ゲート電極FGや素子形成領域Saを電気的に絶縁分離すると共に構造的に分離するように設けられている。
素子分離絶縁膜4は、素子分離領域Sbの素子分離溝3内に埋込まれると共に当該シリコン基板2の表面から上方に突出して構成されており、所謂STI(Shallow Trench Isolation)構造の素子分離領域Sbを構成している。素子分離絶縁膜4は、素子形成領域Sa(活性領域:アクティブエリア)をX方向に対して複数に分離するように構成されている。
素子分離絶縁膜4は、素子分離領域Sbの素子分離溝3内に埋込まれると共に当該シリコン基板2の表面から上方に突出して構成されており、所謂STI(Shallow Trench Isolation)構造の素子分離領域Sbを構成している。素子分離絶縁膜4は、素子形成領域Sa(活性領域:アクティブエリア)をX方向に対して複数に分離するように構成されている。
素子分離絶縁膜4は、素子分離溝3の内側に層4a〜4bの複数層構造で形成されている。具体的には、素子分離絶縁膜4は、素子分離溝3の内面に沿って熱酸化膜によるシリコン酸化膜4aが形成され、そのシリコン酸化膜4aの内側に対して埋込膜としてシリコン酸化膜4bが形成されている。
素子形成領域Saのシリコン基板2上には第1の絶縁膜5が形成されている。この第1の絶縁膜5は、例えば熱酸化処理によるシリコン酸化膜により構成され、トンネル絶縁膜、第1のゲート絶縁膜として機能する。
この第1の絶縁膜5の上には第1の導電膜6が形成されている。この第1の導電膜6は、例えばリン等の不純物がドープされた多結晶シリコンにより構成されている。この多結晶シリコン膜は、アモルファスシリコン(非晶質シリコン)を形成した後に熱処理されることにより変成された膜である。第1の導電膜6は、X方向に隣り合う素子分離絶縁膜4および4間において第1の絶縁膜5上に形成されている。第1の導電膜6は、第1のゲート電極、浮遊ゲート電極FGとして機能し、素子分離領域Sbに対して自己整合的に構成されている。
素子分離絶縁膜4は、その上面位置が当該素子分離絶縁膜4の脇に形成された第1の絶縁膜5の上面よりも高く構成されていると共に第1の導電膜6の上面よりも低く構成されている。
第2のゲート絶縁膜7は、第1の導電膜6および素子分離絶縁膜4を覆うように形成されている。この第2のゲート絶縁膜7は、例えばONO膜(Oxide(シリコン酸化膜層)−Nitride(シリコン窒化膜層)−Oxide(シリコン酸化膜層)により形成されている。
第2のゲート絶縁膜7は、第1の導電膜6と後述する第2の導電膜8との間に対して導電膜間絶縁膜として構成されている。また第2のゲート絶縁膜7は、ゲート間絶縁膜、インターポリ絶縁膜として機能する。
第2の導電膜8は、第2のゲート絶縁膜7上を覆うようにゲート電極形成領域GCに形成されている。この第2の導電膜8は、下側に構成された下導電膜8aと、この下側導電膜8aの上に構成された上導電膜8bとを具備してなる。下導電膜8aは、例えばリン等の不純物がドープされた多結晶シリコン等のシリコン層により構成されている。上導電膜8bもまた、例えばリン等の不純物がドープされた多結晶シリコン等のシリコン層により構成されている。第2の導電膜8(下側導電膜8aおよび上側導電膜8b)は、制御ゲート電極CGの基層、下地層として設けられている。
第3の導電膜9は、第2の導電膜8の上に形成されたバリアメタル膜9aと、当該バリアメタル膜9aによって少なくとも下側が覆われた金属層9bとにより構成される。バリアメタル膜9aは、例えばTi/TiNによる積層膜構造により構成されており、金属層9bをシリコン層(制御ゲート電極CGの基層、下地層)から保護する保護膜として設けられている。このバリアメタル膜9aは、側壁部9aaと底面部9abとから構成されている。
バリアメタル膜9aの側壁部9aaは、金属層9bの側壁面を覆うように形成されており、後述するゲート電極分離領域GVに構成されるシリコン酸化膜16および17と金属層9bとの間に介在して構成されている。また、バリアメタル膜9aの底面部9abは、金属層9bの下側を覆うように形成されており、金属層9bと第2の導電膜8との間を介在して構成されている。
金属層9bは、例えばタングステン(W)材料で構成されており、制御ゲート電極CGの低抵抗化金属層として構成されている。なお、この金属層9bを銅(Cu)による材料で構成しても良い。これらの第2および第3の導電膜9が、第2のゲート電極、制御ゲート電極CGとして機能するように構成されている。
制御ゲート電極CGは、第2のゲート絶縁膜7および浮遊ゲート電極FGを覆うように構成されており、複数の素子形成領域Saおよび素子分離領域Sbの上方を渡って形成されている。この場合、金属層9bの抵抗率は、金属シリサイド構造の抵抗率に比較して低いため、例えば低抵抗化金属シリサイド構造を採用した構成に比較して制御ゲート電極CGの抵抗率を低く保持することができる。
制御ゲート電極CGの上には、シリコン窒化膜11が形成されている。詳細説明を省略するが、このシリコン窒化膜11の上には層間絶縁膜やビット線BL(図2参照)等の構造が形成されており、フラッシュメモリ装置1のメモリセル領域Mを構成している。
以上説明したように、本実施形態に係る構造によれば、第2の導電膜8が制御ゲート電極CGの基層として構成されると共に、この第2の導電膜8の上にバリアメタル膜9aにより下面側および側面側が覆われた金属層9bが積層されてなる第3の導電膜9が構成されており、これらの第2および第3の導電膜8および9により制御ゲート電極CGが構成されているため、制御ゲート電極CGとして低抵抗化金属シリサイド構造を適用した従来技術に比較して同一膜厚であれば制御ゲート電極CGの抵抗率を低下させることができる。したがって、同一抵抗率特性を備えた制御ゲート電極CGを構成する場合には、制御ゲート電極CGの全膜厚(厚み)を従来に比較して薄く構成することができる。
また金属層9bは、そのY方向の側面がバリアメタル膜9aの側壁部9aaによって保護されており、そのZ方向の底面がバリアメタル膜9aの底面部9abによって保護されている。したがって、金属層9bのY方向の側面を保護することができる。
<製造方法について>
以下、上記構造の製造方法について、図3ないし図23を参照しながら説明する。尚、本実施形態の特徴部分を中心に説明するが、本発明が、発明が解決しようとする課題欄に記載された課題を解決して目的を達成でき発明の効果の欄に記載された効果を奏すれば、後述説明する工程のいずれかは必要に応じて省いても良いし、以下の説明工程途中に一般的な工程が必要であれば付加しても良い。また、各機能膜の材料に代えて他材料を適用可能であれば変更してもよいし膜厚も適宜変更して適用しても良い。
以下、上記構造の製造方法について、図3ないし図23を参照しながら説明する。尚、本実施形態の特徴部分を中心に説明するが、本発明が、発明が解決しようとする課題欄に記載された課題を解決して目的を達成でき発明の効果の欄に記載された効果を奏すれば、後述説明する工程のいずれかは必要に応じて省いても良いし、以下の説明工程途中に一般的な工程が必要であれば付加しても良い。また、各機能膜の材料に代えて他材料を適用可能であれば変更してもよいし膜厚も適宜変更して適用しても良い。
尚、説明の便宜上、前述説明した各膜や各層の構成要素(構造要素と称す)に対応した製造上の構成要素(製造要素と称す)については、構造要素に付した符号に100を加えた符号を付して製造要素の符号として記す。したがって、以下に示す製造要素は、当該製造要素に付された符号から100を減じた符号を付した構造要素が対応している。
図4(a)〜図4(c)に示すように、シリコン基板102の上にシリコン酸化膜105を約10[nm]の膜厚で熱酸化法により形成する。
次に、このシリコン酸化膜105の上に減圧CVD(Chemical Vapor Deposition)法によりリンまたは砒素等の不純物がドープされたアモルファスシリコンを堆積することによって非晶質シリコン膜106を約120[nm]の膜厚で形成する。この非晶質シリコン膜106は、後に熱処理することにより多結晶シリコンに変質される。
次に、このシリコン酸化膜105の上に減圧CVD(Chemical Vapor Deposition)法によりリンまたは砒素等の不純物がドープされたアモルファスシリコンを堆積することによって非晶質シリコン膜106を約120[nm]の膜厚で形成する。この非晶質シリコン膜106は、後に熱処理することにより多結晶シリコンに変質される。
次に、非晶質シリコン膜106の上に減圧CVD法によりシリコン窒化膜112を約70[nm]の膜厚で形成する。次に、シリコン窒化膜112上にハードマスク用としてシリコン酸化膜113を形成する。
次に図5(a)〜図5(c)に示すように、シリコン酸化膜113の上にレジスト114を塗布し、レジスト114についてX方向に互いに離間してY方向に沿った複数の平行な領域Gに対してパターンニングしてマスクパターンを形成する。
次に、図6(a)〜図6(c)に示すように、パターンニングされたレジスト114をマスクとしてシリコン酸化膜113およびシリコン窒化膜112を除去する。この除去領域は、X方向に隣り合う2(複数)の浮遊ゲート電極FGおよびFGの形成領域間の領域(図3(a)〜図3(c)参照)であり、浮遊ゲート電極FGをX方向に対して複数に分離(分断)するための領域である。
次に、O2プラズマ中にシリコン基板102をさらすことでレジスト114を除去し、シリコン酸化膜113およびシリコン窒化膜112をマスクとして非晶質シリコン膜106とシリコン酸化膜105およびシリコン基板102を同一領域について加工し、非晶質シリコン膜106と、シリコン酸化膜105と、シリコン基板102の上部とに素子分離溝103を形成する。
このときの処理条件は、シリコン酸化膜113に対して高選択性を有する条件下で非晶質シリコン膜106、シリコン基板102を除去処理可能な条件である。尚、シリコン酸化膜105は、シリコン酸化膜113やシリコン窒化膜112に比較して薄いため容易に除去処理可能となる。次にシリコン酸化膜113を除去する。
次に、図7(a)〜図7(c)に示すように、例えば酸素雰囲気中で900℃に加熱することでシリコン酸化膜104a(HTO(High Temperature Oxide)膜)を素子分離溝103の内面に沿って約2nm〜6nm程度形成する。
次に、図8(a)〜図8(c)に示すように、シリコン酸化膜104aの内側に対してHDP−CVD(High Density Plasma Chemical Vapor Deposition)法によりシリコン酸化膜104bを形成し、シリコン窒化膜112をストッパとしてCMP(Chemical Mechanical Polishing)法によりシリコン酸化膜104aおよび104bを平坦化処理して除去する。その後、900℃の窒素雰囲気中で加熱する。
次に、図9(a)〜図9(c)に示すように、シリコン酸化膜104aおよび104bの上部をRIE法により除去処理する。このとき、シリコン酸化膜104aおよび104bの上面位置を非晶質シリコン膜106の上面から下方例えば80nm程度の位置で且つシリコン酸化膜105の上方位置までシリコン酸化膜104aおよび104bをエッチバックすることで素子分離絶縁膜104を構成する。次に、150℃のリン酸処理(ウェットエッチング処理)によってシリコン窒化膜112を除去し、NH4F溶液に浸す。
次に、図10(a)〜図10(c)に示すように、減圧CVD法によりONO膜107を等方的に形成する。このONO膜107は、非晶質シリコン膜106の上面および側壁並びにシリコン酸化膜104aおよび105a上に同一膜厚で形成される。
次に、図11(a)〜図11(c)に示すように、ONO膜107の上に減圧CVD法により非晶質シリコン膜108aを堆積すると共に、減圧CVD法により非晶質シリコン膜108bを堆積する。これらの非晶質シリコン膜108aおよび108bは、後の熱処理工程によって多結晶シリコンに変質する。
次に、図12(a)〜図12(c)に示すように、減圧CVD法により非晶質シリコン膜108bの上にダミー膜としてシリコン窒化膜115を堆積する。次に、図13(a)〜図13(c)に示すように、シリコン窒化膜115の上にフォトレジスト116を塗布する。次に、図14(a)〜図14(c)に示すように、通常の光蝕刻法によりフォトレジスト116を所望のパターンに加工する。このとき、フォトレジスト116をパターンニングして残留させる領域はゲート電極FGおよびCGの形成予定領域となるゲート電極形成領域GC上である。
次に、図15(a)〜図15(c)に示すように、フォトレジスト116をマスクとして、隣り合うゲート電極形成領域GCおよびGC間の領域となるゲート電極分離領域GVのシリコン窒化膜115をRIE法により加工する。次に、図16(a)〜図16(c)に示すように、フォトレジスト116を除去する。次に、図17(a)〜図17(c)に示すように、シリコン窒化膜115をマスクとして非晶質シリコン膜108bおよび108a、ONO膜107、非晶質シリコン膜106を同時に異方性エッチング処理等を用いた除去処理によって溝部Tを形成する。このとき、シリコン窒化膜115に対して高選択性を有する条件で各膜108a、108b、107および106を加工して溝部Tを形成する。
これにより、非晶質シリコン膜108(非晶質シリコン膜108aおよび108b)を、制御ゲート電極CGの基層として構成することができる。次に、インプランテーション技術によりシリコン基板2の表層にイオン注入することによりソース/ドレイン領域102aを形成する。
次に、図18(a)〜図18(c)に示すように、酸素雰囲気下で加熱処理することによってシリコン窒化膜115の上面および側面、非晶質シリコン膜108、ONO膜107、非晶質シリコン膜106の側面に対して5nmの同一膜厚で等方的にシリコン酸化膜116を形成する。
次に、図19(a)〜図19(c)に示すように、シリコン酸化膜116の内側に対してTEOS膜等のシリコン酸化膜117を埋込み、シリコン窒化膜115をストッパとしてCMP法により当該シリコン窒化膜115の上面が露出するまで平坦化処理する。
次に、図20(a)〜図20(c)に示すように、160℃程度のリン酸溶液によって隣り合う複数のシリコン酸化膜116および117間に挟まれたシリコン窒化膜115を除去する。図21(a)〜図21(c)に示すように、水で希釈したフッ酸溶液によってウェハ(シリコン基板102)を全面処理した後、PVD法によりTiN/Ti膜109aを保護膜として等方的(内面に沿って同一膜厚)に形成する。
図22(a)〜図22(c)に示すように、CVD法によりタングステン材109bを堆積する。次に、図23(a)〜図23(c)に示すように、CMP法によりシリコン酸化膜116および117をストッパとしてTiN/Ti膜109aおよびタングステン材109bを平坦化処理することで低抵抗化金属層109を形成する。
次に、図3(a)〜図3(c)に示すように、処理後の膜上に対してシリコン窒化膜11をキャップ膜として形成する。その後、アモルファスシリコンの多結晶シリコン膜化処理、ビット線BL等の製造工程を経て不揮発性半導体記憶装置1のメモリセル領域Mの構造を構成することができる。
これまでの技術では制御ゲート電極CGの配線抵抗値を下げるためにタングステンシリサイド膜の膜厚を厚くし、その後、タングステンシリサイド膜を含む制御ゲート電極、ONO膜、浮遊ゲート電極を加工していたため、ゲート電極分離領域のアスペクト比が大きくなり、ゲート電極分離領域GVに対して細い溝を形成するための加工処理が困難となっていた。
本実施形態に係る製造方法によれば、非晶質シリコン膜108、ONO膜107、非晶質シリコン膜106を先に加工して溝部Tを形成することにより当該層および膜を複数に分離し、その後、分離された非晶質シリコン膜108の上にTi/TiN膜109aと、タングステン材109bを形成している。
したがって、非晶質シリコン膜108、ONO膜107、非晶質シリコン膜106を加工して分離する際のアスペクト比を従来に比して低下させることができ、分離が容易になる。
また、これまではタングステンシリサイド膜を制御ゲート電極用の多結晶シリコン膜上に形成し、制御ゲート電極、ONO膜、浮遊ゲート電極を分離したうえで、タングステンシリサイド膜の低抵抗化のための1000℃以上の高温処理工程を行う必要があり、浮遊ゲート電極とシリコン基板との間に介在するトンネル酸化膜に対するダメージが大きく、トンネル酸化膜の信頼性低下による信頼性不良を引き起こしていた。
本実施形態によれば、低抵抗化金属層109をTi/TiN膜109aにより覆われたタングステン材9bにより構成しているため、タングステンシリサイド膜の低抵抗化のための高温の熱工程を必要とすることなく構成でき、トンネル酸化膜としてのシリコン酸化膜105にダメージを与えることがなく、トンネル酸化膜の信頼性低下を防ぐことができる。
(他の実施形態)
本発明は、上記実施形態にのみ限定されるものではなく、次のように変形または拡張できる。
NAND型のフラッシュメモリ装置1に適用したが、その他の記憶素子を備えたフラッシュメモリ装置(例えばNOR型のフラッシュメモリ装置)に適用できるのはいうまでもなく、フラッシュメモリ装置に限らず、2層またはそれ以上の積層ゲート電極構造を備えた半導体装置にも適用可能である。
半導体基板としてシリコン基板2に適用したが、その他の材料の半導体基板に適用しても良い。
第1のゲート絶縁膜5をシリコン酸化膜105で形成したが、その他の材料の絶縁膜で形成しても良い。
本発明は、上記実施形態にのみ限定されるものではなく、次のように変形または拡張できる。
NAND型のフラッシュメモリ装置1に適用したが、その他の記憶素子を備えたフラッシュメモリ装置(例えばNOR型のフラッシュメモリ装置)に適用できるのはいうまでもなく、フラッシュメモリ装置に限らず、2層またはそれ以上の積層ゲート電極構造を備えた半導体装置にも適用可能である。
半導体基板としてシリコン基板2に適用したが、その他の材料の半導体基板に適用しても良い。
第1のゲート絶縁膜5をシリコン酸化膜105で形成したが、その他の材料の絶縁膜で形成しても良い。
浮遊ゲート電極FGを非晶質シリコン膜106で形成したが、その他の材料の導電膜で形成しても良い。
シリコン酸化膜113は必要に応じて設ければよい。
シリコン酸化膜113は必要に応じて設ければよい。
第2のゲート絶縁膜7としてONO膜107に適用したが、NONON膜(Oxide(シリコン酸化膜層)−Nitride(シリコン窒化膜層)−Oxide(シリコン酸化膜層)−Nitride(シリコン窒化膜層)−Oxide(シリコン酸化膜層))などの酸化膜層と窒化膜層の積層膜構造や、その他の高誘電率材料を適用しても良い。
制御ゲート電極CGの基層を非晶質シリコン膜108、108a、108bで形成したが、その他の材料の導電膜で形成しても良い。
ダミー膜としてシリコン窒化膜115に適用したがその他の材料膜でも適用可能である。
ダミー膜としてシリコン窒化膜115に適用したがその他の材料膜でも適用可能である。
保護膜としてバリアメタル膜9aをTiN/Ti膜109aで形成したが、その他の材料のバリアメタル膜を適用しても良い。
金属層9bをタングステン材109bで形成したが、その他の金属材で形成しても良い。
金属層9bをタングステン材109bで形成したが、その他の金属材で形成しても良い。
シリコン酸化膜104aおよび104bを形成して素子分離絶縁膜104を形成する方法としては、熱酸化法やHDP−CVD法によるシリコン酸化膜の形成法に加えて、SOG(Spin On Glass)法により例えば塗布型絶縁膜(例えば、PSZ(ポリシラザン)膜:SOGによる塗布型絶縁膜、塗布型低誘電率(Low-k)層間絶縁膜)を併用して構成するようにしても良い。
上記実施形態には、種々の実施形態が含まれており、上記実施形態に示される全構成要件からいくつかの構成要件が削除されたとしても発明が解決しようとする課題の欄で述べられた課題を解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成要件を発明として適用可能である。
図面中、5は第1の絶縁膜(第1のゲート絶縁膜)、105はシリコン酸化膜、6は第1の導電膜(浮遊ゲート電極)、7は第2のゲート絶縁膜、8は第2の導電膜(制御ゲート電極の基層)、9は第3の導電膜、9aはバリアメタル膜、9bは金属層、15はシリコン窒化膜(ダミー膜)、16および17はシリコン酸化膜(層間絶縁膜)、FGは浮遊ゲート電極、CGは制御ゲート電極を示す。
Claims (5)
- 半導体基板と、
前記半導体基板の上に形成された第1のゲート絶縁膜と、
前記第1のゲート絶縁膜の上に形成された浮遊ゲート電極と、
前記浮遊ゲート電極の上に形成された第2のゲート絶縁膜と、
前記第2のゲート絶縁膜の上に形成された制御ゲート電極とを備え、
前記制御ゲート電極は、その基層と、前記基層の上に形成された保護膜と、前記保護膜によって覆われた金属層とを備えていることを特徴とする半導体装置。 - 前記金属層は、その側壁部および下側が前記保護膜によって覆われていることを特徴とする請求項1記載の半導体装置。
- 前記金属層は、タングステン(W)または銅(Cu)材料により構成されていることを特徴とする請求項1または2記載の半導体装置。
- 半導体基板の上に第1のゲート絶縁膜を形成する工程と、
前記第1のゲート絶縁膜の上に第1の導電膜を形成する工程と、
前記第1の導電膜の上に第2のゲート絶縁膜を形成する工程と、
前記第2のゲート絶縁膜の上に第2の導電膜を形成する工程と、
前記第2の導電膜、前記第2のゲート絶縁膜、前記第1の導電膜に対して所定方向に沿って前記第1のゲート絶縁膜まで達する溝部を形成し、この溝部を介して前記第2の導電膜、前記第2のゲート絶縁膜、前記第1の導電膜を複数に分離する工程と、
前記溝部に層間絶縁膜を形成する工程と、
前記第2の導電膜の上にバリアメタル膜を形成する工程と、
前記バリアメタル膜上に金属層を形成する工程とを備えたことを特徴とする半導体装置の製造方法。 - 半導体基板の上に第1のゲート絶縁膜を形成する工程と、
前記第1のゲート絶縁膜の上に第1の導電膜を形成する工程と、
前記第1の導電膜、第1のゲート絶縁膜、半導体基板に対して所定方向に沿って溝部を形成する工程と、
前記溝部内に素子分離絶縁膜を形成する工程と、
前記素子分離絶縁膜および第1の導電膜を覆うように第2のゲート絶縁膜を形成する工程と、
前記第2のゲート絶縁膜の上に第2の導電膜を形成する工程と、
前記第2の導電膜の上にダミー膜を形成する工程と、
前記半導体基板の表面内の所定方向に交差する交差方向に沿って前記ダミー膜、第2の導電膜、第2のゲート絶縁膜、第1の導電膜を除去することにより複数に分離する工程と、
前記ダミー膜、第2の導電膜、第2のゲート絶縁膜、第1の導電膜を分離した領域に対して層間絶縁膜を形成する工程と、
前記第2の導電膜の上に形成されたダミー膜を除去する工程と、
前記ダミー膜を除去した領域で且つ第2の導電膜の上にバリアメタル膜を等方的に形成する工程と、
前記バリアメタル膜の内側に金属層を形成する工程とを備えたことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006314343A JP2008130819A (ja) | 2006-11-21 | 2006-11-21 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006314343A JP2008130819A (ja) | 2006-11-21 | 2006-11-21 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008130819A true JP2008130819A (ja) | 2008-06-05 |
Family
ID=39556352
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006314343A Pending JP2008130819A (ja) | 2006-11-21 | 2006-11-21 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008130819A (ja) |
-
2006
- 2006-11-21 JP JP2006314343A patent/JP2008130819A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4764284B2 (ja) | 半導体装置およびその製造方法 | |
JP5091452B2 (ja) | 半導体装置の製造方法 | |
JP4764267B2 (ja) | 半導体装置およびその製造方法 | |
US20090047777A1 (en) | Semiconductor device and method of manufacturing the same | |
JP2009026802A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2010080853A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
JP2010040753A (ja) | 不揮発性半導体記憶装置の製造方法 | |
JP2008091614A (ja) | 半導体装置およびその製造方法 | |
JP4290548B2 (ja) | アクセスゲートと制御ゲートと電荷蓄積領域とを有するメモリセルを含む不揮発性メモリを備えた半導体装置の製造方法 | |
JP2006278967A (ja) | 半導体装置およびその製造方法 | |
JP2009289813A (ja) | 不揮発性半導体記憶装置の製造方法 | |
JP2010087159A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
JP4594796B2 (ja) | 半導体装置およびその製造方法 | |
KR100914810B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP2007123526A (ja) | 半導体装置及びその製造方法 | |
JP2004006433A (ja) | 半導体記憶装置及びその製造方法 | |
JP2008177223A (ja) | 半導体装置およびその製造方法 | |
JP2010080498A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
JP4649265B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
JP2008098240A (ja) | 半導体装置およびその製造方法 | |
JP2010129740A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
JP2008130819A (ja) | 半導体装置およびその製造方法 | |
JP2008010738A (ja) | 半導体装置およびその製造方法 | |
JP2009252773A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
JP2005294518A (ja) | 半導体装置およびその製造方法 |