JP2008130705A - Method of manufacturing semiconductor device - Google Patents
Method of manufacturing semiconductor device Download PDFInfo
- Publication number
- JP2008130705A JP2008130705A JP2006312389A JP2006312389A JP2008130705A JP 2008130705 A JP2008130705 A JP 2008130705A JP 2006312389 A JP2006312389 A JP 2006312389A JP 2006312389 A JP2006312389 A JP 2006312389A JP 2008130705 A JP2008130705 A JP 2008130705A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- adhesive layer
- substrate
- effective element
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、半導体基板に支持基板を貼り付けて所定の処理を行なう際に適用される半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor device applied when a support substrate is attached to a semiconductor substrate and a predetermined process is performed.
LSI(Large Scale Integration:大規模集積回路)チップに代表される半導体チップへの貫通電極を用いたチップオンチップ構造の3次元積層タイプのSIP(System in Package)を製造する場合は、半導体チップへの貫通電極や裏面配線などの形成を効率良く容易に行なうために、半導体基板(ウエハ)を薄肉化する必要がある。ただし、半導体基板を薄肉化すると、反りの発生や割れの危険性が高まり、取り扱い上のハンドリングも困難になる。 When manufacturing a 3D stacked type SIP (System in Package) with a chip-on-chip structure using a through electrode to a semiconductor chip represented by an LSI (Large Scale Integration) chip, the semiconductor chip In order to efficiently and easily form through electrodes and backside wiring, it is necessary to reduce the thickness of the semiconductor substrate (wafer). However, if the thickness of the semiconductor substrate is reduced, the risk of warping and cracking increases, and handling becomes difficult.
このため従来においては、例えば図10に示すように、バンプ50が形成された半導体基板51の主面(バンプ形成面)に接着剤層52を介して補強用の支持基板53を貼り付け、この状態で半導体基板51の裏面をグラインダー54で研削して薄肉化している。また、支持基板53を貼り付けた状態で半導体基板51に所定の処理を施し、その後、半導体基板51から接着剤層52ごと支持基板53を剥離してから、図示しないダイシング装置で半導体基板51を個片化している。
For this reason, conventionally, for example, as shown in FIG. 10, a reinforcing
このような半導体装置の製造技術に関連して、例えば特許文献1には、支持基板として半導体基板と実質的に同一の熱膨張率を有するアルミナ、窒化アルミニウム、窒化硼素、炭化珪素などの材料を用い、また支持基板と半導体基板とを接着する接着剤としてポリアミドなどの熱可塑性樹脂を用い、この接着剤の適用法として、10〜100μmの厚さのフィルムとする方法、あるいは接着剤樹脂溶液をスピンコートし、乾燥させて20μm以下のフィルムとする方法が提案されている。
In relation to such a semiconductor device manufacturing technology, for example,
また、特許文献2には、刺激により少なくとも片方の表面から気体を発生する粘着シートから形成されている支持テープを介して半導体基板を支持基板に固定する工程と、半導体基板を支持基板に固定した状態で加工する工程と、支持テープに刺激を与える工程と、半導体基板から支持テープを剥離する工程とを有するICチップの製造方法に関する技術が開示されている。
In
しかしながら、特許文献1に記載された技術では、半導体基板と支持基板をポリアミドなどの熱可塑性樹脂を用いて接着しているため、半導体基板を薄肉化した後の加工工程で高温の雰囲気に晒されると、接着剤が溶解して半導体基板と支持基板が剥離する恐れがある。また、バンプが形成された半導体基板の主面に接着剤を塗布するため、支持基板と半導体基板を剥離する際に、例えば前工程での加熱による接着剤の組成変化により、半導体基板上に接着剤の残渣が残って接合不良が発生する恐れがある。
However, in the technique described in
特に、チップを高密度に実装する積層タイプのSIPを製造する場合は、支持基板を貼り付けた状態の半導体基板に貫通電極や裏面配線を形成するために、300℃程度のプロセス温度で半導体基板を加工する必要があるため、接着剤の残渣が発生しやすいものとなる。また、現状では支持基板貼り付け用(仮固定用)の接着剤に求められる耐熱性、耐薬品性、剥離性などの特性を同時に満足するものが存在しない。 In particular, when manufacturing a stacked type SIP in which chips are mounted at a high density, a semiconductor substrate is formed at a process temperature of about 300 ° C. in order to form a through electrode and a backside wiring on a semiconductor substrate with a support substrate attached thereto. Since it is necessary to process, adhesive residue is likely to be generated. In addition, at present, there is no material that simultaneously satisfies the characteristics such as heat resistance, chemical resistance, and peelability required for an adhesive for attaching a support substrate (for temporary fixing).
本発明に係る半導体装置の製造方法は、素子回路が形成される有効素子領域とこの有効素子領域を囲む無効領域とを含む半導体基板の第1面に、感光性材料からなる接着剤層を形成する第1工程と、有効素子領域から接着剤層を除去しかつ無効領域に接着剤層を残す状態で接着剤層を露光・現像する第2工程と、半導体基板の第1面に接着剤層を介して支持基板を貼り付ける第3工程と、支持基板を貼り付けた状態で半導体基板に所定の処理を施す第4工程と、有効素子領域と無効領域とを切り離して半導体基板を個片化する第5工程とを含むものである。 In the method for manufacturing a semiconductor device according to the present invention, an adhesive layer made of a photosensitive material is formed on a first surface of a semiconductor substrate including an effective element region in which an element circuit is formed and an ineffective region surrounding the effective element region. A first step of removing the adhesive layer from the effective element region and a second step of exposing and developing the adhesive layer with the adhesive layer left in the ineffective region, and an adhesive layer on the first surface of the semiconductor substrate The third step of attaching the support substrate via the step, the fourth step of applying a predetermined process to the semiconductor substrate with the support substrate attached, and separating the semiconductor substrate by separating the effective element region and the invalid region Including a fifth step.
本発明に係る半導体装置の製造方法においては、半導体基板の第1面に感光性材料を用いて形成した接着剤層を露光・現像することにより、予め有効素子領域から接着剤層を除去しておき、支持基板の貼り付けは、無効領域に残した接着剤層を用いて行なうため、半導体基板に支持基板を貼り付けたまま、半導体基板を個片化することが可能となる。 In the method for manufacturing a semiconductor device according to the present invention, the adhesive layer formed using a photosensitive material on the first surface of the semiconductor substrate is exposed and developed to remove the adhesive layer from the effective element region in advance. In addition, since the support substrate is attached using the adhesive layer left in the ineffective region, the semiconductor substrate can be separated into pieces while the support substrate is attached to the semiconductor substrate.
本発明に係る半導体装置の製造方法によれば、半導体基板から支持基板を剥離する必要がなくなるため、接着剤の残渣による不具合を解消することができる。また、既存の支持基板を用いた手法では、半導体基板に接着剤で支持基板を貼り付けて、貫通電極や裏面配線、バンプなどを半導体基板に形成する場合に、プロセス温度が300℃程度の高温となると、接着剤の熱変性により半導体基板から支持基板を剥離できなくなる。結果、半導体基板を半導体装置として使用することが不可能になるが、本発明の手法を用いれば、半導体基板から支持基板を剥離する必要がないため、プロセス温度が300℃程度の高温となる貫通電極や裏面配線、バンプなどを半導体基板へ形成することが可能になる。 According to the method for manufacturing a semiconductor device according to the present invention, it is not necessary to peel the support substrate from the semiconductor substrate, so that it is possible to eliminate problems caused by adhesive residues. Further, in the method using the existing support substrate, when the support substrate is attached to the semiconductor substrate with an adhesive and the through electrode, the back surface wiring, the bump, and the like are formed on the semiconductor substrate, the process temperature is as high as about 300 ° C. Then, the support substrate cannot be peeled from the semiconductor substrate due to the thermal denaturation of the adhesive. As a result, it becomes impossible to use the semiconductor substrate as a semiconductor device. However, if the method of the present invention is used, there is no need to peel the support substrate from the semiconductor substrate, so that the process temperature becomes as high as about 300 ° C. Electrodes, backside wiring, bumps, and the like can be formed on the semiconductor substrate.
以下、本発明の具体的な実施の形態について図面を参照しつつ詳細に説明する。 Hereinafter, specific embodiments of the present invention will be described in detail with reference to the drawings.
[第1実施形態]
図1〜図6は本発明の第1実施形態に係る半導体装置の製造方法を示す工程図である。まず、LSIなどの素子回路や配線、突起電極となるバンプ(例えば、はんだバンプ)などを第1面(主面)に形成してなる半導体基板を用意する。半導体基板としては、例えばシリコンウエハを用いることができる。バンプは接続端子として半導体基板の第1面に形成されるものである。
[First Embodiment]
1 to 6 are process diagrams showing a method of manufacturing a semiconductor device according to the first embodiment of the present invention. First, a semiconductor substrate is prepared in which element circuits such as LSI, wiring, bumps (for example, solder bumps) to be protruding electrodes are formed on the first surface (main surface). For example, a silicon wafer can be used as the semiconductor substrate. The bump is formed on the first surface of the semiconductor substrate as a connection terminal.
半導体基板1は、図1(A),(B)に示すように、最終的に切り出されるチップ(半導体素子)として切り出される複数の有効素子領域2を有している。有効素子領域2は、LSIなどの素子回路や配線、電極部などが形成される領域であって、チップのサイズに応じて格子状に区画されている。チップは、正方形又は長方形の平面形状で半導体基板から切り出される。このため、有効素子領域2は、チップの形状に合わせて正方形又は長方形に区画されている。
As shown in FIGS. 1A and 1B, the
また、半導体基板1は、有効素子領域2の他に、無効領域3を有している。無効領域3は、素子回路などが形成されない領域であって、有効素子領域2を囲むように位置している。無効領域3は、後工程でチップを切り出すときに切除される領域である。また、有効素子領域2には複数のバンプ4が形成されているが、無効領域3にはバンプ4が形成されていない。有効素子領域2におけるバンプ4の個数や配置などは任意に変更可能である。例えば、有効素子領域2の外周部だけにバンプ4を配置してもよいし、有効素子領域2全体にバンプ4を配置してもよい。無効領域3は、半導体基板1の全領域の中で有効素子領域2を除く領域である。このため、無効領域3は、各々の有効素子領域2を取り囲む四角い枠状の部分だけでなく、半導体基板1の周縁部にも存在する。また、有効素子領域2を取り囲む部分(ストリートと呼ばれる部分)では、無効領域3が縦横に所定幅のライン状に区画されている。
The
このようなバンプ付きの半導体基板1を用意したら、例えば図2(A)に示すように、スピンコータなどの塗布装置の基板保持部(例えば、スピンチャックなど)に半導体基板1を水平にセットして、モータ等の駆動により半導体基板1を回転させるとともに、回転中の半導体基板1の上方からノズル5により感光性のレジスト材料を滴下することにより、図2(B),(C)に示すように、半導体基板1の第1面にバンプ4を覆う状態で接着剤層6を形成する。
When the
この場合、半導体基板1の第1面の全域を接着剤層6で覆うように、スピンコート法により一様な厚み寸法で接着剤層6を形成するとよい。また、半導体基板1に形成してある全てのバンプ4が接着剤層6で完全に覆われるように、接着剤層6の厚み寸法をバンプ4の高さ寸法よりも大きく設定する。感光性のレジスト材料としては、接着性が良好で、耐熱性、耐薬品性などにも優れるエポキシ樹脂やエポキシを主成分とする樹脂を用いることが好ましい。ただし、エポキシ系の樹脂以外でも、例えばポリイミド樹脂などを用いることができる。また、半導体基板1の外形に合わせて予め接着剤層6をシート状に形成しておき、この接着シートを半導体基板1の第1面に貼り付けることで、半導体基板1上に接着剤層6を形成してもよい。
In this case, the
次に、接着剤層6の形成に用いた感光性材料がネガ型であれば、図3(A)に示すように、マスク7の開口を通して、半導体基板1の無効領域3に位置する接着剤層6Aに光を照射するとともに、有効素子領域2に位置する接着剤層6Bに光が照射されないようにマスク7で遮光することにより、後工程の現像処理で使用する現像液に対して接着剤層6の露光部分6Aを不溶化する。また、感光性材料がポジ型であれば、図3(B)に示すように、マスク7の開口を通して、半導体基板1の有効素子領域2に位置する接着剤層6Bに光を照射するとともに、無効領域3に位置する接着剤層6Aに光が照射されないようにマスク7で遮光することにより、後工程の現像処理で使用する現像液に対して接着剤層6の露光部分6Bを可溶化する。
Next, if the photosensitive material used for forming the
次いで、マスク7による露光処理を終えた半導体基板1を現像液に浸漬させることにより、現像液に対して可溶性を示す接着剤層6を半導体基板1の第1面から取り除く。上記図3(A),(B)に示す露光処理では、半導体基板1の第1面を覆う接着剤層6の中で、有効素子領域2に位置する接着剤層6Bが現像液に対して可溶性を示し、有効領域3に位置する接着剤層6Aは現像液に対して不溶性を示すものとなる。このため、露光済みの接着剤層6を現像液で現像すると、図3(C)に示すように、有効素子領域2を覆っていた接着剤層6Bは除去され、無効領域3を覆っていた接着剤層6Aだけが除去されずに残る。
Next, the
ここで、半導体基板1の全領域(平面領域)のうち、有効素子領域2については、そこを覆っている接着剤層6Bを露光・現像によって全て除去する必要がある。一方、無効領域3を覆っている接着剤層6Aについては、図4(A)に示すように無効領域3の全域に残してもよいし、図4(B)に示すように無効領域3の一部に残してもよい。また、有効素子領域2を囲むストリートの部分では、ストリートの幅よりも少し狭い幅で接着剤層6Aを残すことが望ましい。
Here, it is necessary to remove the
続いて、図5(A)に示すように、半導体基板1の第1面に接着剤層6Aを介して支持基板8を貼り付ける。接着剤層6を用いた半導体基板1と支持基板8の接着強度は、5MPa(メガパスカル)以上とすることが望ましい。支持基板8は、半導体基板1を薄肉化するための補強用として半導体基板1に張り合わせられる基板である。支持基板8としては、シリコンウエハ又はガラス基板などを用いることができる。
Subsequently, as shown in FIG. 5A, a
次に、図5(B)に示すように、支持基板8を貼り付けた状態で半導体基板1の第2面(裏面)を、例えば図示しないグラインダーを用いて研削することにより、例えば半導体基板1の厚みが50〜200μm程度まで薄くなるように、半導体基板1を薄肉化する。
Next, as shown in FIG. 5B, the second surface (back surface) of the
次いで、図5(C)に示すように、半導体基板1の第2面側から半導体基板1に貫通孔を形成するとともに、この貫通孔を金属等の導電性材料で埋め込むことにより、半導体基板1に貫通電極9を形成するとともに、半導体基板1の第2面に裏面配線10とバンプ11とを形成する。
Next, as shown in FIG. 5C, through holes are formed in the
次に、図6(A)に示すように、半導体基板1の第2面にダイシングテープ(又はシート)12を貼り付けた状態で半導体装置1を図示しないダイシング装置にセットするとともに、半導体基板1とこれに貼り付けられた支持基板8に、ダイシング装置のブレードで同時に又は順に切り溝を入れることにより、ストリートに沿って有効素子領域2と無効領域3とを切り離して半導体基板1を個片化する。これにより、図6(B)に示すように、各々の有効素子領域2からチップ(半導体素子)1Aが1つずつ切り出される。
Next, as shown in FIG. 6A, the
ちなみに、半導体基板1をダイシング装置のブレードで切断する場合は、ブレードの切刃部分が接着剤層6Aに接触しないように、半導体基板1とブレードの位置出しを行なうことが望ましい。また、ストリート部分における無効領域3の幅(ストリート幅)も、基板の張り合わせに必要な接着面積を確保し、かつブレードと接着剤層6Aの接触を避け得る程度の寸法を確保することが望ましい。
Incidentally, when the
[第2実施形態]
図7及び図8は本発明の第2実施形態に係る半導体装置の製造方法を示す工程図である。この第2実施形態においては、上記第1実施形態と同様の手順で、上記図5(C)に示すように、半導体基板1に貫通電極9、裏面配線10及びバンプ11を形成した後、図7(A)に示すように、半導体基板1の第2面(裏面)にバンプ11を介して半導体素子(チップ)13をフリップチップ方式で実装する。
[Second Embodiment]
7 and 8 are process diagrams showing a method of manufacturing a semiconductor device according to the second embodiment of the present invention. In the second embodiment, the through
次いで、図7(B)に示すように、半導体基板1と半導体素子13との間(隙間部分)に例えば液状のエポキシ樹脂からなるアンダーフィル樹脂14を注入して、これを乾燥又は熱処理等で硬化させる。
Next, as shown in FIG. 7B, an
続いて、図7(C)に示すように、半導体基板1の第2面にダイシングテープ(又はシート)15を貼り付ける。この場合、半導体基板1の第2面には半導体素子13が実装されているが、素子自体の厚みは非常に薄いため、素子による基板面の凹凸はダイシングテープ15の変形によって吸収される。
Subsequently, as shown in FIG. 7C, a dicing tape (or sheet) 15 is attached to the second surface of the
次に、図8(A)に示すように、半導体基板1にダイシングテープ15を貼り付けた状態で半導体基板1を図示しないダイシング装置にセットするとともに、半導体基板1とこれに貼り付けられた支持基板8に、ダイシング装置のブレードで同時に又は順に切り溝を入れることにより、ストリートに沿って有効素子領域2と無効領域3とを切り離して半導体基板1を個片化する。これにより、図8(B)に示すように、各々の有効素子領域2から、半導体素子13と積層構造をなすチップオンチップ構造の半導体素子1Aが1つずつ切り出される。
Next, as shown in FIG. 8A, the
以上の製造方法においては、半導体基板1の第1面に感光性のレジスト材料を用いて形成した接着剤層6を露光・現像することにより、有効素子領域2から接着剤層6Bを除去し、支持基板8の貼り付けは、無効領域3に残した接着剤層6Aを用いて行なうため、半導体基板1を個片化する工程(ダイシング工程等)の前に、半導体基板1から支持基板8を剥離する必要がなくなる。このため、半導体基板1から切り出された半導体素子(チップ)1Aの第1面(主面)に接着剤の残渣が残ることがない。
In the above manufacturing method, the
また、基板貼り付け用の接着剤に剥離性が要求されなくなるため、接着剤の材料として、耐熱性や耐薬品性などに優れた材料(例えば、エポキシ樹脂など)を利用することができる。このため、半導体基板1に支持基板8を貼り付けた状態で、例えば上述のように貫通電極9や裏面配線10、バンプ11などを半導体基板1に形成する場合に、プロセス温度が300℃程度の高温となっても、接着剤層6の変質や性能劣化を抑えて所望の接着強度(仮固定性)を維持することができる。このため、半導体基板1と支持基板8の剥離を確実に防止することが可能となる。
In addition, since peelability is not required for the adhesive for pasting the substrate, a material excellent in heat resistance, chemical resistance, etc. (for example, epoxy resin) can be used as the adhesive material. For this reason, when the through
また、半導体基板1に支持基板8を貼り付けた状態では、図9に示すように、接着剤層6の厚み寸法Tをバンプ4の高さ寸法Hよりも大としているため、例えば所望の接着強度や密着状態を得るために支持基板8を接着剤層6に押し付けても、バンプ4にダメージを与える恐れがない。このため、バンプ4のダメージによる接合不良を防止して歩留まりを向上させることができる。
Further, in the state where the
1…半導体基板、2…有効素子領域、3…無効領域、4…バンプ、6…接着剤層、8…支持基板
DESCRIPTION OF
Claims (2)
前記有効素子領域から前記接着剤層を除去しかつ前記無効領域に前記接着剤層を残す状態で前記接着剤層を露光・現像する第2工程と、
前記半導体基板の第1面に前記接着剤層を介して支持基板を貼り付ける第3工程と、
前記支持基板を貼り付けた状態で前記半導体基板に所定の処理を施す第4工程と、
前記有効素子領域と前記無効領域とを切り離して前記半導体基板を個片化する第5工程と
を含むことを特徴とする半導体装置の製造方法。 A first step of forming an adhesive layer made of a photosensitive material on a first surface of a semiconductor substrate including an effective element region in which an element circuit is formed and an ineffective region surrounding the effective element region;
A second step of exposing and developing the adhesive layer while removing the adhesive layer from the effective element region and leaving the adhesive layer in the ineffective region;
A third step of attaching a support substrate to the first surface of the semiconductor substrate via the adhesive layer;
A fourth step of applying a predetermined treatment to the semiconductor substrate with the support substrate attached thereto;
And a fifth step of separating the semiconductor substrate by separating the effective element region and the ineffective region from each other.
ことを特徴とする請求項1記載の半導体装置の製造方法。 2. The semiconductor device according to claim 1, wherein in the first step, a thickness dimension of the adhesive layer is made larger than a height dimension of a protruding electrode formed on the first surface of the semiconductor substrate. Production method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006312389A JP2008130705A (en) | 2006-11-20 | 2006-11-20 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006312389A JP2008130705A (en) | 2006-11-20 | 2006-11-20 | Method of manufacturing semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008130705A true JP2008130705A (en) | 2008-06-05 |
Family
ID=39556257
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006312389A Pending JP2008130705A (en) | 2006-11-20 | 2006-11-20 | Method of manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008130705A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011204858A (en) * | 2010-03-25 | 2011-10-13 | Nec Corp | Method of manufacturing semiconductor device, and method of manufacturing laminated semiconductor device |
JP2012146892A (en) * | 2011-01-14 | 2012-08-02 | Renesas Electronics Corp | Method for manufacturing semiconductor device |
-
2006
- 2006-11-20 JP JP2006312389A patent/JP2008130705A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011204858A (en) * | 2010-03-25 | 2011-10-13 | Nec Corp | Method of manufacturing semiconductor device, and method of manufacturing laminated semiconductor device |
JP2012146892A (en) * | 2011-01-14 | 2012-08-02 | Renesas Electronics Corp | Method for manufacturing semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4343286B2 (en) | Manufacturing method of semiconductor device | |
JP3929966B2 (en) | Semiconductor device and manufacturing method thereof | |
US8053337B2 (en) | Method of manufacturing semiconductor device | |
JP5232185B2 (en) | Manufacturing method of semiconductor device | |
US20120045611A1 (en) | Composite Carrier Structure | |
JP2005064499A (en) | Method of manufacturing semiconductor device | |
JP2004095836A (en) | Semiconductor device and its manufacturing method | |
JP2008130704A (en) | Method of manufacturing semiconductor device | |
TWM595330U (en) | Panel assembly, wafer package and chip package | |
JP2002093830A (en) | Manufacturing method of chip-like electronic component, and manufacturing method of pseudo-wafer used for the manufacturing method | |
WO2020094095A1 (en) | Ultra-thin incoming material packaging method and packaging structure | |
JP2008130706A (en) | Method of manufacturing semiconductor device | |
TWI601218B (en) | Method for manufacturing a chip package having a high-temperature coating layer | |
TW201030863A (en) | Method of manufacturing semiconductor device in which bottom surface and side surface of semiconductor substrate are covered with resin protective film | |
JP2005026311A (en) | Dicing film, flip chip mounting method, and semiconductor device | |
JP2004128286A (en) | Chip-like electronic component and manufacturing method thereof, pseudo wafer used for the manufacturing and manufacturing method thereof, and mounting structure | |
JP2008130705A (en) | Method of manufacturing semiconductor device | |
JP3727939B2 (en) | Manufacturing method of semiconductor device | |
JP2002299500A (en) | Method for fabricating chip electronic component and chip electronic component, method for producing dummy wafer for use in its fabrication and dummy wafer | |
JP2004200195A (en) | Semiconductor device and its fabricating process | |
JP3120848B2 (en) | Method for manufacturing semiconductor device | |
JP2004119468A (en) | Wafer-level package dividing method | |
JP2003078069A (en) | Pseudo wafer for multichip module production and production method therefor | |
KR100700395B1 (en) | Method of manufacturing semiconductor device | |
TW200408050A (en) | Method and structure for a wafer level packaging |