JP2004200195A - Semiconductor device and its fabricating process - Google Patents

Semiconductor device and its fabricating process Download PDF

Info

Publication number
JP2004200195A
JP2004200195A JP2002363307A JP2002363307A JP2004200195A JP 2004200195 A JP2004200195 A JP 2004200195A JP 2002363307 A JP2002363307 A JP 2002363307A JP 2002363307 A JP2002363307 A JP 2002363307A JP 2004200195 A JP2004200195 A JP 2004200195A
Authority
JP
Japan
Prior art keywords
chip
sealing resin
bonding
wafer
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002363307A
Other languages
Japanese (ja)
Inventor
Toyoo Kobayashi
豊雄 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2002363307A priority Critical patent/JP2004200195A/en
Publication of JP2004200195A publication Critical patent/JP2004200195A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector

Abstract

<P>PROBLEM TO BE SOLVED: To enhance reliability of resin sealing through wafer level processing while enhancing the efficiency of an IC chip mounting process. <P>SOLUTION: After resin 3 is applied onto an IC wafer 1, a bump electrode 2 is exposed using photolithography technology, surface polishing, or the like. IC chips 1a and 1b are then cut out from the IC wafer 1 by dicing and bonded/sealed on a mounting substrate 4. The resin also includes a protective film. <P>COPYRIGHT: (C)2004,JPO&amp;NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置および半導体装置の製造方法に関し、特に、ＩＣチップのフリップチップ実装に適用して好適なものである。
【０００２】
【従来の技術】
従来のＩＣチップのフリップチップ実装では、バンプが形成されたＩＣチップを実装基板上に配置した後、ＩＣチップと実装基板との間に樹脂を注入することにより、ＩＣチップを封止する方法があった。
図９は、従来の半導体装置の製造方法の一例を示す断面図である。
【０００３】
図９（ａ）において、実装基板４１上にはランド４２が設けられている。
そして、図９（ｂ）に示すように、ＩＣチップ４３に設けられたバンプ電極４４をランド４２上に配置し、バンプ電極４４をランド４２に接合する。
そして、図９（ｃ）に示すように、実装基板４１上に固定されたＩＣチップ４３の周りに封止樹脂４５を塗布し、実装基板４１とＩＣチップ４３との間の隙間に封止樹脂４５を侵入させることにより、ＩＣチップ４３を封止する。
【０００４】
図１０は、従来の半導体装置の製造方法の別例を示す断面図である。
図１０（ａ）において、実装基板５１上にはランド５２が設けられている。
そして、図１０（ｂ）に示すように、図１０（ｃ）のＩＣチップ５４の配置位置に対応させて、封止樹脂５３を実装基板５１上に塗布する。
そして、図１０（ｃ）に示すように、ＩＣチップ５４に設けられたバンプ電極５５をランド５２上に配置し、バンプ電極５５をランド５２に接合するとともに、実装基板５１に塗布されている封止樹脂５３を、実装基板５１とＩＣチップ５４との間の隙間で溶融コートまたは押し広げることにより、ＩＣチップ５４を封止する。
【０００５】
【発明が解決しようとする課題】
しかしながら、図９の半導体装置の製造方法では、実装基板４１とＩＣチップ４３との間の狭い隙間に封止樹脂４５を侵入させる必要があり、封止処理が煩雑になるとともに、バンプ電極４４の間隔が狭くなると、実装基板４１とＩＣチップ４３との間の狭い隙間に封止樹脂４５を完全に回り込ませることが困難となり、半導体装置の信頼性が低下するという問題があった。
【０００６】
一方、図１０の半導体装置の製造方法では、ＩＣチップ５４の配置位置に対応させて、封止樹脂５３を実装基板５１上に予め塗布する必要があり、封止処理が煩雑になるとともに、ＩＣチップ５４の表面全体への封止樹脂５３の流れ込みや密着が不完全になり易く、半導体装置の信頼性が低下するという問題があった。
そこで、本発明の目的は、実装工程の効率化を図りつつ、樹脂封止の信頼性を向上させることが可能な半導体装置および半導体装置の製造方法を提供することである。
【０００７】
【課題を解決するための手段】
上述した課題を解決するために、請求項１記載の半導体装置によれば、ＩＣチップ上に配置された接合用電極と、前記接合用電極が露出するように前記ＩＣチップ上に塗布され、もしくは実装基板面の接合電極部のみ露出された封止樹脂と、前記封止樹脂を介して前記ＩＣチップが実装された実装基板とを備えることを特徴とする。
【０００８】
これにより、封止樹脂の塗布をＩＣチップ上に行うことができ、ＩＣチップの表面が封止樹脂で覆われた状態で、ＩＣチップのフリップチップ実装を行うことが可能となる。
このため、封止樹脂を実装基板上に塗布する必要がなくなり、実装工程の効率化を図ることが可能となるとともに、接合用電極がＩＣチップ上に密に配置されている場合においても、封止樹脂をＩＣチップ上に完全に行き渡らせて、樹脂封止の信頼性を向上させることが可能となる。
【０００９】
また、請求項２記載の半導体装置によれば、ＩＣチップ上に配置された接合用電極と、前記ＩＣチップの外周部に形成されたハーフダイス部と、前記接合用電極を露出させるとともに、前記ハーフダイス部を埋め込むようにして前記ＩＣチップ上に塗布された封止樹脂と、前記封止樹脂を介して前記ＩＣチップが実装された実装基板とを備えることを特徴とする。
【００１０】
これにより、封止樹脂の塗布をＩＣチップ上に行うことで、ＩＣチップの表面および外周部分のコーナー部が封止樹脂で覆われた状態で、ＩＣチップのフリップチップ実装を行うことが可能となる。
このため、封止樹脂を実装基板上に塗布する必要がなくなり、実装工程の効率化を図ることが可能となるとともに、封止樹脂をＩＣチップの外周部分のコーナー部まで行き渡らせて、樹脂封止の信頼性をより一層向上させることが可能となる。
【００１１】
また、請求項３記載の半導体装置によれば、ＩＣチップ上に配置された接合用電極と、前記接合用電極を覆うようにして、前記ＩＣチップ上もしくは実装基板上に塗布された異方性導電樹脂と、前記異方性導電樹脂を介して前記ＩＣチップが実装された実装基板とを備えることを特徴とする。
これにより、ＩＣチップの表面が異方性導電樹脂で覆われた状態で、ＩＣチップのフリップチップ実装を行うことが可能となるとともに、接合用電極を露出させることなく、接合用電極の導通と接合面の封止が可能となる。
【００１２】
このため、封止樹脂を実装基板上に塗布する必要がなくなるだけでなく、接合用電極を露出させるためのフォトリソグラフィー工程も不要となり、実装工程のより一層の効率化を図ることが可能となるとともに、封止効果樹脂をＩＣチップ上に完全に行き渡らせて、樹脂封止の信頼性を向上させることが可能となる。
また、請求項４記載の半導体装置によれば、ＩＣチップ上に配置された接合用電極と、前記接合用電極を露出させるとともに、前記接合用電極より高い位置にくるようにして前記ＩＣチップ上に塗布された封止樹脂と、前記封止樹脂を介して前記ＩＣチップが実装された実装基板とを備えることを特徴とする。
【００１３】
これにより、封止樹脂の塗布をＩＣチップ上に行うことが可能となるとともに、接合用電極の接合時に、封止樹脂による封止処理も兼ねることが可能となる。
このため、ＩＣチップをテープ基板上に実装する場合においても、封止樹脂を実装基板上に塗布する必要がなくなり、実装工程の効率化を図ることが可能となるとともに、ＩＣチップとテープ基板との間の隙間に封止樹脂を完全に行き渡らせて、樹脂封止の信頼性を向上させることが可能となる。
【００１４】
また、請求項５記載の半導体装置の製造方法によれば、接合用電極が形成されたＩＣウェハ上に封止樹脂を塗布する工程と、前記封止樹脂をフォトプロセスにより部分的に除去すること、もしくはメカニカル研磨等により、前記接合用電極を露出させる工程と、前記接合用電極が露出されたＩＣウェハをチップ状にダイシングする工程と、前記封止樹脂を介し、前記ダイシングにより得られたＩＣチップを実装する工程とを備えることを特徴とする。
【００１５】
これにより、複数のＩＣチップに対して封止樹脂を一括して塗布することができ、ＩＣチップ上への封止樹脂の塗布を効率よく行うことが可能となるとともに、ＩＣチップの表面が封止樹脂で覆われた状態で、ＩＣチップのフリップチップ実装を行うことが可能となり、樹脂封止の信頼性を向上させることが可能となる。
【００１６】
また、請求項６記載の半導体装置の製造方法によれば、接合用電極が形成されたＩＣウェハ上に封止樹脂を塗布する工程と、前記封止樹脂の研磨を行うことにより、前記接合用電極を露出させる工程と、前記接合用電極が露出されたＩＣウェハをチップ状にダイシングする工程と、前記封止樹脂を介し、前記ダイシングにより得られたＩＣチップを実装する工程とを備えることを特徴とする。
【００１７】
これにより、複数のＩＣチップに対して封止樹脂を一括して塗布することが可能となるとともに、フォトリソグラフィー技術を用いることなく、接合用電極を露出させることができ、樹脂封止の信頼性を向上させつつ、樹脂封止を効率よく行うことが可能となる。
また、請求項７記載の半導体装置の製造方法によれば、接合用電極が形成されたＩＣウェハのスクライブラインに跨るようにハーフダイシングを行う工程と、前記ハーフダイシングにより形成されたハーフカット部を埋め込むようにして、前記ＩＣウェハ上に封止樹脂を塗布する工程と、前記封止樹脂をフォトプロセスにより部分的に除去すること、もしくはメカニカル研磨等により、前記接合用電極を露出させる工程と、前記接合用電極が露出されたＩＣウェハをハーフダイスエリアの内側で完全ダイシングする工程と、前記封止樹脂を介し、前記ダイシングにより得られたＩＣチップを実装する工程とを備えることを特徴とする。
【００１８】
これにより、複数のＩＣチップの表面および外周部エッジ部に対して封止樹脂を一括して塗布することが可能となるとともに、ＩＣチップの表面および外周部エッジ部が封止樹脂で覆われた状態で、ＩＣチップのフリップチップ実装を行うことが可能となり、製造工程の煩雑化を抑制しつつ、樹脂封止の信頼性をより一層向上させることが可能となる。
【００１９】
また、請求項８記載の半導体装置の製造方法によれば、接合用電極が形成されたＩＣウェハ上に異方性導電樹脂を塗布する工程と、前記異方性導電樹脂が塗布されたＩＣウェハをチップ状にダイシングする工程と、前記異方性導電樹脂を加圧しながら、前記ダイシングにより得られたＩＣチップ実装する工程とを備えることを特徴とする。
【００２０】
これにより、複数のＩＣチップに対して異方性導電樹脂を一括して塗布することが可能となるともに、接合用電極を露出させることなく、接合用電極の導通をとるとともに封止処理が可能となり、接合および樹脂封止工程のより一層の効率化を図りつつ、封止樹脂をＩＣチップ上に完全に行き渡らせて、樹脂封止の信頼性を向上させることが可能となる。
【００２１】
また、請求項９記載の半導体装置の製造方法によれば、接合用電極が形成されたＩＣウェハ上に、前記接合用電極より高い位置にくるように封止樹脂を塗布する工程と、前記封止樹脂をフォトプロセスにより部分的に除去すること、もしくはメカニカル研磨等により、前記接合用電極を露出させる工程と、前記接合用電極が露出されたＩＣウェハをチップ状にダイシングする工程と、前記封止樹脂を加圧しながら、前記ダイシングにより得られたＩＣチップを実装する工程とを備えることを特徴とする。
【００２２】
これにより、複数のＩＣチップ、ウェハレベルに対して封止樹脂を一括して塗布することが可能となり、ＩＣチップをテープ基板上に実装する場合においても、実装工程の効率化を図ることが可能となるとともに、ＩＣチップとこれの実装基板との間の隙間に封止樹脂を完全に行き渡らせて、樹脂封止の信頼性を向上させることが可能となる。
【００２３】
また、請求項１０記載の半導体装置の製造方法によれば、前記ＩＣチップ上に配置された接合用電極は、チップの保護膜より上部に突出したバンプ構造のものを含み、またチップを接合する対向電極は、基板配線厚と同一のものおよび突起状バンプ構造のものを含むことを特徴とする。
また、請求項１１記載の半導体装置の製造方法によれば、前記封止樹脂は、表面の保護皮膜も含み、ポリイミド、エポキシ樹脂、ＣＶＤ酸化膜または窒化膜を含むことを特徴とする。
【００２４】
【発明の実施の形態】
以下、本発明の実施形態に係る半導体装置およびその製造方法について図面を参照しながら説明する。
図１（ａ）は、本発明の第１実施形態に係るＩＣウェハの概略構成を示す平面図、図１（ｂ）〜（ｄ）および図２は、本発明の第１実施形態に係る半導体装置の製造方法を示す断面図である。
【００２５】
図１（ａ）において、ＩＣウェハ１には、スクライブラインＳＢ１で区分けされたＩＣパターンが形成され、このＩＣパターンが形成されたＩＣウェハ１上には、図１（ｂ）に拡大して示すように、バンプ電極２が形成されている。
そして、図１（ｃ）に示すように、フォトソルダもしくは封止効果樹脂などの樹脂３をＩＣウェハ１上に塗布する。
【００２６】
ここで、ＩＣウェハ１の状態のままで、樹脂３をＩＣウェハ１上に塗布することにより、複数のＩＣチップ、ウェハレベルに対して樹脂３を一括して塗布することができ、製造工程の煩雑化を抑制することが可能となる。
次に、図１（ｄ）に示すように、フォトリソグラフィー技術を用いて、樹脂３のパターニングを行うことにより、バンプ電極２上の樹脂３を除去し、バンプ電極２を露出させる。
【００２７】
なお、ＩＣウェハ１上に塗布された樹脂３を研磨することにより、バンプ電極２を露出させるようにしてもよい。
次に、図２（ａ）に示すように、スクライブラインＳＢ１に沿ってＩＣウェハ１のダイシングを行うことにより、ＩＣウェハ１からＩＣチップ１ａ、１ｂを切り出す。
【００２８】
次に、図２（ｂ）に示すように、ＩＣチップ１ａ、１ｂを実装基板４上にそれぞれ実装し、実装基板４に設けられたランド５にバンプ電極２ａ、２ｂをそれぞれ接合するとともに、ＩＣチップ１ａ、１ｂを樹脂３ａ、３ｂでそれぞれ封止する。
これにより、ＩＣチップ１ａ、１ｂの表面が樹脂３ａ、３ｂでそれぞれ覆われた状態で、ＩＣチップ１ａ、１ｂを実装基板４上にそれぞれ実装することが可能となり、バンプ電極２ａ、２ｂが密に配置されている場合においても、樹脂３ａ、３ｂの回り込みの不具合をそれぞれ解消して、樹脂封止の信頼性を向上させることが可能となる。
【００２９】
図３（ａ）は、本発明の第２実施形態に係るＩＣウェハの概略構成を示す平面図、図２（ｂ）〜（ｄ）および図４は、本発明の第２実施形態に係る半導体装置の製造方法を示す断面図である。
図３（ａ）において、ＩＣウェハ１１には、スクライブラインＳＢ２で区分けされたＩＣパターンが形成され、このＩＣパターンが形成されたＩＣウェハ１１上には、図３（ｂ）に拡大して示すように、バンプ電極１２が形成されている。
【００３０】
そして、図３（ｂ）に示すように、スクライブラインＳＢ２に跨るようにＩＣウェハ１１のハーフダイシングを行うことにより、ＩＣウェハ１１に溝１３を形成する。
次に、図３（ｃ）に示すように、溝１３が埋め込まれるようにして、フォトソルダもしくは封止効果樹脂などの樹脂１４をＩＣウェハ１１上に塗布する。
【００３１】
ここで、ハーフダイシングされたＩＣウェハ１１上に樹脂１４を塗布することにより、複数のＩＣチップ、ウェハレベルに対して樹脂１４を一括して塗布することが可能となるとともに、ＩＣチップの外周部エッジ部全体も容易に覆うことができ、製造工程の煩雑化を抑制することが可能となる。
次に、図３（ｄ）に示すように、フォトリソグラフィー技術を用いて、樹脂１４のパターニングを行うことにより、バンプ電極１２上の樹脂１４を除去し、バンプ電極１２を露出させる。
【００３２】
なお、ＩＣウェハ１上に塗布された樹脂１４を研磨することにより、バンプ電極１２を露出させるようにしてもよい。
次に、図４（ａ）に示すように、スクライブラインＳＢ２に沿ってＩＣウェハ１１のダイシングを行うことにより、ＩＣウェハ１１からＩＣチップ１１ａ、１１ｂを切り出す。
【００３３】
次に、図４（ｂ）に示すように、ＩＣチップ１１ａ、１１ｂを実装基板１５上にそれぞれ実装し、実装基板１５に設けられたランド１５にバンプ電極１２ａ、１２ｂをそれぞれ接合するとともに、ＩＣチップ１１ａ、１１ｂを樹脂１４ａ、１４ｂでそれぞれ封止する。
これにより、ＩＣチップ１１ａ、１１ｂの表面および外周部エッジ部が樹脂１４ａ、１４ｂでそれぞれ覆われた状態で、ＩＣチップ１１ａ、１１ｂを実装基板１５上にそれぞれ実装することが可能となる。
【００３４】
このため、製造工程の煩雑化を抑制しつつ、ＩＣチップ１１ａ、１１ｂの外周部エッジ部角にも樹脂１４ａ、１４ｂをそれぞれ回り込ませて、樹脂封止の信頼性を向上させることが可能となる。
図５（ａ）は、本発明の第３実施形態に係るＩＣウェハの概略構成を示す平面図、図５（ｂ）〜（ｄ）および図６は、本発明の第３実施形態に係る半導体装置の製造方法を示す断面図である。
【００３５】
図５（ａ）において、ＩＣウェハ２１には、スクライブラインＳＢ３で区分けされたＩＣパターンが形成され、このＩＣパターンが形成されたＩＣウェハ２１上には、図５（ｂ）に拡大して示すように、バンプ電極２２が形成されている。
そして、図５（ｃ）に示すように、バンプ電極２２が覆われるように、異方性導電樹脂２３をＩＣウェハ２１上に塗布する。
【００３６】
ここで、ＩＣウェハ２１の状態のままで、異方性導電樹脂２３をＩＣウェハ２１上に塗布することにより、複数のＩＣチップに対して樹脂２３を一括して塗布することができ、製造工程の煩雑化を抑制することが可能となる。
次に、図６（ａ）に示すように、スクライブラインＳＢ３に沿ってＩＣウェハ２１のダイシングを行うことにより、ＩＣウェハ２１からＩＣチップ２１ａ、２１ｂを切り出す。
【００３７】
次に、図６（ｂ）に示すように、ＩＣチップ２１ａ、２１ｂを実装基板２４上にそれぞれ加圧しながら実装し、実装基板２４に設けられたランド２５にバンプ電極２２ａ、２２ｂをそれぞれ接合するとともに、ＩＣチップ２１ａ、２１ｂを樹脂２３ａ、２３ｂでそれぞれ封止する。
これにより、バンプ電極２２ａ、２２ｂを露出させることなく、バンプ電極２２ａ、２２ｂとランド１５との導通をとることが可能となり、バンプ電極２２ａ、２２ｂをそれぞれ露出させるためのフォトリソグラフィー工程が不要となることから、実装接合および樹脂封止の信頼性を向上させつつ、製造工程を簡略化することが可能となる。
【００３８】
図７（ａ）は、本発明の第４実施形態に係るＩＣウェハの概略構成を示す平面図、図７（ｂ）〜（ｄ）および図８は、本発明の第４実施形態に係る半導体装置の製造方法を示す断面図である。
図７（ａ）において、ＩＣウェハ３１には、スクライブラインＳＢ４で区分けされたＩＣパターンが形成され、このＩＣパターンが形成されたＩＣウェハ３１上には、図７（ｂ）に拡大して示すように、バンプ電極３２が形成されている。
【００３９】
そして、図７（ｃ）に示すように、フォトソルダもしくは封止効果樹脂などの樹脂３３をＩＣウェハ３１上に塗布する。
ここで、ＩＣウェハ３１上に樹脂３３を塗布する場合、樹脂３３の表面全体がバンプ電極３２の頂上よりも高くなるような厚みに設定する。
次に、図７（ｄ）に示すように、フォトリソグラフィー技術を用いて、樹脂３３のパターニングを行う、もしくは研磨等の別方法により、バンプ電極３２上の樹脂３３を除去し、バンプ電極３２を露出させる。
【００４０】
次に、図８（ａ）に示すように、スクライブラインＳＢ４に沿ってＩＣウェハ３１のダイシングを行うことにより、ＩＣウェハ３１からＩＣチップ３１ａ、３１ｂを切り出す。
次に、図８（ｂ）に示すように、ＩＣチップ３１ａ、３１ｂをテープ基板３４上に加圧しながらそれぞれ実装し、テープ基板３４に設けられたランド３５にバンプ電極３２ａ、３２ｂをそれぞれ接合するとともに、ＩＣチップ３１ａ、３１ｂを樹脂３３ａ、３３ｂでそれぞれ封止する。
【００４１】
これにより、複数のＩＣチップ３１ａ、３１ｂに対して樹脂３３ａ、３３ｂを一括して塗布することが可能となり、ＩＣチップ３１ａ、３１ｂを実装基板３４上に実装する場合においても、実装工程の効率化を図ることが可能となるとともに、ＩＣチップ３１ａ、３１ｂと実装基板３４との間の隙間に樹脂３３ａ、３３ｂを完全に行き渡らせて、樹脂封止の信頼性を向上させることが可能となる。
【００４２】
【発明の効果】
以上説明したように、本発明によれば、封止樹脂もしくは接合兼封止樹脂をＩＣチップ上に塗布してから、ＩＣチップのフリップチップ実装を行うことにより、封止樹脂を実装基板上に塗布する必要がなくなり、実装工程の効率化を図ることが可能となるとともに、封止樹脂をＩＣチップ上に完全に行き渡らせて、樹脂封止の信頼性を向上させることが可能となる。
【図面の簡単な説明】
【図１】図１（ａ）は、本発明の第１実施形態に係るＩＣウェハの概略構成を示す平面図、図１（ｂ）〜（ｄ）は、本発明の第１実施形態に係る半導体装置の製造方法を示す断面図である。
【図２】本発明の第１実施形態に係る半導体装置の製造方法を示す断面図である。
【図３】図３（ａ）は、本発明の第２実施形態に係るＩＣウェハの概略構成を示す平面図、図２（ｂ）〜（ｄ）は、本発明の第２実施形態に係る半導体装置の製造方法を示す断面図である。
【図４】本発明の第２実施形態に係る半導体装置の製造方法を示す断面図である。
【図５】図５（ａ）は、本発明の第３実施形態に係るＩＣウェハの概略構成を示す平面図、図３（ｂ）、（ｃ）は、本発明の第３実施形態に係る半導体装置の製造方法を示す断面図である。
【図６】本発明の第３実施形態に係る半導体装置の製造方法を示す断面図である。
【図７】図７（ａ）は、本発明の第４実施形態に係るＩＣウェハの概略構成を示す平面図、図７（ｂ）〜（ｄ）は、本発明の第４実施形態に係る半導体装置の製造方法を示す断面図である。
【図８】本発明の第４実施形態に係る半導体装置の製造方法を示す断面図である。
【図９】従来の半導体装置の製造方法の一例を示す断面図である。
【図１０】従来の半導体装置の製造方法の別例を示す断面図である。
【符号の説明】
１、１１、２１、３１ ＩＣウェハ、ＳＢ１〜ＳＢ４ スクライブライン、１ａ、１ｂ、１１ａ、１１ｂ、２１ａ、２１ｂ、３１ａ、３１ｂ ＩＣチップ、２、２ａ、２ｂ、１２、２２、２２ａ、２２ｂ、３２、３２ａ、２ｂ バンプ電極、３、３ａ、３ｂ、１４、１４ａ、１４ｂ、２３、２３ａ、２３ｂ、３３、３３ａ、３３ｂ 樹脂、４、１５、２４ 実装基板、５、１６、２５ ランド、１３、１３ａ、１３ｂ 溝、３４ 実装基板、３５ 突起電極[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor device and a method of manufacturing a semiconductor device, and is particularly suitable for application to flip-chip mounting of an IC chip.
[0002]
[Prior art]
In the conventional flip-chip mounting of an IC chip, a method of arranging a bumped IC chip on a mounting board and then injecting a resin between the IC chip and the mounting board to seal the IC chip is used. there were.
FIG. 9 is a cross-sectional view illustrating an example of a conventional method for manufacturing a semiconductor device.
[0003]
In FIG. 9A, a land 42 is provided on a mounting board 41.
Then, as shown in FIG. 9B, the bump electrodes 44 provided on the IC chip 43 are arranged on the lands 42, and the bump electrodes 44 are joined to the lands 42.
Then, as shown in FIG. 9C, a sealing resin 45 is applied around the IC chip 43 fixed on the mounting board 41, and the sealing resin is applied to a gap between the mounting board 41 and the IC chip 43. The IC chip 43 is sealed by causing 45 to enter.
[0004]
FIG. 10 is a cross-sectional view showing another example of a conventional method for manufacturing a semiconductor device.
In FIG. 10A, a land 52 is provided on a mounting board 51.
Then, as shown in FIG. 10B, a sealing resin 53 is applied on the mounting substrate 51 in correspondence with the arrangement position of the IC chip 54 in FIG.
Then, as shown in FIG. 10C, the bump electrodes 55 provided on the IC chip 54 are arranged on the lands 52, and the bump electrodes 55 are joined to the lands 52, and the sealing applied to the mounting substrate 51. The IC chip 54 is sealed by melt-coating or spreading the stopper resin 53 in the gap between the mounting substrate 51 and the IC chip 54.
[0005]
[Problems to be solved by the invention]
However, in the method of manufacturing the semiconductor device of FIG. 9, it is necessary to make the sealing resin 45 penetrate into a narrow gap between the mounting board 41 and the IC chip 43, and the sealing process becomes complicated, and the bump electrode 44 When the interval is reduced, it is difficult to completely enclose the sealing resin 45 in the narrow gap between the mounting substrate 41 and the IC chip 43, and there is a problem that the reliability of the semiconductor device is reduced.
[0006]
On the other hand, in the method of manufacturing the semiconductor device shown in FIG. 10, it is necessary to apply the sealing resin 53 on the mounting substrate 51 in advance in accordance with the arrangement position of the IC chip 54. There is a problem that the flow of the sealing resin 53 and the adhesion to the entire surface of the chip 54 are likely to be incomplete, and the reliability of the semiconductor device is reduced.
SUMMARY OF THE INVENTION It is an object of the present invention to provide a semiconductor device and a method of manufacturing a semiconductor device capable of improving the reliability of resin encapsulation while improving the efficiency of a mounting process.
[0007]
[Means for Solving the Problems]
In order to solve the above-mentioned problem, according to the semiconductor device of the first aspect, a bonding electrode disposed on an IC chip, and the bonding electrode is coated on the IC chip so that the bonding electrode is exposed, or It is characterized by including a sealing resin in which only the bonding electrode portion on the mounting substrate surface is exposed, and a mounting substrate on which the IC chip is mounted via the sealing resin.
[0008]
Thus, the sealing resin can be applied onto the IC chip, and the IC chip can be flip-chip mounted while the surface of the IC chip is covered with the sealing resin.
Therefore, it is not necessary to apply the sealing resin on the mounting substrate, so that the efficiency of the mounting process can be improved, and even when the bonding electrodes are densely arranged on the IC chip, the sealing is performed. The sealing resin can be completely spread over the IC chip, and the reliability of resin sealing can be improved.
[0009]
According to the semiconductor device of the second aspect, the bonding electrode disposed on the IC chip, the half-die portion formed on the outer peripheral portion of the IC chip, and the bonding electrode are exposed. It is characterized by including a sealing resin applied on the IC chip so as to bury the half-die portion, and a mounting substrate on which the IC chip is mounted via the sealing resin.
[0010]
By applying the sealing resin on the IC chip, the IC chip can be flip-chip mounted in a state where the surface of the IC chip and the corners of the outer peripheral portion are covered with the sealing resin. Become.
Therefore, it is not necessary to apply the sealing resin on the mounting substrate, so that the efficiency of the mounting process can be improved, and the sealing resin can be spread to the corner portion of the outer peripheral portion of the IC chip, and the resin sealing can be performed. The reliability of the stop can be further improved.
[0011]
According to the semiconductor device of the third aspect, the bonding electrode disposed on the IC chip and the anisotropic coating applied on the IC chip or the mounting board so as to cover the bonding electrode. It is characterized by comprising a conductive resin and a mounting substrate on which the IC chip is mounted via the anisotropic conductive resin.
This makes it possible to perform flip-chip mounting of the IC chip while the surface of the IC chip is covered with an anisotropic conductive resin. The bonding surface can be sealed.
[0012]
For this reason, it is not only unnecessary to apply the sealing resin on the mounting substrate, but also a photolithography step for exposing the bonding electrode is not required, and the efficiency of the mounting process can be further improved. At the same time, the sealing effect resin is completely spread on the IC chip, and the reliability of the resin sealing can be improved.
According to the semiconductor device of the fourth aspect, the bonding electrode disposed on the IC chip and the bonding electrode are exposed, and the bonding electrode is positioned higher than the bonding electrode. And a mounting substrate on which the IC chip is mounted via the sealing resin.
[0013]
This makes it possible to apply the sealing resin on the IC chip, and also to perform the sealing process using the sealing resin when joining the joining electrodes.
Therefore, even when the IC chip is mounted on the tape substrate, it is not necessary to apply the sealing resin on the mounting substrate, and the efficiency of the mounting process can be improved. It is possible to completely spread the sealing resin in the gap between them, thereby improving the reliability of the resin sealing.
[0014]
Further, according to the method of manufacturing a semiconductor device of the fifth aspect, a step of applying a sealing resin on the IC wafer on which the bonding electrodes are formed, and partially removing the sealing resin by a photo process. Or a step of exposing the bonding electrode by mechanical polishing or the like; a step of dicing the IC wafer having the exposed bonding electrode into chips; and an IC obtained by the dicing via the sealing resin. Mounting a chip.
[0015]
As a result, the sealing resin can be applied to a plurality of IC chips at a time, and the application of the sealing resin onto the IC chip can be performed efficiently, and the surface of the IC chip can be sealed. The flip chip mounting of the IC chip can be performed in a state covered with the sealing resin, and the reliability of resin sealing can be improved.
[0016]
Further, according to the method of manufacturing a semiconductor device according to claim 6, the step of applying a sealing resin on the IC wafer on which the bonding electrodes are formed and the polishing of the sealing resin are performed, so that the bonding resin is polished. Exposing an electrode, dicing the IC wafer with the bonding electrode exposed to a chip, and mounting the IC chip obtained by the dicing via the sealing resin. Features.
[0017]
As a result, the sealing resin can be applied to a plurality of IC chips at a time, and the bonding electrodes can be exposed without using photolithography technology. , And resin sealing can be performed efficiently.
According to the method of manufacturing a semiconductor device of the present invention, the step of performing half dicing so as to straddle the scribe line of the IC wafer on which the bonding electrode is formed, and the step of performing half dicing by the half dicing are performed. A step of applying a sealing resin on the IC wafer so as to be embedded, a step of partially removing the sealing resin by a photo process, or a step of exposing the bonding electrode by mechanical polishing or the like; A step of completely dicing the IC wafer from which the bonding electrodes are exposed inside a half-die area; and a step of mounting an IC chip obtained by the dicing via the sealing resin. .
[0018]
This makes it possible to apply the sealing resin to the surfaces and the outer edges of the plurality of IC chips at once, and to cover the surfaces and the outer edges of the IC chips with the sealing resin. In this state, the IC chip can be flip-chip mounted, and the reliability of the resin sealing can be further improved while suppressing the complexity of the manufacturing process.
[0019]
Further, according to the method of manufacturing a semiconductor device according to claim 8, a step of applying an anisotropic conductive resin on the IC wafer on which the bonding electrodes are formed, and an IC wafer to which the anisotropic conductive resin is applied And a step of mounting an IC chip obtained by the dicing while pressurizing the anisotropic conductive resin.
[0020]
As a result, it becomes possible to apply the anisotropic conductive resin to a plurality of IC chips at once, and it is possible to keep the bonding electrodes conductive and to perform a sealing process without exposing the bonding electrodes. Thus, the sealing resin can be completely spread over the IC chip while the efficiency of the joining and resin sealing steps is further improved, and the reliability of the resin sealing can be improved.
[0021]
According to the method of manufacturing a semiconductor device of the ninth aspect, a step of applying a sealing resin on the IC wafer on which the bonding electrodes are formed so as to be higher than the bonding electrodes; Exposing the bonding electrode by partially removing the stop resin by a photo process or by mechanical polishing or the like; dicing the IC wafer having the bonding electrode exposed to a chip; Mounting the IC chip obtained by the dicing while pressurizing the sealing resin.
[0022]
This makes it possible to apply the sealing resin to a plurality of IC chips and a wafer level at a time, thereby improving the efficiency of the mounting process even when the IC chips are mounted on a tape substrate. In addition, the sealing resin can be completely spread in the gap between the IC chip and its mounting substrate, and the reliability of resin sealing can be improved.
[0023]
According to the method of manufacturing a semiconductor device of the present invention, the bonding electrodes arranged on the IC chip include those having a bump structure protruding above the protective film of the chip, and bonding the chip. The counter electrode is characterized in that it includes one having the same substrate wiring thickness and one having a projecting bump structure.
Further, according to the method of manufacturing a semiconductor device of the present invention, the sealing resin includes a protective film on the surface and includes a polyimide, an epoxy resin, a CVD oxide film or a nitride film.
[0024]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, a semiconductor device and a method for manufacturing the same according to an embodiment of the present invention will be described with reference to the drawings.
FIG. 1A is a plan view showing a schematic configuration of an IC wafer according to the first embodiment of the present invention, and FIGS. 1B to 1D and FIG. 2 are semiconductors according to the first embodiment of the present invention. It is sectional drawing which shows the manufacturing method of an apparatus.
[0025]
In FIG. 1A, an IC pattern divided by a scribe line SB1 is formed on the IC wafer 1, and the IC wafer 1 on which the IC pattern is formed is shown in an enlarged scale in FIG. 1B. Thus, the bump electrode 2 is formed.
Then, as shown in FIG. 1C, a resin 3 such as a photo solder or a sealing effect resin is applied on the IC wafer 1.
[0026]
Here, by applying the resin 3 on the IC wafer 1 in the state of the IC wafer 1, it is possible to apply the resin 3 to a plurality of IC chips and wafer levels at a time. It is possible to suppress complication.
Next, as shown in FIG. 1D, the resin 3 on the bump electrode 2 is removed by patterning the resin 3 using a photolithography technique, and the bump electrode 2 is exposed.
[0027]
The bump electrodes 2 may be exposed by polishing the resin 3 applied on the IC wafer 1.
Next, as shown in FIG. 2A, by dicing the IC wafer 1 along the scribe line SB1, the IC chips 1a and 1b are cut out from the IC wafer 1.
[0028]
Next, as shown in FIG. 2B, the IC chips 1a and 1b are mounted on the mounting substrate 4, respectively, and the bump electrodes 2a and 2b are respectively bonded to the lands 5 provided on the mounting substrate 4, and the IC The chips 1a and 1b are sealed with resins 3a and 3b, respectively.
This makes it possible to mount the IC chips 1a and 1b on the mounting substrate 4 in a state where the surfaces of the IC chips 1a and 1b are covered with the resins 3a and 3b, respectively. Even in the case of the arrangement, it is possible to solve the problem of the wraparound of the resins 3a and 3b, respectively, and to improve the reliability of the resin sealing.
[0029]
FIG. 3A is a plan view showing a schematic configuration of an IC wafer according to a second embodiment of the present invention, and FIGS. 2B to 2D and FIG. 4 are semiconductors according to the second embodiment of the present invention. It is sectional drawing which shows the manufacturing method of an apparatus.
In FIG. 3A, an IC pattern divided by the scribe line SB2 is formed on the IC wafer 11, and the IC wafer 11 on which the IC pattern is formed is shown in an enlarged manner in FIG. 3B. Thus, the bump electrode 12 is formed.
[0030]
Then, as shown in FIG. 3B, the grooves 13 are formed in the IC wafer 11 by performing half dicing of the IC wafer 11 so as to straddle the scribe line SB2.
Next, as shown in FIG. 3C, a resin 14 such as a photo solder or a sealing effect resin is applied on the IC wafer 11 so that the groove 13 is buried.
[0031]
Here, by applying the resin 14 on the half-diced IC wafer 11, it becomes possible to apply the resin 14 to a plurality of IC chips and a wafer level at a time, and to apply the resin 14 to the outer peripheral portion of the IC chip. The entire edge portion can be easily covered, and it is possible to suppress the complexity of the manufacturing process.
Next, as shown in FIG. 3D, the resin 14 on the bump electrode 12 is removed by patterning the resin 14 using a photolithography technique, and the bump electrode 12 is exposed.
[0032]
The bump electrodes 12 may be exposed by polishing the resin 14 applied on the IC wafer 1.
Next, as shown in FIG. 4A, by dicing the IC wafer 11 along the scribe line SB2, the IC chips 11a and 11b are cut out from the IC wafer 11.
[0033]
Next, as shown in FIG. 4B, the IC chips 11a and 11b are mounted on the mounting substrate 15, and the bump electrodes 12a and 12b are respectively bonded to the lands 15 provided on the mounting substrate 15, and The chips 11a and 11b are sealed with resins 14a and 14b, respectively.
Accordingly, the IC chips 11a and 11b can be mounted on the mounting board 15 in a state where the surfaces and the outer peripheral edges of the IC chips 11a and 11b are covered with the resins 14a and 14b, respectively.
[0034]
For this reason, it is possible to improve the reliability of resin encapsulation by making the resins 14a and 14b wrap around the outer peripheral edge corners of the IC chips 11a and 11b, respectively, while suppressing the complexity of the manufacturing process. .
FIG. 5A is a plan view showing a schematic configuration of an IC wafer according to a third embodiment of the present invention, and FIGS. 5B to 5D and FIG. 6 are semiconductors according to the third embodiment of the present invention. It is sectional drawing which shows the manufacturing method of an apparatus.
[0035]
In FIG. 5A, an IC pattern divided by the scribe line SB3 is formed on the IC wafer 21. On the IC wafer 21 on which the IC pattern is formed, FIG. 5B is an enlarged view. Thus, the bump electrode 22 is formed.
Then, as shown in FIG. 5C, an anisotropic conductive resin 23 is applied on the IC wafer 21 so that the bump electrode 22 is covered.
[0036]
Here, by applying the anisotropic conductive resin 23 on the IC wafer 21 in the state of the IC wafer 21, the resin 23 can be applied to a plurality of IC chips at once, and the manufacturing process Can be suppressed.
Next, as shown in FIG. 6A, by dicing the IC wafer 21 along the scribe line SB3, the IC chips 21a and 21b are cut out from the IC wafer 21.
[0037]
Next, as shown in FIG. 6B, the IC chips 21a and 21b are mounted on the mounting substrate 24 while pressing them, and the bump electrodes 22a and 22b are respectively bonded to the lands 25 provided on the mounting substrate 24. At the same time, the IC chips 21a and 21b are sealed with resins 23a and 23b, respectively.
Accordingly, the continuity between the bump electrodes 22a and 22b and the land 15 can be established without exposing the bump electrodes 22a and 22b, and a photolithography step for exposing the bump electrodes 22a and 22b is unnecessary. This makes it possible to simplify the manufacturing process while improving the reliability of mounting bonding and resin sealing.
[0038]
FIG. 7A is a plan view showing a schematic configuration of an IC wafer according to a fourth embodiment of the present invention, and FIGS. 7B to 7D and FIG. 8 are semiconductors according to the fourth embodiment of the present invention. It is sectional drawing which shows the manufacturing method of an apparatus.
7A, an IC pattern divided by the scribe line SB4 is formed on the IC wafer 31, and FIG. 7B is an enlarged view of the IC pattern 31 on which the IC pattern is formed. Thus, the bump electrode 32 is formed.
[0039]
Then, as shown in FIG. 7C, a resin 33 such as a photo solder or a sealing effect resin is applied on the IC wafer 31.
Here, when applying the resin 33 on the IC wafer 31, the thickness is set such that the entire surface of the resin 33 is higher than the top of the bump electrode 32.
Next, as shown in FIG. 7D, the resin 33 on the bump electrode 32 is removed by patterning the resin 33 using a photolithography technique or by another method such as polishing. Expose.
[0040]
Next, as shown in FIG. 8A, the IC chips 31a and 31b are cut out from the IC wafer 31 by dicing the IC wafer 31 along the scribe line SB4.
Next, as shown in FIG. 8B, the IC chips 31a and 31b are mounted on the tape substrate 34 while pressing them, and the bump electrodes 32a and 32b are respectively bonded to the lands 35 provided on the tape substrate 34. At the same time, the IC chips 31a and 31b are sealed with resins 33a and 33b, respectively.
[0041]
This makes it possible to apply the resins 33a and 33b collectively to the plurality of IC chips 31a and 31b, and to improve the efficiency of the mounting process even when the IC chips 31a and 31b are mounted on the mounting substrate 34. In addition, the resin 33a, 33b can be completely spread in the gap between the IC chips 31a, 31b and the mounting board 34, and the reliability of resin sealing can be improved.
[0042]
【The invention's effect】
As described above, according to the present invention, a sealing resin or a bonding and sealing resin is applied onto an IC chip, and then the flip chip mounting of the IC chip is performed, so that the sealing resin is mounted on the mounting substrate. This eliminates the necessity of application, which makes it possible to increase the efficiency of the mounting process, and to completely spread the sealing resin on the IC chip, thereby improving the reliability of resin sealing.
[Brief description of the drawings]
FIG. 1A is a plan view illustrating a schematic configuration of an IC wafer according to a first embodiment of the present invention, and FIGS. 1B to 1D are views according to the first embodiment of the present invention. FIG. 4 is a cross-sectional view illustrating the method of manufacturing the semiconductor device.
FIG. 2 is a sectional view illustrating the method for manufacturing the semiconductor device according to the first embodiment of the present invention.
FIG. 3A is a plan view illustrating a schematic configuration of an IC wafer according to a second embodiment of the present invention, and FIGS. 2B to 2D are views according to the second embodiment of the present invention. FIG. 4 is a cross-sectional view illustrating the method of manufacturing the semiconductor device.
FIG. 4 is a cross-sectional view illustrating a method for manufacturing a semiconductor device according to a second embodiment of the present invention.
FIG. 5A is a plan view showing a schematic configuration of an IC wafer according to a third embodiment of the present invention, and FIGS. 3B and 3C are views according to a third embodiment of the present invention. FIG. 4 is a cross-sectional view illustrating the method of manufacturing the semiconductor device.
FIG. 6 is a sectional view illustrating a method for manufacturing a semiconductor device according to a third embodiment of the present invention.
FIG. 7A is a plan view illustrating a schematic configuration of an IC wafer according to a fourth embodiment of the present invention, and FIGS. 7B to 7D are views according to the fourth embodiment of the present invention. FIG. 4 is a cross-sectional view illustrating the method of manufacturing the semiconductor device.
FIG. 8 is a sectional view illustrating a method for manufacturing a semiconductor device according to a fourth embodiment of the present invention.
FIG. 9 is a cross-sectional view illustrating an example of a conventional method for manufacturing a semiconductor device.
FIG. 10 is a cross-sectional view showing another example of a conventional method for manufacturing a semiconductor device.
[Explanation of symbols]
1, 11, 21, 31 IC wafer, SB1 to SB4 scribe line, 1a, 1b, 11a, 11b, 21a, 21b, 31a, 31b IC chip, 2, 2a, 2b, 12, 22, 22a, 22b, 32, 32a, 2b Bump electrode, 3, 3a, 3b, 14, 14a, 14b, 23, 23a, 23b, 33, 33a, 33b Resin, 4, 15, 24 Mounting board, 5, 16, 25 Land, 13, 13a, 13b groove, 34 mounting board, 35 projecting electrode

Claims (11)

ＩＣチップ上に配置された接合用電極と、
前記接合用電極が露出するように前記ＩＣチップ上に塗布され、もしくは実装基板面の接合電極部のみ露出された封止樹脂と、
前記封止樹脂を介して前記ＩＣチップが実装された実装基板とを備えることを特徴とする半導体装置。An electrode for bonding arranged on the IC chip;
A sealing resin applied on the IC chip so that the bonding electrode is exposed, or a sealing resin in which only the bonding electrode portion on the mounting board surface is exposed;
And a mounting substrate on which the IC chip is mounted via the sealing resin. ＩＣチップ上に配置された接合用電極と、
前記ＩＣチップの外周部に形成されたハーフダイス部と、
前記接合用電極を露出させるとともに、前記ハーフダイス部を埋め込むようにして前記ＩＣチップ上に塗布された封止樹脂と、
前記封止樹脂を介して前記ＩＣチップが実装された実装基板とを備えることを特徴とする半導体装置。An electrode for bonding arranged on the IC chip;
A half-die portion formed on an outer peripheral portion of the IC chip;
A sealing resin applied on the IC chip so as to expose the bonding electrode and bury the half-die portion;
And a mounting substrate on which the IC chip is mounted via the sealing resin. ＩＣチップ上に配置された接合用電極と、
前記接合用電極を覆うようにして、前記ＩＣチップ上もしくは実装基板上に塗布された異方性導電樹脂と、
前記異方性導電樹脂を介して前記ＩＣチップが実装された実装基板とを備えることを特徴とする半導体装置。An electrode for bonding arranged on the IC chip;
Anisotropic conductive resin applied on the IC chip or the mounting substrate so as to cover the bonding electrode,
A mounting substrate on which the IC chip is mounted via the anisotropic conductive resin. ＩＣチップ上に配置された接合用電極と、
前記接合用電極を露出させるとともに、前記接合用電極より高い位置にくるようにして前記ＩＣチップ上に塗布された封止樹脂と、
前記封止樹脂を介して前記ＩＣチップが実装された実装基板とを備えることを特徴とする半導体装置。An electrode for bonding arranged on the IC chip;
A sealing resin applied on the IC chip so as to expose the bonding electrode and to be positioned higher than the bonding electrode;
And a mounting substrate on which the IC chip is mounted via the sealing resin. 接合用電極が形成されたＩＣウェハ上に封止樹脂を塗布する工程と、
前記封止樹脂をフォトプロセスにより部分的に除去すること、もしくはメカニカル研磨等により、前記接合用電極を露出させる工程と、
前記接合用電極が露出されたＩＣウェハをチップ状にダイシングする工程と、
前記封止樹脂を介し、前記ダイシングにより得られたＩＣチップを実装する工程とを備えることを特徴とする半導体装置の製造方法。A step of applying a sealing resin on the IC wafer on which the bonding electrodes are formed;
A step of partially removing the sealing resin by a photo process, or exposing the bonding electrode by mechanical polishing or the like,
Dicing the IC wafer with the bonding electrodes exposed to chips,
Mounting the IC chip obtained by the dicing via the sealing resin. 接合用電極が形成されたＩＣウェハ上に封止樹脂を塗布する工程と、
前記封止樹脂の研磨を行うことにより、前記接合用電極を露出させる工程と、
前記接合用電極が露出されたＩＣウェハをチップ状にダイシングする工程と、
前記封止樹脂を介し、前記ダイシングにより得られたＩＣチップを実装する工程とを備えることを特徴とする半導体装置の製造方法。A step of applying a sealing resin on the IC wafer on which the bonding electrodes are formed;
A step of exposing the bonding electrode by polishing the sealing resin,
Dicing the IC wafer with the bonding electrodes exposed to chips,
Mounting the IC chip obtained by the dicing via the sealing resin. 接合用電極が形成されたＩＣウェハのスクライブラインに跨るようにハーフダイシングを行う工程と、
前記ハーフダイシングにより形成されたハーフカット部を埋め込むようにして、前記ＩＣウェハ上に封止樹脂を塗布する工程と、
前記封止樹脂をフォトプロセスにより部分的に除去すること、もしくはメカニカル研磨等により、前記接合用電極を露出させる工程と、
前記接合用電極が露出されたＩＣウェハをハーフダイスエリアの内側で完全ダイシングする工程と、
前記封止樹脂を介し、前記ダイシングにより得られたＩＣチップを実装する工程とを備えることを特徴とする半導体装置の製造方法。A step of performing half dicing so as to straddle the scribe line of the IC wafer on which the bonding electrode is formed;
Applying a sealing resin on the IC wafer so as to embed the half cut portion formed by the half dicing,
A step of partially removing the sealing resin by a photo process, or exposing the bonding electrode by mechanical polishing or the like,
A step of completely dicing the IC wafer where the bonding electrodes are exposed inside a half-die area;
Mounting the IC chip obtained by the dicing via the sealing resin. 接合用電極が形成されたＩＣウェハ上に異方性導電樹脂を塗布する工程と、
前記異方性導電樹脂が塗布されたＩＣウェハをチップ状にダイシングする工程と、
前記異方性導電樹脂を加圧しながら、前記ダイシングにより得られたＩＣチップ実装する工程とを備えることを特徴とする半導体装置の製造方法。A step of applying an anisotropic conductive resin on the IC wafer on which the bonding electrodes are formed,
Dicing the IC wafer coated with the anisotropic conductive resin into chips,
Mounting the IC chip obtained by dicing while pressing the anisotropic conductive resin. 接合用電極が形成されたＩＣウェハ上に、前記接合用電極より高い位置にくるように封止樹脂を塗布する工程と、
前記封止樹脂をフォトプロセスにより部分的に除去すること、もしくはメカニカル研磨等により、前記接合用電極を露出させる工程と、
前記接合用電極が露出されたＩＣウェハをチップ状にダイシングする工程と、
前記封止樹脂を加圧しながら、前記ダイシングにより得られたＩＣチップを実装する工程とを備えることを特徴とする半導体装置の製造方法。A step of applying a sealing resin on the IC wafer on which the bonding electrodes are formed, so as to be positioned higher than the bonding electrodes;
A step of partially removing the sealing resin by a photo process, or exposing the bonding electrode by mechanical polishing or the like,
Dicing the IC wafer with the bonding electrodes exposed to chips,
Mounting the IC chip obtained by the dicing while pressurizing the sealing resin. 前記ＩＣチップ上に配置された接合用電極は、チップの保護膜より上部に突出したバンプ構造のものを含み、またチップを接合する対向電極は、基板配線厚と同一のものおよび突起状バンプ構造のものを含むことを特徴とする請求項５〜９のいずれか１項記載の半導体装置の製造方法。The bonding electrodes arranged on the IC chip include those having a bump structure protruding above the protective film of the chip, and the opposing electrodes for bonding the chip have the same wiring thickness as the substrate and a bump-shaped bump structure. The method for manufacturing a semiconductor device according to any one of claims 5 to 9, comprising: 前記封止樹脂は、表面の保護皮膜も含み、ポリイミド、エポキシ樹脂、ＣＶＤ酸化膜または窒化膜を含むことを特徴とする請求項５〜１０のいずれか１項記載の半導体装置の製造方法。The method for manufacturing a semiconductor device according to claim 5, wherein the sealing resin includes a surface protective film, and includes a polyimide, an epoxy resin, a CVD oxide film, or a nitride film.
JP2002363307A 2002-12-16 2002-12-16 Semiconductor device and its fabricating process Pending JP2004200195A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002363307A JP2004200195A (en) 2002-12-16 2002-12-16 Semiconductor device and its fabricating process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002363307A JP2004200195A (en) 2002-12-16 2002-12-16 Semiconductor device and its fabricating process

Publications (1)

Publication Number Publication Date
JP2004200195A true JP2004200195A (en) 2004-07-15

Family

ID=32761486

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002363307A Pending JP2004200195A (en) 2002-12-16 2002-12-16 Semiconductor device and its fabricating process

Country Status (1)

Country Link
JP (1) JP2004200195A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008047694A (en) * 2006-08-16 2008-02-28 Fujitsu Ltd Method of manufacturing semiconductor device
JP2008252132A (en) * 2004-09-15 2008-10-16 Seiko Epson Corp Method of mounting semiconductor device
CN100429755C (en) * 2004-12-21 2008-10-29 精工爱普生株式会社 Semiconductor device manufacturing method, semiconductor device, laminated semiconductor device, circuit substrate, and electronic apparatus
US8080447B2 (en) 2004-09-15 2011-12-20 Seiko Epson Corporation Method of manufacturing semiconductor device including exposing a dicing line on a wafer
US8435868B2 (en) 2009-01-20 2013-05-07 Renesas Electronics Corporation Semiconductor integrated circuit device and a method for manufacturing a semiconductor integrated circuit device
US9070754B2 (en) 2012-02-14 2015-06-30 Renesas Electronics Corporation Method of manufacturing a semiconductor device and wafer
JP2016046406A (en) * 2014-08-25 2016-04-04 日亜化学工業株式会社 Light-emitting device and method of manufacturing the same
JP2016111112A (en) * 2014-12-04 2016-06-20 日立化成株式会社 Semiconductor device manufacturing method and semiconductor device
JPWO2017078039A1 (en) * 2015-11-04 2018-02-15 リンテック株式会社 Thermosetting resin film, first protective film forming sheet, and first protective film forming method

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008252132A (en) * 2004-09-15 2008-10-16 Seiko Epson Corp Method of mounting semiconductor device
US8080447B2 (en) 2004-09-15 2011-12-20 Seiko Epson Corporation Method of manufacturing semiconductor device including exposing a dicing line on a wafer
JP2012004603A (en) * 2004-09-15 2012-01-05 Seiko Epson Corp Mounting structure for semiconductor device, method for mounting semiconductor device and substrate
CN100429755C (en) * 2004-12-21 2008-10-29 精工爱普生株式会社 Semiconductor device manufacturing method, semiconductor device, laminated semiconductor device, circuit substrate, and electronic apparatus
JP2008047694A (en) * 2006-08-16 2008-02-28 Fujitsu Ltd Method of manufacturing semiconductor device
US8435868B2 (en) 2009-01-20 2013-05-07 Renesas Electronics Corporation Semiconductor integrated circuit device and a method for manufacturing a semiconductor integrated circuit device
US9070754B2 (en) 2012-02-14 2015-06-30 Renesas Electronics Corporation Method of manufacturing a semiconductor device and wafer
JP2016046406A (en) * 2014-08-25 2016-04-04 日亜化学工業株式会社 Light-emitting device and method of manufacturing the same
JP2016111112A (en) * 2014-12-04 2016-06-20 日立化成株式会社 Semiconductor device manufacturing method and semiconductor device
JPWO2017078039A1 (en) * 2015-11-04 2018-02-15 リンテック株式会社 Thermosetting resin film, first protective film forming sheet, and first protective film forming method
KR20180080206A (en) * 2015-11-04 2018-07-11 린텍 가부시키가이샤 A thermosetting resin film, a sheet for forming a first protective film, and a method for forming a first protective film
KR102534927B1 (en) * 2015-11-04 2023-05-19 린텍 가부시키가이샤 Thermosetting resin film, sheet for forming the first protective film, and method for forming the first protective film

Similar Documents

Publication Publication Date Title
US7208335B2 (en) Castellated chip-scale packages and methods for fabricating the same
KR100661042B1 (en) Method of manufacturing semiconductor device
JP2009181981A (en) Manufacturing process of semiconductor device, and the semiconductor device
JP2001156209A (en) Semiconductor device
JP2008130704A (en) Method of manufacturing semiconductor device
JP2005064362A (en) Manufacturing method of electronic device and electronic device thereof, and manufacturing method of semiconductor apparatus
TWI381459B (en) Semiconductor device and manufacturing method thereof
KR20090029660A (en) Manufacturing method of semiconductor apparatus
JP2005175263A (en) Semiconductor device, manufacturing method therefor, and electronic equipment
TW201513297A (en) Semiconductor device and manufacturing method thereof
US8058718B2 (en) Package substrate embedded with semiconductor component
JP2004200195A (en) Semiconductor device and its fabricating process
JPH11145336A (en) Method and structure for mounting of electronic component with bump
JP2001015553A (en) Manufacture of semiconductor device
TWI628773B (en) Semiconductor structure, semiconductor device and method for forming the same
JP2007103733A (en) Substrate and semiconductor device using the same
TWI556383B (en) Package structure and method of manufacture
JP3018789B2 (en) Semiconductor device
JP2001168139A (en) Semiconductor device and bonding structure using it
JP3715861B2 (en) Assembling method of semiconductor device
JP4778667B2 (en) Sheet material for underfill, semiconductor chip underfill method, and semiconductor chip mounting method
JP4688443B2 (en) Manufacturing method of semiconductor device
JP2003163313A (en) Semiconductor device and manufacturing method thereof
JP2008130705A (en) Method of manufacturing semiconductor device
JP2003158141A (en) Semiconductor device