JP2008252132A - Method of mounting semiconductor device - Google Patents
Method of mounting semiconductor device Download PDFInfo
- Publication number
- JP2008252132A JP2008252132A JP2008179222A JP2008179222A JP2008252132A JP 2008252132 A JP2008252132 A JP 2008252132A JP 2008179222 A JP2008179222 A JP 2008179222A JP 2008179222 A JP2008179222 A JP 2008179222A JP 2008252132 A JP2008252132 A JP 2008252132A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- bump
- semiconductor chip
- substrate
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/118—Post-treatment of the bump connector
- H01L2224/1183—Reworking, e.g. shaping
- H01L2224/1184—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/278—Post-treatment of the layer connector
- H01L2224/2783—Reworking, e.g. shaping
- H01L2224/2784—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/731—Location prior to the connecting process
- H01L2224/73101—Location prior to the connecting process on the same surface
- H01L2224/73103—Bump and layer connectors
- H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
Landscapes
- Wire Bonding (AREA)
Abstract
Description
本発明は、半導体チップを備えてなる半導体装置をフェースダウンボンディングする半導体装置の実装方法に関する。 The present invention relates to a method for mounting a semiconductor device in which a semiconductor device including a semiconductor chip is face-down bonded.
半導体チップをフェースダウンボンディングする実装方法として、従来、異方性導電ペースト(ACP)や異方性導電フィルム(ACF))からなる異方性導電膜を用いたもの(例えば、特許文献1参照)、また、非導電性ペースト(NCP)や非導電性フィルム(NCF)からなる接着用絶縁性樹脂を用いたもの(例えば、特許文献2参照)が知られている。このような樹脂を接着剤として用いる実装方法では、半導体チップを基板に実装する際、予め基板側に前記樹脂、すなわち熱硬化性または光硬化性の樹脂を設けておく。そして、半導体チップを基板に載せ、さらに加熱加圧処理などを行うことにより、実装を行っている。
しかしながら、このように基板側に樹脂を設け、これを接着剤として用いる方法では、例えばペースト状の樹脂の場合に専用の塗布装置が、またフィルム状の樹脂の場合に専用の塗布装置がそれぞれ必要となり、したがってこのような専用装置が必要になることにより、実装コストが高くなるといった課題がある。
また、基板側に樹脂を設け、その上に半導体チップをフェースダウンボンディングする方式では、半導体チップのバンプが実装時に樹脂を掻き分け、側方に排出しながら基板上のランド(導電部)に接続するため、このランドと前記バンプとの間に必ず樹脂(接着剤)が残留してしまう。すると、ランドやバンプと残留した樹脂との間の熱膨張係数の差などから、ランドとバンプとの間が剥離するおそれが生じ、このため実装信頼性が低いといった課題がある。また、樹脂が残留することにより、ランドとバンプとの間の接続抵抗が大きくなるといった課題もある。
さらに、半導体チップをフェースダウンボンディングすると、基板上の樹脂(接着剤)が半導体チップに押されて側方にはみ出てしまうことから、半導体チップに隣接する他の部品をこの半導体チップの直近には配置することができず、結果として基板上にデッドスペースが生じてしまい、これが高密度実装を損なう一因となっている。
However, in the method in which the resin is provided on the substrate side as described above and used as an adhesive, for example, a dedicated coating device is required for a paste-like resin, and a dedicated coating device is required for a film-like resin, respectively. Therefore, the need for such a dedicated device raises the problem of increased mounting costs.
In addition, in the system in which a resin is provided on the substrate side and the semiconductor chip is face-down bonded on the substrate, bumps on the semiconductor chip scrape the resin during mounting and connect to lands (conductive parts) on the substrate while discharging to the side. Therefore, resin (adhesive) always remains between the land and the bump. Then, due to the difference in thermal expansion coefficient between the lands and bumps and the remaining resin, there is a possibility that the lands and the bumps are peeled off, which causes a problem that the mounting reliability is low. Moreover, there is a problem that the connection resistance between the land and the bump increases due to the resin remaining.
Furthermore, when the semiconductor chip is face-down bonded, the resin (adhesive) on the substrate is pushed by the semiconductor chip and protrudes to the side, so other components adjacent to the semiconductor chip are placed in the immediate vicinity of the semiconductor chip. As a result, a dead space is generated on the substrate, which is a cause of impairing high-density mounting.
本発明は前記事情に鑑みてなされたもので、その目的とするところは、特に専用の装置を必要とすることなくフェースダウンボンディングが可能になり、またランドとバンプとの間の導通が確実になって実装信頼性が向上し、さらに基板上のデッドスペースが無くなって高密度実装が可能となった、半導体装置の実装方法を提供することにある。 The present invention has been made in view of the above circumstances, and the object of the present invention is to enable face-down bonding without requiring a special device, and to ensure conduction between the land and the bump. Accordingly, it is an object of the present invention to provide a method for mounting a semiconductor device, in which mounting reliability is improved and dead space on a substrate is eliminated and high-density mounting is possible.
前記目的を達成するため本発明の半導体装置の実装方法は、導電部を有した基板上に、バンプを有した半導体チップをフェースダウンボンディングする半導体装置の実装方法において、
前記半導体チップのバンプ形成面に、感光性でかつ熱可塑性の樹脂、あるいはその前駆体からなる樹脂により、感光性でかつ接着性を有する樹脂層を形成する工程と、
前記樹脂層を露光し、さらに現像することで、前記バンプの直上部の樹脂を除去し、バンプの上面を露出させる工程と、
前記樹脂層を加熱処理することにより、該樹脂層を構成する樹脂を、熱可塑性樹脂からなる樹脂膜とする工程と、
前記樹脂層からなる樹脂膜を形成した半導体チップを前記基板にフェースダウンボンディングし、前記樹脂膜を接着剤として機能させることで前記半導体チップのバンプと前記基板の導電部とを電気的に導通させる工程と、を備え、
前記樹脂膜を接着剤として機能させる際に、該樹脂膜の溶融開始温度を50℃以上400℃以下にすることを特徴としている。
In order to achieve the above object, a semiconductor device mounting method of the present invention includes a semiconductor device mounting method in which a semiconductor chip having bumps is face-down bonded onto a substrate having a conductive portion.
Forming a photosensitive and adhesive resin layer on a bump-forming surface of the semiconductor chip with a photosensitive and thermoplastic resin, or a resin made of a precursor thereof;
Exposing the resin layer and further developing to remove the resin immediately above the bump and exposing the upper surface of the bump; and
Heat-treating the resin layer so that the resin constituting the resin layer is a resin film made of a thermoplastic resin; and
The semiconductor chip on which the resin film made of the resin layer is formed is face-down bonded to the substrate, and the resin film functions as an adhesive to electrically connect the bump of the semiconductor chip and the conductive portion of the substrate. A process,
When the resin film functions as an adhesive, the melting start temperature of the resin film is set to 50 ° C. or more and 400 ° C. or less.
この半導体装置の実装方法によれば、半導体チップ側に、接着剤として機能する樹脂膜を形成しておくので、この樹脂膜を形成するための樹脂層については、例えばスピンコートなどの汎用装置による方法で形成することができ、したがって専用の装置が不要となることにより、実装コストの低減化が可能になる。
また、半導体チップのバンプの上面を露出させた状態で、基板に直接フェースダウンボンディングして基板の導電部に前記バンプを導通させるので、導電部とバンプとの間に樹脂が入り込むことがなく、したがって導電部とバンプとの間の剥離のおそれがなくなり、実装信頼性が向上するとともに、導電部とバンプとの間の接続抵抗も小さくなる。
さらに、接着性を有する樹脂膜を接着剤として機能させ、すなわち、樹脂膜を加熱溶融した後冷却して再度固化させ、あるいは熱硬化させることで、半導体チップをフェースダウンボンディングするので、フェースダウンボンディング時に、樹脂膜を構成する樹脂が半導体チップの側方にはみ出ることがほとんどなく、したがって基板上にデッドスペースがほとんど生じないことから、高密度実装が可能になる。
According to this method for mounting a semiconductor device, a resin film that functions as an adhesive is formed on the semiconductor chip side. Therefore, a resin layer for forming this resin film is formed by a general-purpose device such as a spin coater. Thus, the mounting cost can be reduced by eliminating the need for a dedicated device.
In addition, with the upper surface of the bump of the semiconductor chip exposed, the bump is directly connected to the conductive portion of the substrate by face-down bonding to the substrate, so that resin does not enter between the conductive portion and the bump, Therefore, there is no possibility of peeling between the conductive portion and the bump, and the mounting reliability is improved and the connection resistance between the conductive portion and the bump is also reduced.
Furthermore, the semiconductor film is face-down bonded by functioning an adhesive resin film as an adhesive, that is, the resin film is heated and melted and then cooled and solidified again or thermally cured. Occasionally, the resin constituting the resin film hardly protrudes to the side of the semiconductor chip, and therefore there is almost no dead space on the substrate, which enables high-density mounting.
また、前記半導体装置の実装方法においては、前記樹脂は感光性でかつ熱可塑性の樹脂、あるいはその前駆体からなる樹脂であり、前記樹脂層を加熱処理することにより、該樹脂層を構成する樹脂を、熱可塑性樹脂からなる樹脂膜とする工程、を備えているのが好ましい。
このようにすれば、樹脂膜が良好に接着性を発現し、接着剤として良好に機能するようになる。
In the semiconductor device mounting method, the resin is a photosensitive and thermoplastic resin, or a resin made of a precursor thereof, and the resin constituting the resin layer by heat-treating the resin layer. It is preferable to include a step of forming a resin film made of a thermoplastic resin.
If it does in this way, a resin film will express adhesiveness favorably and will come to function favorably as an adhesive agent.
なお、この半導体装置の実装方法においては、前記感光性でかつ熱可塑性の樹脂、あるいはその前駆体からなる樹脂材料には、熱硬化性樹脂もしくはその一部成分が含まれているのが好ましい。
このようにすれば、絶縁膜の耐熱性が高まり、信頼性が向上する。
In this semiconductor device mounting method, it is preferable that the photosensitive and thermoplastic resin or a resin material made of a precursor thereof contains a thermosetting resin or a partial component thereof.
This increases the heat resistance of the insulating film and improves the reliability.
また、前記半導体装置の実装方法においては、前記樹脂層を、感光性熱硬化樹脂接着シートによって形成するようにしてもよい。
このようにすれば、例えばこの感光性熱硬化樹脂接着シートからなる樹脂層がそのまま接着性を有する樹脂膜となることなどにより、工程が簡略化して生産性が向上する。
In the semiconductor device mounting method, the resin layer may be formed of a photosensitive thermosetting resin adhesive sheet.
If it does in this way, a process will be simplified and productivity will improve, for example by the resin layer which consists of this photosensitive thermosetting resin adhesive sheet becoming a resin film which has adhesiveness as it is.
また、前記半導体装置の実装方法においては、前記半導体チップがウエハに形成されていて個片化される前の状態にある場合に、前記バンプの直上部の樹脂を除去し、バンプの上面を露出させる工程においては、前記ウエハのダイシングラインの直上部の樹脂も同時に除去し、前記ダイシングラインを露出させるのが好ましい。
樹脂とシリコンからなるウエハとを一緒にダイシングするのは非常に難しいものの、このようにダイシングラインを露出させておけば、既存のダイシングソーなどによってウエハを従来通り容易にダイシングすることができる。
Further, in the mounting method of the semiconductor device, when the semiconductor chip is formed on the wafer and is in a state before being singulated, the resin immediately above the bump is removed and the upper surface of the bump is exposed. Preferably, in the step of removing, the resin immediately above the dicing line of the wafer is also removed to expose the dicing line.
Although it is very difficult to dice the resin and the wafer made of silicon together, if the dicing line is exposed in this way, the wafer can be easily diced with an existing dicing saw or the like.
また、前記半導体装置の実装方法においては、前記半導体チップにマークが形成されている場合に、前記バンプの直上部の樹脂を除去し、バンプの上面を露出させる工程においては、前記半導体チップのマークの直上部の樹脂も同時に除去し、前記マークを露出させるのが好ましい。
半導体チップに、ダイシング用のマークやボンディング用のマークなど各種のマークが形成されている場合に、これらマークを露出させておくことで、通常の半導体チップと同様のハンドリングが可能になる。
In the method of mounting the semiconductor device, in the step of removing the resin immediately above the bump and exposing the upper surface of the bump when a mark is formed on the semiconductor chip, the mark on the semiconductor chip is used. It is preferable that the resin immediately above is removed at the same time to expose the mark.
When various marks such as dicing marks and bonding marks are formed on the semiconductor chip, the same handling as that of a normal semiconductor chip is possible by exposing these marks.
また、前記半導体装置の実装方法においては、前記樹脂膜を形成した半導体チップを前記基板にフェースダウンボンディングし、前記半導体チップのバンプと前記基板の導電部とを電気的に導通させる工程においては、ろう材を介して前記バンプと前記導電部とを電気的に導通させるようにしてもよい。
このようにすれば、基板の導電部と半導体チップのバンプとが、樹脂膜の接着力、すなわち樹脂膜が溶融し硬化する際の収縮力によって互いに引き寄せられ、接続しているのに対し、ろう材を介して接合することで、より強固な接合が得られる。また、樹脂膜を溶融させる際の加熱によってろう材を溶融させ、その後樹脂膜を再度硬化させるときの冷却(自然冷却)によってそのままろう材を硬化させることができるので、工程上、ろう材を加えることによる処理上の負荷の増加がほとんどない。
In the method of mounting the semiconductor device, in the step of face-down bonding the semiconductor chip on which the resin film is formed to the substrate, and electrically connecting the bump of the semiconductor chip and the conductive portion of the substrate, You may make it electrically connect the said bump and the said electroconductive part through a brazing material.
In this way, the conductive part of the substrate and the bumps of the semiconductor chip are attracted and connected to each other by the adhesive force of the resin film, that is, the contraction force when the resin film melts and hardens, By joining via a material, stronger joining can be obtained. In addition, the brazing material can be cured by heating when melting the resin film, and then the brazing material can be cured as it is by cooling (natural cooling) when the resin film is cured again. There is almost no increase in processing load.
本発明の半導体装置は、バンプを有した半導体チップを備えてなる半導体装置であって、
前記バンプの形成面に、前記バンプの上面を露出した状態で、接着性樹脂からなる樹脂膜が設けられていることを特徴としている。
この半導体装置によれば、接着性樹脂からなる樹脂膜を接着剤として機能させ、すなわち、樹脂膜を加熱溶融した後冷却して再度硬化させることで、半導体チップを基板上にフェースダウンボンディングすることができる。また、このとき、樹脂膜を構成する樹脂が半導体チップの側方にはみ出ることがほとんどないことから、基板上にデッドスペースがほとんど生じることがなく、したがってこの半導体装置を用いることで高密度実装が可能になる。
また、前記樹脂膜を形成するための樹脂層については、例えばスピンコートなどの汎用装置による方法で形成することができ、したがってこの半導体装置を用いることで実装に専用の装置が不要となり、よって実装コストの低減化が可能になる。
また、半導体チップのバンプの上面が露出しているので、基板に直接フェースダウンボンディングして基板の導電部に前記バンプを導通させることで、導電部とバンプとの間に樹脂が入り込むのを抑えることができる。その結果、導電部とバンプとの間の剥離を防止することができ、実装信頼性を向上することができるとともに、導電部とバンプとの間の接続抵抗も小さくすることができる。
The semiconductor device of the present invention is a semiconductor device comprising a semiconductor chip having bumps,
A resin film made of an adhesive resin is provided on the bump forming surface with the upper surface of the bump exposed.
According to this semiconductor device, the resin film made of an adhesive resin functions as an adhesive, that is, the semiconductor film is face-down bonded onto the substrate by heating and melting the resin film and then cooling and curing again. Can do. At this time, since the resin constituting the resin film hardly protrudes to the side of the semiconductor chip, there is almost no dead space on the substrate. Therefore, high-density mounting can be achieved by using this semiconductor device. It becomes possible.
In addition, the resin layer for forming the resin film can be formed by a method using a general-purpose device such as spin coating. Therefore, using this semiconductor device eliminates the need for a dedicated device for mounting. Cost can be reduced.
Further, since the upper surface of the bump of the semiconductor chip is exposed, the resin is prevented from entering between the conductive portion and the bump by face-down bonding directly to the substrate and conducting the bump to the conductive portion of the substrate. be able to. As a result, peeling between the conductive portion and the bump can be prevented, mounting reliability can be improved, and connection resistance between the conductive portion and the bump can be reduced.
また、前記半導体装置においては、前記接着性樹脂は熱可塑性樹脂であるのが好ましい。
このようにすれば、樹脂膜が良好に接着性を発現し、接着剤として良好に機能するようになる。
In the semiconductor device, the adhesive resin is preferably a thermoplastic resin.
If it does in this way, a resin film will express adhesiveness favorably and will come to function favorably as an adhesive agent.
なお、この半導体装置においては、前記熱可塑性樹脂には、熱硬化性樹脂もしくはその一部成分が含まれているのが好ましい。
このようにすれば、絶縁膜の耐熱性が高まり、信頼性が向上する。
In this semiconductor device, the thermoplastic resin preferably contains a thermosetting resin or a partial component thereof.
This increases the heat resistance of the insulating film and improves the reliability.
また、前記半導体装置においては、前記半導体チップがウエハに形成されていて個片化される前の状態にあり、前記樹脂膜が、前記ウエハのダイシングラインを露出させた状態で設けられていてもよい。
樹脂とシリコンからなるウエハとを一緒にダイシングするのは非常に難しいものの、このようにダイシングラインを露出させておけば、既存のダイシングソーなどによってウエハを従来通り容易にダイシングすることができる。
In the semiconductor device, even if the semiconductor chip is formed on a wafer and is in a state before being singulated, the resin film is provided with a dicing line of the wafer exposed. Good.
Although it is very difficult to dice the resin and the wafer made of silicon together, if the dicing line is exposed in this way, the wafer can be easily diced with an existing dicing saw or the like.
また、前記半導体装置においては、前記半導体チップにマークが形成されており、前記樹脂膜が、前記マークを露出させた状態で設けられていてもよい。
半導体チップに、ダイシング用のマークやボンディング用のマークなど各種のマークが形成されている場合に、これらマークを露出させておくことで、通常の半導体チップと同様のハンドリングが可能になる。
In the semiconductor device, a mark may be formed on the semiconductor chip, and the resin film may be provided with the mark exposed.
When various marks such as dicing marks and bonding marks are formed on the semiconductor chip, the same handling as that of a normal semiconductor chip is possible by exposing these marks.
本発明の半導体装置の実装構造は、導電部を有した基板上に、バンプを有した半導体チップがフェースダウンボンディングされてなる半導体装置の実装構造において、
前記基板の導電部とチップのバンプとが、樹脂を介在することなく直接あるいは導電材料を介して間接的に接続していることを特徴としている。
この半導体装置の実装構造によれば、導電部とバンプとの間に樹脂が介在していないので、導電部とバンプとの間の剥離のおそれがなくなり、実装信頼性が向上するとともに、導電部とバンプとの間の接続抵抗も小さくなる。
The semiconductor device mounting structure of the present invention is a semiconductor device mounting structure in which a semiconductor chip having bumps is face-down bonded onto a substrate having a conductive portion.
The conductive portion of the substrate and the bump of the chip are connected directly or indirectly through a conductive material without interposing a resin.
According to the mounting structure of the semiconductor device, since no resin is interposed between the conductive portion and the bump, there is no possibility of peeling between the conductive portion and the bump, and the mounting reliability is improved and the conductive portion is improved. The connection resistance between the bump and the bump is also reduced.
また、前記半導体装置の実装構造においては、前記基板の導電部とチップのバンプ以外の前記半導体チップと前記基板の間には、樹脂が存在するのが好ましい。
このようにすれば、前記基板と半導体チップとが前記樹脂によって接着されているので、半導体チップが剥離してしまうなどのおそれのない、信頼性の高い実装構造となる。
In the mounting structure of the semiconductor device, it is preferable that a resin exists between the semiconductor chip and the substrate other than the conductive portion of the substrate and the bumps of the chip.
According to this configuration, since the substrate and the semiconductor chip are bonded together with the resin, a highly reliable mounting structure is obtained in which there is no fear that the semiconductor chip is peeled off.
本発明の別の半導体装置の実装構造は、前記半導体装置の実装方法によって形成されたことを特徴としている。
この半導体装置の実装構造によれば、前記半導体装置の実装方法によって形成されたことにより、前述したように専用の装置が不要となることで実装コストが低減化され、また、導電部とバンプとの間に樹脂が入り込むことがないことから実装信頼性が向上するとともに、導電部とバンプとの間の接続抵抗も小さくなり、さらに、樹脂膜を構成する樹脂が半導体チップの側方にはみ出ることがほとんどないことから、高密度実装が可能なものとなる。
Another semiconductor device mounting structure of the present invention is formed by the semiconductor device mounting method.
According to the mounting structure of the semiconductor device, since it is formed by the mounting method of the semiconductor device, a dedicated device is not necessary as described above, so that the mounting cost is reduced, and the conductive portion, the bump, Since the resin does not enter between the two, the mounting reliability is improved, the connection resistance between the conductive part and the bump is also reduced, and the resin constituting the resin film protrudes to the side of the semiconductor chip. Since there is almost no, high-density mounting is possible.
以下、本発明を詳しく説明する。図1(a)〜(f)は、本発明の半導体装置の実装方法の一実施形態を説明するための工程図である。
本実施形態では、まず、図1(a)に示すようにシリコン製のウエハ1を用意する。このウエハ1は、各種素子を形成してなる半導体チップ2を多数形成したもので、各半導体チップ2には、それぞれの能動面側にバンプ3が複数形成されている。バンプ3は、例えば電界メッキ法による金で形成され、あるいは無電界メッキ法によるニッケルと金との積層構造で形成されたもので、高さが、例えば5〜30μm程度に形成された円柱状または角柱状のものである。この他に金ワイヤーをボール状に加工するワイヤーバンプや、ハンダで形成されたハンダバンプなど、公知の他のバンプを適用することができる。
The present invention will be described in detail below. 1A to 1F are process diagrams for explaining an embodiment of a semiconductor device mounting method of the present invention.
In the present embodiment, first, a silicon wafer 1 is prepared as shown in FIG. The wafer 1 is formed with a large number of
ここで、このウエハ1は、もちろん各半導体チップ2を個片化する前のもので、各半導体チップ2間には、各半導体チップ2を個片化するために半導体チップの機能に関係する半導体素子の形成されていない領域であるダイシングライン4が形成されている。また、このウエハ1には、各半導体チップ2やその他の領域において、図示しないものの、ダイシング用のマークやボンディング用のマークなど各種のマークが形成されている。これらのマークは、半導体チップの回路形成に用いられているアルミや銅であることが多いが、これに限らず、視認できるものであればよい。
Here, the wafer 1 is of course the one before each
このようなウエハ1を用意したら、図1(b)に示すようにこのウエハ1のバンプ3を形成した側の面に、感光性でかつ熱可塑性の樹脂、あるいはその前駆体からなる樹脂材料、もしくは感光性熱硬化樹脂接着シートを設けて樹脂層5を形成する。本実施形態では、感光性でかつ熱可塑性の樹脂材料を用いて樹脂層5を形成するものとする。この感光性でかつ熱可塑性の樹脂としては、例えばポリイミド樹脂を挙げることができる。このポリイミド樹脂を用いる場合、その使用形態としては、例えばこれを適宜な溶媒に溶解した状態で用いることができる。また、その前駆体としては、ポリアミック酸やアミドイミド等を挙げることができる。これらについても、その使用形態としては、適宜な溶媒に溶解した状態で使用することができる。ただし、このような樹脂材料については、その使用形態を液状でなくフィルム状としてもよく、その場合に、必要に応じて適宜な添加材を加えて前記樹脂材料を予めフィルム状またはシート状に成形しておくことで、使用に供することができる。
When such a wafer 1 is prepared, a photosensitive and thermoplastic resin or a resin material made of a precursor thereof is formed on the surface of the wafer 1 on which the
さらに、使用する樹脂層5の種類はフォトパターニングでき、その後接着性を有する樹脂であれば何でもよく、例えば、熱可塑性を有するエポキシ系樹脂、熱可塑性を有するBCB(ベンゾシクロブテン)、熱可塑性を有するアクリル系樹脂など他の公知の樹脂でもよい。また、耐熱性を向上させるために熱硬化性樹脂もしくはその一部成分が含まれていても良い。
Further, the type of the
また、本発明において、前記樹脂材料についての感光性とは、露光処理と現像処理とによるフォトリソグラフィー技術により、パターニングが可能であることを意味しており、ポジ型である場合とネガ型である場合との両方を含んで表現している。 Further, in the present invention, the photosensitivity of the resin material means that patterning is possible by a photolithography technique based on an exposure process and a development process, which is a positive type and a negative type. It is expressed including both cases.
前記樹脂材料の使用形態を液状とした場合には、このような樹脂あるいはその前駆体からなる樹脂材料を、スピンコート法、ロールコータ法、ディスペンス法等の公知の手法によってウエハ1(半導体チップ)のバンプ3を形成した側の面に塗布し、樹脂層5を形成する。また、フィルム状またはシート状とした場合には、単に貼着することによって樹脂層5を形成することができる。ここで、この樹脂層5の形成については、後述するように硬化後の樹脂膜の厚さが、バンプ3の厚さとほぼ同じになるようにする。したがって、このようにして樹脂層5を形成することにより、バンプ3は樹脂層5に覆われることになる。
When the use form of the resin material is liquid, a resin material made of such a resin or a precursor thereof is applied to the wafer 1 (semiconductor chip) by a known method such as a spin coat method, a roll coater method, a dispense method or the like. Is applied to the surface on which the
なお、この樹脂層5は、特に樹脂材料が液状の形態であった場合にはその液分が自然乾燥により一部蒸発するものの、完全に3次元架橋し硬化した状態には至っておらず、樹脂材料がフィルム状またはシート状であった場合にも、単に貼着されただけなので硬化した状態には至っていない。
このような状態のもとで、マスク(図示せず)を用いてこの樹脂層5を適宜な光源(露光源)により、選択的に露光する。このとき、前述したように樹脂層5を構成する樹脂材料の樹脂分の感光性は、ポジ型であってもネガ型であってもよい。
The
Under such a state, the
ポジ型である場合には、バンプ3の直上部のみを選択的に光照射し、露光する。また、このとき、前記ダイシングライン4の直上部、さらにはダイシング用のマークやボンディング用のマークなど各種のマークの直上部についても同時に光照射し、露光する。そして、続いて現像処理を行うことにより、露光した部分の樹脂を選択的に除去し、図1(c)に示すようにバンプ3の上面を露出させ、さらにはダイシングライン4および前記の各種マーク(図示せず)を露出させる。なお、このようにポジ型の樹脂を用いた場合、現像後除去されずに残った部分は、基本的には露光前の樹脂層5と同じ状態である。したがって、特に現像時にこの樹脂層5が液状であると支障がある場合などでは、予め乾燥等の仮硬化処理を行っておき、その後、前記の露光処理を行うようにしてもよい。
In the case of the positive type, only the portion directly above the
また、樹脂層5を構成する樹脂材料の樹脂分の感光性が、ネガ型である場合には、バンプ3の直上部以外を選択的に光照射して露光する。また、このとき、前記ダイシングライン4の直上部、さらにはダイシング用のマークやボンディング用のマークなど各種のマークの直上部についても、光照射を行うことなく、他の部分のみを選択的に光照射して露光する。そして、ポジ型である場合と同様に現像処理を行うことにより、非露光部分の樹脂を選択的に除去し、図1(c)に示すようにバンプ3の上面を露出させ、さらにはダイシングライン4および前記の各種マーク(図示せず)を露出させる。なお、このようにネガ型の樹脂を用いた場合、この樹脂が露光によって露光部分が仮硬化するようなものであるときには、ポジ型の場合で示したような仮硬化処理を行う必要はない。ただし、露光による仮硬化が起こるか否かにかかわらず、ポジ型の場合で示したような仮硬化処理を行ってもよいのはもちろんである。
Further, when the resin component of the resin material constituting the
次いで、現像によって所望部分を除去した樹脂層5を加熱処理し完全に3次元架橋させ、該樹脂層5を構成する樹脂を、熱可塑性樹脂からなる樹脂膜6とする。すなわち、樹脂層5が感光性でかつ熱可塑性の樹脂からなっている場合には、加熱処理を行うことで、これを溶解している溶剤を蒸発させて除去し、主成分であった熱可塑性樹脂、例えばポリイミド樹脂の硬化体からなる樹脂膜6を形成する。一方、樹脂層5が例えばポリイミド樹脂の前駆体であるポリアミック酸やアミドイミド等からなっている場合には、ここでの加熱処理により、脱水縮合等の重合反応をなさせることで、例えばポリイミド樹脂の硬化体からなる樹脂膜6を形成する。したがって、この加熱処理での温度や時間等の条件については、樹脂層5の種類や形態等により、予め実験等を行うことで適宜に決定される。
Next, the
このようにして形成された樹脂膜6は、熱可塑性であることから室温では硬化体となっており、その組成等によって決まる溶融開始温度を越えると、軟化し、溶融するようになっている。溶融することで、後述する被着体である基板表面に濡れ広がり、接着能が発現する。溶融開始温度については、前述したように選択した熱可塑性樹脂の成分組成やその重合度、添加剤等によって変わるが、例えば50℃〜400℃程度となるように材料を選択し、あるいは調整しておくのが好ましい。溶融開始温度が50℃未満であると、後述するように半導体チップ2を基板に実装した後、この実装体が使用状態において過酷な高温下に晒されると、部分的に溶融して接着力が低下してバンプ3と基板の導電部との間で導通不良を生じるおそれがあるからである。また、400℃を越えると、後述するように半導体チップ2を基板に実装する際、樹脂膜6を溶融させる加熱処理によって半導体チップ2の素子部分にダメージを与えてしまうおそれがあるからである。
The
このようにして、樹脂層5を熱可塑性樹脂の硬化体である樹脂膜6としたら、前記の露出させたダイシングライン4に沿ってダイシングを行い、図1(d)に示すように各半導体チップ2を個片化する。このとき、樹脂とシリコン(ウエハ1)とを一緒にダイシングするのは非常に難しいものの、前述したように樹脂が除去されてダイシングライン4が露出していることにより、既存のダイシングソーなどによってウエハ1を従来通り容易にダイシングすることができる。また、ダイシングライン4が露出していて視認可能となっていることから、ダイシングに際しての位置合わせ等も従来通り容易になる。また、このとき、前述した各種マークのうちの、ダイシング用のマークを基準として用いることにより、ダイシングを容易にしかも精度良く行うことができる。前述したように、これらの認識に必要なマークは、樹脂膜を開口し除去しておくことができるため、これらは直接視認でき、それらを位置合わせの基準マークとすれば高精度な位置合わせすることができる。これらは、次の実装工程でも使用できる。
Thus, if the
次いで、個片化された半導体チップ2を、図1(e)に示すように予め用意しておいた基板7の上に配置し、位置あわせを行う。基板7は、ガラスやセラミックス、さらには樹脂製の硬質基板やフレキシブル基板など、種々のものが使用可能であるが、特に表面が平坦であるのが好ましく、したがってガラスやセラミックスなどが好適とされる。このような基板7には、予め実装する半導体チップ2のバンプ3の位置に対応してランド(導電部)8が形成されており、ランド8は配線8aに接続した状態で形成されている。
Next, the separated
したがって、半導体チップ2を基板7上に位置合わせする際には、半導体チップ2のバンプ3を、前記ランド8に当接するようにして行う。その際、前述したように露出させた各種マークのうちのボンディング用のマークを用いることにより、位置合わせを容易にかつ精度よく行うことができる。このようにして位置合わせを行い、基板7上に半導体チップ2を載置したら、これら基板7と半導体チップ2とをボンディングツールによって加熱加圧する。なお、ボンディングツールは、基板7等を載置するステージ(図示せず)と、図1(f)に示す加圧加熱体9とからなっている。
Therefore, when the
このようなボンディングツールを用いてフェースダウンボンディングを行うには、位置合わせした基板7と半導体チップ2とをステージ上に載置し、その状態で半導体チップ2側を加圧加熱体9で押圧することで行う。なお、基板7に対する半導体チップ2の位置合わせを、前記ステージ上で行うようにしてもよい。ここで、前記ステージにヒータ等の加熱手段を設けておき、基板7側からも熱伝導により前記の樹脂膜6を加熱するようにしてもよい。また、加圧加熱体9は、その内部、または表面部にヒータ等の加熱手段を備えたもので、エアーシリンダや油圧シリンダ等に接続されて昇降可能とされ、これにより下降することで加圧力を発揮するようになっている。
In order to perform face-down bonding using such a bonding tool, the aligned
このような構成のもとに加圧加熱体9は、ステージ(図示せず)上に載置された基板7および半導体チップ2をステージとともに挟持し、その状態で半導体チップ2側を予め設定された適宜な圧力で加圧する。また、このとき、ステージおよび加圧加熱体9の加熱手段については、樹脂膜6が溶融し軟化する温度に加熱できる状態としておく。すなわち、前述したように樹脂膜6は予め溶融開始温度が決まっていることから、この溶融開始温度より高い温度となるように加熱手段を設定しておく。ただし、加圧加熱体9による加圧を開始した後、前記加熱手段による加熱を開始するようにしてもよいのはもちろんである。この時、ステージ表面、加圧加熱体の平行度、及び平坦度を厳密に管理することが重要である。
Under such a configuration, the pressurizing /
このようにして加熱加圧を行うと、半導体チップ2のバンプ3形成面に形成された樹脂膜6は、前記の各加熱手段からの熱伝導によって加熱され、溶融軟化する。その間、半導体チップ2は加圧加熱体9によって加圧されていることから、バンプ3は基板7のランド8に当接してこれを押圧する状態に保持されている。そして、予め設定した時間加熱加圧処理を行ったら、加圧加熱体9による加圧はそのままに保持した状態で、この加圧加熱体9による加熱、さらにステージからの加熱を停止し、半導体チップ2を自然冷却させる。なお、加圧加熱体9やステージに冷却手段を設けておき、加熱停止後、この冷却手段による冷却を行うことで、半導体チップ2に対する冷却を速めるようにしてもよい。
When heating and pressurization is performed in this manner, the
このようにして半導体チップ2への加熱を停止し、冷却を行うと、前記樹脂膜6は溶融した状態から再度固化する。このとき、樹脂膜6は溶融した状態から固化する際に基板表面に濡れ広がり接着力を発現し、半導体チップ2に対しての接着はもちろん、基板7に対して接着し、結果として基板7に対して半導体チップ2を接着させる、すなわち固着するようになる。すると、樹脂膜6は溶融した後、再度固化した際に収縮することから、この収縮力によって基板7と半導体チップ2とを互いに引き寄せるように作用する。したがって、基板7のランド8と半導体チップ2のバンプ3とは、前記の収縮力によって密着した状態に接合し、電気的導通が良好に確保されたものとなる。この際、バンプ3とランド8の間には、絶縁膜である樹脂膜6が存在しないので、バンプ3とランド8は弱く押し付けられるだけで容易に電気的な接続が得られ、かつ実装後においても良好な電気的接続が維持されつづける。この点が従来の樹脂を用いた接合と大きく異なる本発明の特徴となっている。
When the heating to the
その後、加圧加熱体9を上昇させ、ステージ上から基板7を移動させ、図2に示すように基板7上に半導体チップ2を実装してなる半導体装置の実装体(実装構造)10を得る。
Thereafter, the
このような基板7への半導体チップ2の実装方法、すなわち半導体装置の実装方法にあっては、半導体チップ2側に、接着剤として機能する樹脂膜6を形成しておくので、この樹脂膜6を形成するための樹脂層5については、例えばスピンコートなどの汎用装置による方法で形成することができ、したがって専用の装置が不要となることにより、実装コストの低減化を図ることができる。
In such a mounting method of the
また、半導体チップ2のバンプ3の上面を露出させた状態で、基板7に直接フェースダウンボンディングして基板7のランド8に前記バンプ3を導通させるので、ランド8とバンプ3との間に樹脂が入り込むことがなく、したがってランド8とバンプ3との間の剥離のおそれがなくなり、実装信頼性が向上するとともに、ランド8とバンプ3との間の接続抵抗も小さくなる。半導体チップと基板間で接着に寄与している樹脂は、いわゆるアンダーフィルとして機能しつづけ、半導体チップと基板の熱膨張差を吸収し、装置全体の信頼性向上に寄与する。このように、電気的な接続と同時にアンダーフィル工程も同時に達成することができる。この点も従来のハンダ接続工法によるフリップ実装に比較すると、工程の簡略化が達成された本発明の特徴のある工程になる。
Further, with the upper surface of the
さらに、熱可塑性樹脂からなる樹脂膜6を接着剤として機能させることにより、半導体チップ2をフェースダウンボンディングするので、フェースダウンボンディング時に、樹脂膜6を構成する樹脂が半導体チップ2の側方にはみ出ることがほとんどなく(もともと、樹脂膜6は半導体チップサイズ以下であるし、熱可塑性膜のためにTg点以上でも軟化流動量が少なく、側方にはみ出る接着剤体積も接着剤の厚さと面積をフォトリソプロセスで十分にコントロールできるので)、したがって基板7上にデッドスペースがほとんど生じないことから、隣接する部品との距離を縮めることができるので、高密度実装を可能にすることができる。
Further, since the
また、実装工程中、従来のように異方性導電ペースト(ACP)や異方性導電フィルム(ACF)、または非導電性ペースト(NCP)や非導電性フィルム(NCF)を用いないので、これら接着剤が不要になるとともに、これら接着剤の配置工程も不要になり、したがって実装工程についてのコストダウンを可能にすることができる。また、ACF等の接着剤に起因する不良をなくすことができるとともに、ACF等を用いた場合に比べ、ランド8とバンプ3との間の接続抵抗を低く抑えることができる。すなわち、ACF等を用いた場合、ランド8とバンプ3とが導電性微粒子を介して接続することにより、導電性微粒子の抵抗分、接続抵抗が大きくなってしまうものの、このような導電性微粒子が介在しないことにより、抵抗上昇を抑えることができる。
Moreover, since the anisotropic conductive paste (ACP) and anisotropic conductive film (ACF), or the non-conductive paste (NCP) and the non-conductive film (NCF) are not used during the mounting process, Adhesives are not required, and an arrangement process of these adhesives is also unnecessary, so that the cost for the mounting process can be reduced. In addition, defects caused by an adhesive such as ACF can be eliminated, and the connection resistance between the
また、このようにして形成された樹脂膜6が付いた半導体チップ2を基板7にフェースダウンボンディングする工程では、特に新規な実装装置や実装プロセスを必要とせず、従来の実装装置や実装プロセスをそのまま用いることができることから、新規投資が不要となり、したがってコストアップを回避することができる。
また、バンプ3を形成するプロセスを従来通りそのまま採用することができ、さらに、ウエハ1のダイシングや半導体チップ2の検査も従来通りに行うことができる。
Further, in the step of face-down bonding the
Further, the process for forming the
また、このようにして得られた実装体(実装構造)10にあっては、前述したように専用の装置が不要となることで実装コストが低減化され、また、樹脂膜6を構成する樹脂が半導体チップ2の側方にはみ出ることがほとんどないことから、高密度実装が可能なものとなる。さらに、ランド8とバンプ3との間に樹脂が介在していないので、ランド8とバンプ3との間の剥離のおそれがなくなり、実装信頼性が向上するとともに、ランド8とバンプとの間の接続抵抗、例えば初期的抵抗値なども小さくなる。
Further, in the mounting body (mounting structure) 10 obtained in this manner, the mounting cost is reduced by eliminating the need for a dedicated device as described above, and the resin constituting the
なお、前記の樹脂膜6については、基板7の熱膨張係数に近い熱膨張係数を有しているのが好ましく、このような熱膨張係数であることにより、熱膨張係数の差に起因する基板7からの半導体チップ2の剥離を防止し、実装信頼性を高めることができる。
また、前記実施形態では、基板7への半導体チップ2の実装、およびランド8とバンプ3との接続(電気的導通)を樹脂膜6によって行ったが、本発明はこれに限定されることなく、例えば鉛フリーハンダなどのろう材(軟ろう材)を用い、これをランド8とバンプ3との介在させるようにしてもよい。
すなわち、前記樹脂膜6を形成した半導体チップ2を前記基板7にフェースダウンボンディングし、半導体チップ2のバンプ3と基板7のランド8とを電気的に導通させる際、鉛フリーハンダなどのろう材を予めランド8およびバンプ3の少なくとも一方に設けておくことにより、ろう材を介してバンプ3とランド8とを電気的に導通させるようにしてもよい。
The
In the above embodiment, the
That is, when the
図1(a)〜(f)に示した実施形態では、基板7のランド8と半導体チップ2のバンプ3とが、樹脂膜6の接着力、すなわち樹脂膜6が溶融し硬化する際の収縮力によって互いに引き寄せられ、圧接状態で接続しているのに対し、ろう材を介して接合する本例では、より強固な接合(金属接合)が得られる。また、樹脂膜6を溶融させる際の加熱によってろう材を溶融させ、その後樹脂膜6を再度硬化させるときの冷却(自然冷却)によってそのままろう材を硬化させることができるので、工程上、ろう材を加えることによる処理上の負荷がほとんど増加せず、したがって生産性の低下やコストアップを回避して前記効果を得ることができる。
In the embodiment shown in FIGS. 1A to 1F, the
なお、前記ろう材としては、樹脂膜6の溶融温度以下で溶融するような金属、例えばビスマス系のものやインジウム系のものなど、比較的その融点が低いものを用いるのが好ましく、特に融点が樹脂膜6の溶融開始温度に近いものを用いるのが、前記の加熱による溶融、および再硬化処理をより簡略化させることができ、好ましい。また、前記ろう材としては、バンプに金、基板のランドに錫メッキしたものを用いたり、バンプに金、基板のランドにも金メッキしたもの(金−金接合)を用いたり、金−ITO(インジウム・スズ酸化物)接合を使用する形態のものであってもよい。樹脂膜6の溶融温度以下で溶融するような金属が用いられない上述のような場合は、プラズマによる表面活性化接合技術や、超音波接合技術を併用しても良い。これは、バンプと基板のランドの接合に留まらず、樹脂膜と基板表面の接着性を向上させる手段としても有効である。
As the brazing material, it is preferable to use a metal that melts below the melting temperature of the
また、特に図1(c)に示したウエハ1、すなわち図3に示すように本発明における半導体装置11にあっては、前述したように樹脂膜6が、前記ウエハ1のダイシングラインを露出させた状態で設けられているので、既存のダイシングソーなどによってウエハ1を従来通り容易にダイシングすることができる。前述したように、これらの認識に必要なマークは、樹脂膜を開口し除去しておくことができるため、これらは直接視認でき、それらを位置合わせの基準マークとすれば高精度な位置合わせすることができる。これらは、次の実装工程でも使用できる。
In particular, in the wafer 1 shown in FIG. 1C, that is, in the
また、図1(d)に示した個片化後の半導体チップ2、すなわち図4に示すように本発明における半導体装置12にあっては、前述したように熱可塑性樹脂からなる樹脂膜6を接着剤として機能させ、すなわち、樹脂膜6を加熱溶融した後冷却して再度硬化させることで、半導体チップ2を基板7上にフェースダウンボンディングすることができる。また、このとき、樹脂膜6を構成する樹脂が半導体チップ2の側方にはみ出ることがほとんどないことから、基板7上にデッドスペースがほとんど生じることがなく、したがってこの半導体装置12を用いることで高密度実装を可能にすることができる。
Moreover, in the
また、前記樹脂膜6を形成するための樹脂層5については、例えばスピンコートなどの汎用装置による方法で形成することができ、したがってこの半導体装置12を用いることで実装に専用の装置が不要となり、よって実装コストの低減化を図ることができる。
また、半導体チップ2のバンプ3の上面が露出しているので、基板7に直接フェースダウンボンディングして基板7のランド8に前記バンプ3を導通させることで、ランド8とバンプ3との間に樹脂が入り込むのを抑えることができる。その結果、ランド8とバンプ3との間の剥離を防止することができ、実装信頼性を向上することができるとともに、ランド8とバンプ3との間の接続抵抗も小さくすることができる。
In addition, the
Further, since the upper surface of the
なお、この半導体装置12においては、特に半導体チップ2にマークが形成されている場合に、前記樹脂膜6が、前記マークを露出させた状態で設けられているのが好ましい。
半導体チップ2に、ダイシング用のマークやボンディング用のマークなど各種のマークが形成されている場合に、これらマークを露出させておくことで、通常の半導体チップ2と同様にハンドリングを行うことができ、したがってその取り扱いを容易にすることができる。
In the
When various marks such as dicing marks and bonding marks are formed on the
また、この半導体装置12において、前記樹脂膜6の厚さ(高さ)については、前述したようにバンプ3の高さとほぼ同じとされる。バンプ3より僅かに厚い(高い)場合には、この半導体装置12(半導体チップ2)を基板7上に実装した際、樹脂膜6の接着面に存在していた気泡が確実に排出されるようになり、したがって基板7と樹脂膜6との間がより良好に接着し、実装の信頼性が向上する。
In the
また、バンプ3より僅かに薄い(低い)場合には、バンプ3が樹脂膜6から十分に露出するようになり、したがって実装時に、バンプ3の周囲の樹脂膜6がバンプ3とランド8との間に入り込んでしまうといった不都合が確実に防止され、これによりバンプ3とランド8との間の電気的導通がより確かになるとともに、これらの間の電気抵抗の上昇も確実に抑えられる。なお、特に基板7として樹脂等によるフレキシブル基板を採用した場合には、加圧加熱時に基板7がある程度撓んでしまうことから、このようにバンプ3を十分に露出させておくことで、バンプ3とランド8との間の電気的導通をより確かにしておくのが好ましい。
また、前記樹脂膜6の厚さ(高さ)を、バンプ3の高さに一致させた場合には、前記の僅かに高くした場合の効果と、僅かに低くした場合の効果とを、共に期待することができる。どちらを選択するかは、どの特性を重視するかで決定すればよい。
When the
In addition, when the thickness (height) of the
なお、本発明は前記実施形態に限定されることなく、本発明の要旨を逸脱しない限り種々の変更が可能である。例えば、前記実施形態では感光性でかつ熱可塑性の樹脂材料を用いて樹脂層5を形成したが、これに代えて、感光性熱硬化樹脂接着シートを用いて樹脂層5を形成するようにしてもよい。この感光性熱硬化樹脂接着シートは、チップに対し低温(例えば50〜100℃の範囲内)で貼着が可能であり、また感光性であることからフォトリソグラフィー技術によってパターニングが可能であり、さらにパターニング後、接着性を有するとともに熱硬化性も有するものである。
Note that the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the gist of the present invention. For example, in the above embodiment, the
このような感光性熱硬化樹脂接着シートを用いて樹脂層5を形成するには、図5(a)に示すようにシリコン製のウエハ1を用意し、続いてこのウエハ1のバンプ3を形成した側の面に、図5(b)に示すように感光性熱硬化樹脂接着シート20を、熱ロールラミネータ等を用いて貼着する。ここで、この感光性熱硬化樹脂接着シート20は、一方の面が剥離シート(図示せず)によって覆われたもので、他方の面がウエハ1に貼着された後、剥離シートが除去されることで樹脂層5とされる。ここで、この樹脂層5は、単に貼着されただけであるので硬化した状態には至っていない。
In order to form the
このようにして感光性熱硬化樹脂接着シート20によって樹脂層5を形成したら、図1に示した場合と同様して、マスク(図示せず)を用いて適宜な光源(露光源)により選択的に露光する。このようにして露光を行ったら、必要に応じて予備加熱を行い、仮硬化させた後、メチルエチルケトン(MEK)などによって現像を行い、図5(c)に示すようにバンプ3の上面を露出させ、さらにはダイシングライン4および各種マーク(図示せず)を露出させる。なお、この感光性熱硬化樹脂接着シート20を用いた例では、現像後に得られたパターニング後の樹脂層5が、本発明における接着性を有する樹脂膜6となる。
When the
以下、図1に示した場合と同様にして、前記樹脂膜6を用い、これを接着剤として機能させることにより、個片化後の半導体チップ2を基板7上にフェースダウンボンディングする。具体的には、前述したボンディングツールによって例えば150℃で1時間程度加熱加圧することにより、前記樹脂膜(感光性熱硬化樹脂接着シート20)6を熱硬化させる。
このように、感光性熱硬化樹脂接着シート20を用いて樹脂層5を形成すれば、これがそのまま接着性を有する樹脂膜6となることなどにより、図1に示した例に比べ工程を簡略化することができる。
In the same manner as in the case shown in FIG. 1, the
As described above, if the
1…ウエハ、2…半導体チップ、3…バンプ、4…ダイシングライン、5…樹脂層、
6…樹脂膜、7…基板、8…ランド(導電部)、9…加圧加熱体、
10…実装体(実装構造)、11…半導体装置、12…半導体装置、20…感光性熱硬化樹脂接着シート
DESCRIPTION OF SYMBOLS 1 ... Wafer, 2 ... Semiconductor chip, 3 ... Bump, 4 ... Dicing line, 5 ... Resin layer,
6 ... Resin film, 7 ... Substrate, 8 ... Land (conductive part), 9 ... Pressure heating element,
DESCRIPTION OF
Claims (5)
前記半導体チップのバンプ形成面に、感光性でかつ熱可塑性の樹脂、あるいはその前駆体からなる樹脂により、感光性でかつ接着性を有する樹脂層を形成する工程と、
前記樹脂層を露光し、さらに現像することで、前記バンプの直上部の樹脂を除去し、バンプの上面を露出させる工程と、
前記樹脂層を加熱処理することにより、該樹脂層を構成する樹脂を、熱可塑性樹脂からなる樹脂膜とする工程と、
前記樹脂層からなる樹脂膜を形成した半導体チップを前記基板にフェースダウンボンディングし、前記樹脂膜を接着剤として機能させることで前記半導体チップのバンプと前記基板の導電部とを電気的に導通させる工程と、を備え、
前記樹脂膜を接着剤として機能させる際に、該樹脂膜の溶融開始温度を50℃以上400℃以下にすることを特徴とする半導体装置の実装方法。 In a mounting method of a semiconductor device in which a semiconductor chip having a bump is face-down bonded on a substrate having a conductive portion,
Forming a photosensitive and adhesive resin layer on a bump-forming surface of the semiconductor chip with a photosensitive and thermoplastic resin, or a resin made of a precursor thereof;
Exposing the resin layer and further developing to remove the resin immediately above the bump and exposing the upper surface of the bump; and
Heat-treating the resin layer so that the resin constituting the resin layer is a resin film made of a thermoplastic resin; and
The semiconductor chip on which the resin film made of the resin layer is formed is face-down bonded to the substrate, and the resin film functions as an adhesive to electrically connect the bump of the semiconductor chip and the conductive portion of the substrate. A process,
A semiconductor device mounting method, wherein when the resin film functions as an adhesive, a melting start temperature of the resin film is set to 50 ° C. or higher and 400 ° C. or lower.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008179222A JP2008252132A (en) | 2004-09-15 | 2008-07-09 | Method of mounting semiconductor device |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004268116 | 2004-09-15 | ||
JP2005088713 | 2005-03-25 | ||
JP2008179222A JP2008252132A (en) | 2004-09-15 | 2008-07-09 | Method of mounting semiconductor device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005210056A Division JP4179312B2 (en) | 2004-09-15 | 2005-07-20 | Semiconductor device mounting method, semiconductor device |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011220523A Division JP2012004603A (en) | 2004-09-15 | 2011-10-04 | Mounting structure for semiconductor device, method for mounting semiconductor device and substrate |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008252132A true JP2008252132A (en) | 2008-10-16 |
Family
ID=39976634
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008179222A Pending JP2008252132A (en) | 2004-09-15 | 2008-07-09 | Method of mounting semiconductor device |
JP2011220523A Withdrawn JP2012004603A (en) | 2004-09-15 | 2011-10-04 | Mounting structure for semiconductor device, method for mounting semiconductor device and substrate |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011220523A Withdrawn JP2012004603A (en) | 2004-09-15 | 2011-10-04 | Mounting structure for semiconductor device, method for mounting semiconductor device and substrate |
Country Status (1)
Country | Link |
---|---|
JP (2) | JP2008252132A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012004603A (en) * | 2004-09-15 | 2012-01-05 | Seiko Epson Corp | Mounting structure for semiconductor device, method for mounting semiconductor device and substrate |
JP2017201694A (en) * | 2017-05-31 | 2017-11-09 | 日立化成株式会社 | Liquid photosensitive adhesive, method for manufacturing adhesive layer-attached semiconductor wafer, method for manufacturing semiconductor device, and method for manufacturing semiconductor element-attached semiconductor wafer |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102117726B1 (en) * | 2012-06-29 | 2020-06-01 | 토레이 엔지니어링 컴퍼니, 리미티드 | Crimping device and crimping method |
Citations (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04176137A (en) * | 1990-11-07 | 1992-06-23 | Matsushita Electric Ind Co Ltd | Method of mounting semiconductor device |
JP2660943B2 (en) * | 1991-11-27 | 1997-10-08 | 東京応化工業株式会社 | Circuit board bonding method |
JPH10144733A (en) * | 1996-11-15 | 1998-05-29 | Nec Corp | Semiconductor device and its manufacturing method |
JPH11288971A (en) * | 1998-02-05 | 1999-10-19 | Fujifilm Olin Co Ltd | Flip-chip packaging construction method |
JP2000012622A (en) * | 1998-04-20 | 2000-01-14 | Sony Chem Corp | Wiring board and its manufacture |
JP2000082723A (en) * | 1998-07-01 | 2000-03-21 | Nec Corp | Functional emenet and board for mounting functional element as well as their connection method |
JP2001052323A (en) * | 1999-05-28 | 2001-02-23 | Fujitsu Ltd | Head assembly and disk apparatus with the head assembly |
JP2001077231A (en) * | 1999-09-03 | 2001-03-23 | Matsushita Electronics Industry Corp | Semiconductor device, semiconductor wafer, and manufacture of the semiconductor device |
JP2001308140A (en) * | 2000-04-24 | 2001-11-02 | Nec Corp | Semiconductor device and method of manufacturing the same |
JP2003204148A (en) * | 2001-10-29 | 2003-07-18 | Fujitsu Ltd | Connecting structure body between electrodes and forming method thereof |
JP2003243448A (en) * | 2002-02-18 | 2003-08-29 | Seiko Epson Corp | Semiconductor device, method of manufacturing the same, and electronic device |
JP2003258036A (en) * | 2001-08-17 | 2003-09-12 | Harima Chem Inc | Thermoplastic resin composition for sealing filler |
JP2003258023A (en) * | 2002-02-27 | 2003-09-12 | Kinseki Ltd | Fixing method of flip chip |
JP2003338525A (en) * | 2002-03-12 | 2003-11-28 | Nec Electronics Corp | Semiconductor device and manufacturing method thereof |
JP2004200195A (en) * | 2002-12-16 | 2004-07-15 | Seiko Epson Corp | Semiconductor device and its fabricating process |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3220254B2 (en) * | 1992-09-24 | 2001-10-22 | 京セラ株式会社 | Semiconductor element mounting method |
US6223429B1 (en) * | 1995-06-13 | 2001-05-01 | Hitachi Chemical Company, Ltd. | Method of production of semiconductor device |
JP2000260817A (en) * | 1999-03-11 | 2000-09-22 | Mitsubishi Electric Corp | Semiconductor device and manufacture thereof |
JP3937711B2 (en) * | 2000-09-26 | 2007-06-27 | 松下電工株式会社 | Flip chip mounting method |
JP3721559B2 (en) * | 2002-03-28 | 2005-11-30 | 東レエンジニアリング株式会社 | Chip mounting method |
JP2003318223A (en) * | 2002-04-25 | 2003-11-07 | Toray Eng Co Ltd | Method and device for mounting |
JP2004179552A (en) * | 2002-11-28 | 2004-06-24 | Nec Corp | Mounting structure and mounting method for semiconductor device, and reworking method |
JP2008252132A (en) * | 2004-09-15 | 2008-10-16 | Seiko Epson Corp | Method of mounting semiconductor device |
-
2008
- 2008-07-09 JP JP2008179222A patent/JP2008252132A/en active Pending
-
2011
- 2011-10-04 JP JP2011220523A patent/JP2012004603A/en not_active Withdrawn
Patent Citations (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04176137A (en) * | 1990-11-07 | 1992-06-23 | Matsushita Electric Ind Co Ltd | Method of mounting semiconductor device |
JP2660943B2 (en) * | 1991-11-27 | 1997-10-08 | 東京応化工業株式会社 | Circuit board bonding method |
JPH10144733A (en) * | 1996-11-15 | 1998-05-29 | Nec Corp | Semiconductor device and its manufacturing method |
JPH11288971A (en) * | 1998-02-05 | 1999-10-19 | Fujifilm Olin Co Ltd | Flip-chip packaging construction method |
JP2000012622A (en) * | 1998-04-20 | 2000-01-14 | Sony Chem Corp | Wiring board and its manufacture |
JP2000082723A (en) * | 1998-07-01 | 2000-03-21 | Nec Corp | Functional emenet and board for mounting functional element as well as their connection method |
JP2001052323A (en) * | 1999-05-28 | 2001-02-23 | Fujitsu Ltd | Head assembly and disk apparatus with the head assembly |
JP2001077231A (en) * | 1999-09-03 | 2001-03-23 | Matsushita Electronics Industry Corp | Semiconductor device, semiconductor wafer, and manufacture of the semiconductor device |
JP2001308140A (en) * | 2000-04-24 | 2001-11-02 | Nec Corp | Semiconductor device and method of manufacturing the same |
JP2003258036A (en) * | 2001-08-17 | 2003-09-12 | Harima Chem Inc | Thermoplastic resin composition for sealing filler |
JP2003204148A (en) * | 2001-10-29 | 2003-07-18 | Fujitsu Ltd | Connecting structure body between electrodes and forming method thereof |
JP2003243448A (en) * | 2002-02-18 | 2003-08-29 | Seiko Epson Corp | Semiconductor device, method of manufacturing the same, and electronic device |
JP2003258023A (en) * | 2002-02-27 | 2003-09-12 | Kinseki Ltd | Fixing method of flip chip |
JP2003338525A (en) * | 2002-03-12 | 2003-11-28 | Nec Electronics Corp | Semiconductor device and manufacturing method thereof |
JP2004200195A (en) * | 2002-12-16 | 2004-07-15 | Seiko Epson Corp | Semiconductor device and its fabricating process |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012004603A (en) * | 2004-09-15 | 2012-01-05 | Seiko Epson Corp | Mounting structure for semiconductor device, method for mounting semiconductor device and substrate |
JP2017201694A (en) * | 2017-05-31 | 2017-11-09 | 日立化成株式会社 | Liquid photosensitive adhesive, method for manufacturing adhesive layer-attached semiconductor wafer, method for manufacturing semiconductor device, and method for manufacturing semiconductor element-attached semiconductor wafer |
Also Published As
Publication number | Publication date |
---|---|
JP2012004603A (en) | 2012-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4179312B2 (en) | Semiconductor device mounting method, semiconductor device | |
WO2007148724A1 (en) | Production method of semiconductor device and bonding film | |
US7338842B2 (en) | Process for exposing solder bumps on an underfill coated semiconductor | |
JP2013518432A (en) | Dual carrier for bonding IC die or wafer to TSV wafer | |
US20110230043A1 (en) | Tape residue-free bump area after wafer back grinding | |
JP2012004603A (en) | Mounting structure for semiconductor device, method for mounting semiconductor device and substrate | |
WO2005036633A1 (en) | Process for producing electronic member, and ic chip with adhesive | |
JP2011253939A (en) | Wafer dicing method, connecting method, connecting structure | |
JP4515129B2 (en) | Manufacturing method of semiconductor device | |
WO2012077447A1 (en) | Method for mounting semiconductor elements, and mounted body | |
JP2007294575A (en) | Method for manufacturing semiconductor device | |
CN100447971C (en) | Method for mounting semiconductor device, semiconductor device and its mounting structure | |
JP2011023407A (en) | Semiconductor device and method of manufacturing the same | |
JP2002124527A (en) | Method for manufacturing chip electronic component and method for manufacturing dummy wafer used therefor | |
JP3430096B2 (en) | Semiconductor device mounting method | |
WO2007138786A1 (en) | Method for reducing thickness of substrate, lamination system, and substrate thickness reduction system | |
CN112154537B (en) | Method for manufacturing semiconductor package | |
TWI751483B (en) | Method for manufacturing semiconductor package | |
JP6343980B2 (en) | Manufacturing method of semiconductor device | |
JP4214127B2 (en) | Flip chip mounting method | |
JP2003297977A (en) | Method for producing electronic component | |
JP2001127105A (en) | Manufacturing method of semiconductor device and pressing jig for bonding | |
JP2006016623A (en) | Adhesive film, semiconductor package or semiconductor device using the same, and method for manufacturing semiconductor package or semiconductor device | |
JPH11163057A (en) | Removing method and connection method for semiconductor device | |
JP2005310894A (en) | Tape carrier for semiconductor device, method for manufacturing the same, tape carrier semiconductor device for semiconductor device, and method for manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080710 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080709 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110510 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20110530 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110705 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110705 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110823 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110921 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111025 |