JP2008125127A - 無線周波数伝送用共振電力変換器と方法 - Google Patents

Abstract

【課題】信号および電力の変換のための改良された方法と装置とを提供する。
【解決手段】非常に効率的な無線周波数伝送用の共振電力変換器（２２０）と、関連する方法とを開示する。１つの例示の実施の形態では、本発明はディジタル駆動であって、ノイズシェーピング符号器（２２２）と、充電スイッチ（２２４）と、一般にアンテナまたは伝送線である出力負荷（２０６）に結合する高Ｑ共振器（２０４）との組合せを用いる。共振器の電界及び磁界内にエネルギーを蓄積して負荷（２０６）に電力を与える。この過程で失われるエネルギーは非常に小さい。アクティブな電力増幅器は必要ない。この装置（２２０）は、例えば携帯電話、ローカル・エリア・ネットワークやワイド・エリア・ネットワークの送信機、無線局などの文字通り任意のＲＦ信号アプリケーション（無線その他）に用いることができる。
【選択図】図２ａ

Description

（優先権）
本出願は、同じタイトルの国際出願第ＰＣＴ／ＵＳ０３／０６５２７号、２００３年３月４日出願と、米国特許出願番号第１０／３８２，２９７号、２００３年３月４日出願の優先権を主張し、やはり同じタイトルの仮特許出願番号第６０／３６１，８１２号、２００２年３月４日（最初の出願）の優先権を主張するもので、それぞれを全体的にここに援用する。

（関連出願）
本出願は、共有で同時継続出願でありまた本出願と同時出願である米国特許出願番号第１０／３８２，３２６号、「共振電力変換用コーダ装置と方法（ＣＯＤＥＲ ＡＰＰＡＲＡＴＵＳ ＦＯＲ ＲＥＳＯＮＡＮＴ ＰＯＷＥＲ ＣＯＮＶＥＲＳＩＯＮ ＡＮＤ ＭＥＴＨＯＤ）」に関するもので、これは同じタイトルの米国仮特許出願番号第６０／３６１，８１３号、２００２年３月４日の優先権を主張し、両者を全体的にここに援用する。

本発明は一般に無線周波数信号に関するもので、特定すると、無線周波数（ＲＦ）信号の送信、受信、および／または変調用の装置と方法とに関するものである。

よく理解されているように、増幅器のいわゆるＰＡＥ（電力付加効率（Ｐｏｗｅｒ Ａｄｄｅｄ Ｅｆｆｉｃｉｅｎｃｙ））は、負荷に与える電力出力を、増幅を行うために必要とされるＤＣ入力電力で単に割ったものである。一般に、例えばＣＤＭＡ携帯電話では、ＰＡＥは最大伝送電力レベルで約３３％であり、平均すると１０％より低い。したがって、３３％のＰＡＥを有する電力増幅器が１ワットのＲＦ電力を出力するには３ワットのＤＣ電池電力が必要であり、その過程で２ワットの熱を実質的に放散する。これは明らかに電池電力を最適に使用していない。

従来の代表的なＲＦ伝送システムは次の一連のステップの１つ以上から成る方法を用いる。すなわち、（１）ディジタル・データ・ストリームを同相と直交とのベクトル対かまたは振幅と位相とのベクトル対に独立に変調し、信号変換プロセスの或る後の時点でこれらのベクトルを結合し、（２）データ・ベクトルをディジタル的に濾波し、（３）濾波されたベクトルをＤ／Ａ変換によりアナログ形式に変換し、（４）ＲＦ発振器により１段以上の変調を行ってＤ／Ａ出力をＲＦ信号ベクトルにアップ変換（ｕｐ−ｃｏｎｖｅｒｓｉｏｎ）し、その後に各アップ変換段毎に像（イメージ）除去濾波を行い、（５）最終アップ変換段の出力を前置増幅し（すなわち可変利得増幅し）、（６）前置増幅器出力信号を電力増幅器で増幅する。この場合、増幅器は一般にクラスＡまたはクラスＡＢタイプである。

または、米国特許第６，１８１，１９９号、デント（Ｄｅｎｔ）他の「電力ＩＱ変調システムと方法（Ｐｏｗｅｒ ＩＱ ｍｏｄｕｌａｔｉｏｎ ｓｙｓｔｅｍｓ ａｎｄ ｍｅｔｈｏｄｓ）」は、上述の方法とは異なるＲＦ伝送方法を開示している。それは、信号ベクトルの振幅を用いてクラスＣまたはクラスＤの切換電力増幅器の電力源を振幅変調するもので、上記電力増幅器はその入力の１つとして信号ベクトルの位相情報も受ける。米国特許第６，１９８，３４７号、サンダー（Ｓａｎｄｅｒ）他の「切換モードＲＦ電力増幅器の駆動回路（Ｄｒｉｖｉｎｇ Ｃｉｒｃｕｉｔｓ ｆｏｒ ｓｗｉｔｃｈ ｍｏｄｅ ＲＦ ｐｏｗｅｒ ａｍｐｌｉｆｉｅｒｓ）」は、かかる増幅器を駆動する手段を記述している。上述のどちらの場合も、すでにアナログＲＦ領域に変換されている信号を増幅して負荷に与える。

米国特許第５，３５３，３０９号、アガジ（Ａｇａｚｚｉ）とノースワーシー（Ｎｏｒｓｗｏｒｔｈｙ）の「ＩＳＤＮ送信機（ＩＳＤＮ ｔｒａｎｓｍｉｔｔｅｒ）」は、ベースバンド・ディジタル電話伝送にディジタル・デルタ・シグマ変調器を用いる手段を開示している。デルタ・シグマ変調器の出力は能動アナログ低域フィルタに接続し、その低域フィルタは能動電力増幅器を駆動し、その電力増幅器はＩＳＤＮ電話伝送回線を駆動する。しかし上述の開示には、能動電力増幅器を必要とせずにその回線を直接駆動するのに十分な電力を生成する手段は教示されていない。また上述の開示は電力をＲＦ搬送波周波数に変換する手段を全く提示していない。なぜなら、記述されているシステムはＲＦ通過帯域伝送システムではなく、低周波ベースバンド伝送システムだからである。

米国特許第５，７０１，１０６号、ピッカライネン（Ｐｉｋｋａｒａｉｎｅｎ）他の「ディジタル信号を高周波アナログ信号に変調する方法と変調器（Ｍｅｔｈｏｄ ａｎｄ ｍｏｄｕｌａｔｏｒ ｆｏｒ ｍｏｄｕｌａｔｉｎｇ ｄｉｇｉｔａｌ ｓｉｇｎａｌ ｔｏ ｈｉｇｈｅｒ ｆｒｅｑｕｅｎｃｙ ａｎａｌｏｇ ｓｉｇｎａｌ）」が開示しているのは、中間周波数でサンプリングした（Ｉ，Ｑ）のベースバンド・ディジタル信号をデルタ・シグマ・ディジタル・アナログ変換器に入力してアナログに変換し、アナログ領域でＲＦ搬送波周波数に更にアップ変換する方法である。ディジタル・ベースバンド信号をＲＦ搬送波周波数に直接アップ変換する手段も、ＤＣ電力をＲＦ搬送波電力に直接変換する手段も開示されていない。

米国特許第６，３２１，０７５号、バターフィールド（Ｂｕｔｔｅｒｆｉｅｌｄ）の「デルタ・シグマ・ディジタル・アナログ変換器を持つハードウエア効率の高いトランシーバ（Ｈａｒｄｗａｒｅ−ｅｆｆｉｃｉｅｎｔ ｔｒａｎｓｃｅｉｖｅｒ ｗｉｔｈ ｄｅｌｔａ−ｓｉｇｍａ ｄｉｇｉｔａｌ−ｔｏ−ａｎａｌｏｇ ｃｏｎｖｅｒｔｅｒ）」は、（Ｉ，Ｑ）のデルタ・シグマ変調器を用いて中間周波数を形成し、次にアナログに変換してアナログ領域でＲＦ搬送波周波数に更にアップ変換するという点で、上述の米国特許第５，７０１，１０６号の発明と同じである。
図１ａ-１ｃは、上に説明した種々の従来の構造を示す。

ＩＥＥＥプレス論文番号０−７８０３−６５４０、カイザー（Ｋｅｙｚｅｒ）他の「帯域通過デルタ・シグマ変調による無線通信用ＲＦ信号のディジタル生成（Ｄｉｇｉｔａｌ ｇｅｎｅｒａｔｉｏｎ ｏｆ ＲＦ Ｓｉｇｎａｌｓ ｆｏｒ Ｗｉｒｅｌｅｓｓ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ Ｗｉｔｈ Ｂａｎｄ−Ｐａｓｓ Ｄｅｌｔａ−ｓｉｇｍａ Ｍｏｄｕｌａｔｉｏｎ）」及びここに援用される文献（「カイザー」）は、切換モード電力増幅器と共に用いる帯域通過デルタ・シグマ変調を組み込んだ無線送信機を記述している。また、Ｋｅｙｚｅｒ他の「デルタ・シグマ変調を用いたＲＦパルス幅変調マイクロ波信号の生成（Ｇｅｎｅｒａｔｉｏｎ ｏｆ ＲＦ Ｐｕｌｓｅｗｉｄｔｈ Ｍｏｄｕｌａｔｅｄ Ｍｉｃｒｏｗａｖｅ Ｓｉｇｎａｌｓ Ｕｓｉｎｇ Ｄｅｌｔａ−ｓｉｇｍａ Ｍｏｄｕｌａｔｉｏｎ）」、ＩＥＥＥ Ｐｕｂｌｉｃａｔｉｏｎ ０−７８０２−７２３９、２００２年５月、を参照のこと。

ＣＤＭＡなどの全二重周波数分割システムでは、送信機と受信機とが同時にオンにできる。送信機がオンのとき雑音またはひずみを発生するが、これは一般に受信帯域内に入ることがある。ＩＳ−９５、ＩＳ−９５ａ、ＩＳ−９８、ＩＳ−２０００などのＣＤＭＡ標準を用いると、受信帯域は送信帯域から８０ＭＨｚのオフセットを有する。ＣＤＭＡハンドセット送信機内で用いられる代表的な電力増幅器は受信帯域内に約−１３５ｄＢｍ／Ｈｚの雑音密度を生成する。例えば、北米ＰＣＳ動作帯域では、受信帯域は送信搬送波周波数より８０ＭＨｚ高い。受信機の感度が劣化するのを防ぐために、送信機が生成する雑音を受信機の熱雑音下限より低いレベルに抑圧する必要がある。受信機の熱雑音下限は約−１７４ｄＢｍ／Ｈｚである。したがって、電力増幅器の雑音下限と熱雑音下限との差は４０ｄＢより大きい。通常、この雑音レベルの抑圧はデュプレクサにより行われる。その構造および動作は当業者に周知である。デュプレクサは３ポートのデバイスで、第１のポートは電力増幅器の出力に接続され、第２のポートはアンテナに接続され、第３のポートは受信機の入力に接続される。

全二重トランシーバ内にノイズシェーピング（ｎｏｉｓｅ−ｓｈａｐｉｎｇ）符号器を用いる際の特に困難な問題は帯域外に高レベルの量子化雑音が発生することで、このために受信帯域が更に劣化する。上に述べたカイザー論文はこの問題を暗示しているが、（１）自分が開示した方法を用いたときに問題がどれほど厳しいかを認識していないし、また（２）実際のシステムで要求に応える解決策を提示していない。カイザーは搬送波周波数Ｆｃの４倍で動作する二次帯域通過デルタ・シグマ変調器を用いるが、かかる条件の下で近接の受信帯域内のノイズフロアを考慮していない。本被譲渡人は、カイザーの帯域通過デルタ・シグマ変調器が生成する量子化雑音を測定する目的でシミュレーションを行った。関係する標準が要求している最大電力レベルと、代表的なハンドセットで利用可能な電池技術と、に関して慎重な仮定を行った。かかる仮定に基づいてシミュレーション・モデルを構築して、アナログ濾波やデュプレクサでの抑圧を行わないとき、量子化雑音はアンテナで−９４ｄＢｍ／Ｈｚ程度であると判定された。これは、このレベルの量子化雑音を熱レベルの−１７４ｄＢｍ／Ｈｚ以下に抑えるには８０ｄＢ以上の濾波が必要であることを意味する。また、単に１つの周波数ではなく受信帯域全体にわたって８０ｄＢの抑圧が必要である。例えばＣＤＭＡの北米ＰＣＳ帯域ではこの帯域幅は６０ＭＨｚであって、１．９３−１．９９ＧＨｚをカバーする。現在の技術水準でこの全周波数範囲にわたって８０ｄＢの抑圧が可能なアナログＲＦフィルタが存在するとしても、挿入損が必然的に高く、また比較的費用がかかる。したがって、この方法を用いると効率的にも経済的にも非常に悪影響を受ける。したがって、受信帯域で雑音を抑圧するために効率が高くて経済的な解決策が必要である。

カイザーの発明では対処できない特に困難な別の問題は、帯域通過デルタ・シグマ変調器のサンプル・レートが非常に高いことに関する。ＰＣＳ周波数では、カイザー方式は約８ＧＨｚで動作するデルタ・シグマ変調器内に算術論理回路とレジスタとを必要とする。電池で駆動する携帯用のＰＣＳハンドセットでは、現時点でも将来も利用可能と考えられる実用的な半導体技術では帯域通過変調器論理だけでも電力消費が極めて大きい。したがって、デルタ・シグマ変調器のクロック・レートを下げる必要もある。

カイザーでは対処できない第３の困難な問題は、切換モード電力増幅器とその後のアナログ・フィルタとのインターフェースに関するものである。特定して述べると、効果的な切換モード増幅器を構築し、それを効率的に駆動してフィルタに与える方法は開示も教示もされていない。また特定の結合構造の示唆も説明もされていない。したがって、カイザーは重要な技術的挑戦に手をつけていない。
また、カイザーは補間フィルタについても、補間フィルタの特定の実施の形態についても、全く教示も推察もしてないことが注目される。

デルタ・シグマ・データ変換という主題に関係する説明は、ノースワーシー他のテキストブック「デルタ・シグマ・データ変換器（Ｄｅｌｔａ−Ｓｉｇｍａ Ｄａｔａ Ｃｏｎｖｅｒｔｅｒｓ）」ＩＥＥＥプレス、１９９７年、に見られる。第９章（２８２ページ以下）で、帯域通過デルタ・シグマ変調器という主題が述べられている。帯域通過デルタ・シグマＡ／Ｄ変換器は、１９９０年代の初めから中間周波数（ＩＦ）復調に用いられている。しかし無線伝送またはＲＦ電力変換にデルタ・シグマＡ／Ｄ変調器を用いることについては開示されていない。

上記から明らかなように、デルタ・シグマ変調の基本的な概念のアプリケーションは上述の問題に対する確固とした解決策を生んでいない。したがって、アクティブな増幅器を構築せずに、またＲＦ搬送波周波数より実質的に低い周波数でまずディジタル・データ信号をアナログ領域に変換せずに、信号をディジタルでＲＦ電力に変換する改良された装置と方法とに対する大きなニーズがある。また、本質的にかかる改良された装置と方法とは電力効率を高めて電力消費を削減し、したがって、特に無線ハンドセットの電池の寿命を延ばすことができる。

（発明の概要）
本発明は、信号および電力の変換のための改良された方法と装置とを提供することにより上に述べたニーズを満たすものである。
本発明の第１の態様では、ＲＦ信号の共振電力変換のための改善された装置を開示する。この装置は一般に、複数のパルスを生成するパルス入力源と、このパルス入力源に結合する共振器と、この共振器の出力に結合して複数のＲＦ信号を伝送する伝送媒体とを備える。１つの例示の実施の形態では、共振器は搬送波周波数またはその付近に実質的に共振周波数を有し、その後の伝送のために（特に複数の生成されたパルスの少なくとも一部を選択的に強化することにより）エネルギーを十分に蓄積する。特定して述べると、１つの変形は、クロック・レートＦ_c／Ｌ_l（Ｌ_lは搬送波周波数Ｆ_cの倍数または約数）でディジタル・データを受けてそのディジタル・データを符号化するためのノイズシェーピング符号器を備えるディジタル作動の共振電力（ＤＡＲＰ；ｄｉｇｉｔａｌｌｙ ａｃｔｕａｔｅｄ ｒｅｓｏｎａｎｔ ｐｏｗｅｒ）変換器を用いる。また、ＤＣまたは実質的にＤＣに近い周波数を有する電源と、共振器に結合して共振器内に蓄積されたエネルギーを受ける負荷インピーダンスとを備える。充電スイッチは、ノイズシェーピング符号器と、電源と、共振器と、クロック・レートＬ₂Ｆ_c（Ｌ₂は搬送波周波数Ｆ_cの倍数）を有するクロックとに結合される。充電スイッチは、（１）符号化されたデータをノイズシェーピング符号器から受け、（２）電源の電圧または電流をサンプリングし、（３）電源電圧または電流サンプルを共振器に与える。

本発明の第２の態様では、共振電力変換を行う改善された方法を開示する。この方法は一般に、複数のパルス生成し、その複数のパルスの少なくとも一部を選択的に強化する共振器にパルスを入力し、そのパルスの上述の部分を選択的に強化し、その選択的に強化された信号を伝送媒体により伝送する、ことを含む。
本発明の第３の態様では、より低いサンプリング・レートで動作する２個の低域通過符号器で機能を実現するノイズシェーピング符号器を実現するための改善された伝達関数を開示する。

本発明の第４の態様では、改善されたノイズシェーピング符号器装置を開示する。１つの例示の実施の形態では、改善された符号器装置はテーブル・ルックアップとデータ・アドレス指定可能なメモリとを備える。
本発明の第５の態様では、装置の電力利得を制御するための改善された方法と装置とを開示する。第１の例示の実施の形態では、電力利得は完全にディジタル領域で制御される。第２の実施の形態では、利得はディジタル手段とアナログ手段との組合せで制御される。

本発明の第６の態様では、改善された充電スイッチ装置を開示する。１つの例示の実施の形態では、電力を大幅に減らすように充電スイッチをノイズシェーピング符号器ロジックと同じ半導体基板上に実現される。
本発明の第７の態様では、改善されたダイナミック・インピーダンス終端を含む改善された共振器と変成器との組合せを開示する。
本発明の第８の態様では、共振器をデュプレクサの一部として組み合わせる改善された共振器装置を開示する。

以下では図面を参照するが、同じ部分は同じ番号で示す。
便宜上、ここで用いる「送信する」、「送信」、「送信の」という用語は、場合に応じて、一般に信号を送信しまた信号を受信する行為の両方を指すと考えてもよい。
ここで用いる「メモリ」および「記憶装置」という用語は、データまたは情報を記憶するための手段を含むものであって、ＲＡＭ（例えばＳＲＡＭ、ＳＤＲＡＭ、ＤＲＡＭ、ＳＤＲＡＭ、ＥＤＲ−ＤＲＡＭ、ＤＤＲ）、ＲＯＭ（例えば、ＰＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、ＵＶ−ＥＰＲＯＭ）、磁気バブル・メモリ、光メモリ、組み込まれたフラッシュ・メモリなどを含むがこれらに限られるわけではない。

以下の説明は主として無線ＲＦハンドセット（例えば、携帯電話）に関して述べるが、本発明は任意の特定の無線方式、エア・インターフェース、構造、また更に言えば無線アプリケーションに限定されるものではない。本発明はここに述べる制限と矛盾しない任意の種類の非無線システムに適用しても同じ効果を有する。

図２と図２ａは、本発明の共振電力変換器の例示の一般的な形式を示す。図２に示すように、本発明の装置２００は一般に、パルス入力源２０２があり、その出力端子が共振器２０４の入力端子に結合され、その共振器の出力端子が負荷または伝送手段（例えば、無線アンテナ、伝送線など）２０６に結合されているものと考えてよい。本発明の共振器の特定の特性については後で詳細に説明する。図２（及び実際に本発明の他の全ての開示された実施の形態）の構成の１つの極めて優れた特性は、増幅器が全く必要なく、実質的に共振器２０４が非常に効率の高い電源として機能することである。これは電力増幅器を有する従来の設計に付随するコストや複雑さなどの問題を避けるだけでなく、効率が非常に高くなるので、特にＲＦ装置の電力消費に大きな影響を与える。
図２ａは図２の一般的なモデルに基づく例示のディジタル作動の共振電力（ＤＡＲＰ）装置２２０を示す。この装置２２０は、図２のパルス・データ源の一部としてノイズシェーピング符号器２２２と充電スイッチ２２４とを含む。

次に図３に示す１つの例示の構造３００（上に説明した図２の構造に基づく）は、ディジタル・データが通過帯域変調され、次にアンテナや伝送線などの負荷インピーダンスを無線周波数で伝送されると考える。ディジタル・データを１個以上のノイズシェーピング符号器３０２に与えると、ノイズシェーピング符号器３０２はスペクトル的に量子化雑音を形成して、雑音を対象の帯域から押し出す。ノイズシェーピング符号器３０２の出力は一般に１ビットまたは複数ビット幅で、符号器の出力ワードレートは一般にＲＦ搬送波周波数Ｆ_cの倍数または約数Ｌ₁である。符号器３０２の出力は少なくとも１個の充電スイッチ３０４に結合される。かかる充電スイッチは電子技術の当業者に周知の任意の数の異なる構成を含んでもよく、これについては後で詳細に説明する。充電スイッチ３０４の目的は、ＤＣ電源電圧ＶＤＣ（または交流低周波電源）をサンプリングして、ＲＦ搬送波周波数Ｆ_cの正位相または１８０電気角遅れたＦ_cの逆位相で、共振器３０６の内部キャパシタンスへの充電を迅速に（または瞬時に）切り換えることである。共振器のキャパシタンスに充電すると、電流がすぐ共振器のインダクタンスに流れ始めて、共振器はＦ_cで共振を開始する。図示の実施の形態の共振器３０６は高Ｑ共振器であって、共振器３０６の入力から見た共振器の出力での負荷インピーダンスＺ_L３０９を実質的に増加させる。負荷インピーダンス３０９はアンテナや、伝送線や、その他の同様な形態でよく、また他の形式のインピーダンスでもよい。充電スイッチ３０４は継続的にＦ_cの正位相または逆位相で共振器を駆動する。ノイズシェーピング符号器３０２の出力サンプル｛ｉ_k，ｑ_k｝は各サンプリング時点での充電スイッチ・サンプルの値を決定する。

ノイズシェーピング符号器３０２は２個の低域通過符号器(図３)として、または１個の帯域通過符号器４０６(図４)として、または他の同等の構成で実現してもよい。電力消費が大きな問題とあるアプリケーションや、クロック周波数が利用可能な半導体技術（ここで「利用可能な」とは、最新の技術の限界による、または目標コストやＩＣ動作電圧やダイの寸法などの他の制約により制限されて、利用可能なという意味である）の上限に近いアプリケーションでは、ノイズシェーピング符号器をより低いクロック周波数で２個の低域通過符号器として実現する方が、より高いクロック周波数で１個の帯域通過符号器を用いるのに比べてはるかに有利である。

本発明のノイズシェーピング符号器機能は、テーブル・ルックアップ機能として実現してもよい。この場合は、ノイズシェーピング符号化は例えば予めオフラインで、既知の有限状態のディジタル・データで行われる。例えば、便宜上データ・アドレス指定可能なメモリまたは記憶装置に結果を記憶してもよい。多数の他のオプションがある。かかる構成やオプションは信号処理分野の当業者に容易に認識され理解されるので、ここでは更に説明しない。

図３と図４の実施の形態について以下に詳細に説明する。まずディジタル・プロセッサ３１０（これは、ＤＳＰ、ＲＩＳＣプロセッサ、ＣＩＳＣプロセッサ、ＡＳＩＣ、若しくは十分な機能を有する他のものなどを含んでよい）は、ディジタル・データ・ストリームを２つの直交信号ベクトル（同相ベクトル（Ｉ）と直交ベクトル（Ｑ））にシンボル・レートＦ_bで分離する。ディジタル・データは、偏移変調（例えば、π／４ＱＰＳＫ、ＦＳＫ、ＧＦＳＫ、ＧＭＳＫなど）、振幅変調（例えば、ＱＡＭなど）などを含む任意のタイプの既知の変調フォーマットの１つでよいが、これらに限られるわけではない。２進データは「１」状態を１として、「ゼロ」状態をａ−１として扱われる。ただし認識されるように、かかる指定は任意である。ディジタル補間フィルタ３１２はシンボルにチャンネル濾波を行い、符号間干渉をゼロにするレイズドコサインフィルタ（ｒａｉｓｅｄ ｃｏｓｉｎｅ ｆｉｌｔｅｒｓ）のファミリーなどの任意のタイプの既知のシンボル・フィルタの１つでよい。ＩＳ−２０００などの多くの特定のデータ伝送標準では、シンボル濾波は指定されている。どちらにしても、シンボル濾波はディジタル補間フィルタ３１２が行う全体の濾波に組み込むことができる。またフィルタ３１２はサンプリング・レートを（Ｆ_c／Ｌ₁）／Ｆ_b倍に高める。ただし、Ｆ_cは伝送する所望のＲＦ信号の搬送波周波数である。例示の実施の形態ではＬ₁＝１で、これは単に低域通過ノイズシェーピング符号器３０２がその搬送波周波数Ｆ_cに等しいサンプリング・レートで動作していることを意味する。

符号器論理３０２の電力消費を下げるには符号器（１２）のサンプリング・レートを下げるのが望ましい。したがって、対象の所望の帯域内の一層大きな量子化雑音を犠牲にしてＬ₁＝２以上を選ぶことがある。実際には、全補間比（Ｆ_c／Ｌ₁）／Ｆ_bは一般にまだ大きな数である。例えばＩＳ−２０００では、シンボル・レートＦ_bが１．２３ＭＨｚで、搬送波周波数Ｆ_cが１．８８ＧＨｚで、Ｌ₁＝１の場合は、全補間比は約１５２９．９４５である。もちろん、別の周波数を選べば補間比は変わる。一般に、搬送波レートとシンボル・レートとの間の補間比は必ずしも整数でなく、ベースバンド・シンボル・クロックは搬送波クロックに対して完全に独立した（整合のとれていない）源から来てもよい。認識されるように、現時点でフラクショナル・サンプル・レート変換を行うには、フラクショナルＮ合成位相同期ループを含む（しかしこれに限定されない）種々の両立する方法がある。本発明の範囲と構造に適合した、フラクショナル・デシメーション（ｆｒａｃｔｉｏｎａｌ ｄｅｃｉｍａｔｉｏｎ）と補間とを用いる全ディジタル技術を用いてもよい。例えば、ヘンチェル（Ｈｅｎｔｓｃｈｅｌ）他の「ソフトウエア無線用のサンプル・レート変換（Ｓａｍｐｌｅ Ｒａｔｅ Ｃｏｎｖｅｒｓｉｏｎ ｆｏｒ Ｓｏｆｔｗａｒｅ Ｒａｄｉｏ）」、ＩＥＥＥ通信マガジン（Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｍａｇａｚｉｎｅ）、２０００年８月、１４２−１５０ページを参照していただきたい。これをここに援用する。当業者はこの開示を読めば、非同期クロックを同期化するための多くの他の周知の技術を本発明に適用することができる。

乗算レートと複雑さを緩和することにより実施の形態のコストと電力消費とを減らす目的で、実際に図３のディジタル補間フィルタ３１２を、補間比（Ｆ_c／Ｌ₁）／Ｆ_bを２段以上の補間に分散するのに用いてもよい。マルチレート・ディジタル・フィルタの設計は文献に記載されており、デルタ・シグマ変換器に適用されたこのような技術も周知であり、ノースワーシー他の上述のテキストブック「デルタ・シグマ・データ変換器」、ＩＥＥＥプレス、１９９７年、の第１３章に示されている。これをここに援用する。例えば、ＩＳ−２０００用のシンボル・レート・フィルタを考えて、補間フィルタ全体を３つの主セクションに分割する。入力シンボルに作用する第１のフィルタに次の制約を与える。すなわち、ＦＩＲ構造で、シンボル・レートの８倍で動作し、通過帯域カットオフ周波数がシンボル・レートの０．４８倍で、通過帯域リップルが１ｄＢより小さく、阻止域カットオフ周波数がシンボル・レートの０．６倍で、阻止域減衰が少なくとも６０ｄＢとする。かかる制約があると、周知のレムズ交換アルゴリズム（Ｒｅｍｅｚ ｅｘｃｈａｎｇｅ ａｌｇｏｒｉｔｈｍ）を用いることにより見いだされる、少なくとも１６０タップを有するＦＩＲフィルタになる。

第２段の補間フィルタはオーバーサンプリング比２４を有するｓｉｎｃ−ｃｕｂｉｃフィルタでよく、少なくとも７０ｄＢ抑圧された像をシンボル・レートの８倍で作る。第３段の補間フィルタは単にゼロ次ホールドでよく、オーバーサンプリング比８を有し、少なくとも５０ｄＢ抑圧された像をシンボル・レートの８ｘ２４＝１９２倍で作る。したがって、これら３段のフィルタ全てのオーバーサンプリング比を乗算すると８ｘ２４ｘ８＝１５３６になり、全オーバーサンプリング比（Ｆ_c／Ｌ₁）／Ｆ_bが効率的に達成される。フラクショナル・サンプリング・レートの変換器を補間の１つ以上の段に組み込んで、ベースバンド・シンボル・レートを搬送波レートに同期させてもよい。認識されるように、この例示の実施の形態は補間フィルタ３１２を実現する１つの効率的な方法を述べたものであるが、当業者が認識し作成できる別の方法があり、例えば、ＦＩＲフィルタの代わりにＩＩＲフィルタを用い、補間フィルタの段を加減し、異なる相対的補間比を選択し、Ｌ₁として大きな値を選択して補間比を小さくするなどがあるが、これらに限られるわけではない。

補間回路３１２の出力はノイズシェーピング符号器３０２の入力に結合される。図３の実施の形態では、かかる符号器はＩとＱとの別々の低域通過符号器であり、ディジタル直交変調器３１６により実質的にアップ変換され結合されて、帯域通過信号が得られる。または図４の構成に示すように、直交変調器３１６の前に２個の帯域通過符号器３０２を置くのではなく、直交変調器３１６の後に１個の帯域通過符号器を置いてもよい。どちらの実施の形態でも、補間器３１２からの信号エネルギーをベースバンド内に保存するように低域通過号器が設計される。図５は、（ａ）符号化の前と（ｂ）符号器３０２の出力でのスペクトルを示す。図５の陰をつけた部分５１０は符号化の過程で生じる量子化雑音を示す。符号器は量子化雑音を作るが、量子化雑音を実質的に帯域から押し出すので、ほとんどの雑音はＦ_b／２と（Ｆ_c／Ｌ₁）／２との間の外側にあり、対象とする０とＦ_b／２との間の帯域内では比較的高い信号対雑音比が得られる点が優れている。

前に述べたように、（搬送波周波数付近のサンプリング周波数で動作する代表的なノイズシェーピング符号器が生成する）量子化雑音は全二重トランシーバの隣接受信帯域内のレベルが非常に高い。このため、雑音を十分除去しないと受信機が非常に劣化する。ここに述べる１つの解決策は、量子化雑音を抑圧する必要がある選択された周波数に符号器雑音伝達関数のゼロを１つ以上置くことである。最も簡単な形の二次低域通過デルタ・シグマ変調器は次の雑音伝達関数（ＮＴＦ；Ｎｏｉｓｅ Ｔｒａｎｓｆｅｒ Ｆｕｎｃｔｉｏｎ）を有する。
Ｈ（ｚ）＝１−２ｚ^-1＋ｚ^-2
これから、ｚ＝１すなわち０Ｈｚで２つのゼロが生じる。ＮＴＦを次式で表すとこのゼロを０Ｈｚから別の周波数に変換することができる。
Ｈ（ｚ）＝１−２ｃｏｓ（２πｆ_z／ｆ_s）ｚ^-1＋ｚ^-2

一例として、所望のゼロが±８０ＭＨｚで、符号器のサンプリング・レートが１．８８ＧＨｚと仮定すると、ＮＴＦは次のようになる。
Ｈ（ｚ）＝１−１．９２８９３８ｚ^-1＋ｚ^-2
本被譲渡人が行ったシミュレーションによると、０Ｈｚで２つのゼロを有する標準的な二次低域通過変調器に比べて、８０ＭＨｚ±Ｆ_b／２での量子化雑音は更に３６ｄＢ抑圧される。しかしトレードオフとして、２の乗算を実行するために単に１つシフトする代わりに、係数を実現するためのなんらかの乗算器を論理内に組み込まれなければならない。このＮＴＦは０Ｈｚでの抑圧はもはや無限ではなく、またシンボル帯域端±Ｆ_b／２での抑圧は有限である。しかしながら、かかる特徴が許容できるかまたは望ましいアプリケーションでは、これは非常に有用である。

別の方法として、０Ｈｚにゼロを１つ置き、前のように±８０ＭＨｚに複数のゼロを置く例示の三次符号器を考える。符号器を安定に保つために、ＮＴＦ内にゼロに加えて極を置く。これは一見すると直感に反するように見えるが、ノイズシェーピングフィルタが量子化フィードバック・ループ内に実質的に含まれることが認識されよう。安定な高次デルタ・シグマ変調器の設計についての総合的な考察はこの分野で周知であり、前に示したノースワーシー他のテキストブック「デルタ・シグマ・データ変換器（Ｄｅｌｔａ−Ｓｉｇｍａ Ｄａｔａ Ｃｏｎｖｅｒｔｅｒｓ」ＩＥＥＥプレス、１９９７年、の例えば第４章と第５章に示されている。

サンプリング・レートが１．８８ＧＨｚであり±８０ＭＨｚと０Ｈｚとにゼロを有すると再び仮定すると、例示の三次ノイズシェーピング符号器は次式で与えられるＮＴＦを有する。

この符号器のＮＴＦを図６に示す。シミュレーションによると、８０ＭＨｚ±Ｆ_b／２での量子化雑音は、０Ｈｚで共にゼロを有する標準の二次低域通過変調器に比べて更に２６ｄＢ抑圧される。これは、そのゼロを０Ｈｚから±８０ＭＨｚに移した二次変調器に比べると抑圧は約１０ｄＢ小さい。しかし、この三次変調器はシンボル帯域端±Ｆ_b／２での抑圧が優れている。なぜなら、０Ｈｚにゼロがあるからである。しかしトレードオフは、少なくとも１つの係数を実現するための論理内に少なくとも１個の乗算器を組み込む必要があることである。シミュレーションによると、極の位置を支配する係数は丸め誤差のために符号器の安定性と性能とに対して感度が余り高くなく、ｚ平面内で極の位置を定めるときに簡単に選択することができ、例えば簡単なシフト加算方式で実現できる短い係数のワード長を得る。多くの場合、注意深く選択された係数乗算を実現するのに余分な論理が必要であることは余り重要ではない。上述のノースワーシー他のテキストブックの第１０章にディジタル・デルタ・シグマ変調器を実現する方法を教示しているので参照していただきたい。

この例示の三次変調器の帯域外利得は１．５７である。上述のノースワーシー他のテキストブックの第４章に、安定のための最大帯域外利得は約１．５かまたはやや大きな値であることが示唆されているので、１．５７というのは１ビットの量子化としては比較的安定であることを意味する。この例は、設計することができる多くのノイズシェーピング符号器のなかの１つに過ぎない。なぜなら、サンプリング・レートや、極とゼロとの位置や、符号器の次数などを含む（これらに限定されるわけではない）種々の別の形をとり得るからである。

同様に、２個の低域通過デルタ・シグマ変調器（１つはＩ、１つはＱ）の代わりに、低域通過から帯域通過への変換ｚ→−ｚ² を用いて帯域通過デルタ・シグマ変調器を形成する。そして、必要であれば上の例の設計を直接変換して、図４の帯域通過ノイズシェーピング符号器４０６の実施の形態として用いることができる。帯域通過デルタ・シグマ変調器の設計についての総合的な考察は上述のノースワーシー他のテキストブックの第９章に述べられている。

ノイズシェーピング符号器３０２は、１ビットまたは多ビット（ｎビット）の量子化を用いてもよい。理想的には符号器３０２のスペクトル内にスプリアス・トーンがあってはならないので、符号器をディザ（ｄｉｔｈｅｒ）することがしばしば必要である。ディザされたデルタ・シグマ変調器の総合的な考察は上述のノースワーシー他のテキストブックの第３章に見られ、この中に、ディザされた多ビットのノイズシェーピング符号器の安定性評価テストが述べられている（１３０−１３１ページ）。所望の特性とは、符号器が完全にディザされた量子化器を有して、量子化雑音が白色であることである。ここで用いる「完全にディザされた量子化器」という用語は、１量子化間隔全体にわたるディザを指す。例えば、３進符号化量子化器では、出力レベルが｛１，０，−１｝であれば対応するしきい値は｛−０．５，０．５｝であり、したがってディザ間隔も｛−０．５，０．５｝であり、ディザ発生器はこれらの外部境界の間で擬似ランダム値を作る。ディザは符号器の内部量子化器の入力に算術的に加算される。量子化器を完全にディザするのが望ましいことが多いが、これにより符号器の使用可能なダイナミック・レンジが制限され、安定性が悪くなることがある。事実上全ての周知のノイズシェーピング符号器では、完全にディザされた量子化器は多ビット量子化を必要とする。

符号器３０２が｛１，０，−１｝という３進量子化を用いる場合で、符号器が一次の場合で、量子化器が｛−０．５，０．５｝にわたって完全にディザされる場合は、到来する信号の安定な入力範囲も｛−０．５，０．５｝である。この驚くべきまたすっきりした結果は大きな実際的な意味を有する。特定して述べると、この例の符号器から出る最大パルス密度は０．５である。ディザ範囲が制限されていて量子化間隔全体をカバーしない場合は、入力のダイナミック・レンジを広げることはできる。しかしアイドル・チャンネル・トーンやスパイクが量子化雑音スペクトル内に現れる可能性がある。

上に述べたＣＤＭＡベースの例では、いくつかのシステム要求を満たすために二次または三次の符号器を設計する方法を示した。ＴＤＭＡシステム（例えばＧＳＭを含む）または帯域外雑音の要求が余り厳しくない他のシステムでは、一次符号器を用いてよいことがある。受信機と送信機とが同時にオンにならないＴＤＭＡなどのシステムでは、対象の伝送帯域外の量子化雑音の抑圧はそれほど重要でない。実際のところ、簡単なデルタ・シグマ変調器を用いてよい。最も簡単な周知のデルタ・シグマ変調器は一次変調器である。量子化雑音が帯域外で余り鋭く立ち上がらないようにするために符号器３０２をできるだけ低次のものにしようとするのには理由がある。

１９８０年代の初めに二次や更に高次の変調器が発明されて以来、一次デルタ・シグマ変調器は全く用いられなかった。一次変調器は高レベルのスプリアス・トーンを内在的に発生して多くの実用システム設計では事実上使用できないので、ほとんど全てのこれまでの商用アプリケーションで敬遠された。一次符号器を用いると量子化雑音は９ｄＢ／オクターブ上昇するだけであるが、二次符号器の雑音は１５ｄＢ／オクターブ上昇し、三次符号器の雑音は２１ｄＢ／オクターブ上昇する。受動共振器(図１０，１１)は帯域外量子化雑音を減衰させなければならないので、挿入損をできるだけ低く抑えるために共振器は理想的には低次特性を有しなければならない。例えば、単一セクション帯域通過共振器の減衰は共振周波数の両側で６ｄＢ／オクターブである。共振器からの減衰が６ｄＢのときに９ｄＢ／オクターブの量子化雑音の上昇を満足しても、量子化雑音はまだ正味３ｄＢ／オクターブ上昇する。オーバーサンプリング比が２０４８の場合は、３ｄＢ／オクターブで正味の上昇は約１１オクターブであり、このために帯域外雑音が大き過ぎてエンド・システムのスペクトル要求を満足しない。したがって、例示のサンプル・アンド・ホールド補間回路３１８（図３）では帯域外量子化雑音を減衰させる別の手段が導入されている。これはＤＣと４Ｆ_cの倍数とにスペクトル・ゼロを導入し、共振器だけの減衰では不十分という問題を実質的に緩和し、帯域外エネルギーを劇的なレートでロールオフする。

再び図３において、ノイズシェーピング符号器３０２の出力は、Ｌ₁とＬ₂との積の補間比を有するサンプル・アンド・ホールド補間回路３１８の入力に結合される。かかるサンプル・アンド・ホールド補間回路３１８の目的は、ノイズシェーピング符号器の出力サンプル・レートとディジタル直交変調器３１６の変調周波数とをインターフェースすることである。
図３のＤＡＲＰ変換器装置３００の動作と挙動とを記述するいくつかの例を以下に示す。

例１
図３の実施の形態に戻って、Ｌ₁＝１およびＬ₂＝４を選択する。また、ＩおよびＱ変調器を駆動するｃｏｓ（）とｓｉｎ（）との引数内の位相オフセットを θ＝０に設定する。データ・サンプル｛ｉ_k｝は同相符号器３０２ａから来るｋ番目のサンプルであり、同様に、データ・サンプル｛ｑ_k｝は直交符号器３０２ｂから来るｋ番目のサンプルである。搬送波周波数Ｆ_cの４倍のレート４Ｆ_cのクロックを用いて、補間回路３１８は符号器からのサンプルを次のｋ番目のサンプルが到来する前に４回連続して実質的にサンプル・アンド・ホールドする。ＩおよびＱ変調器３２０は実質的に算術乗算器である。各乗算器は２入力と１出力とを有する。Ｉ変調器３２０ａは補間回路３１８ａから同相サンプルを受け、また周期的シーケンス｛１，０，−１，０｝を受ける。これは三角関数の演算子ｃｏｓ（２πｎ／４）の結果で、搬送波サイクル当たり４サンプルを有する搬送波周波数Ｆ_cの同相分である。

同様に、Ｑ変調器３２０ｂは補間回路３１８ｂから直交サンプルを受け、また周期的シーケンス｛０，１，０，−１｝を受ける。これは三角関数の演算子ｓｉｎ（２πｎ／４）の結果で、搬送波サイクル当たり４サンプルを有する搬送波周波数Ｆ_cの直交分である。これらの演算の結果、Ｉ変調器３２０ａの出力に｛ｉ_k，０，−ｉ_k，０｝を生成し、Ｑ変調器３２０ｂの出力に｛０，ｑ_k，０，−ｑ_k｝を生成する。したがって、Ｆ_cの各同相符号器サンプル｛ｉ_k｝は４Ｆ_cの４位相パケット｛ｉ_k，０，−ｉ_k，０｝に変換され、Ｆ_cの各直交符号器サンプル｛ｑ_k｝は４Ｆ_cの４位相パケット｛０，ｑ_k，０，−ｑ_k｝に変換される。次に結合器３２４は搬送波サイクル毎に、すなわち周期Ｆ_cで、データ・シーケンス｛ｉ_k，ｑ_k，−ｉ_k，−ｑ_k｝を生成する。ノイズシェーピング符号器（３０２）が２進量子化に限定される場合は、搬送波サイクル毎に４つの可能なこのようなデータ・シーケンス、｛１，１，−１，−１｝、｛１，−１，−１，１｝、｛−１、−１，１，１｝、｛−１，１，１，−１｝がある。これらのデータ・シーケンスはそれぞれ４つの可能な信号配置点（ｓｉｇｎａｌ ｃｏｎｓｔｅｌｌａｔｉｏｎ ｐｏｉｎｔｓ） の１つを表す。通過帯域データ伝送と特に位相偏移変調（ＰＳＫ）信号配置に関する総合的な考察は、ギトリン（Ｇｉｔｌｉｎ）他のテキスト「データ通信の原理（Ｄａｔａ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ Ｐｒｉｎｃｉｐｌｅｓ）」、プレナム・プレス（Ｐｌｅｎｕｍ Ｐｒｅｓｓ）、１９９２年、第５章、３２５ページ以下、を参照していただきたい。

例２
前の例１と同様に、Ｌ₁＝１およびＬ₂＝４とする。しかし今度は、ＩおよびＱ変調器を駆動するｃｏｓ（）とｓｉｎ（）の中の引数内の位相オフセットを θ＝π／４に設定する。位相オフセットをθ＝π／４に設定することは場合によっては重大であることに注意していただきたい。特に、ＣＤＭＡ標準のＩＳ−９５，ＩＳ−９５ａ，ＩＳ−９８，ＩＳ−２０００は変調のモードとしてπ／４オフセットＱＰＳＫを要求する。データ変調の分野の当業者に周知のように、ゼロ・オフセットではなく、π／４オフセットＱＰＳＫを用いるとピーク対平均（波高率とも呼ぶ）が小さくなるという利点がある。前に戻って動作を説明すると、データ・サンプル｛ｉ_k｝は同相符号器３０２ａから来るｋ番目のサンプルであり、同様に、データ・サンプル｛ｑ_k｝は直交符号器３０２ｂから来るｋ番目のサンプルである。搬送波周波数Ｆ_cの４倍のレート４Ｆ_cのクロックを用いて、補間回路３１８は符号器からのサンプルを次のｋ番目のサンプルが到着する前に４回連続して実質的にサンプル・アンド・ホールドする。ＩおよびＱ変調器３２０ａ，３２０ｂは、この例示の実施の形態では実質的に算術乗算器である。各乗算器は２入力と１出力とを有する。Ｉ変調器３２０ａは補間回路３１８ａから同相サンプルを受け、また周期的シーケンス｛１，−１，−１，１｝を受ける。これは三角関数の演算子ｃｏｓ（２πｎ／４ ＋ π／４）の結果で、搬送波周波数Ｆ_cの同相分である。

同様に、Ｑ変調器３２０ｂは補間回路３１８ｂから直交サンプルを受け、また周期的シーケンス｛１，１，−１，−１｝を受ける。これは三角関数の演算子ｓｉｎ（２πｎ／４ ＋ π／４）の結果で、搬送波周波数Ｆ_cの直交成分である。（ここでは、π／４のオフセットの結果である乗数

を無視して、ｃｏｓ（）とｓｉｎ（）との引数の符号をとったことに注意していただきたい）これらの演算の結果、Ｉ変調器３２０ａの出力に｛ｉ_k，−ｉ_k，−ｉ_k，ｉ_k｝を生成し、Ｑ変調器３２０ｂの出力に｛ｑ_k，ｑ_k，−ｑ_k，−ｑ_k｝を生成する。したがって、Ｆ_cの各同相符号器サンプル｛ｉ_k｝は４Ｆ_cの４位相パケット｛ｉ_k，−ｉ_k，−ｉ_k，ｉ_k｝に変換され、Ｆ_cの各直交符号器サンプル｛ｑ_k｝は４Ｆ_cでの４位相パケット｛ｑ_k，ｑ_k，−ｑ_k，−ｑ_k｝に変換される。次に結合器３２４は｛（ｉ_k＋ｑ_k），（−ｉ_k＋ｑ_k），（−ｉ_k−ｑ_k），（ｉ_k−ｑ_k）｝を生成する。

ノイズシェーピング符号器（３０２）が２進量子化に制約される場合は、搬送波サイクル毎に４つの可能なこのようなデータ・シーケンス、｛２，０，−２，０｝、｛０，２，０，−２｝、｛−２，０，２，０｝、｛０、−２，０，２｝がある。このため実質的に１つ置きにゼロのサンプルが挿入され、共振器とスイッチはサンプル・ヒットの間は休み、すなわち静止し、スイッチと共振器とのインターフェースで符号間干渉が起こる確率が小さくなる。
例１と例２のスペクトル関係を図７のグラフに示す。

例３
前の例２と同様に、Ｌ₁＝１、Ｌ₂＝４、θ＝π／４であるが、ノイズシェーピング符号器３０２内に三次量子化を用いる。したがって、搬送波サイクル毎に９つの可能なデータ・シーケンスがあり、配置マップは以下のＩ−Ｑ座標、すなわち、（１，０）、（１，１）、（０，１）、（−１，１）、（−１，０）、（−１，−１）、（０，−１）、（１，−１）、（０，０）で９シンボル点の長方形配置から成る。したがって、配置マップ上のこれらの９シンボル点に対応する９つの可能なデータ・シーケンスは、｛１，−１，−１，１｝、｛２，０，−２，０｝、｛１，１，−１，−１｝、｛０，２，０，−２｝、｛−１，１，１，−１｝、｛−２，０，２，０｝、｛−１，−１，１，１｝、｛０，−２，０，２｝、｛０，０，０，０｝である。

例４
この場合はＬ₂＝２であるが、各パラメータは例２と同じで、Ｌ₁＝４、θ＝π／４である。これは符号器３０２のサンプリング・レートを実質的に１／２に下げてＦ_c／２にし、サンプル／ホールド補間比をＬ₁Ｌ₂＝８にするので、サンプル／ホールド補間回路３１８の出力レートはやはり前と同じ４Ｆ_cである。したがって、ノイズシェーピング符号器３０２はディジタル直交変調器３１６の８クロック・サイクル毎に新しいデータ・サンプル｛ｉ_k｝または｛ｑ_k｝を１つ作る。この操作の結果、Ｉ変調器の出力に｛ｉ_k，−ｉ_k，−ｉ_k，ｉ_k｝を２回続けて生成し、Ｑ変調器３２０ｂの出力に｛ｑ_k，ｑ_k，−ｑ_k，−ｑ_k｝を２回続けて生成する。したがって、Ｆ_c／２の各Ｉ符号器サンプル｛ｉ_k｝は４Ｆ_cのレートでＩ変調器３２０ａの出力で８位相パケット｛ｉ_k，−ｉ_k，−ｉ_k，ｉ_k，ｉ_k，−ｉ_k，−ｉ_k，ｉ_k｝に変換され、Ｆ_c／２の各Ｑ符号器サンプル｛ｑ_k｝は４Ｆ_cのレートでＱ変調器３２０ｂの出力で８位相パケット｛ｑ_k，ｑ_k，−ｑ_k，−ｑ_k，ｑ_k，ｑ_k，−ｑ_k，−ｑ_k｝に変換される。次に結合器３２４は｛（ｉ_k＋ｑ_k），（−ｉ_k＋ｑ_k），（−ｉ_k−ｑ_k），（ｉ_k−ｑ_k）｝を２回続けて作成する。ノイズシェーピング符号器３０２が２進量子化に制約される場合は、搬送波サイクル毎に４つの可能なこのようなデータ・シーケンス、｛２，０，−２，０，２，０，−２，０｝、｛０，２，０，−２，０，２，０，−２｝、｛−２，０，２，０，−２，０，２，０｝、｛０、−２，０，２，０、−２，０，２｝がある。
この例のスペクトル関係を図８のグラフに示す。

例５
本発明は、ノイズシェーピング符号器内で任意の長さの位相パケットまたは任意の数の量子化レベルを用いて行うことができることが認識されよう。例えば、搬送波サイクル当たり８つの固有の位相状態を望む場合は、Ｌ₁＝１、Ｌ₂＝８に設定し、量子化レベルの数を２進に設定し、ディジタル直交変調器３１６と充電スイッチ３０４とが共に８Ｆ_cで動作するように設定してもよい。この例のスペクトル関係を図９のグラフに示す。

サンプル／ホールド補間回路３１８の作用は図７（ａ）に示すようにスペクトル上にｓｉｎｃ（ｘ）関数として現れ、Ｆ_cの倍数にスペクトル・ゼロが現れる。直交変調器３２０の作用は、図７（ｂ）に示すように通過帯域の中心がＦ_cになるまで実質的にスペクトルをシフトする。別の２つの例を図８と図９とに示す。図８ではＬ₁＝２、Ｌ₂＝４であり、図９ではＬ₁＝１、Ｌ₂＝８である。

いくつかの可能な例を提示したが、本発明の範囲内で多くの他のパラメータの組合せも可能である。したがって、本発明は決して上述の例に限定されるものではないことが明らかに認識されよう。この開示の例を見れば、補間比、位相パケット長さ、サンプリング・レート、配置マップなどの他の組合せについての別の例を当業者は容易に得ることができる。

また、共有で同時継続出願でありまた本出願と同時出願である米国特許出願番号第１０／３８２，３２６号「共振電力変換用コーダ装置と方法（ＣＯＤＥＲ ＡＰＰＡＲＡＴＵＳ ＦＯＲ ＲＥＳＯＮＡＮＴ ＰＯＷＥＲ ＣＯＮＶＥＲＳＩＯＮ ＡＮＤ ＭＥＴＨＯＤ）」は、同じタイトルの米国仮特許出願番号第６０／３６１，８１３号、２００２年３月４日出願の優先権を主張し、以前に援用したが、これに詳細に記述されているディザ方式と装置は本発明と共に用いて矛盾がないことが理解されよう。このディザ法および装置は、ここに記述したものを含めて、任意の次数（すなわち、一次から「ｎ次」まで）の文字通り任意のタイプの符号器に適用してもよく、また例えば、２，４，８、または２の累乗でない数を含む１より大きい任意のデシメーション・ファクタを用いてもよい。

直交変調器３２０の出力を結合器３２４で直交して合計して、対応するスイッチ３０４に送る。０．３５ミクロン技術で周知のタイプのＧａＡｓ ＭＥＳＦＥＴスイッチを用いるが、他のプロセス（０．１８ミクロンまたは０．１ミクロンなど）を代わりに用いてよい。ＧａＡｓ半導体ウェーハ工場で実際に測定されたトランジスタに関係するデバイス・モデルもここでシミュレーションの基礎として用いた。速度、電力、効率の要求の或る組合わせが有望な選択である場合は、ガリウム砒素（ＧａＡｓ）ＭＥＳＦＥＴまたはＰＨＥＭＴスイッチが一般に用いられる。しかし、例示の実施の形態のスイッチ３０４を多くの利用可能な技術の任意の１つでも実現してもよく、本発明はＧａＡｓスイッチ技術に限定されるものではない。例えば、或るアプリケーションにおける速度、電力、効率の要求を満足する相補型金属酸化膜半導体（ＣＭＯＳ）スイッチは有用であり、コストの観点からも望ましい。
または、本発明はＦＥＴデバイス・タイプに限定されない。例えば本発明の或るアプリケーションでは、ＦＥＴではなくバイポーラ・スイッチで十分である。したがって、図３のスイッチ３０４は簡単な理想的スイッチ・モデルとして示されている。

当業者に周知のように、ＧａＡｓ ＭＥＳＦＥＴを用いるとその固有の高い電子移動度と他の顕著な物理的特性とのために効率的な高速電力スイッチが得られるが、速度要求を満足させるために電流モード論理を必要とするほどまで技術の限界を追求する場合は、ＣＭＯＳによるＧＨｚ速度の論理は電力消費が非常に大きいことも認識される。特に最も極端な技術の限界において、ＧａＡｓ ＭＥＳＦＥＴ論理はＣＭＯＳよりはるかに低い電力遅延（ｐｏｗｅｒ−ｄｅｌａｙ）の製品を有するが、本発明を開示する時点では、ディジタル処理論理（図３の例示のプロセッサ３１０の論理など）としてＧａＡｓ技術を選択するのがよいとは一般に考えられていないことが認識されよう。また、ＧＨｚ速度で高速クロック・オンオフ・チップをとると、ＣＶ²Ｆ電力損失係数が高いために電力消費が非常に大きい。現在これらの問題は難しいジレンマであって明確な答えはない。

したがって、これらの問題に対処する（すなわち、電力消費とコストとを下げる）スイッチを用いることにより本発明の利点は更に拡大する。かかる電力効率とコスト効率との１つの解決策は、符号器３０２と充電スイッチ３０４とを１個のモノリシックＧａＡｓチップ上で統合することである。当業者が認識するように、ＧａＡｓやその他のＩＩＩ−Ｖ化合物半導体はＲＦの速度で動作するＲＦ電力増幅器やスイッチに適している。シリコン・ゲルマニウム（ＳｉＧｅ）やリン化インジウム（ＩｎＰ）などの他の半導体技術も同様に適しているし、ＲＦ論理と電力との統合という利点を持つ他の技術も今後出現するであろう。しかし、図３または図４の低速論理回路はＣＭＯＳで直ぐ実現することができるし、また並列直列インターフェースと直列並列インターフェースとの組合せを低速ＣＭＯＳ論理と高速ＧａＡｓ符号器論理３０２およびスイッチ３０４との間で用いることができる。

したがって本発明は、ＧａＡｓとＣＭＯＳとの「ハイブリッド」構成（すなわち、ＧａＡｓ上に図３の装置の或る部分、及びＣＭＯＳ内に装置の他の部分）を特に用いることを含む任意の種々の構成を考える。例えば１つの実施の形態では、ノイズシェーピング符号器３０２と、サンプル・アンド・ホールド補間回路３１８と、ディジタル直交変調器３１６と、充電スイッチ３０４とを含むＲＦ構成要素を１個以上のＧａＡｓデバイス上に配置し、他方でデータ・プロセッサ３１０と第１の補間回路３１２とを並列直列および直列並列インターフェースを介してＧａＡｓデバイスに結合する別々のＣＭＯＳデバイス内に配置する。装置３００の種々の構成要素用のＧａＡｓとＣＭＯＳとを用いた他の配置も本発明と矛盾なく用いることができる。

スイッチ３０４は、図３に示すプッシュ・プル構成などの任意の数の標準構成で形成してもよい。図３に示すスイッチ３０４は、実質的に差動・シングルエンド変換器（ｄｉｆｆｅｒｅｎｔｉａｌ−ｔｏ−ｓｉｎｇｌｅ−ｅｎｄｅｄ ｃｏｎｖｅｒｔｅｒ）であるバラン（ｂａｌｕｎ）変成器３０８を介して共振器３０６に結合される。変成器３０８および／または共振器３０６は、磁気的に結合された変成器や、磁気的に結合されたマイクロストリップまたはストリップライン変成器や、同軸セラミック共振器や、ヘリカル共振器を含む（しかしこれらに限定されない）多くの異なる方法で実現してもよい。変成器３０８は共振器３０６の所望の特性の一部または全部を組み込んでもよい。

変成器３０８と共振器３０６との中心共振周波数は共にＦ_cに設定される。共振器は比較的高い無負荷Ｑ係数を有すると仮定しているのでそのエネルギー蓄積能力は高く、この過程で浪費される電力は非常に小さい。例えば、Ｆ_cが１．８８ＧＨｚで、送信機の所望の帯域幅が１００ＭＨｚの場合は、負荷Ｑは１８８０／１００＝１８である。共振器の効率損が５％の場合は、無負荷Ｑは１８／０．０５＝３６０である。共振器の得られたスペクトル入力および出力を図７（ｃ），８（ｃ），９（ｃ）に示す。共振器はノイズシェーピング符号器３０２からの帯域外量子化雑音を許容レベルまで実質的に除去する。

別の例示の実施の形態では、変成器３０８と共振器３０６とがヘリカル共振器と結合される。ヘリカル共振器はこの技術で周知であり、これに関する情報は、例えば「無線技術者のための参照データ（Ｒｅｆｅｒｅｎｃｅ Ｄａｔａ ｆｏｒ Ｒａｄｉｏ Ｅｎｇｉｎｅｅｒｓ）」第５版、版権はハワード・Ｗ・サムズ社（Ｈｏｗａｒｄ Ｗ．Ｓａｍｓ ＆ Ｃｏ．）（ＩＴＴ）、２２−２８ページから２２−３０ページ、に示されている。スイッチ３０４とヘリカル共振器３０６との結合は、プローブ結合か、ループ結合か、アパーチャ結合でもよい。特に有用な結合方法はループ結合である。なぜなら、位相極性と逆位相極性とを容易に得ることができるからである。もっとも、他の方法も本発明に用いてもよいことが認識されよう。

図３は、スイッチ／変成器／共振器インターフェースの等価回路図の関係部分を示す。スイッチを共振器の等価コンデンサＣ_Tを差動的に充電するよう形成してもよい。ゼロ状態の期間中は、共振器の等価コンデンサＣ_Tは共振器の等価インダクタＬ_Tにより整流される（極性が反転する）。結合は巻数比Ｎの変成器として示されている。入力の結合では、変成器はＮ_iで表されて２個の逆位相の一次巻線と１個の二次巻線とを持ち、出力の結合では、変成器はＮ_oで表されて１個の一次巻線と１個の二次巻線とを持つ。有効巻数比Ｎ_kは巻数比の二乗としてインピーダンスを変換し、スイッチが閉じている間に必要な充電量をスイッチがＣ_Tに供給することができるようにする。

共振器３０６の後にそしてアンテナ接続３０９の前にまたはその一部として、低域フィルタや、送信／受信（Ｔ／Ｒ）スイッチや、送受切換器を含む（しかしこれに限定されない）要素の任意の組合せをオプションで用いてもよい。例えば、図１１は変成器３０８と送受切換器１１０２内の共振器３０６とを効率的に組み込んだものを示しており、所定のアプリケーションで要求される機能性を与えるのに必要な別々の要素の数を減らすことによりコストを下げて効率を高めている。

共振器と変成器との帯域幅に関して述べると、例えば、ＩＳ−９５、ＩＳ−９５ａ、ＩＳ−９８、ＩＳ−２０００は１．８５−１．９１ＧＨｚからの６０ＭＨｚをカバーする北米ＰＣＳ伝送帯域を含む。変成器３０８と共振器３０６とが固定された同調を有する場合は、いくつかの理由からその周波数応答を６０ＭＨｚより広くすることが望ましい。その理由は、（１）帯域端での挿入損を最小に保つためと、（２）対象の周波数帯域にわたって位相シフトと反射係数とが余り大きく変わらないようにするためである。より狭帯域の共振器が許容されるアプリケーション、または共振器を途中で自動的に同調させることが可能なアプリケーションでは、これらの問題は或る程度緩和され、ノイズシェーピング符号器からの量子化雑音の帯域外除去の量が増えるので、よりきれいで且つよりコヒーレントな出力を与え、エネルギーを所望の帯域に与えるスイッチからの効率を高め、コヒーレントでない励起で浪費されるエネルギーを減らすことができる。しかし、共振器の帯域幅が狭いと、挿入損が余り大きくならないようにするために大きな無負荷Ｑが必要で、これにより、付加効率の利点が部分的に損なわれることがある。

変成器３０８および／または共振器３０６は、スイッチ３０４から来るデータにより、１８０度毎に搬送波周波数Ｆ_cでピークのとき正に、谷のとき負に充電される。図１２の時間領域のプロットはこの概念を示す。この作用により、正しくない時刻に共振器を充電してもエネルギーが無駄にはならないが、かかる最も効率的な作用が起こるのは、振幅と位相とが非常にゆっくり変化しているとき、または符号器が高いパルス密度を持つときだけである。変調の変化がより速いとき、またはパルス密度が低いときは、共振器は同期外れや放電を一層頻繁に起こす。

或るアプリケーションでは、ディジタル・データ経路内のどこででも単にディジタル利得を変えることにより、振幅および電力レベル制御を純粋にディジタル的に行うことができる。これは補間回路３１２の前のディジタル・プロセッサ３１０内で最低サンプル・レートで行ってもよい。または、補間フィルタ３１２の中または後で行ってもよい。ＣＤＭＡ ＩＳ−９５またはＣＤＭＡ２０００では、ハンドセットの出力電力レベルは少なくとも８０ｄＢ範囲にわたって変えることが可能でなければならない。

追加の自由度としてアナログ電力制御をディジタル電力レベル方式に加えると少なくとも２つの大きな利点がある。符号器３０２の特性によっては出力電力を純粋に全ディジタル的に変えるのに十分なダイナミック・レンジがないことがあるが、それでもシステム標準（特にＣＤＭＡ）が要求する帯域外エネルギー抑圧を満足する。第２に、ＤＣバイアスを与えて低電力レベルで可変しまたはステップ・ダウンし、且つ十分なバイアスを与えてしかもスイッチを有用な動作範囲内に保つことにより、図３に示すシステムの効率を低電力レベルで非常に高くすることができる。ＤＣ−ＤＣ変換器の設計はこの技術で周知であり、一般に実用化されているので、ここではこれ以上説明しない。

ＤＣバイアス制御に加えて、スイッチのディジタル制御オン・ザ・フライ・デバイス・サイズ・スケーリング（ｏｎ−ｔｈｅ−ｆｌｙ ｄｅｖｉｃｅ−ｓｉｚｅ ｓｃａｌｉｎｇ）を用いて、付加電力制御を行うことができる。これは、共働するアナログ式とディジタル式とを組み込んだセミ・ディジタル機構として考えてもよい。スイッチが電圧制限デバイスではなく電流制限デバイスとして動作すると仮定すると、スイッチは高電力レベルのときほど大きさを必要としない。なぜなら、スイッチの電流はデバイス面積に比例するからである。低電力レベルでは必要な電流は小さいので、必要なデバイス面積は小さい。
したがって、ここに開示したＤＡＲＰ変換器を用いるとき、そのアプリケーションで必要なトレードオフに従って、電力利得制御は純粋にディジタルでもよいし、ディジタルとアナログとの組合せでもよい。

スイッチ３０４ａと３０４ｂとが共に開いている間、特にゼロの長いストリングがディジタル直交変調器３１６から出て来る間は、オン・ザ・フライ・ダイナミック・インピーダンス終端を設けることが望ましい。この場合、別々の終端スイッチ１００２（図１０）が実質的にオンになって、虚部（ＤＣ阻止コンデンサ）と実部（変成器３０８を見たときの駆動点インピーダンスにその値がほぼ等しいいくつかの抵抗器）とから成る終端インピーダンス・ネットワーク１００４をアクティブにする。この終端ネットワークの利点は、負荷インピーダンス３０９からの望ましくない反射を、充電スイッチ３０４から見た共振器の理想的と期待される線形の時間不変の挙動に干渉させないことである。

本発明の開示は直交座標すなわちデカルトＩ−Ｑ座標システム表現を扱ったが、ディジタル通信システムの技術の当業者に明らかなように、同じ考え方を直交形式ではなく極形式で実現して、図３または図４の装置の信号処理経路の或る点でＩベクトルとＱベクトルとから大きさと位相との極形式に変換することができる。また、ノイズシェーピング符号化はＩベクトルとＱベクトルとに関してだけでなく、大きさベクトルと位相ベクトルとに関して行うことができることは従来の技術で周知である。スイッチ３０４は量子化されたノイズシェーピング位相情報で駆動することができるし、またクラスＥの増幅器設計で周知の「エンベロープ回復（ｅｎｖｅｌｏｐｅ ｒｅｓｔｏｒａｔｉｏｎ）」技術を適用して、大きさまたはエンベロープを含むＤＣ電源を変調することができることが認識されよう。エンベロープの信号帯域幅はここに述べたシンボル・レート補間フィルタが設定するシンボル帯域幅にほぼ等しいので、エンベロープ情報は位相情報より遅いレートで変化してもよい。したがって、本発明の開示と効率的なクラスＥの増幅器設計およびエンベロープ回復技術に関する周知の技術との組合せに基づいて、特定の代替形態を容易に得ることができるし、またかかる代替形態はこの開示で詳細に述べた直交座標ベースの例より優れたいくつかの利点を有することがある。かかる極技術は周知なので、上述の本発明の基本的な代替形態と考えてよく、更に詳細に開示する必要はない。

図１３−２０は、本発明の種々の形態の追加のＭＡＴＬＡＢシミュレーション出力を示す。
図１３は、シンボル・レートの１５３６倍での最終段の補間フィルタのスペクトル出力を示す。
図１４は、スイッチ３０４の入力での符号器３０２のスペクトル出力を示す。この出力を生成するために以前に本発明の開示で説明した三次変調器を用いた。
図１５は例示の共振器３０６の周波数応答を示す。
図１６は全測定可能帯域にわたる共振器３０６のスペクトル出力を示す。
図１７はＰＣＳ伝送帯域にわたる共振器３０６のスペクトル出力を示す。
図１８は８０ＭＨｚオフセットを持つＰＣＳ受信帯域への伝送漏れ電力を示す。
図１９は例示の共振器３０６の時間領域出力を示す。
図２０はデルタ・シグマ変調のないときとデルタ・シグマ変調があるときの理想的な場合の位相応答を示す。

図２１は、実際の製品品質のＧａＡｓ ＭＥＳＦＥＴモデル（ウェーハ工場から）と理想的なスイッチ・シミュレーションとの比較を用いて、被譲渡人が行ったスイッチ／共振器回路のカデンス（Ｃａｄｅｎｃｅ）（ＳＰＩＣＥ）シミュレーションから得られた時間領域の差を示す。スイッチ／共振器インターフェースの前の本発明のディジタル処理ブロックのＭＡＴＬＡＢシミュレーションから事前処理された実際のＣＤＭＡ波形と、スイッチの入力励振とを、シミュレーションと分析とのためにカデンスに取り込んだ。

認識されるように、方法のステップの特定のシーケンスまたは本発明の方法を実現する装置内の構成要素の順序に関して本発明のいくつかの形態を説明したが、これらの説明は広い本発明の単なる例であって、特定の応用の必要に応じて修正してよい。環境によっては、いくつかのステップ／構成要素は不要またはオプションである。また、ここに開示した実施の形態に複数のステップ／構成要素または機能性を追加してよく、または２つ以上のステップの実行または構成要素の順序は変更してよい。かかる変更は全て開示されクレームされた本発明に含まれると考えられる。

上記の詳細な説明において種々の実施の形態に適用される本発明の新しい機能を図示し、説明し、指摘したが、当業者は本発明から逸れずに、図示されたデバイスまたはプロセスの形式と詳細に種々の省略、代替、変更を行うことが可能なことが理解されよう。上の説明は本発明を実施するのに現時点で考えられる最良のモードである。この説明は決して制限するものではなく、本発明の一般的な原理を示すものと解釈すべきである。本発明の範囲はクレームを参照して決定すべきである。

本発明の特徴と目的と利点は以下の図面に関して詳細な説明を読めば明らかになる。
代表的な従来のＲＦ送信機と電力増幅システムの一般的な構成を示す機能的ブロック図である。 代表的な従来のＲＦ送信機と電力増幅システムの一般的な構成を示す機能的ブロック図である。 代表的な従来のＲＦ送信機と電力増幅システムの一般的な構成を示す機能的ブロック図である。 本発明に係る例示の変換器装置の一般的な構成を示す機能的ブロック図である。 図２の変換器装置の例示の構成を示す機能的ブロック図である。 図２の変換器装置の１つの例示の実施の形態を示す機能的ブロック図である。 図２の変換器装置の１つの例示の実施の形態を示す機能的ブロック図である。 図２の変換器装置の別の例示の実施の形態を示す機能的ブロック図である。 図３の装置のノイズシェーピング符号器に入力する（ａ）前と（ｂ）後の例示の雑音スペクトルのグラフである。 本発明に係る例示の三次ノイズシェーピング符号器に関連するノイズ伝達関数（全二重トランシーバ）のグラフである。 Ｌ₁＝１およびＬ₂＝４のとき、図３の装置の（ａ）ディジタル直交変調器の前、（ｂ）ディジタル直交変調器の後で共振器の前、（ｃ）共振器の後の、第１の例示の雑音スペクトルのグラフである。 Ｌ₁＝２およびＬ₂＝４のとき、図３の装置の（ａ）ディジタル直交変調器の前、（ｂ）ディジタル直交変調器の後で共振器の前、（ｃ）共振器の後の、第２の例示の雑音スペクトルのグラフである。 Ｌ₁＝１およびＬ₂＝８のとき、図３の装置の（ａ）ディジタル直交変調器の前、（ｂ）ディジタル直交変調器の後で共振器の前、（ｃ）共振器の後の、第３の例示の雑音スペクトルのグラフである。 共振器のスイッチ側の終端ネットワークの例示の構成を示す、図２の装置の別の実施の形態の機能的ブロック図である。 共振器をデュプレクサに組み込んだ例示の方式を示す、図２の装置の別の実施の形態の機能的ブロック図である。 スイッチ励起の短いシーケンスに対する本発明の例示の共振器構成の時間領域応答のグラフである。 シンボル・レートの１５３６倍での最終段の補間フィルタからの例示のスペクトル出力のグラフである（前に説明したように、像は抑圧されている）。 スイッチへの入力での符号器からの例示のスペクトル出力のグラフである。 共振器の例示の周波数応答のグラフである。 全測定可能帯域にわたる共振器から例示のスペクトル出力のグラフである。 ＰＣＳ伝送帯域にわたる共振器からの例示のスペクトル出力のグラフである。 ８０ＭＨｚオフセットを持つＰＣＳ受信帯域への例示の伝送漏れ電力のグラフである。 共振器からの例示の時間領域出力のグラフである。 （１）デルタ・シグマ変調のないときと（２）デルタ・シグマ変調があるときとの理想的な場合の例示の位相応答のグラフである。 （１）実際の生産・品質のＧａＡｓ ＭＥＳＦＥＴモデルと（２）理想的なスイッチとを用いた、本発明の例示のスイッチ／共振器回路のシミュレーション（カデンス設計システムズ社（Ｃａｄｅｎｃｅ Ｄｅｓｉｇｎ Ｓｙｓｔｅｍｓ，Ｉｎｃ．）のＳＰＩＣＥプログラムで生成した）からの時間領域応答の差を示すグラフである。

Claims (10)

1. ＲＦデバイス内で有用なディジタル電力変換器構造であって、
   データ処理のための少なくとも１つの第１の構成要素と、
   ＲＦ信号生成のための少なくとも１つの第２の構成要素と、
   を備え、
   前記少なくとも１つの第１の構成要素を、前記少なくとも１つの第２の構成要素を処理する第２のプロセスとは異なる第１のプロセスで処理する、
   前記ディジタル電力変換器構造。
2. 前記第１のプロセスはＣＭＯＳを含み、前記第２のプロセスはグループＩＩＩ−Ｖ化合物半導体プロセスを含む、請求項１記載のディジタル電力変換器構造。
3. 前記少なくとも１つの第１の構成要素はディジタル・プロセッサを含み、前記少なくとも１つの第２の構成要素は少なくとも１個の変調器およびノイズ・シェーピング符号器を含む、請求項１記載のディジタル電力変換器構造。
4. 前記少なくとも１つの第１の構成要素はＣＭＯＳデバイス上に配置され、前記少なくとも１つの第２の構成要素はＧａＡｓデバイス上に配置される、請求項３記載のディジタル電力変換器構造。
5. 前記少なくとも第１および第２の構成要素の間に直列並列および並列直列論理を更に含む、請求項１記載のディジタル電力変換器構造。
6. 直接変換ＲＦ回路で有用なトランシーバ送受切換器構造であって、
   入力信号を受ける第１の共振器と、
   前記第１の共振器の出力に結合して信号を受けて受信機への第２の出力を生成する第２の共振器と、
   前記第１および第２の共振器の間に配置されてＲＦ信号の送信および／または受信を容易にする負荷インピーダンスと、
   を備えた前記共振器構造。
7. 前記入力信号を生成する前記第１の共振器の入力に結合する変成器を更に備えた、請求項６記載の共振器構造。
8. 前記構造は直接変換構造の少なくとも一部を含み、また前記第１および第２の少なくとも１つは共振器は搬送波周波数または該搬送波周波数付近で動作する、請求項６記載の共振器構造。
9. ノイズシェープド（ｎｏｉｓｅ−ｓｈａｐｅｄ）直接変換送信機であって、同相（Ｉ）および直交（Ｑ）信号をそれぞれ処理する少なくとも１つの第１および第２の補間回路を備え、前記少なくとも第１および第２の補間回路はそれぞれ第１および第２のパラメータの積から成る補間比を有する、前記ノイズシェープド直接変換送信機。
10. 前記第１および第２のパラメータはＬ１とＬ２から成り、前記補間回路は１，０または−１，０を除く状態に従う変調を行う、請求項９記載のノイズシェープド直接変換送信機。

Images