JP2008112192A - パターン形成方法および半導体装置の製造方法 - Google Patents
パターン形成方法および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2008112192A JP2008112192A JP2008010918A JP2008010918A JP2008112192A JP 2008112192 A JP2008112192 A JP 2008112192A JP 2008010918 A JP2008010918 A JP 2008010918A JP 2008010918 A JP2008010918 A JP 2008010918A JP 2008112192 A JP2008112192 A JP 2008112192A
- Authority
- JP
- Japan
- Prior art keywords
- resist pattern
- resist
- pattern
- substrate
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
【課題】 今後必要となる微細なレジストパターンを形成するためのパターン形成方法を実現すること。
【解決手段】 パターン形成方法は、基板上に第1のレジストパターンを形成する工程と、前記第1のレジストパターンの表面を親水化処理する工程と、前記基板の表面を疎水化処理する工程と、前記基板および前記第1のレジストパターンの上に、架橋材を含有するレジスト膜を形成する工程と、前記第1のレジストパターンと前記レジスト膜との界面に架橋反応を発生させ、前記第1のレジストパターンと前記レジスト膜との界面に架橋層を形成し、該架橋層と前記第1のレジストパターンとを含む第2のレジストパターンを形成する工程とを有する。
【選択図】 図20
【解決手段】 パターン形成方法は、基板上に第1のレジストパターンを形成する工程と、前記第1のレジストパターンの表面を親水化処理する工程と、前記基板の表面を疎水化処理する工程と、前記基板および前記第1のレジストパターンの上に、架橋材を含有するレジスト膜を形成する工程と、前記第1のレジストパターンと前記レジスト膜との界面に架橋反応を発生させ、前記第1のレジストパターンと前記レジスト膜との界面に架橋層を形成し、該架橋層と前記第1のレジストパターンとを含む第2のレジストパターンを形成する工程とを有する。
【選択図】 図20
Description
本発明は、微細なレジストパターンを形成するためのパターン形成方法および半導体装置の製造方法に関する。
近年、半導体デバイスの高集積化に伴い、配線および分離幅は、非常に微細化されている。一般的に、微細パターンの形成プロセスは、フォトリソグラフィ技術により、被加工基板上にレジストパターンを形成する工程と、その後、該レジストパターンをマスクにして、被加工基板をエッチングする工程とを含む。そのため、微細パターンの形成プロセスにおいて、フォトリソグラフィ技術は重要である。
レジストパターンの寸法は露光波長により制約される。一方、近年、微細パターンの寸法が露光波長程度に近づいてきている。その結果、このような微細パターンを形成するために必要なレジストパターンの形成が困難になってきている。
そこで、波長限界を超える微細なレジストパターンを形成する方法として、被加工基板およびレジストパターンの上に、架橋剤を含有するレジスト膜を形成し、その後、レジスト膜とレジストパターンとの界面に架橋反応を発生させ、該界面に架橋層を成長させることにより、レジストパターンおよび架橋層を含む、波長限界を超える微細なレジストパターンを形成する方法(シュリンクプロセス)が提案されている(特許文献1−3)。
上記従来の方法により、レジストパターンの微細化はある程度は図れる。しかし、従来の方法では、今後必要となる微細なレジストパターンを形成することは困難である。
特許第3071401号
特許第3189773号
特開2002−134379号公報
上述の如く、従来のレジストパターンの形成方法では、今後必要となる微細なレジストパターンを形成することは困難である。
本発明は、上記事情を考慮してなされたもので、その目的とするところは、今後必要となる微細なレジストパターンを容易に形成するためのパターン形成方法および半導体装置の製造方法を提供することにある。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば下記の通りである。
本発明に係るパターン形成方法は、基板上に第1のレジストパターンを形成する工程と、前記第1のレジストパターンの表面を親水化処理する工程と、前記基板の表面を疎水化処理する工程と、前記基板および前記第1のレジストパターンの上に、架橋材を含有するレジスト膜を形成する工程と、前記第1のレジストパターンと前記レジスト膜との界面に架橋反応を発生させ、前記第1のレジストパターンと前記レジスト膜との界面に架橋層を形成し、該架橋層と前記第1のレジストパターンとを含む第2のレジストパターンを形成する工程とを有することを特徴とする。
本発明に係る半導体装置の製造方法は、本発明に係るパターン形成方法により、基板上に第2のレジストパターンを形成する工程と、前記第2のレジストパターンをマスクにして前記基板をエッチングする工程とを有することを特徴とする。
本発明の上記ならびにその他の目的と新規な特徴は、本明細書の記載および添付図面によって明らかになるであろう。
本発明によれば、今後必要となる微細なレジストパターンを容易に形成するためのパターン形成方法および半導体装置の製造方法を実現できるようになる。
以下、図面を参照しながら本発明の実施形態を説明する。
(第1の実施形態)
図1は、ピッチとシュリンク量とDOF(Depth of Focus)との関係を示す図である。具体的には、光源にArF光、NA=0.9、σ=0.95、輪帯遮蔽率=0.5で、マスクが±3nm寸法がずれた条件のもと、複数のコンタクトホール(形状:正方形,寸法:一辺90nm)からなるコンタクトホールパターンを形成する際、横軸にコンタクトホール間のピッチ、縦軸にはコンタクトホールのシュリンク量をとり、2%露光量がずれたときのDOFを、光リソグラフィーシミュレーションを用いて計算した結果である。図1から、ピッチにより最適なシュリンク量が異なることが分かる。
図1は、ピッチとシュリンク量とDOF(Depth of Focus)との関係を示す図である。具体的には、光源にArF光、NA=0.9、σ=0.95、輪帯遮蔽率=0.5で、マスクが±3nm寸法がずれた条件のもと、複数のコンタクトホール(形状:正方形,寸法:一辺90nm)からなるコンタクトホールパターンを形成する際、横軸にコンタクトホール間のピッチ、縦軸にはコンタクトホールのシュリンク量をとり、2%露光量がずれたときのDOFを、光リソグラフィーシミュレーションを用いて計算した結果である。図1から、ピッチにより最適なシュリンク量が異なることが分かる。
詳細に記述すると、必用DOFを150nmとしたとき、ピッチが150nmから240nmの間は、コンタクトホールパターンをシュリンクする必用はない。特に、ピッチが150nmの場合、シュリンク量が増えるほど、DOFが減少するので、シュリンクは不要である。また、ピッチが240nmを越える場合、150nmのDOFを確保するためには、シュリンク量は少なくとも10nm必用になる。
図2は、通常の光リソグラフィ技術により、第1のレジストパターンを被加工基板上に形成する工程と、架橋剤を含有するレジスト膜を第1のレジストパターンおよび被加工基板の上に形成する工程と、第1のレジストパターンとレジストとの界面に架橋反応を発生させ、該界面に架橋層を形成し、第1のレジストパターンおよび架橋層を含む第2のレジストパターン(シュリンクレジストパターン)を形成する工程とを含むパターン形成方法(シュリンクプロセス)における、シュリンク量のピッチ依存性を示す図である。図2から、シュリンク量はピッチに依らず一定であることが分かる。
上記パターン形成方法(シュリンクプロセス)を用いた場合、ピッチに依らずシュリンク量が一定であるため、ピッチが150nm以外のコンタクトホールパターンは、シュリンクすることによりDOFが増大するが、ピッチが150nmのコンタクトホールパターンは、シュリンクすることによりDOFが減少し、必用DOFである150nmを達成できなくなり、必要となる微細パターンを形成することが困難になる。以下、このような問題を解決できる本発明の実施形態に係るパターン形成方法について説明する。
図3は、本発明の第1の実施形態に係るパターン形成方法のフローを示すフローチャートである。
まず、光リソグラフィーシミュレーションにより、シュリンクレジストパターン(第2のレジストパターン)を得るために必要な、被加工基板上に形成されるレジストパターン(第1のレジストパターン)のシュリンク量が見積もられる(ステップS1)。該シュリンク量は、リソグラフィプロセスのマージンを考慮して見積もられる。
次に、周知の光リソグラフィ技術により、被加工基板上に、上記シュリンク量に対応した寸法分だけ、目標寸法(設計寸法)よりも大きな寸法を有する第1のレジストパターンが形成される(ステップS2)。第1のレジストパターンを形成する工程は、被加工基板上にレジスト膜を形成する工程、上記レジスト膜を露光する工程(第1の露光)、露光したレジストを現像する工程等を含む。
ステップS2の具体例を図4−図6を参照しながら説明する。
まず、図4に示すように、被加工基板1上に反射防止膜材がスピンコート法により塗布され、その後、温度215℃、1分間のベークが行われ、厚さ80nmの反射防止膜2が形成される。ここでは、上記反射防止膜材として、日産化学社製ArF有機反射防止膜ARC29Aを使用した。また、被加工基板1として、シリコン基板とその上に形成された絶縁膜を含む基板を使用した。
次に、図5に示すように、反射防止膜2上にポジレストがスピンコート法により塗布され、その後、温度130℃、1分間のベークが行われ、厚さ400nmのレジスト膜3が形成される。ここでは、上記ポジレストとして、JSR社製ArFポジレジストを使用した。
次に、図6に示すように、露光工程、ベーク工程、現像工程が行われ、コンタクトホールパターンを有する第1のレジストパターン3が形成される。ここで、上記露光工程においては、ArFエキシマレーザー露光装置(NSR S306C:ニコン社製)を用い、NA=0.78、2/3輪帯照明の条件で、透過率6%のハーフトーンマスクを用いて露光を行った。また、上記ベーク工程は、温度100℃、1分間のベークである。そして、上記現像工程においては、2.38重量%のテトラメチルアンモニウムハイドロオキサイド(TMAH)水溶液で現像を行った。このような露光工程、ベーク工程、現像工程により、形状が正方形、一辺が150nmのコンタクトホールからなるコンタクトホールパターンを含む第1のレジストパターン3が得られた。コンタクトホールの形状は正方形には限定されず、正方形または円形でも構わない。
ステップS2の後、第2のレジストパターン(シュリンクパターン)の寸法が所定の寸法(上記目標寸法)になるように、第1のレジストパターンにArFエキシマレーザーが照射され、第2の露光が行われる(ステップS3)。
上記ArFエキシマレーザーの照射量(第1のレジストパターンの第2の露光時における照射量)は、予め求めておいた第1のレジストパターンに係る寸法と第2のレジストパターンに係る寸法との差(ここではシュリンク量)と照射量(露光量)との対応関係に基づいて決定される。
上記第2の露光は、複数の露光に分けて行っても良い。この場合、各露光時における照射量の総和が上記照射量になるように、各露光時における照射量が決定される。このような露光は、図11に示すように、ガラス基板(Qz)7上に互いに透過率が異なる位相シフト膜(位相シフタ)81 〜86 を備えたマスクブランクスを用意し、位相シフト膜81 〜86の中から、所定の照射量が得られる透過率を有するものを選択し、該選択した位相シフト膜を介して第1のレジストパターンにArFエキシマレーザーを照射する。
上記マスクブランクスでは、位相シフト膜81 〜86 の膜厚を変えることで、位相シフト膜81 〜86 の透過率を変えたが、材料を変えることで透過率を変えることも可能である。
また、光露光を行う場合、図11に示したような透過率が異なる複数の位相シフト膜を備えたマスクブランクスを用いることで、1回の露光で、レジスト内の複数の領域に所定の露光量でもって光を照射することができるので、TAT(Turn Around Time)を短縮することが可能となる。上記複数の位相シフト膜の配置および厚さ(透過率)は、上記レジスト内の複数の領域の配置および露光量に対応して決められる。すなわち、形成するべき第1のレジストパターンが得られるように、マスクブランクス中の位相シフト膜(位相シフタ)の透過率および配置は決定される。
次に、被加工基板および第2のレジストパターンの上に、架橋材を含有するレジスト膜が形成され、その後、第1のレジストパターンと上記架橋材を含有するレジスト膜との界面に架橋反応を発生させ、第1のレジストパターンと上記架橋材を含有するレジスト膜との界面に架橋層が形成され、さらに、リンス現像工程を経て、該架橋層と第1のレジストパターンとを含む第2のレジストパターンが形成される(ステップS4)。上記架橋材は酸と反応する。
ステップS4の具体例を図7−図9を参照しながら説明する。
まず、図7に示すように、反射防止膜2および第2の露光が行われた第1のレジストパターン3の上に、クラリアント・ジャパン社製のRELACS剤がスピンコート法により塗布され、上記RELACS剤からなる厚さ300nmの架橋材を含有するレジスト膜4が形成される。
次に、図8に示すように、125℃、90秒のベークにより、第1のレジストパターン3とレジスト膜4との界面に架橋反応を発生させ、第1のレジストパターン3とレジスト膜4との界面に架橋層5が形成される。その結果、架橋層5と第1のレジストパターン3とを含む第2のレジストパターン6が形成される。
その後、図9に示すように、純水での60秒間のリンス現像が行われ、レジスト膜4が除去される。
上記対応関係を求める方法(ステップS11−S13)について詳説する。
まず、複数の第1のレジストパターンが用意され、各第1のレジストパターン毎に照射量を変えて第2の露光が行われる(ステップS11)。第1の露光は、第1のレジストパターンを形成するときに行われた露光である。第1のレジストパターンは、一定のピッチで配列された複数のパターンを有する。該複数のパターンは、例えば、複数のコンタクトホールに対応した複数の開口パターンである。
次に、第2の露光を行った各第1のレジストパターンに対し、通常(公知)のシュリンクプロセスが行われ、複数の第2のレジストパターンが形成される(ステップS12)。
次に、第1のレジストパターンに係る寸法と第2のレジストパターンに係る寸法との差(ここではシュリンク量)が求められ、その後、シュリンク量と照射量との対応関係が求められる(ステップS13)。第1および第2のレジストパターンに係る寸法として、例えば、形状が正方形のコンタクトホールの一辺の長さ、あるいは形状が長方形のコンタクトホールの長辺の長さである。
上記ステップS11−S13は、第1のレジストパターン中に含まれる上記複数のパターンのピッチを変えて得られる他のレジストパターンについても行われる。ステップS3で参照される対応関係は、ステップS1−S4で形成される第1のレジストパターン中に含まれる複数のパターンのピッチと同じピッチの複数のパターンを有するレジストパターンに関するものである。
次に、上記対応関係を求める方法(ステップS11−S13)の具体例について説明する。以下の説明では、ステップS11はステップS11A−S11D、ステップS12はステップS12A−S12Dで構成されている。
まず、複数の半導体基板(ウエハ)が用意される(ステップS11A)。半導体基板は、例えば、シリコン基板(シリコンウエハ)である。
次に、半導体基板上に反射防止膜材がスピンコート法により塗布され、その後、温度215℃、1分間のベークが行われ、厚さ80nmの反射防止膜が半導体基板上に形成される(ステップS11B)。ここでは、上記反射防止膜材として、日産化学社製ArF有機反射防止膜ARC29Aを使用した。
次に、上記反射防止膜上にポジレストがスピンコート法により塗布され、その後、温度130℃、1分間のベークが行われ、厚さ400nmのレジスト膜が形成される(ステップS11C)。ここでは、上記ポジレストとして、JSR社製ArFポジレジストを使用した。
次に、露光(第1の露光)工程、ベーク工程、現像工程が行われ、コンタクトホールパターンを有するレジスト膜(第1のレジストパターン)が形成される(ステップS11D)。
ここで、上記露光工程においては、ArFエキシマレーザー露光装置(NSR S306C:ニコン社製)を用い、NA=0.78、2/3輪帯照明の条件で、透過率6%のハーフトーンマスクを用いて露光を行った。また、上記ベーク工程は、温度100℃、1分間のベークである。そして、上記現像工程においては、2.38重量%のテトラメチルアンモニウムハイドロオキサイド(TMAH)水溶液で現像を行った。このような露光工程、ベーク工程、現像工程により、150nmのコンタクトホールパターンを含む第1のレジストパターンが得られた。
ステップS11(S11A−S11D)の後、シュリンクプロセスS12(12A−12D)が続く。
まず、ArFエキシマレーザー露光装置(NSR S306C:ニコン社製)を用い、NA=0.78、2/3輪帯照明の条件で、半導体基板毎に照射量を変えて第1のレジストパターンに対して第2の露光が行われる(ステップS12A)。
次に、反射防止膜および第2の露光が行われた第1のレジストパターン3の上に、クラリアント・ジャパン社製のRELACS剤がスピンコート法により塗布され、上記RELACS剤からなる厚さ300nmの架橋材を含有するレジスト膜が形成される(ステップS12B)。
次に、125℃、90秒のベークにより、第1のレジストパターンと上記架橋材を含有するレジスト膜との界面に架橋反応を発生させ、第1のレジストパターンと上記架橋材を含有するレジスト膜との界面に架橋層が形成される(ステップS12C)。
次に、純水での60秒間のリンス現像が行われ、上記架橋層と第1のレジストパターン3とを含む第2のレジストパターンが得られる(ステップS12D)。
その後、複数の半導体基板(ウエハ)のそれぞれについて、第2のレジストパターン中のコンタクトホールの寸法が日立社製S−9220測長SEMにて測長が行われ、図10に示すような第2の露光時の第1のレジストパターンの照射量とシュリンク量との対応関係が求められる(ステップS13)。
上記ステップS11A−11D,S12A−12D,S13は、第1のレジストパターン中の複数のパターンのピッチを変えて得られる他のレジストパターンについても行われる。
本実施形態では、第1のレジストパターンを露光する際に光(レーザー光)を照射したが、電子線、I線、G線、軟X線(EUV)等のエネルギー線を照射しても構わない。この場合、照射するエネルギー線に対応してレジストパターンの材料も適宜変更される。
また、本実施形態のパターン形成方法にて得られた第2のレジストパターンをマスクにして、被加工基板をエッチングすることにより、波長限界を超える微細なパターン、例えば、コンタクトホールパターンを含む半導体装置を実現することができるようになる。
(第2の実施形態)
図12は、本発明の第2の実施形態に係るパターン形成方法のフローを示すフローチャートである。図3と対応する部分には図3と同一符号を付してあり、詳細な説明(効果、変形例等を含む)は省略する。
図12は、本発明の第2の実施形態に係るパターン形成方法のフローを示すフローチャートである。図3と対応する部分には図3と同一符号を付してあり、詳細な説明(効果、変形例等を含む)は省略する。
本実施形態が第1の実施形態と異なる点は、ステップS11の後、第2の露光が行われた各第1のレジストパターンに対して、ベークが行われることにある(ステップS11’)。ステップS11’はステップS12の前に行われる。
ステップS11’は、具体的には、温度100℃、1分間のベークである。本実施形態のステップS11,S12,S13の具体例は第1の実施形態のそれらと同じである。ステップS11’が温度100℃、1分間のベークで、ステップS1−S4が第1の実施形態と同じ場合、図13に示すような第1のレジストパターンの照射量とシュリンク量との対応関係が得られた。
本実施形態によれば、ステップS11’を追加することで、図13に示すように、照射量の増加とともにシュリンク量が減る場合についての、第1のレジストパターンの照射量とシュリンク量との対応関係が得られる。これに対して第1の実施形態では、図10に示したように、照射量の増加とともにシュリンク量が増加する場合についての、第1のレジストパターンの照射量とシュリンク量との対応関係が得られる。
また、図10から得られるシュリンク量の制御範囲は10nm程度であり、同様に、図13から得られるシュリンク量の制御範囲は10nm程度である。しかし、図10と図13を組み合わせて得られる、第2の露光時の第1のレジストパターンの照射量とシュリンク量との対応関係を用いることで、シュリンク量の制御範囲を20nm程度(2倍程度)にまで広げることができるようになる。
また、本実施形態のパターン形成方法にて得られた第2のレジストパターンをマスクにして、被加工基板をエッチングすることにより、波長限界を超える微細なパターン、例えば、コンタクトホールパターンを含む半導体装置を実現することができるようになる。
(第3の実施形態)
図14−図20は、本発明の第3の実施形態に係るパターン形成方法を示す断面図である。本実施形態のパターン形成方法は、3層レジストプロセスにおけるパターン形成方法である。
図14−図20は、本発明の第3の実施形態に係るパターン形成方法を示す断面図である。本実施形態のパターン形成方法は、3層レジストプロセスにおけるパターン形成方法である。
先ず、図14に示すように、被加工基板11の主面上に、反射防止膜12、SOG膜13、そして化学増幅型レジスト膜14が順次、回転塗布法を用いて形成される。
被加工基板11は、例えば、素子が集積形成されたシリコン基板等の半導体基板、該半導体基板上に設けられた配線層(配線+絶縁膜)等を備えている。コンタクトホールパターンを形成する場合、絶縁膜が加工される。以下、被加工基板11およびその上に形成された各種膜(この段階では反射防止膜12、SOG膜13、化学増幅型レジスト膜14)をまとめて被処理基板という。
また、ここでは、反射防止膜12として炭素からなるSpun on C膜、SOG膜13として有機シリコン酸化膜、化学増幅型レジスト膜14としてArF光(波長193nm)用化学増幅型ポジレジスト膜を用いた。
次に、図15に示すように、露光工程、ベーク工程、現像工程、乾燥工程等を経て、ホール径が150nmの第1のレジストパターン14が形成される。
ここでは、上記露光工程においては、ArFエキシマレーザーが露光用レチクルを介して化学増幅型レジスト膜14上に照射され、露光用レチクル内のパターンが化学増幅型レジスト膜14上に縮小投影露光される。上記ベーク工程においては、130℃、60秒の加熱処理が行われる。その後、被処理基板が現像装置内に搬送される。現像装置内では、被処理基板上に現像液が供給され、30秒間の現像処理が行われる。現像処理後には、被処理基板は回転されながら純水が供給され、反応の停止および洗浄が行われる。その後、スピン乾燥によって被処理基板は乾燥される。
次に、図16に示すように、SOG膜13および第1のレジストパターン14の上にオゾン水15が供給される。オゾン水15により、第1のレジストパターン14の表面は親水化される。親水化された領域は参照符号16で示されている。
ここで、オゾン水15の濃度は20ppmとし、供給時間は60秒間とした。さらに、第1のレジストパターン14の表面が均一に親水化されるように、被処理基板上にオゾン水15を供給した。
また、SOG膜13上にオゾン水15が供給されても、SOG膜13の表面はほとんど親水化されない。したがって、本実施形態の場合、被加工基板11の主面上においては、第1のレジストパターン14が選択的に親水化されることになる。
次に、図17に示すように、ヘキサメチルジシラザン蒸気17が充満された図示しない処理装置内で、被処理基板に対して100℃、30秒間の加熱処理が行われ、SOG膜13の表面が疎水化される。このとき、第1のレジストパターン14の親水化された領域16はほとんど疎水化されず、領域16の親水性は維持される。したがって、本実施形態の場合、被加工基板11の主面上においては、SOG膜13の表面が選択的に疎水化されることになる。
次に、図18に示すように、第1のレジストパターン14の表面が被われるように、SOG膜13および第1のレジストパターン14の上に、架橋材を含む水溶性樹脂からなるレジスト膜18が形成される。上記架橋材は酸と反応する。
次に、図19に示すように、レジスト膜18を上にして被処理基板が熱板19上に載置され、その後、130℃、60秒の加熱処理により、第1のレジストパターン14とレジスト膜18との界面に架橋反応を発生させることにより、第1のレジストパターン14とレジスト膜18との界面に架橋層20が形成される。このとき、SOG膜13の表面が疎水化されているので、SOG膜13とレジスト膜18との間に架橋層が形成されることは防止される。
次に、図20に示すように、被処理基板上に水を供給することにより、第1のレジストパターン14と架橋していないレジスト膜18が除去される。このようにして、第1のレジストパターン14と架橋層20を含む第2のレジストパターン21が得られる。
本実施形態の第2のレジストパターン21のホール径を調べた。その結果、ホール径は115nmであり、ホールシュリンク量は35nm(150nm−115nm)であった。比較例として、仮に、図17の疎水化処理を行わなかった場合には、SOGと水溶性樹脂との間でも架橋層が形成される為、第2のレジストパターンの底部が埋まってしまい、パターン形状が矩形にならず、次工程において、第2のレジストパターンをマスクとしてエッチングをした際に所望の加工ができない。これらの結果から、本実施形態によれば、シュリンク量が大きいパターン形成方法を実現でき、これにより、今後必要となる微細なレジストパターンを容易に形成できるようになる。
本実施形態では、第1のレジストパターン14の表面を親水化処理するための薬液としてオゾン水を使用した。しかし、レジスト表面を親水化処理するための薬液はオゾン水に限らない。基本的には酸化力を有する液体であれば、薬液には何を用いても構わない。例えば、過酸化水素水は酸化力を有するため、レジスト表面の親水化に有効である。
また、本実施形態では、オゾン水15を用いた親水化処理の条件は、オゾン濃度20ppm、供給時間60秒としたが、処理条件はこれに限らない。第1のレジストパターン14の種類によってはオゾン水15に対する反応性も異なる。そのため、処理条件は、第1のレジストパターン14や親水化処理後に塗布するレジスト膜18の種類、または必要とされるホールシュリンク量に応じて、適宜最適な条件を選択すれば良い。
また、本実施形態では、第1のレジストパターン14と架橋していないレジスト膜18を除去するための除去液として水を使用した。しかし、レジスト膜18の非架橋部分を除去するための除去液は水に限らず、例えば、TMAH等のアルカリの薬液を用いても構わない。
また、本実施形態では、第1のレジストパターン14となるレジストとして、ArFに反応性を有する化学増幅型レジストを用いたが、これに限らず、例えば、他の脂環式樹脂(アクリル系、コマ系、ハイブリッド系樹脂)を用いても同等の効果が得られた。また、芳香族化合物を有する樹脂に対しても有効でノボラック樹脂を持つI線、G線レジストやポリビニルフェノール骨格を持つ樹脂で構成されるKrFレジストや電子線露光用レジスト、軟X線(EUV)露光用レジストなどについても効果を確認できた。
本実施形態では、3層レジストプロセスにおけるパターン形成方法に本発明を適用した場合について説明したが、2層レジストプロセスにおけるパターン形成方法にも本発明は適用できる。
また、本実施形態のパターン形成方法にて得られた第2のレジストパターンをマスクにして、被加工基板をエッチングすることにより、波長限界を超える微細なパターン、例えば、コンタクトホールパターンを含む半導体装置を実現することができるようになる。
(第4の実施形態)
図21−図25は、本発明の第4の実施形態に係るパターン形成方法を示す断面図である。なお、既出の図と対応する部分には既出の図と同一符号を付してあり、詳細な説明は省略する。
図21−図25は、本発明の第4の実施形態に係るパターン形成方法を示す断面図である。なお、既出の図と対応する部分には既出の図と同一符号を付してあり、詳細な説明は省略する。
まず、図21に示すように、第3の実施形態と同様に、被加工基板11の主面上に、反射防止膜12、SOG膜13、第1のレジストパターン14が形成され、その後、酸素を含む窒素ガス下にて、第1のレジストパターン14に波長172nmのXe2 エキシマランプ光22が照射される。Xe2 エキシマランプ光により、第1のレジストパターン14の表面は親水化される。親水化された領域は参照符号16’で示されている。
Xe2 エキシマランプ光22を照射するとき、Xe2 エキシマランプ光22の光源は被処理基板から距離1mmの位置に配置され、上記光源はランプ出力5mW/cm2、照射時間5秒に設定され、そして、Xe2 エキシマランプ光22は被処理基板の表面全面に対して一様に照射された。酸素を含む窒素ガス下にて、波長172nmのXe2 エキシマランプ光22を第1のレジストパターン14に照射することで、上記酸素からオゾンが発生し、このオゾンガスにより第1のレジストパターン14の表面が親水化される。
次に、図22に示すように、ヘキサメチルジシラザン蒸気17が充満された図示しない処理装置内で、被処理基板に対して100℃、30秒間の加熱処理が行われ、SOG膜13の表面が疎水化される。このとき、第1のレジストパターン14の親水化された領域16’はほとんど疎水化されず、領域16’の親水性は維持される。したがって、本実施形態の場合、被加工基板11の主面上においては、SOG膜13の表面が選択的に疎水化されることになる。
次に、図23に示すように、第1のレジストパターン14の表面が被われるように、SOG膜13および第1のレジストパターン14の上に、架橋材を含む水溶性樹脂からなるレジスト膜18が形成される。
次に、図24に示すように、レジスト膜18を上にして被処理基板が熱板19上に載置され、その後、130℃、60秒の加熱処理により、第1のレジストパターン14とレジスト膜18との界面に架橋反応を発生させることにより、第1のレジストパターン14とレジスト膜18との界面に架橋層20’が形成される。このとき、SOG膜13の表面が疎水化されているので、SOG膜13とレジスト膜18との間に架橋層が形成されることは防止される。
次に、図25に示すように、被処理基板上に水を供給することにより、第1のレジストパターン14と架橋していないレジスト膜18が除去される。このようにして、第1のレジストパターン14と架橋層20’を含む第2のレジストパターン21’が得られる。
本実施形態の第2のレジストパターン21’のホール径を調べた。その結果、ホール径は110nmであり、ホールシュリンク量は40nm(150nm−110nm)であった。
本実施形態では、第1のレジストパターン14の表面を親水化処理するための光照射(レーザー照射)として、酸素を含む窒素ガス下にて172nmのXe2 エキシマランプ光照射を行った。しかし、レジスト表面を親水化処理するための光は172nmのエキシマランプ光に限らない。基本的には、レジスト表面を親水化できる光であれば何を用いても構わず、例えば、Ar2 (波長126nm)またはKr2 (波長146nm)のエキシマランプ光やエキシマレーザーも光源として用いることができる。さらに、第1のレジストパターン14の材料によっては、電子線、I線、G線、軟X線(EUV)等のエネルギー線の照射により親水化処理を行うことも可能である。
また、本実施形態では、光源のランプ出力を5mW/cm2 とし、被処理基板から距離1mmの位置に光源を配置して光照射を行っているが、第1のレジストパターン14の種類によってはランプ光に対する反応性も異なる。そのため、処理条件は、第1のレジストパターン14や親水化処理後に塗布するレジスト膜の種類、または必要とされるホールシュリンク量に応じて、光源のランプ出力、ランプ照射時間、および被処理基板からの距離は適宜最適な条件を選択すれば良い。
また、本実施形態では、第1のレジストパターン14となるレジストとして、ArFに反応性を有する化学増幅型レジストを用いたが、これに限らず、例えば、他の脂環式樹脂(アクリル系、コマ系、ハイブリッド系樹脂)を用いても同等の効果が得られた。また、芳香族化合物を有する樹脂に対しても有効でノボラック樹脂を持つI線、G線レジストやポリビニルフェノール骨格を持つ樹脂で構成されるKrFレジストや電子線露光用レジスト、軟X線(EUV)露光用レジストなどについても効果を確認できた。
本実施形態では、3層レジストプロセスにおけるパターン形成方法に本発明を適用した場合について説明したが、2層レジストプロセスにおけるパターン形成方法にも本発明はできる。
また、本実施形態のパターン形成方法にて得られた第2のレジストパターンをマスクにして、被加工基板をエッチングすることにより、波長限界を超える微細なパターン、例えば、コンタクトホールパターンを含む半導体装置を実現することができるようになる。
以上、本発明の実施形態について説明したが、本発明はこれらの実施形態に限定されるものではない。例えば、第1の実施形態と第3の実施形態、第1の実施形態と第4の実施形態、第2の実施形態と第3の実施形態、または、第2の実施形態と第4の実施形態とを組み合わせて実施することもできる。
さらに、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
その他、本発明の要旨を逸脱しない範囲で、種々変形して実施できる。
1…被加工基板、2…反射防止膜、3…レジスト膜(第1のレジストパターン)、4…レジスト膜、5…架橋層、6…第2のレジストパターン、7…ガラス基板、81 〜86 …、9…位相シフト膜(位相シフタ)、11…被加工基板、12…反射防止膜、13…SOG膜、14…化学増幅型レジスト膜(第1のレジストパターン)、15…オゾン水、16…第1のレジストパターン14の親水化された領域、17…ヘキサメチルジシラザン蒸気、18…架橋材を含むレジスト膜、19…熱板、20,20’…架橋層、21,21’…第2のレジストパターン。
Claims (4)
- 基板上に第1のレジストパターンを形成する工程と、
前記第1のレジストパターンの表面を親水化処理する工程と、
前記基板の表面を疎水化処理する工程と、
前記基板および前記第1のレジストパターンの上に、架橋材を含有するレジスト膜を形成する工程と、
前記第1のレジストパターンと前記レジスト膜との界面に架橋反応を発生させ、前記第1のレジストパターンと前記レジスト膜との界面に架橋層を形成し、該架橋層と前記第1のレジストパターンとを含む第2のレジストパターンを形成する工程と
を有することを特徴とするパターン形成方法。 - 前記第1のレジストパターンの表面を親水化処理する工程は、薬液により前記第1のレジストパターンの表面を処理するウエット処理、または、前記第1のレジストパターンの表面に光またはエネルギー線を照射する処理を含む工程であることを特徴とする請求項1に記載のパターン形成方法。
- 前記基板の表面を疎水化処理する工程は、クロロシラン類、シラザン類、またはアルコキシシラン類を用いた処理を含む工程であることを特徴とする請求項1に記載のパターン形成方法。
- 請求項1ないし3のいずれか1項に記載のパターン形成方法により、基板上に第2のレジストパターンを形成する工程と、
前記第2のレジストパターンをマスクにして前記基板をエッチングする工程と
を有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008010918A JP2008112192A (ja) | 2008-01-21 | 2008-01-21 | パターン形成方法および半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008010918A JP2008112192A (ja) | 2008-01-21 | 2008-01-21 | パターン形成方法および半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003393038A Division JP4143023B2 (ja) | 2003-11-21 | 2003-11-21 | パターン形成方法および半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008112192A true JP2008112192A (ja) | 2008-05-15 |
Family
ID=39444697
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008010918A Abandoned JP2008112192A (ja) | 2008-01-21 | 2008-01-21 | パターン形成方法および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008112192A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011210979A (ja) * | 2010-03-30 | 2011-10-20 | Sony Corp | 化学増幅型レジストパターンの改質方法、及び化学増幅型レジストパターンの改質材、並びにレジストパターン構造体 |
JP2015179718A (ja) * | 2014-03-19 | 2015-10-08 | 東京エレクトロン株式会社 | 基板処理方法、基板処理装置及び記録媒体 |
KR20180013733A (ko) * | 2016-07-29 | 2018-02-07 | 다우 글로벌 테크놀로지스 엘엘씨 | 코폴리머 다층 전해질을 사용한 네거티브 톤 현상의 방법 및 이로부터 제조된 물품 |
US10153171B2 (en) | 2017-01-19 | 2018-12-11 | Samsung Sdi Co., Ltd. | Method of forming patterns, patterns formed according to the method, and semiconductor device including the patterns |
-
2008
- 2008-01-21 JP JP2008010918A patent/JP2008112192A/ja not_active Abandoned
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011210979A (ja) * | 2010-03-30 | 2011-10-20 | Sony Corp | 化学増幅型レジストパターンの改質方法、及び化学増幅型レジストパターンの改質材、並びにレジストパターン構造体 |
JP2015179718A (ja) * | 2014-03-19 | 2015-10-08 | 東京エレクトロン株式会社 | 基板処理方法、基板処理装置及び記録媒体 |
KR20180013733A (ko) * | 2016-07-29 | 2018-02-07 | 다우 글로벌 테크놀로지스 엘엘씨 | 코폴리머 다층 전해질을 사용한 네거티브 톤 현상의 방법 및 이로부터 제조된 물품 |
JP2018022889A (ja) * | 2016-07-29 | 2018-02-08 | ダウ グローバル テクノロジーズ エルエルシー | コポリマー複層電解質を使用したネガ型現像方法及びそれから作製された物品 |
KR102025105B1 (ko) | 2016-07-29 | 2019-09-25 | 롬 앤드 하스 일렉트로닉 머트어리얼즈 엘엘씨 | 코폴리머 다층 전해질을 사용한 네거티브 톤 현상의 방법 및 이로부터 제조된 물품 |
JP2019174832A (ja) * | 2016-07-29 | 2019-10-10 | ダウ グローバル テクノロジーズ エルエルシー | コポリマー複層電解質を使用したネガ型現像方法及びそれから作製された物品 |
US10153171B2 (en) | 2017-01-19 | 2018-12-11 | Samsung Sdi Co., Ltd. | Method of forming patterns, patterns formed according to the method, and semiconductor device including the patterns |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4143023B2 (ja) | パターン形成方法および半導体装置の製造方法 | |
JP5705103B2 (ja) | パターン形成方法 | |
JP4921898B2 (ja) | 半導体素子の製造方法 | |
JP2005203563A (ja) | パターン形成方法 | |
US7566525B2 (en) | Method for forming an anti-etching shielding layer of resist patterns in semiconductor fabrication | |
KR0170253B1 (ko) | 실리레이션을 이용한 사진식각방법 | |
TWI261880B (en) | Photolithography method to prevent photoresist pattern collapse | |
JP6816083B2 (ja) | 半導体装置の製造方法 | |
JP2005123312A (ja) | コンタクトホールの形成方法 | |
JP5515459B2 (ja) | 半導体デバイスの製造方法 | |
JP2010211153A (ja) | レジストパターン形成方法 | |
JP2008112192A (ja) | パターン形成方法および半導体装置の製造方法 | |
KR100772801B1 (ko) | 반도체 소자의 제조 방법 | |
JP2016136200A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2008153373A (ja) | 半導体装置の製造方法 | |
TW201824349A (zh) | 微影圖案化的方法 | |
JP2010073899A (ja) | 基板処理方法および基板処理装置 | |
US8138059B2 (en) | Semiconductor device manufacturing method | |
JP2009105248A (ja) | パターン形成方法 | |
US20080020295A1 (en) | Exposure mask and method for manufacturing semiconductor device using the same | |
JP2011171497A (ja) | マスクの製造方法 | |
JP2005181758A (ja) | レジストパターン形成方法 | |
US20100136466A1 (en) | Exposure mask and method for manufacturing semiconductor device using the same | |
JP2007201446A (ja) | 半導体素子の微細パターンの形成方法 | |
TWI259523B (en) | Method for forming photoresist pattern and method for trimming photoresist pattern |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20100222 |