JP2008104244A - 直流チョッパ - Google Patents

直流チョッパ Download PDF

Info

Publication number
JP2008104244A
JP2008104244A JP2006282090A JP2006282090A JP2008104244A JP 2008104244 A JP2008104244 A JP 2008104244A JP 2006282090 A JP2006282090 A JP 2006282090A JP 2006282090 A JP2006282090 A JP 2006282090A JP 2008104244 A JP2008104244 A JP 2008104244A
Authority
JP
Japan
Prior art keywords
current
reactor
idet2
digital
idet1
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006282090A
Other languages
English (en)
Other versions
JP4923938B2 (ja
Inventor
Hirohiko Tsutsumi
裕彦 堤
Naotaka Ken
尚高 権
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Original Assignee
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Corp, Meidensha Electric Manufacturing Co Ltd filed Critical Meidensha Corp
Priority to JP2006282090A priority Critical patent/JP4923938B2/ja
Publication of JP2008104244A publication Critical patent/JP2008104244A/ja
Application granted granted Critical
Publication of JP4923938B2 publication Critical patent/JP4923938B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

【課題】リアクトル電流が零電流になる期間がある場合も高い精度、高速応答で電流制御ができる。
【解決手段】A/D変換器8は、リアクトル4の検出電流IsをPWM制御の搬送波に同期した周期でサンプリングし、AD変換した電流Idet1を得る。アナログ低域通過フィルタ10は検出電流Isから低周波電流成分を抽出する。A/D変換器11はフィルタを通した電流をPWM制御の搬送波に同期した周期でサンプリングし、A/D変換した電流Idet2を得る。デジタル制御回路9は、電流Idet1からデジタル低域通過フィルタで低周波電流成分を抽出し、この電流と電流Idet2の偏差を該電流Idet1に加算して検出電流Idetとする。デジタル制御回路は比例微分制御器と積分制御器に分離構成し、検出電流Idetを基にした比例微分制御と、電流Idet2を基にした積分制御をする。
【選択図】図1

Description

本発明は、直流チョッパに係り、特にデジタル電流制御装置に関する。
図5は従来の直流チョッパの回路構成例を示す。直流電源1を電源とし、スイッチ2を一定周波数でオン・オフ制御し、直流リアクトルを通して負荷としての電池3を充電する。スイッチ2のオン期間には直流電源1からリアクトル4の経路で電池3に充電電流を流し、スイッチ2のオフ期間にはリアクトル4に蓄積された電気エネルギーを電源として、還流ダイオード5からリアクトル4の経路で電池3に充電電流を流す。6は平滑コンデンサである。
チョッパの電流制御回路は、デジタル制御方式でスイッチ2のオン・オフ比を制御し、電池3の充電電流を制御する。電流検出器7はリアクトル4の電流を検出し、この検出電流IsをA/D変換器8でデジタル値Idetに変換し、デジタル制御回路9はデジタル値Idetと充電電流指令値(出力電流指令値)との偏差を求め、この偏差に応じてオン・オフ比を制御したPWM(パルス幅変調)波形をスイッチ2のゲート信号とする。
図6はチョッパの電流制御回路の制御ブロック図を示す。A/D変換器8では検出電流Isをサンプルホールド回路SHでサンプリングし、A/D変換回路でデジタル値の検出電流Idetに変換する。デジタル制御回路9では、検出電流Idetと充電電流指令(デジタル値)との偏差を求め、この偏差を制御器PIDでデジタル的に比例積分微分の演算をし、この演算結果をオン・オフ指令としてPWM制御部で搬送波と比較することでPWM波形のゲート信号を得る。
以上の構成になる直流チョッパにおいて、スイッチ2のオン・オフ制御によってリアクトル4に流れる電流は搬送波周波数のリプル電流成分を含む波形となる。また、電池3の充電電流はリアクトル電流の平均値となる。電池3の充電電流を電流指令値に応じて制御するには、リアクトル電流の平均値を高速かつ正確に検出する必要がある。
デジタル電流制御では電流を離散的にサンプリングするが、リアクトル電流の平均値を正確に検出する手法として、搬送波の頂点でサンプリングすることにより、リプル電流による変動分を相殺した平均値をサンプリングできる(例えば、特許文献1参照)。
このサンプリング手法を図7で説明する。PWM変調には搬送波と信号波とのレベル比較によってスイッチ2のオン・オフゲート信号を生成し、このゲート信号によるスイッチ2のオン期間ではリアクトル電流が上昇し、オフ期間ではリアクトル電流が下降する。したがって、リアクトル電流波形は搬送波信号に同期したリプルを含む波形になり、このリプル波形の零点が搬送波の頂点のタイミングになる。そこで、搬送波の頂点タイミングで電流検出信号Isをサンプルホールドすることでリアクトル電流の平均値を正確に検出できる。
特開2004−15949号公報
前記のリアクトル電流のサンプリング手法において、図8のようにリアクトル電流が零電流となる期間がない電流連続モードの場合は、搬送波の頂点で電流をサンプリングすることによってリアクトル電流の平均値を正確に検出することができる。
しかし、図8に示すように、充電電流が小さく、リアクトル電流が零になる期間がある電流不連続モードになった場合、搬送波の頂点で電流サンプリングしても、リアクトル電流の平均値を検出することができず、電流制御精度が悪化するという問題があった。
本発明の目的は、リアクトル電流が零電流になる期間がある場合も高い精度、高速応答で電流制御ができるデジタル電流制御装置を提供することにある。
本発明は、前記の課題を解決するため、リアクトル電流検出値Isに含まれるPWM搬送波成分を除去した電流Idet2を検出し、リアクトル電流検出値Is含まれる低周波電流成分と電流Idet2との偏差で検出電流Idetを補正すること、さらにデジタル制御回路の比例積分微分制御器を比例微分制御器と積分制御器に分離構成し、検出電流Idetを基にした比例微分制御と、電流Idet2を基にした積分制御をするもので、以下の構成を特徴とする。
(1)オン/オフ制御されるスイッチと直流リアクトルによってチョッパ動作を得、前記リアクトルの検出電流Idetと出力電流指令との偏差を基にしたデジタル演算によって前記スイッチのオン/オフをPWM制御する直流チョッパであって、
前記リアクトルの検出電流IsをPWM制御の搬送波に同期した周期でサンプリングし、AD変換した電流Idet1を得る第1のA/D変換器と、
前記リアクトルの検出電流Isから低周波電流成分を抽出するアナログ低域通過フィルタと、
前記アナログ低域通過フィルタを通した電流をPWM制御の搬送波に同期した周期でサンプリングし、A/D変換した電流Idet2を得る第2のA/D変換器と、
前記電流Idet1からデジタル低域通過フィルタで低周波電流成分を抽出し、この電流と前記電流Idet2の偏差を該電流Idet1に加算して前記検出電流Idetとするデジタル制御回路とを備えたことを特徴とする。
(2)前記デジタル制御回路は、
前記検出電流Idetと前記出力電流指令との偏差を比例微分演算する比例微分制御器と、
前記電流Idet2と前記出力電流指令との偏差を積分演算する積分制御器と、
前記両制御器の制御出力を加算した信号を基に前記スイッチのPWM制御信号を得るPWM制御部とを備えたことを特徴とする。
以上のとおり、本発明によれば、リアクトル電流検出値Isに含まれるPWM搬送波成分を除去した電流Idet2を検出し、リアクトル電流検出値Is含まれる低周波電流成分と電流Idet2との偏差で検出電流Idetを補正することにより、瞬時に電流Isが変化した場合は電流Idet1によって追従し、定常的には電流Idet1のデジタル低域通過フィルタを通した値と電流Idet2による補正で電流制御の偏差を抑制することができ、リアクトル電流が零電流になる期間がある場合も高い精度、高速応答で電流制御ができる。
また、デジタル制御回路の比例積分微分制御器を比例微分制御器と積分制御器に分離構成し、検出電流Idetを基にした比例微分制御と、電流Idet2を基にした積分制御をすることにより、比例微分制御器には電流Isに高速に応答するIdetが入力されるため、高応答な特性を実現できると同時に、積分制御器には電流Isを高精度に検出した電流Idet2が入力されるため高精度な電流制御が実現できる。
(実施形態1)
本実施形態の回路構成図を図1に示し、図2にその制御ブロック図、図3に各部波形を示す。
図1が図5と異なる部分は、電流制御回路にアナログ低域通過フィルタ10とA/D変換器11を付加し、デジタル制御回路9に演算機能を付加した点にある。アナログ低域通過フィルタ10は、電流検出器7で検出するリアクトル4の電流IsからPWM搬送波の周波数成分を含めた高周波成分を除去した低周波の電流を抽出する。A/D変換器11はフィルタ10で抽出した低周波の電流をPWM制御の搬送波に同期した周期でサンプリングし、A/D変換する。デジタル制御回路9は、A/D変換器8で変換した電流Idet1と、A/D変換器11で変換した低周波の電流Idet2を基に電流Idet1を補正してリアクトルの検出電流Idetとする。
この補正処理は、図2に示すように、電流Idet1に含まれる低周波成分をデジタル低域通過フィルタLPFで抽出し、これとA/D変換器11から得る電流Idet2との差分を求め、この差分を電流Idet1に加算し、この加算値をリアクトル電流の検出電流Idetとする。
以上の構成になる電流制御回路において、補正処理をしない場合は、電流Idet1はPWM搬送波の頂点でサンプリングしたデジタル電流値であるが、図3に示すように、電電流指令値が低い電流不連続モードでは平均値をサンプリングすることができずに、検出精度が悪化する。一方、電流Idet2は、アナログ低域通過フィルタ10を通した後にサンプリングした電流値であり、リアクトル電流の変化に対する追従性は良くないが高精度である。
したがって、電流Idet1,Idet2には、図3に示すように偏差が生じる。この偏差を解消するために、図2の構成で、電流Idet1をデジタル低域通過フィルタLPFを通した後の電流とIdet2の偏差で補正し、PID制御器に入力する電流検出値Idetとすることにより、電流Idet1に含まれる誤差分を補正することができる。
ここで、電流Idet1,Idet2はそれぞれ以下の特性を有する。
Idet1…検出精度は低いが、リアクトル電流Isに対して応答性が高い。
Idet2…応答は低速であるが、検出精度が高い。
よって、瞬時に電流Isが変化した場合は電流Idet1によって追従し、定常的には電流Idet1のデジタル低域通過フィルタLPFを通した値と、アナログ低域通過フィルタ10で抽出した電流Idet2による補正によって、電流制御の偏差を抑制した、高速応答かつ高精度の電流制御を実現できる。
(実施形態2)
実施形態1では、低域通過型のアナログ及びデジタルフィルタを付加し、低域の検出電流を比較することで誤差補正を行い、電流制御精度の向上を図ることができるが、検出側の誤差補正による電流制御精度の向上にとどまる。
本実施形態は、デジタル制御回路の制御器における誤差補正も行うことで電流制御精度を一層向上するものである。
このための電流検出及び電流制御のブロック図を図4に示す。図4が図2と異なる部分は、制御器PIDを比例微分制御器PDと積分制御器Iに分離した構成とし、比例微分制御器PDには実施形態1と同様の構成によって補正した検出電流Idetと充電電流指令の偏差を入力し、積分制御器Iには電流Idet2と充電電流指令値の偏差を入力し、両制御器PD,Iの出力を加算してPWM制御信号とする点にある。
本実施形態のPID制御によれば、比例微分制御器PDでは電流Isの変化に高速に応答する出力を得て高応答な特性を実現できる。同時に、積分制御器Iでは電流Isに含まれるリプル変動分を除去した電流の誤差分を補正する出力を得て高精度な電流制御を実現できる。
なお、実施形態1,2では降圧チョッパに適用する場合を示すが、一定周波数でスイッチング制御されるスイッチとリアクトルによってチョッパ動作し、リアクトル電流の検出を基に出力電流を制御する昇圧チョッパなど、他の直流チョッパに適用して同等の作用効果を得ることができる。
本発明の実施形態1を示す直流チョッパの回路構成図。 電流制御回路の制御ブロック図(実施形態1)。 リアクトル電流不連続モードでの各部波形図(実施形態1)。 本発明の実施形態2を示す電流制御回路の制御ブロック図。 直流チョッパの回路構成例(従来)。 チョッパの電流制御回路の制御ブロック図(従来)。 リアクトル電流連続モードでの各部波形図。 リアクトル電流不連続モードでの各部波形図。
符号の説明
1 直流電源
2 スイッチ
3 電池(負荷)
4 直流リアクトル
7 電流検出器
8、11 A/D変換器
9 デジタル制御回路
10 アナログ低域通過フィルタ

Claims (2)

  1. オン/オフ制御されるスイッチと直流リアクトルによってチョッパ動作を得、前記リアクトルの検出電流Idetと出力電流指令との偏差を基にしたデジタル演算によって前記スイッチのオン/オフをPWM制御する直流チョッパであって、
    前記リアクトルの検出電流IsをPWM制御の搬送波に同期した周期でサンプリングし、AD変換した電流Idet1を得る第1のA/D変換器と、
    前記リアクトルの検出電流Isから低周波電流成分を抽出するアナログ低域通過フィルタと、
    前記アナログ低域通過フィルタを通した電流をPWM制御の搬送波に同期した周期でサンプリングし、A/D変換した電流Idet2を得る第2のA/D変換器と、
    前記電流Idet1からデジタル低域通過フィルタで低周波電流成分を抽出し、この電流と前記電流Idet2の偏差を該電流Idet1に加算して前記検出電流Idetとするデジタル制御回路とを備えたことを特徴とする直流チョッパ。
  2. 前記デジタル制御回路は、
    前記検出電流Idetと前記出力電流指令との偏差を比例微分演算する比例微分制御器と、
    前記電流Idet2と前記出力電流指令との偏差を積分演算する積分制御器と、
    前記両制御器の制御出力を加算した信号を基に前記スイッチのPWM制御信号を得るPWM制御部とを備えたことを特徴とする請求項1に記載の直流チョッパ。
JP2006282090A 2006-10-17 2006-10-17 直流チョッパ Expired - Fee Related JP4923938B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006282090A JP4923938B2 (ja) 2006-10-17 2006-10-17 直流チョッパ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006282090A JP4923938B2 (ja) 2006-10-17 2006-10-17 直流チョッパ

Publications (2)

Publication Number Publication Date
JP2008104244A true JP2008104244A (ja) 2008-05-01
JP4923938B2 JP4923938B2 (ja) 2012-04-25

Family

ID=39438141

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006282090A Expired - Fee Related JP4923938B2 (ja) 2006-10-17 2006-10-17 直流チョッパ

Country Status (1)

Country Link
JP (1) JP4923938B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7800347B2 (en) 2008-07-14 2010-09-21 Toyota Jidosha Kabushiki Kaisha Control apparatus of DC-DC converter
WO2010134179A1 (ja) * 2009-05-21 2010-11-25 トヨタ自動車株式会社 コンバータの過電流防止制御装置およびコンバータの過電流防止方法
JP2010279151A (ja) * 2009-05-28 2010-12-09 Toyota Motor Corp 平均リアクトル電流検出装置
JP2011062057A (ja) * 2009-09-14 2011-03-24 Fuji Electric Systems Co Ltd デジタル制御スイッチング電源装置
JP2012060759A (ja) * 2010-09-08 2012-03-22 Mitsubishi Electric Corp 電力変換装置
JP2018153079A (ja) * 2017-03-10 2018-09-27 ローム株式会社 Dc/dcコンバータ
JP6489567B1 (ja) * 2018-04-16 2019-03-27 三菱電機株式会社 電力変換装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349376A (ja) * 1999-06-09 2000-12-15 Nec Corp レーザ発振器用電源装置
JP2004015949A (ja) * 2002-06-10 2004-01-15 Mitsubishi Electric Corp 同期pwm電力変換器の電流検出装置
JP2004297943A (ja) * 2003-03-27 2004-10-21 Tdk Corp スイッチング電源装置用制御装置及びスイッチング電源装置
JP2004304960A (ja) * 2003-03-31 2004-10-28 Tdk Corp 電源装置及びその制御装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349376A (ja) * 1999-06-09 2000-12-15 Nec Corp レーザ発振器用電源装置
JP2004015949A (ja) * 2002-06-10 2004-01-15 Mitsubishi Electric Corp 同期pwm電力変換器の電流検出装置
JP2004297943A (ja) * 2003-03-27 2004-10-21 Tdk Corp スイッチング電源装置用制御装置及びスイッチング電源装置
JP2004304960A (ja) * 2003-03-31 2004-10-28 Tdk Corp 電源装置及びその制御装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7800347B2 (en) 2008-07-14 2010-09-21 Toyota Jidosha Kabushiki Kaisha Control apparatus of DC-DC converter
WO2010134179A1 (ja) * 2009-05-21 2010-11-25 トヨタ自動車株式会社 コンバータの過電流防止制御装置およびコンバータの過電流防止方法
JP2010279151A (ja) * 2009-05-28 2010-12-09 Toyota Motor Corp 平均リアクトル電流検出装置
JP2011062057A (ja) * 2009-09-14 2011-03-24 Fuji Electric Systems Co Ltd デジタル制御スイッチング電源装置
JP2012060759A (ja) * 2010-09-08 2012-03-22 Mitsubishi Electric Corp 電力変換装置
JP2018153079A (ja) * 2017-03-10 2018-09-27 ローム株式会社 Dc/dcコンバータ
JP6489567B1 (ja) * 2018-04-16 2019-03-27 三菱電機株式会社 電力変換装置
JP2019187175A (ja) * 2018-04-16 2019-10-24 三菱電機株式会社 電力変換装置

Also Published As

Publication number Publication date
JP4923938B2 (ja) 2012-04-25

Similar Documents

Publication Publication Date Title
JP4923938B2 (ja) 直流チョッパ
CA2764309C (en) Welding power supply with digital control of duty cycle
US8546726B2 (en) Systems and devices for determining weld cable inductance
JP5716408B2 (ja) 電力変換装置
JP2007124874A (ja) 電源制御方法および電源装置
CN108698638B (zh) 动力转向装置的控制装置、以及使用它的动力转向装置
EP2429069B1 (en) Electric-power apparatus
US9035592B2 (en) Apparatus and method for controlling speed of motor
JP2007221999A (ja) 交流電動機の制御装置及び制御方法
JP5337663B2 (ja) ドライバ回路
EP4012909A1 (en) Control circuit for power converting device, and power converting device
JP2014147224A (ja) スイッチングレギュレータ
JP2018137840A (ja) 力率改善回路
JP5224647B2 (ja) インバータ制御装置
JPH11289792A (ja) インバータ装置
JP2009254032A (ja) 電力変換器の制御装置
JP2004304961A (ja) スイッチング電源装置及びその制御装置
JP2008187795A (ja) 電力変換装置
Buchholz et al. Boosting dynamics of AC machines by using FPGA-based controls
JP2013150424A (ja) スイッチング電源装置
KR101013082B1 (ko) 컨버터 제어용 위상 및 주파수 검출기
JP2006254636A (ja) 単相電力変換装置及び三相電力変換装置
JP2007014164A (ja) 系統連系インバータ
JP2007104779A (ja) 電流オフセット調整方法とそれを用いた電力変換装置。
JP4557387B2 (ja) サイリスタレオナード装置の制御回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090904

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120110

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120123

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150217

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4923938

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees