JP2008103745A - Method for manufacturing wired circuit substrate - Google Patents

Method for manufacturing wired circuit substrate Download PDF

Info

Publication number
JP2008103745A
JP2008103745A JP2007293369A JP2007293369A JP2008103745A JP 2008103745 A JP2008103745 A JP 2008103745A JP 2007293369 A JP2007293369 A JP 2007293369A JP 2007293369 A JP2007293369 A JP 2007293369A JP 2008103745 A JP2008103745 A JP 2008103745A
Authority
JP
Japan
Prior art keywords
metal
thin film
forming
foil
metal foil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007293369A
Other languages
Japanese (ja)
Other versions
JP4640852B2 (en
Inventor
Atsushi Ishii
淳 石井
Hitonori Kanekawa
仁紀 金川
Yasuto Funada
靖人 船田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2007293369A priority Critical patent/JP4640852B2/en
Publication of JP2008103745A publication Critical patent/JP2008103745A/en
Application granted granted Critical
Publication of JP4640852B2 publication Critical patent/JP4640852B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for manufacturing a wired circuit substrate with a simple structure, which reduces transmission loss, sufficiently secures adhesion between a metal support substrate and a metal foil, and also secures a long-term excellent reliability. <P>SOLUTION: Two metal support substrates 2 are prepared, the metal thin film 3 is formed on the substrate 2, the foil 4 is formed on the film 3, a base insulating layer 5 is formed on the foil 4 and the substrate 2, a conductor pattern 6 is formed on the layer 5 as a wired circuit pattern, and an opening 9 is formed by etching in a portion opposed to the foil 4 in the substrate 2. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、配線回路基板の製造方法に関し、詳しくは、回路付サスペンション基板などの配線回路基板の製造方法に関する。   The present invention relates to a method for manufacturing a wired circuit board, and more particularly to a method for manufacturing a wired circuit board such as a suspension board with circuit.

従来より、ステンレスからなる金属支持基板の上に、樹脂からなる絶縁層、銅からなる導体パターンが順次形成された回路付サスペンション基板が知られている。
このような回路付サスペンション基板では、金属支持基板がステンレスで形成されていることから、導体パターンにおいて伝送損失が大きくなる。
そのため、伝送損失を低減させるために、ステンレスからなるサスペンションの上に、銅または銅を主成分とする銅合金からなる下部導体を形成し、その下部導体の上に、絶縁層、記録側導体および再生側導体を順次形成することが提案されている(例えば、特許文献1参照。)。
特開2005−11387号公報
Conventionally, a suspension board with circuit is known in which an insulating layer made of resin and a conductor pattern made of copper are sequentially formed on a metal supporting board made of stainless steel.
In such a suspension board with circuit, since the metal support board is made of stainless steel, transmission loss increases in the conductor pattern.
Therefore, in order to reduce transmission loss, a lower conductor made of copper or a copper alloy containing copper as a main component is formed on a suspension made of stainless steel, and an insulating layer, a recording-side conductor, and a lower conductor are formed on the lower conductor. It has been proposed to sequentially form the reproduction-side conductor (for example, see Patent Document 1).
JP 2005-11387 A

しかし、上記の提案では、サスペンションと下部導体との密着性が不十分であり、長期信頼性を確保することが困難である。
本発明の目的は、簡易な層構成により、伝送損失を低減させることができるとともに、金属支持基板と金属箔との密着性を向上させて、長期信頼性に優れる配線回路基板の製造方法を提供することにある。
However, in the above proposal, the adhesion between the suspension and the lower conductor is insufficient, and it is difficult to ensure long-term reliability.
An object of the present invention is to provide a method of manufacturing a printed circuit board that can reduce transmission loss with a simple layer structure and improve the adhesion between a metal supporting board and a metal foil and has excellent long-term reliability. There is to do.

上記の目的を達成するため、本発明の配線回路基板の製造方法は、金属支持基板を用意する工程と、前記金属支持基板の上に金属薄膜を形成する工程と、前記金属薄膜の上に金属箔を形成する工程と、前記金属箔の上に絶縁層を形成する工程と、前記絶縁層の上に導体パターンを形成する工程と、前記金属支持基板における前記金属箔と対向する部分に、エッチングにより開口部を形成する工程とを備えていることを特徴としている。
また、本発明の配線回路基板の製造方法は、前記金属薄膜を形成する工程において、前記金属薄膜を、スパッタリングまたは電解めっきにより形成し、前記金属箔を形成する工程は、前記金属薄膜の上にめっきレジストを形成する工程と、前記めっきレジストから露出する前記金属薄膜の上に前記金属箔を電解めっきにより形成する工程と、前記めっきレジストおよび前記めっきレジストが形成されていた部分の前記金属薄膜を除去する工程とを備えていることが好適である。
また、本発明の配線回路基板の製造方法は、前記金属支持基板がステンレスからなり、前記金属箔が銅からなることが好適である。
また、本発明の配線回路基板の製造方法は、前記配線回路基板が、回路付サスペンション基板であることが好適である。
In order to achieve the above object, a method of manufacturing a wired circuit board according to the present invention includes a step of preparing a metal support substrate, a step of forming a metal thin film on the metal support substrate, and a metal on the metal thin film. Etching a portion of the metal supporting substrate facing the metal foil, a step of forming a foil, a step of forming an insulating layer on the metal foil, a step of forming a conductor pattern on the insulating layer And a step of forming an opening.
In the method of manufacturing a wired circuit board according to the present invention, in the step of forming the metal thin film, the step of forming the metal thin film by sputtering or electrolytic plating and forming the metal foil is performed on the metal thin film. A step of forming a plating resist, a step of forming the metal foil on the metal thin film exposed from the plating resist by electrolytic plating, and a portion of the metal thin film where the plating resist and the plating resist were formed. And a step of removing.
In the method for manufacturing a wired circuit board according to the present invention, it is preferable that the metal supporting board is made of stainless steel and the metal foil is made of copper.
In the wired circuit board manufacturing method of the present invention, it is preferable that the wired circuit board is a suspension board with circuit.

本発明の配線回路基板の製造方法によれば、金属支持基板と金属箔との間に、金属薄膜が形成されるので、簡易な層構成により、伝送損失を低減させることができるとともに、金属支持基板と金属箔との密着性を十分に図ることができ、優れた長期信頼性を確保することのできる配線回路基板を得ることができる。
また、本発明の配線回路基板の製造方法によれば、金属支持基板の上に、金属薄膜を形成し、その金属薄膜の上に、金属箔を形成するため、金属支持基板における金属箔と対向する部分に、エッチングにより開口部を形成する場合に、金属薄膜がバリア層になり、金属箔がエッチングされることを防止することができる。
According to the method for manufacturing a wired circuit board of the present invention, since a metal thin film is formed between the metal support substrate and the metal foil, transmission loss can be reduced by a simple layer configuration, and the metal support Adhesiveness between the substrate and the metal foil can be sufficiently achieved, and a printed circuit board that can ensure excellent long-term reliability can be obtained.
Moreover, according to the method for manufacturing a wired circuit board of the present invention, a metal thin film is formed on a metal support substrate, and a metal foil is formed on the metal thin film, so that the metal foil on the metal support substrate is opposed. When the opening is formed in the portion to be etched, the metal thin film becomes a barrier layer, and the metal foil can be prevented from being etched.

図1は、本発明の配線回路基板の製造方法により得られる配線回路基板の一実施形態を示す要部断面図である。
図1において、この配線回路基板1は、ハードディスクドライブに搭載される回路付サスペンション基板であって、長手方向に延びる金属支持基板2の上に、金属薄膜3が形成され、その金属薄膜3の上に、金属箔4が形成され、その金属箔4の上に、絶縁層としてのベース絶縁層5が形成されており、そのベース絶縁層5の上に、導体パターン6が形成され、さらに必要に応じて、導体パターン6の上にカバー絶縁層7が形成されている。
FIG. 1 is a cross-sectional view of an essential part showing an embodiment of a wired circuit board obtained by the method for producing a wired circuit board of the present invention.
In FIG. 1, a wired circuit board 1 is a suspension board with circuit mounted on a hard disk drive, and a metal thin film 3 is formed on a metal supporting board 2 extending in the longitudinal direction. In addition, a metal foil 4 is formed, and a base insulating layer 5 as an insulating layer is formed on the metal foil 4, and a conductor pattern 6 is formed on the base insulating layer 5. Accordingly, a cover insulating layer 7 is formed on the conductor pattern 6.

金属支持基板2は、平板状の金属箔や金属薄板からなる。なお、金属支持基板2には、金属箔4と対向する開口部9が形成されている。金属支持基板2を形成する金属としては、例えば、ステンレス、42アロイなどが用いられ、好ましくは、ステンレスが用いられる。また、その厚みは、例えば、15〜30μm、好ましくは、20〜25μmである。
また、金属薄膜3は、金属支持基板2の表面において、金属箔4が形成されている部分に対向するように、パターンとして形成されている。金属薄膜3を形成する金属としては、例えば、クロム、金、銀、白金、ニッケル、チタン、ケイ素、マンガン、ジルコニウム、およびそれらの合金、またはそれらの酸化物などが用いられる。また、その厚みは、例えば、0.01〜1μm、好ましくは、0.1〜1μmである。
The metal support substrate 2 is made of a flat metal foil or a metal thin plate. The metal support substrate 2 has an opening 9 that faces the metal foil 4. As the metal forming the metal support substrate 2, for example, stainless steel, 42 alloy, or the like is used, and stainless steel is preferably used. Moreover, the thickness is 15-30 micrometers, for example, Preferably, it is 20-25 micrometers.
Further, the metal thin film 3 is formed as a pattern on the surface of the metal support substrate 2 so as to face the portion where the metal foil 4 is formed. Examples of the metal that forms the metal thin film 3 include chromium, gold, silver, platinum, nickel, titanium, silicon, manganese, zirconium, and alloys thereof, or oxides thereof. Moreover, the thickness is 0.01-1 micrometer, for example, Preferably, it is 0.1-1 micrometer.

また、金属薄膜3は、金属支持基板2と金属箔4との密着性を考慮して、例えば、金属支持基板2の表面に、金属支持基板2との密着力の高い金属からなる第1の金属薄膜3を形成した後、その第1の金属薄膜3の表面に、金属箔4との密着力の高い金属からなる第2の金属薄膜3を積層するなど、多層で形成することもできる。
また、金属箔4は、金属薄膜3の表面において、少なくとも導体パターン6が形成されている部分に対向するように、パターンとして形成されている。金属箔4を形成する金属としては、銅が好ましく用いられる。また、その厚みは、例えば、2〜5μmであり、好ましくは、2〜4μmである。
In addition, the metal thin film 3 takes into account the adhesion between the metal support substrate 2 and the metal foil 4. After the metal thin film 3 is formed, the second metal thin film 3 made of a metal having high adhesion to the metal foil 4 may be laminated on the surface of the first metal thin film 3 to form a multilayer.
The metal foil 4 is formed as a pattern on the surface of the metal thin film 3 so as to face at least a portion where the conductor pattern 6 is formed. Copper is preferably used as the metal forming the metal foil 4. Moreover, the thickness is 2-5 micrometers, for example, Preferably, it is 2-4 micrometers.

また、ベース絶縁層5は、金属支持基板2の表面に、金属箔4を被覆するように形成されている。ベース絶縁層5を形成する絶縁体としては、配線回路基板の絶縁体として通常用いられる、例えば、ポリイミド、ポリエーテルニトリル、ポリエーテルスルホン、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリ塩化ビニルなどの合成樹脂が用いられる。これらのうち、感光性の合成樹脂が好ましく用いられ、感光性ポリイミドがさらに好ましく用いられる。また、その厚みは、例えば、5〜15μm、好ましくは、8〜10μmである。   The base insulating layer 5 is formed on the surface of the metal support substrate 2 so as to cover the metal foil 4. As the insulator for forming the base insulating layer 5, a synthetic resin such as polyimide, polyether nitrile, polyether sulfone, polyethylene terephthalate, polyethylene naphthalate, or polyvinyl chloride, which is usually used as an insulator of a printed circuit board, is used. Used. Of these, a photosensitive synthetic resin is preferably used, and a photosensitive polyimide is more preferably used. Moreover, the thickness is 5-15 micrometers, for example, Preferably, it is 8-10 micrometers.

また、導体パターン6は、ベース絶縁層5の表面に、互いに間隔を隔てて長手方向に沿って平行状に配置される複数(例えば、4本)の配線からなる配線回路パターンとして形成されている。導体パターン6を形成する導体としては、配線回路基板の導体として通常用いられる、例えば、銅、ニッケル、金、はんだ、またはそれらの合金などの金属が用いられる。これらのうち、銅が好ましく用いられる。また、その厚みは、例えば、5〜20μm、好ましくは、7〜15μmであり、各配線の幅は、例えば、15〜100μm、好ましくは、20〜50μmであり、各配線間の間隔は、例えば、15〜100μm、好ましくは、20〜50μmである。   The conductor pattern 6 is formed on the surface of the base insulating layer 5 as a wiring circuit pattern including a plurality of (for example, four) wirings arranged in parallel along the longitudinal direction at intervals. . As a conductor which forms the conductor pattern 6, metals, such as copper, nickel, gold | metal | money, solder, or those alloys normally used as a conductor of a wiring circuit board, are used, for example. Of these, copper is preferably used. Moreover, the thickness is 5-20 micrometers, for example, Preferably, it is 7-15 micrometers, The width | variety of each wiring is 15-100 micrometers, for example, Preferably it is 20-50 micrometers, The space | interval between each wiring is, for example, It is 15-100 micrometers, Preferably, it is 20-50 micrometers.

また、カバー絶縁層7は、ベース絶縁層5の表面に、導体パターン6を被覆するように形成されている。カバー絶縁層7を形成する絶縁体としては、上記したベース絶縁層5と同様の絶縁体が用いられる。また、その厚みは、例えば、3〜10μm、好ましくは、4〜5μmである。
このような配線回路基板1は、図2に示す方法(本発明の配線回路基板の製造方法の一実施形態)によって製造することができる。
The insulating cover layer 7 is formed on the surface of the insulating base layer 5 so as to cover the conductor pattern 6. As an insulator that forms the insulating cover layer 7, the same insulator as the above-described insulating base layer 5 is used. Moreover, the thickness is 3-10 micrometers, for example, Preferably, it is 4-5 micrometers.
Such a wired circuit board 1 can be manufactured by the method shown in FIG. 2 (one embodiment of the method for manufacturing a wired circuit board of the present invention).

まず、図2(a)に示すように、金属支持基板2を用意し、その金属支持基板2の表面全体に、スパッタリングまたは電解めっきにより、金属薄膜3を形成する。
そして、図2(b)に示すように、レジスト8を上記した金属箔4のパターンと反転するパターンで形成する。レジスト8の形成は、例えば、ドライフィルムレジストを用いて露光および現像する、公知の方法が用いられる。
First, as shown in FIG. 2A, a metal support substrate 2 is prepared, and a metal thin film 3 is formed on the entire surface of the metal support substrate 2 by sputtering or electrolytic plating.
And as shown in FIG.2 (b), the resist 8 is formed in the pattern reverse to the pattern of the metal foil 4 mentioned above. For example, the resist 8 is formed by a known method in which exposure and development are performed using a dry film resist.

次に、図2(c)に示すように、レジスト8を、めっきレジストとして、電解めっき、好ましくは、電解銅めっきにより、レジスト8から露出する金属薄膜3の表面全体に金属箔4を形成する。
そして、図2(d)に示すように、レジスト8およびレジスト8が形成されていた部分の金属薄膜3を、例えば、化学エッチング(ウェットエッチング)などの公知のエッチング法または剥離によって除去する。
Next, as shown in FIG. 2C, the metal foil 4 is formed on the entire surface of the metal thin film 3 exposed from the resist 8 by electrolytic plating, preferably electrolytic copper plating, using the resist 8 as a plating resist. .
Then, as shown in FIG. 2D, the resist 8 and the metal thin film 3 where the resist 8 is formed are removed by a known etching method such as chemical etching (wet etching) or peeling.

そして、図2(e)に示すように、金属箔4および金属支持基板2の表面に、例えば、上記した合成樹脂の溶液(ワニス)を均一に塗布した後、乾燥し、次いで、必要に応じて、加熱することによって硬化させ、合成樹脂からなるベース絶縁層5を形成する。なお、ベース絶縁層5は、感光性の合成樹脂を露光および現像することにより、パターンとして形成することもできる。さらに、ベース絶縁層5の形成は、上記の方法に特に制限されず、例えば、予め合成樹脂をフィルムに形成して、そのフィルムを、金属箔4および金属支持基板2の表面に、公知の接着剤層を介して貼着することもできる。   And as shown in FIG.2 (e), after apply | coating the solution (varnish) of the above-mentioned synthetic resin uniformly, for example on the surface of the metal foil 4 and the metal support substrate 2, it dries, and then, as needed Then, the base insulating layer 5 made of synthetic resin is formed by curing by heating. The base insulating layer 5 can also be formed as a pattern by exposing and developing a photosensitive synthetic resin. Furthermore, the formation of the insulating base layer 5 is not particularly limited to the above method. For example, a synthetic resin is formed in advance on a film, and the film is attached to the surfaces of the metal foil 4 and the metal support substrate 2 by a known adhesion. It can also be stuck through the agent layer.

次に、図2(f)に示すように、導体パターン6を、アディティブ法やサブトラクティブ法などの公知のパターンニング法により、上記した配線回路パターンに形成する。
例えば、アディティブ法により、パターンニングする場合には、まず、ベース絶縁層5の表面全体に、例えば、真空成膜法やスパッタリング法などにより、下地となる導体薄膜を形成し、その導体薄膜の表面に、ドライフィルムレジストなどを用いて露光および現像し、配線回路パターンと反転するパターンのめっきレジストを形成する。次いで、めっきにより、めっきレジストから露出する導体薄膜の表面に、導体パターン6を配線回路パターンとして形成し、めっきレジストおよびめっきレジストが形成されていた部分の導体薄膜をエッチングなどにより除去する。なお、めっきは、電解めっき、無電解めっきのいずれでもよいが、電解めっきが好ましく用いられ、なかでも、電解銅めっきが好ましく用いられる。
Next, as shown in FIG. 2F, the conductor pattern 6 is formed in the above-described wiring circuit pattern by a known patterning method such as an additive method or a subtractive method.
For example, in the case of patterning by the additive method, first, a conductive thin film is formed on the entire surface of the base insulating layer 5 by, for example, a vacuum film forming method or a sputtering method, and the surface of the conductive thin film Then, exposure and development are performed using a dry film resist or the like to form a plating resist having a pattern that is reverse to the wiring circuit pattern. Next, the conductive pattern 6 is formed as a wiring circuit pattern on the surface of the conductive thin film exposed from the plating resist by plating, and the plating thin film and the portion of the conductive thin film on which the plating resist has been formed are removed by etching or the like. The plating may be either electrolytic plating or electroless plating, but electrolytic plating is preferably used, and among them, electrolytic copper plating is preferably used.

また、例えば、サブトラクティブ法により、パターンニングする場合には、まず、ベース絶縁層5の表面全体に、導体層を形成する。導体層を形成するには、特に制限されず、例えば、ベース絶縁層5の表面全体に、公知の接着剤層を介して、導体層を貼着する。次いで、その導体層の表面に、ドライフィルムレジストなどを用いて露光および現像し、配線回路パターンと同一のパターンのエッチングレジストを形成する。その後、エッチングレジストから露出する導体層をエッチング(ウェットエッチング)した後、エッチングレジストを除去する。   For example, when patterning is performed by the subtractive method, first, a conductor layer is formed on the entire surface of the base insulating layer 5. The formation of the conductor layer is not particularly limited, and for example, the conductor layer is attached to the entire surface of the base insulating layer 5 via a known adhesive layer. Next, the conductive layer is exposed and developed using a dry film resist or the like to form an etching resist having the same pattern as the wiring circuit pattern. Thereafter, the conductive layer exposed from the etching resist is etched (wet etching), and then the etching resist is removed.

次いで、図2(g)に示すように、導体パターン6を被覆するように、ベース絶縁層5の表面に、例えば、上記した合成樹脂の溶液を均一に塗布した後、乾燥し、次いで、必要に応じて、加熱することによって硬化させ、合成樹脂からなるカバー絶縁層7を形成する。なお、カバー絶縁層7は、感光性の合成樹脂を露光および現像することにより、パターンとして形成することもできる。さらに、カバー絶縁層7の形成は、上記の方法に特に制限されず、例えば、予め合成樹脂をフィルムに形成して、そのフィルムを、導体パターン6を被覆するように、ベース絶縁層5の表面に、公知の接着剤層を介して貼着することもできる。   Next, as shown in FIG. 2 (g), for example, the above-described synthetic resin solution is uniformly applied to the surface of the base insulating layer 5 so as to cover the conductor pattern 6, and then dried, and then necessary. Accordingly, the cover insulating layer 7 made of synthetic resin is formed by curing by heating. The insulating cover layer 7 can also be formed as a pattern by exposing and developing a photosensitive synthetic resin. Furthermore, the formation of the insulating cover layer 7 is not particularly limited to the above method. For example, the surface of the insulating base layer 5 is formed such that a synthetic resin is previously formed on a film and the film is covered with the conductive pattern 6. Moreover, it can also stick through a well-known adhesive bond layer.

なお、カバー絶縁層7は、図示しないが、導体パターン6の端子部となる部分が露出するように形成する。導体パターン6の端子部となる部分を露出させるには、上記した感光性の合成樹脂を用いてパターンに形成するか、あるいは、レーザやパンチにより穿孔加工する。
その後、配線回路基板1には、特性インピーダンスを調整するために、図2(g)の点線で示すように、金属支持基板2における金属箔4と対向する部分を、エッチングにより除去して、開口部9を形成する。これによって、配線回路基板1を得る。
このようにして得られる配線回路基板1では、図1に示すように、金属支持基板2の上に、金属薄膜3を介して金属箔4が積層される。そのため、金属支持基板2のみでは、金属支持基板2に対向する導体パターン6の伝送損失が大きくなるのに対し、このように、金属箔4を金属支持基板2と導体パターン6の間に介在させることにより、導体パターン6の伝送損失を低減することができる。また、金属支持基板2と金属箔4との間に金属薄膜3を介在させることで、簡易な層構成により、金属支持基板2と金属箔4との密着性を十分に図ることができ、優れた長期信頼性を確保することができる。
Although not shown, the insulating cover layer 7 is formed so as to expose a portion to be a terminal portion of the conductor pattern 6. In order to expose the portion to be the terminal portion of the conductor pattern 6, it is formed into a pattern using the above-described photosensitive synthetic resin, or drilled with a laser or a punch.
Thereafter, in order to adjust the characteristic impedance, the wiring circuit board 1 is etched to remove the portion of the metal supporting board 2 facing the metal foil 4 as shown by the dotted line in FIG. Part 9 is formed. Thereby, the printed circuit board 1 is obtained.
In the printed circuit board 1 obtained in this way, as shown in FIG. 1, a metal foil 4 is laminated on a metal supporting board 2 via a metal thin film 3. Therefore, the transmission loss of the conductor pattern 6 facing the metal support substrate 2 increases only with the metal support substrate 2, whereas the metal foil 4 is interposed between the metal support substrate 2 and the conductor pattern 6 in this way. Thereby, the transmission loss of the conductor pattern 6 can be reduced. In addition, by interposing the metal thin film 3 between the metal support substrate 2 and the metal foil 4, the adhesion between the metal support substrate 2 and the metal foil 4 can be sufficiently achieved with a simple layer configuration, and is excellent. Long-term reliability can be ensured.

また、このように、エッチングにより金属支持基板2に開口部9を形成するので、従来の配線回路基板では、金属支持基板2の上に、金属箔4が直接積層されているため、金属箔4もエッチングされる。   In addition, since the opening 9 is formed in the metal support substrate 2 by etching in this way, the metal foil 4 is directly laminated on the metal support substrate 2 in the conventional wired circuit board. Are also etched.

しかし、この配線回路基板1では、金属支持基板2の上に、金属薄膜3が積層され、その金属薄膜3の上に、金属箔4が積層されているため、エッチングにより、金属支持基板2に開口部9を形成する場合に、金属薄膜3がバリア層になり、金属箔4がエッチングされることを防止することができる。   However, in this wired circuit board 1, the metal thin film 3 is laminated on the metal support substrate 2, and the metal foil 4 is laminated on the metal thin film 3. When the opening 9 is formed, the metal thin film 3 becomes a barrier layer, and the metal foil 4 can be prevented from being etched.

以下に実施例および比較例を示し、本発明をさらに具体的に説明するが、本発明は、何ら実施例および比較例に限定されることはない。
実施例1
厚み25μmのステンレスからなる金属支持基板の上に、金属薄膜として、厚み0.03μmのクロム薄膜と厚み0.07μmの銅薄膜とをスパッタリングによって順次形成した(図2(a)参照)。そして、金属箔のパターンと反転するパターンのめっきレジストを、ドライフィルムレジストを用いて形成した(図2(b)参照)。次いで、めっきレジストから露出する金属薄膜の表面全体に、金属箔として、厚み4.0μmの銅箔を電解銅めっきにより形成した(図2(c)参照)。そして、めっきレジストおよびめっきレジストが形成されていた部分の金属薄膜を、化学エッチングにより除去した後(図2(d)参照)、金属箔および金属支持基板の表面に、感光性ポリアミック酸樹脂のワニスを塗布後、露光および現像し、さらに加熱硬化することにより、厚み10μmのポリイミド樹脂からなるベース絶縁層を、金属箔の表面全体を被覆するようなパターンとして形成した(図2(e)参照)。次いで、そのベース絶縁層の表面に、アディティブ法によって、配線回路パターンで、厚み10μmの導体パターンを形成した(図2(f)参照)。さらに、導体パターンを被覆するように、感光性ポリアミック酸樹脂のワニスを塗布後、露光および現像し、さらに加熱硬化することにより、厚み5μmのポリイミド樹脂からなるカバー絶縁層を、導体パターンの表面全体(端子部を除く。)を被覆するようなパターンとして形成した(図2(g)参照)。その後、端子部に金めっきを施し、金属支持基板をエッチングにより、所望の形状に切り抜き、回路付サスペンション基板を得た。
Hereinafter, the present invention will be described more specifically with reference to examples and comparative examples. However, the present invention is not limited to the examples and comparative examples.
Example 1
A 0.03 μm-thick chromium thin film and a 0.07 μm-thick copper thin film were sequentially formed as a metal thin film on a metal support substrate made of stainless steel having a thickness of 25 μm (see FIG. 2A). And the plating resist of the pattern reversed with the pattern of metal foil was formed using the dry film resist (refer FIG.2 (b)). Next, a copper foil having a thickness of 4.0 μm was formed by electrolytic copper plating on the entire surface of the metal thin film exposed from the plating resist (see FIG. 2C). Then, after removing the plating resist and the metal thin film where the plating resist was formed by chemical etching (see FIG. 2 (d)), the surface of the metal foil and the metal supporting substrate is coated with a varnish of photosensitive polyamic acid resin. After coating, the base insulating layer made of polyimide resin having a thickness of 10 μm was formed as a pattern covering the entire surface of the metal foil by exposure and development, and further heat curing (see FIG. 2 (e)). . Next, a conductive pattern having a thickness of 10 μm was formed as a wiring circuit pattern on the surface of the base insulating layer by an additive method (see FIG. 2F). Further, after applying a photosensitive polyamic acid resin varnish so as to cover the conductor pattern, exposure and development, and further heat-curing, the cover insulating layer made of polyimide resin having a thickness of 5 μm is formed on the entire surface of the conductor pattern. It was formed as a pattern covering (excluding the terminal portion) (see FIG. 2G). Thereafter, gold plating was applied to the terminal portion, and the metal support substrate was cut into a desired shape by etching to obtain a suspension board with circuit.

実施例2
金属薄膜を、厚み0.03μmのニッケルクロム合金薄膜に変更した以外は、実施例1と同様にして、回路付サスペンション基板を得た。
実施例3
金属薄膜を、厚み1μmの電解金めっき膜(電解金めっきにより形成)に変更した以外は、実施例1と同様にして、回路付サスペンション基板を得た。
Example 2
A suspension board with circuit was obtained in the same manner as in Example 1 except that the metal thin film was changed to a nickel chromium alloy thin film having a thickness of 0.03 μm.
Example 3
A suspension board with circuit was obtained in the same manner as in Example 1 except that the metal thin film was changed to an electrolytic gold plating film (formed by electrolytic gold plating) having a thickness of 1 μm.

比較例1
金属薄膜を形成せずに、金属支持基板の上に、直接、電解銅めっきにより銅箔を形成した以外は、実施例1と同様にして、回路付サスペンション基板を得た。
比較例2
金属薄膜および金属箔を形成しなかった以外は、実施例1と同様にして、回路付サスペンション基板を得た。
Comparative Example 1
A suspension board with circuit was obtained in the same manner as in Example 1 except that a copper foil was directly formed by electrolytic copper plating on a metal supporting board without forming a metal thin film.
Comparative Example 2
A suspension board with circuit was obtained in the same manner as in Example 1 except that the metal thin film and the metal foil were not formed.

評価
(銅箔エッチング評価)
各実施例および各比較例において得られた回路付サスペンション基板の金属支持基板を、特性インピーダンスを調整するために、所定の形状にエッチングして開口部を形成したときに、実施例1〜3においては、金属薄膜がバリア層となり、金属箔としての銅箔がエッチングされていないことが確認された。一方、比較例1においては、金属箔としての銅箔がエッチングされていることが確認された。
(伝送効率評価)
各実施例および各比較例において得られた回路付サスペンション基板において、出力信号強度(POUT)と入力信号強度(PIN)とを測定し、下記式(1)のように、出力信号強度の入力信号強度に対する比率として、伝送効率を評価した。その結果を表1に示す。
Evaluation (Copper foil etching evaluation)
In Examples 1-3, when the metal support substrate of the suspension board with circuit obtained in each Example and each Comparative Example was etched into a predetermined shape to adjust the characteristic impedance, an opening was formed. It was confirmed that the metal thin film became a barrier layer and the copper foil as the metal foil was not etched. On the other hand, in Comparative Example 1, it was confirmed that the copper foil as the metal foil was etched.
(Transmission efficiency evaluation)
In the suspension board with circuit obtained in each example and each comparative example, the output signal strength (P OUT ) and the input signal strength (P IN ) are measured, and the output signal strength is expressed by the following equation (1). The transmission efficiency was evaluated as a ratio to the input signal strength. The results are shown in Table 1.

伝送効率(%)=POUT/PIN (1)
(密着性評価)
各実施例および各比較例において得られた回路付サスペンション基板を、温度−40℃の条件下に放置後、温度120℃の条件下に放置し、これを1サイクルとして、1000サイクル後の各回路付サスペンション基板について、金属支持基板と金属箔との間の密着力をテープ剥離により評価した。その結果を表1に示す。
Transmission efficiency (%) = P OUT / P IN (1)
(Adhesion evaluation)
The suspension board with circuit obtained in each example and each comparative example was left under the condition of a temperature of −40 ° C. and then left under the condition of a temperature of 120 ° C. About the suspension board with attachment, the adhesive force between a metal support substrate and metal foil was evaluated by tape peeling. The results are shown in Table 1.

Figure 2008103745
Figure 2008103745

本発明の配線回路基板の製造方法により得られる配線回路基板の一実施形態を示す要部断面図である。It is principal part sectional drawing which shows one Embodiment of the wired circuit board obtained by the manufacturing method of the wired circuit board of this invention. 図1に示す配線回路基板の製造方法(本発明の配線回路基板の製造方法の一実施形態)を示す製造工程図であって、(a)は、金属支持基板の上に、スパッタリングまたは電解めっきにより、金属薄膜を形成する工程、(b)は、金属薄膜の上に、金属箔のパターンと反転するパターンで、レジストを形成する工程、(c)は、レジストから露出する金属薄膜の上に、電解めっきにより、金属箔を形成する工程、(d)は、レジストおよびレジストが形成されていた部分の金属薄膜を除去する工程、(e)は、金属箔を含む金属支持基板の上に、ベース絶縁層を形成する工程、(f)は、ベース絶縁層の上に、導体パターンを形成する工程、(g)は、導体パターンを被覆するように、ベース絶縁層の上に、カバー絶縁層を形成する工程を示す。It is a manufacturing process figure which shows the manufacturing method (one Embodiment of the manufacturing method of the wired circuit board of this invention) of the wired circuit board shown in FIG. 1, Comprising: (a) is sputtering or electrolytic plating on a metal support substrate. A step of forming a metal thin film, (b) forming a resist on the metal thin film with a pattern reversed to the pattern of the metal foil, and (c) forming a resist on the metal thin film exposed from the resist. , A step of forming a metal foil by electrolytic plating, (d) a step of removing the resist and a portion of the metal thin film where the resist has been formed, and (e) on a metal supporting substrate including the metal foil, (F) forming a conductor pattern on the base insulating layer; (g) forming a cover insulating layer on the base insulating layer so as to cover the conductor pattern; Shows the process of forming .

符号の説明Explanation of symbols

1 配線回路基板
2 金属支持基板
3 金属薄膜
4 金属箔
5 ベース絶縁層
6 導体パターン
8 レジスト
9 開口部
DESCRIPTION OF SYMBOLS 1 Wiring circuit board 2 Metal support board 3 Metal thin film 4 Metal foil 5 Base insulating layer 6 Conductor pattern 8 Resist 9 Opening

Claims (4)

金属支持基板を用意する工程と、
前記金属支持基板の上に金属薄膜を形成する工程と、
前記金属薄膜の上に金属箔を形成する工程と、
前記金属箔の上に絶縁層を形成する工程と、
前記絶縁層の上に導体パターンを形成する工程と、
前記金属支持基板における前記金属箔と対向する部分に、エッチングにより開口部を形成する工程と
を備えていることを特徴とする、配線回路基板の製造方法。
Preparing a metal support substrate;
Forming a metal thin film on the metal support substrate;
Forming a metal foil on the metal thin film;
Forming an insulating layer on the metal foil;
Forming a conductor pattern on the insulating layer;
And a step of forming an opening by etching in a portion of the metal support substrate facing the metal foil.
前記金属薄膜を形成する工程において、前記金属薄膜を、スパッタリングまたは電解めっきにより形成し、
前記金属箔を形成する工程は、
前記金属薄膜の上にめっきレジストを形成する工程と、
前記めっきレジストから露出する前記金属薄膜の上に前記金属箔を電解めっきにより形成する工程と、
前記めっきレジストおよび前記めっきレジストが形成されていた部分の前記金属薄膜を除去する工程と
を備えていることを特徴とする、請求項1に記載の配線回路基板の製造方法。
In the step of forming the metal thin film, the metal thin film is formed by sputtering or electrolytic plating,
The step of forming the metal foil includes
Forming a plating resist on the metal thin film;
Forming the metal foil by electrolytic plating on the metal thin film exposed from the plating resist;
The method for manufacturing a printed circuit board according to claim 1, further comprising a step of removing the plating resist and the metal thin film in a portion where the plating resist is formed.
前記金属支持基板がステンレスからなり、前記金属箔が銅からなることを特徴とする、
請求項1または2に記載の配線回路基板の製造方法。
The metal support substrate is made of stainless steel, and the metal foil is made of copper,
The manufacturing method of the wired circuit board of Claim 1 or 2.
前記配線回路基板が、回路付サスペンション基板であることを特徴とする、請求項1〜3のいずれかに記載の配線回路基板の製造方法。   The method for manufacturing a wired circuit board according to claim 1, wherein the wired circuit board is a suspension board with circuit.
JP2007293369A 2007-11-12 2007-11-12 Method for manufacturing printed circuit board Active JP4640852B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007293369A JP4640852B2 (en) 2007-11-12 2007-11-12 Method for manufacturing printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007293369A JP4640852B2 (en) 2007-11-12 2007-11-12 Method for manufacturing printed circuit board

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005057704A Division JP4403090B2 (en) 2005-03-02 2005-03-02 Printed circuit board

Publications (2)

Publication Number Publication Date
JP2008103745A true JP2008103745A (en) 2008-05-01
JP4640852B2 JP4640852B2 (en) 2011-03-02

Family

ID=39437772

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007293369A Active JP4640852B2 (en) 2007-11-12 2007-11-12 Method for manufacturing printed circuit board

Country Status (1)

Country Link
JP (1) JP4640852B2 (en)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59219492A (en) * 1983-05-27 1984-12-10 Nisshin Steel Co Ltd Manufacture of one-side copper plated stainless steel sheet
JPH07202365A (en) * 1993-12-28 1995-08-04 Fujitsu Ltd Board for semiconductor device
JPH09282624A (en) * 1996-04-09 1997-10-31 Tdk Corp Bead gimbal assembly and hard disk drive device provided with it
JPH10507028A (en) * 1995-06-09 1998-07-07 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン Integrated head / electronic circuit interconnect suspension for data recording disk drive
JP2002111205A (en) * 2000-07-27 2002-04-12 Sumitomo Bakelite Co Ltd Multilayered wiring board and method of manufacturing the same
JP2002198462A (en) * 2000-10-18 2002-07-12 Nec Corp Wiring board for mounting semiconductor device and its manufacturing method, and semiconductor package
JP2003151114A (en) * 2001-11-09 2003-05-23 Hitachi Ltd Head support mechanism body and magnetic disk device
JP2004501511A (en) * 2000-05-09 2004-01-15 スリーエム イノベイティブ プロパティズ カンパニー Hard disk drive suspension with integrated flexible circuit
JP2004111578A (en) * 2002-09-17 2004-04-08 Dainippon Printing Co Ltd Process for producing build-up printed wiring board with heat spreader and build-up printed wiring board with heat spreader
JP2005011387A (en) * 2003-06-16 2005-01-13 Hitachi Global Storage Technologies Inc Magnetic disk unit

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59219492A (en) * 1983-05-27 1984-12-10 Nisshin Steel Co Ltd Manufacture of one-side copper plated stainless steel sheet
JPH07202365A (en) * 1993-12-28 1995-08-04 Fujitsu Ltd Board for semiconductor device
JPH10507028A (en) * 1995-06-09 1998-07-07 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン Integrated head / electronic circuit interconnect suspension for data recording disk drive
JPH09282624A (en) * 1996-04-09 1997-10-31 Tdk Corp Bead gimbal assembly and hard disk drive device provided with it
JP2004501511A (en) * 2000-05-09 2004-01-15 スリーエム イノベイティブ プロパティズ カンパニー Hard disk drive suspension with integrated flexible circuit
JP2002111205A (en) * 2000-07-27 2002-04-12 Sumitomo Bakelite Co Ltd Multilayered wiring board and method of manufacturing the same
JP2002198462A (en) * 2000-10-18 2002-07-12 Nec Corp Wiring board for mounting semiconductor device and its manufacturing method, and semiconductor package
JP2003151114A (en) * 2001-11-09 2003-05-23 Hitachi Ltd Head support mechanism body and magnetic disk device
JP2004111578A (en) * 2002-09-17 2004-04-08 Dainippon Printing Co Ltd Process for producing build-up printed wiring board with heat spreader and build-up printed wiring board with heat spreader
JP2005011387A (en) * 2003-06-16 2005-01-13 Hitachi Global Storage Technologies Inc Magnetic disk unit

Also Published As

Publication number Publication date
JP4640852B2 (en) 2011-03-02

Similar Documents

Publication Publication Date Title
JP4403090B2 (en) Printed circuit board
JP4865453B2 (en) Wiring circuit board and manufacturing method thereof
JP4640802B2 (en) Suspension board with circuit
JP4799902B2 (en) Wiring circuit board and method for manufacturing wiring circuit board
JP4611159B2 (en) Printed circuit board
JP4848451B2 (en) Method for manufacturing printed circuit board
JP4615427B2 (en) Printed circuit board
JP2008034639A (en) Wired circuit board
JP2008282995A (en) Wiring circuit board
JP4588622B2 (en) Method for manufacturing printed circuit board
JP2005317836A (en) Wiring circuit board and method of manufacturing the same
JP4887232B2 (en) Method for manufacturing printed circuit board
JP4640853B2 (en) Printed circuit board
JP5304175B2 (en) Suspension board manufacturing method
JP4640852B2 (en) Method for manufacturing printed circuit board
JP4611075B2 (en) Printed circuit board
JP2007035868A (en) Manufacturing method of wiring circuit substrate
JP2006165269A (en) Wiring circuit board
JP2006128291A (en) Multilayered printed wiring board, manufacturing method thereof and electronic device
JP4335075B2 (en) Multilayer printed wiring board and manufacturing method thereof
JP5349634B2 (en) Suspension board with circuit
JP2006013161A (en) Wiring circuit board and manufacturing method thereof
JP2003188535A (en) Double-sided flexible wiring board and manufacturing method therefor
JP4930689B2 (en) Manufacturing method of multilayer semiconductor package
JP2007329395A (en) Wiring circuit board and manufacturing method therefor

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100518

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101124

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4640852

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131210

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131210

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20161210

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250