JP4611075B2 - Printed circuit board - Google Patents
Printed circuit board Download PDFInfo
- Publication number
- JP4611075B2 JP4611075B2 JP2005095769A JP2005095769A JP4611075B2 JP 4611075 B2 JP4611075 B2 JP 4611075B2 JP 2005095769 A JP2005095769 A JP 2005095769A JP 2005095769 A JP2005095769 A JP 2005095769A JP 4611075 B2 JP4611075 B2 JP 4611075B2
- Authority
- JP
- Japan
- Prior art keywords
- metal
- metal foil
- thin film
- support substrate
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910052751 metal Inorganic materials 0.000 claims description 163
- 239000002184 metal Substances 0.000 claims description 163
- 239000011888 foil Substances 0.000 claims description 65
- 239000000758 substrate Substances 0.000 claims description 42
- 239000004020 conductor Substances 0.000 claims description 32
- 239000010409 thin film Substances 0.000 claims description 32
- 239000000725 suspension Substances 0.000 claims description 15
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 13
- 229910052802 copper Inorganic materials 0.000 claims description 12
- 239000010949 copper Substances 0.000 claims description 12
- 239000010935 stainless steel Substances 0.000 claims description 8
- 229910001220 stainless steel Inorganic materials 0.000 claims description 8
- 239000000853 adhesive Substances 0.000 claims description 3
- 230000001070 adhesive effect Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 50
- 238000007747 plating Methods 0.000 description 18
- 229920003002 synthetic resin Polymers 0.000 description 13
- 239000000057 synthetic resin Substances 0.000 description 13
- 238000000034 method Methods 0.000 description 12
- 239000010408 film Substances 0.000 description 10
- 230000005540 biological transmission Effects 0.000 description 9
- 238000005530 etching Methods 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 6
- 238000009713 electroplating Methods 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 238000003486 chemical etching Methods 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 230000007774 longterm Effects 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 239000002966 varnish Substances 0.000 description 4
- 239000000654 additive Substances 0.000 description 3
- 230000000996 additive effect Effects 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000001723 curing Methods 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- -1 or the like is used Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229920005575 poly(amic acid) Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 239000004695 Polyether sulfone Substances 0.000 description 1
- 239000004721 Polyphenylene oxide Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000013007 heat curing Methods 0.000 description 1
- WPBNNNQJVZRUHP-UHFFFAOYSA-L manganese(2+);methyl n-[[2-(methoxycarbonylcarbamothioylamino)phenyl]carbamothioyl]carbamate;n-[2-(sulfidocarbothioylamino)ethyl]carbamodithioate Chemical compound [Mn+2].[S-]C(=S)NCCNC([S-])=S.COC(=O)NC(=S)NC1=CC=CC=C1NC(=S)NC(=O)OC WPBNNNQJVZRUHP-UHFFFAOYSA-L 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 150000002825 nitriles Chemical class 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 1
- 229920000570 polyether Polymers 0.000 description 1
- 229920006393 polyether sulfone Polymers 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 229920000915 polyvinyl chloride Polymers 0.000 description 1
- 239000004800 polyvinyl chloride Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Landscapes
- Structure Of Printed Boards (AREA)
- Adjustment Of The Magnetic Head Position Track Following On Tapes (AREA)
- Supporting Of Heads In Record-Carrier Devices (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
Description
本発明は、配線回路基板に関し、詳しくは、回路付サスペンション基板などの配線回路基板に関する。 The present invention relates to a wired circuit board, and more particularly to a wired circuit board such as a suspension board with circuit.
従来より、ステンレスからなる金属支持基板の上に、樹脂からなる絶縁層、銅からなる導体パターンが順次形成された回路付サスペンション基板が知られている。
このような回路付サスペンション基板では、金属支持基板がステンレスで形成されていることから、導体パターンにおいて伝送損失が大きくなる。
そのため、伝送損失を低減させるために、ステンレスからなるサスペンションの上に、銅または銅を主成分とする銅合金からなる下部導体を形成し、その下部導体の上に、絶縁層、記録側導体および再生側導体を順次形成することが提案されている(例えば、特許文献1参照。)。
In such a suspension board with circuit, since the metal support board is made of stainless steel, transmission loss increases in the conductor pattern.
Therefore, in order to reduce transmission loss, a lower conductor made of copper or a copper alloy containing copper as a main component is formed on a suspension made of stainless steel, and an insulating layer, a recording-side conductor, and a lower conductor are formed on the lower conductor. It has been proposed to sequentially form the reproduction-side conductor (for example, see Patent Document 1).
しかし、上記の提案では、サスペンションと下部導体との密着性が不十分であり、長期信頼性を確保することが困難である。
本発明の目的は、簡易な層構成により、伝送損失を低減させることができるとともに、金属支持基板と金属箔とが剥離することを防止することができ、長期信頼性に優れる配線回路基板を提供することにある。
However, in the above proposal, the adhesion between the suspension and the lower conductor is insufficient, and it is difficult to ensure long-term reliability.
An object of the present invention is to provide a printed circuit board that can reduce transmission loss with a simple layer configuration and can prevent the metal supporting board and the metal foil from peeling off and has excellent long-term reliability. There is to do.
上記の目的を達成するため、本発明の配線回路基板は、金属支持基板、前記金属支持基板の上に形成される金属箔、前記金属支持基板と前記金属箔との間に介在される金属薄膜、前記金属箔の上に形成される絶縁層、および、前記絶縁層の上に形成される導体パターンを備え、前記金属箔および前記金属薄膜には、貫通孔が形成されており、前記貫通孔を介して前記絶縁層が前記金属支持基板に接触していることを特徴としている。
また、本発明の配線回路基板は、前記金属支持基板がステンレスからなり、前記金属箔が銅からなることが好適である。
また、本発明の配線回路基板は、前記金属薄膜は、前記金属支持基板の表面に形成され、前記金属支持基板との密着力の高い金属からなる第1の金属薄膜と、前記第1の金属薄膜の表面に形成され、前記金属箔との密着力の高い金属からなる第2の金属薄膜とが積層されてなることが好適である。
To achieve the above object, the wiring circuit board of the present invention, the metal supporting board, a metal foil formed on the metal supporting board, a metal interposed between the metal foil and the metal supporting board thin, insulating layer formed on the metal foil, and the comprises a conductor pattern formed on the insulating layer, wherein the metal foil and the metal thin film, a through hole is formed, the The insulating layer is in contact with the metal support substrate through a through hole.
In the wired circuit board of the present invention, it is preferable that the metal supporting board is made of stainless steel and the metal foil is made of copper.
In the wired circuit board according to the present invention, the metal thin film is formed on a surface of the metal support substrate, and includes a first metal thin film made of a metal having high adhesion to the metal support substrate, and the first metal. It is preferable that a second metal thin film formed on the surface of the thin film and made of a metal having high adhesion to the metal foil is laminated.
また、本発明の配線回路基板は、前記配線回路基板が、回路付サスペンション基板であることが好適である。 In the wired circuit board of the present invention, it is preferable that the wired circuit board is a suspension board with circuit.
本発明の配線回路基板によれば、金属支持基板の上に金属箔が形成され、その金属箔には、貫通孔が形成されており、その貫通孔を介して、金属箔の上に形成されている絶縁層が金属支持基板と接触している。そのため、簡易な層構成により、伝送損失を低減させることができるとともに、絶縁層と金属支持基板との密着力により、金属支持基板と金属箔とが剥離することを防止することができ、優れた長期信頼性を確保することができる。
また、本発明の配線回路基板によれば、金属支持基板と金属箔との間に、貫通孔を有する金属薄膜が介在されているため、金属支持基板2と金属箔4との間の密着力のさらに向上させることができる。
According to the wired circuit board of the present invention, a metal foil is formed on a metal support substrate, and a through hole is formed in the metal foil, and the metal foil is formed on the metal foil through the through hole. The insulating layer is in contact with the metal support substrate. Therefore, the transmission loss can be reduced by a simple layer configuration, and the metal support substrate and the metal foil can be prevented from being peeled off due to the adhesion between the insulating layer and the metal support substrate. Long-term reliability can be ensured.
In addition, according to the wired circuit board of the present invention, the metal thin film having a through hole is interposed between the metal support substrate and the metal foil, so that the adhesion between the
図1は、本発明の配線回路基板の一実施形態を示す要部断面図である。
図1において、この配線回路基板1は、回路付サスペンション基板であって、長手方向に延びる金属支持基板2の上に、貫通孔3を有する金属箔4が形成され、その金属箔4の上に、絶縁層としてのベース絶縁層5が形成されており、そのベース絶縁層5の上に、導体パターン6が形成され、さらに必要に応じて、導体パターン6の上にカバー絶縁層7が形成されている。
FIG. 1 is a cross-sectional view of an essential part showing an embodiment of a printed circuit board according to the present invention.
In FIG. 1, this
金属支持基板2は、平板状の金属箔や金属薄板からなる。金属支持基板2を形成する金属としては、例えば、ステンレス、42アロイなどが用いられ、好ましくは、ステンレスが用いられる。また、その厚みは、例えば、15〜76μm、好ましくは、18〜25μmである。
また、金属箔4は、金属支持基板2の表面において、導体パターン6が形成されている部分と対向する部分を含み、貫通孔3が形成されるような、パターンとして形成されている。金属箔4を形成する金属としては、銅が好ましく用いられる。また、その厚みは、例えば、2〜5μmである。
The
Further, the
また、金属箔4には、複数の貫通孔3が形成されている。複数の貫通孔3は、互いに間隔を隔てて配置されており、各貫通孔3は、金属箔4の厚さ方向を貫通するように形成されている。また、貫通孔3は、その開口断面が、円形や矩形など、適宜の形状で形成され、その大きさは、円形の場合、例えば、直径15〜1000μmであり、矩形の場合、例えば、1辺の長さ15〜1000μmである。また、貫通孔3は、その数は、特に制限されず、例えば、金属箔1mm2当り1〜200個であり、特に制限されないが、千鳥状、網目状などの整列した配列で設けられている。
A plurality of through
また、金属支持基板2と金属箔4との間の密着力のさらなる向上のために、金属支持基板2と金属箔4との間に金属薄膜9を介在させる。金属薄膜9には、金属箔4から連通する貫通孔3が形成される。金属薄膜9を形成する金属としては、例えば、クロム、金、銀、白金、ニッケル、チタン、ケイ素、マンガン、ジルコニウム、およびそれらの合金、またはそれらの酸化物などが用いられる。また、その厚みは、例えば、0.01〜1.5μm、好ましくは、0.1〜1.5μmである。また、金属薄膜9は、金属支持基板2と金属箔4との密着性を考慮して、例えば、金属支持基板2の表面に、金属支持基板2との密着力の高い金属からなる第1の金属薄膜9を形成した後、その第1の金属薄膜9の表面に、金属箔4との密着力の高い金属からなる第2の金属薄膜9を積層するなど、多層で形成することもできる。
Moreover, for further improving the adhesion between the
また、ベース絶縁層5は、金属支持基板2の表面に、金属箔4を被覆するように形成されている。ベース絶縁層5を形成する絶縁体としては、配線回路基板の絶縁体として通常用いられる、例えば、ポリイミド、ポリエーテルニトリル、ポリエーテルスルホン、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリ塩化ビニルなどの合成樹脂が用いられる。これらのうち、感光性の合成樹脂が好ましく用いられ、感光性ポリイミドがさらに好ましく用いられる。また、その厚みは、例えば、5〜15μm、好ましくは、8〜12μmである。
The base insulating layer 5 is formed on the surface of the
また、ベース絶縁層5は、金属箔4を被覆するとともに、金属箔4に形成されている貫通孔3内にも充填されており、貫通孔3内において、金属支持基板2の表面に密着している。
また、導体パターン6は、ベース絶縁層5の表面に、互いに間隔を隔てて長手方向に沿って平行状に配置される複数(例えば、4本)の配線からなる配線回路パターンとして形成されている。導体パターン6を形成する導体としては、配線回路基板の導体として通常用いられる、例えば、銅、ニッケル、金、はんだ、またはそれらの合金などの金属が用いられる。これらのうち、銅が好ましく用いられる。また、その厚みは、例えば、5〜20μm、好ましくは、7〜17μmであり、各配線の幅は、例えば、15〜50μm、好ましくは、20〜30μmであり、各配線間の間隔は、例えば、15〜50μm、好ましくは、20〜30μmである。
The insulating base layer 5 covers the
The
また、カバー絶縁層7は、ベース絶縁層5の表面に、導体パターン6を被覆するように形成されている。カバー絶縁層7を形成する絶縁体としては、上記したベース絶縁層5と同様の絶縁体が用いられる。また、その厚みは、例えば、2〜8μm、好ましくは、3〜5μmである。
このような配線回路基板1は、例えば、図2に示す方法によって製造することができる。
The
Such a printed
まず、図2(a)に示すように、金属支持基板2を用意し、その金属支持基板2の表面に、レジスト8を上記した金属箔4のパターン(貫通孔3を含むパターン)と反転するパターンで形成する。レジスト8の形成は、例えば、ドライフィルムレジストを用いて露光および現像する、公知の方法が用いられる。
そして、図2(b)に示すように、レジスト8を、めっきレジストとして、レジスト8から露出する金属支持基板2の表面に、電解めっきや無電解めっき、好ましくは、電解めっき、さらに好ましくは、電解銅めっきにより、金属箔4を形成する。
First, as shown in FIG. 2A, a
Then, as shown in FIG. 2B, the resist 8 is used as a plating resist, and the surface of the
次に、図2(c)に示すように、レジスト8を、例えば、化学エッチング(ウェットエッチング)などの公知のエッチング法または剥離によって除去する。これによって、金属箔4に貫通孔3が形成される。
このように、レジスト8をめっきレジストとして、めっきした後、レジストを除去すれば、金属箔4の形成と同時に、金属箔4に貫通孔3を形成することができる。
Next, as shown in FIG. 2C, the resist 8 is removed by a known etching method such as chemical etching (wet etching) or peeling. Thereby, the through
In this manner, if the resist 8 is plated as the plating resist and then removed, the through
また、金属支持基板2と金属箔4との間に金属薄膜9を介在させるには、まず、金属薄膜9を金属支持基板2の表面全体に形成した後、金属薄膜9の表面にレジスト8を形成する。金属支持基板2の表面全体に金属薄膜9を形成するには、スパッタリングまたは電解めっきが用いられる。次いで、レジスト8をめっきレジストとして金属箔4を形成した後に、レジスト8を除去し、その後、レジスト8が形成されていた部分の金属薄膜9を、例えば、化学エッチング(ウェットエッチング)などの公知のエッチング法または剥離によって除去する。
Moreover, the Ru is interposed a thin metal film 9 between the
そして、図2(d)に示すように、金属箔4および金属支持基板2の表面に、例えば、上記した合成樹脂の溶液(ワニス)を均一に塗布した後、乾燥し、次いで、必要に応じて、加熱することによって硬化させ、合成樹脂からなるベース絶縁層5を形成する。なお、ベース絶縁層5は、感光性の合成樹脂を露光および現像することにより、パターンとして形成することもできる。このベース絶縁層5の形成において、金属箔4の表面に合成樹脂の溶液を塗布したときに、金属箔4に形成されている貫通孔3内に、合成樹脂の溶液が充填され、その充填された合成樹脂の溶液が乾燥、さらには、硬化することにより、貫通孔3内に、ベース絶縁層5が、金属支持基板の表面と密着するように形成される。
And as shown in FIG.2 (d), after apply | coating the solution (varnish) of the above-mentioned synthetic resin uniformly, for example on the surface of the
次に、図2(e)に示すように、導体パターン6を、アディティブ法やサブトラクティブ法などの公知のパターンニング法により、上記した配線回路パターンに形成する。
例えば、アディティブ法により、パターンニングする場合には、まず、ベース絶縁層5の表面全体に、例えば、真空成膜法やスパッタリング法などにより、下地となる導体薄膜を形成し、その導体薄膜の表面に、ドライフィルムレジストなどを用いて露光および現像し、配線回路パターンと反転するパターンのめっきレジストを形成する。次いで、めっきにより、めっきレジストから露出する導体薄膜の表面に、導体パターン6を配線回路パターンとして形成し、めっきレジストおよびめっきレジストが形成されていた部分の導体薄膜をエッチングなどにより除去する。なお、めっきは、電解めっき、無電解めっきのいずれでもよいが、電解めっきが好ましく用いられ、なかでも、電解銅めっきが好ましく用いられる。
Next, as shown in FIG. 2E, the
For example, in the case of patterning by the additive method, first, a conductive thin film is formed on the entire surface of the base insulating layer 5 by, for example, a vacuum film forming method or a sputtering method, and the surface of the conductive thin film Then, exposure and development are performed using a dry film resist or the like to form a plating resist having a pattern that is reverse to the wiring circuit pattern. Next, the
また、例えば、サブトラクティブ法により、パターンニングする場合には、まず、ベース絶縁層5の表面全体に、導体層を形成する。導体層を形成するには、特に制限されず、例えば、ベース絶縁層5の表面全体に、公知の接着剤層を介して、導体層を貼着する。次いで、その導体層の表面に、ドライフィルムレジストなどを用いて露光および現像し、配線回路パターンと同一のパターンのエッチングレジストを形成する。その後、エッチングレジストから露出する導体層をエッチング(ウェットエッチング)した後、エッチングレジストを除去する。 For example, when patterning is performed by the subtractive method, first, a conductor layer is formed on the entire surface of the base insulating layer 5. The formation of the conductor layer is not particularly limited, and for example, the conductor layer is attached to the entire surface of the base insulating layer 5 via a known adhesive layer. Next, the conductive layer is exposed and developed using a dry film resist or the like to form an etching resist having the same pattern as the wiring circuit pattern. Thereafter, the conductive layer exposed from the etching resist is etched (wet etching), and then the etching resist is removed.
次いで、図2(f)に示すように、導体パターン6を被覆するように、ベース絶縁層5の表面に、例えば、上記した合成樹脂の溶液を均一に塗布した後、乾燥し、次いで、必要に応じて、加熱することによって硬化させ、合成樹脂からなるカバー絶縁層7を形成し、これによって、配線回路基板1を得る。なお、カバー絶縁層7は、感光性の合成樹脂を露光および現像することにより、パターンとして形成することもできる。さらに、カバー絶縁層7の形成は、上記の方法に特に制限されず、例えば、予め合成樹脂をフィルムに形成して、そのフィルムを、導体パターン6を被覆するように、ベース絶縁層5の表面に、公知の接着剤層を介して貼着することもできる。
Next, as shown in FIG. 2 (f), for example, the above-mentioned synthetic resin solution is uniformly applied to the surface of the base insulating layer 5 so as to cover the
なお、カバー絶縁層7は、図示しないが、導体パターン6の端子部となる部分が露出するように形成する。導体パターン6の端子部となる部分を露出させるには、上記した感光性の合成樹脂を用いてパターンに形成するか、あるいは、レーザやパンチにより穿孔加工する。
さらに、金属支持基板2は、図示しないが、必要に応じて、エッチングにより、所望の形状に切り抜いてもよい。
Although not shown, the insulating
Furthermore, although not shown, the
このようにして得られる配線回路基板1では、図1に示すように、金属支持基板2の上に、導体パターン6が形成されている部分と対向する部分を含むように、金属箔4が形成されている。そのため、金属支持基板2のみでは、金属支持基板2に対向する導体パターン6の伝送損失が大きくなるのに対し、このように、金属箔4を金属支持基板2と導体パターン6との間に介在させることにより、導体パターン6の伝送損失を低減することができる。また、金属支持基板2の上に形成されている金属箔4には貫通孔3が形成されており、その貫通孔3を介して、ベース絶縁層5が金属支持基板2に密着しているため、ベース絶縁層5と金属支持基板2との密着力により、金属支持基板2と金属箔4の剥離を防止することができ、優れた長期信頼性を確保することができる。
In the printed
以下に実施例および比較例を示し、本発明をさらに具体的に説明するが、本発明は、何ら実施例および比較例に限定されることはない。
実施例1
厚み25μmのステンレスからなる金属支持基板を用意して、その金属支持基板の表面全体に、金属薄膜として、厚み0.3μmのクロム薄膜と厚み0.8μmの銅薄膜とをスパッタリングによって順次形成した。次いで、金属薄膜の表面に、その開口断面として1辺の長さ15μmの正方形となる貫通孔が、金属箔1mm2当り3個形成されるような金属箔のパターンと反転するパターンのめっきレジストを、ドライフィルムレジストを用いて形成した(図2(a)参照)。そして、めっきレジストから露出する金属薄膜の表面全体に、金属箔として、厚み5μmの銅箔を電解銅めっきにより形成した(図2(b)参照)。そして、めっきレジストを、化学エッチングにより除去し、さらに、めっきレジストが形成されていた部分の金属薄膜を、化学エッチングにより除去し、金属箔および金属薄膜に貫通孔を形成した(図2(c)参照)。そして、金属箔および金属支持基板の表面に、感光性ポリアミック酸樹脂のワニスを、金属箔に形成された貫通孔内にもワニスが充填されるように塗布した後、露光および現像し、さらに加熱硬化することにより、厚み10μmのポリイミド樹脂からなるベース絶縁層を、金属箔の表面全体を被覆するとともに、金属箔に形成された貫通孔内にも充填され、貫通孔内において金属支持基板の表面と密着するようなパターンとして形成した(図2(d)参照)。次いで、そのベース絶縁層の表面に、アディティブ法によって、配線回路パターンで、厚み10μmの導体パターンを形成した(図2(f)参照)。さらに、導体パターンを被覆するように、感光性ポリアミック酸樹脂のワニスを塗布した後、露光および現像し、さらに加熱硬化することにより、厚み5μmのポリイミド樹脂からなるカバー絶縁層を、導体パターンの表面全体(端子分を除く。)を被覆するようなパターンとして形成した(図2(g)参照)。その後、端子部に金めっきを施し、金属支持基板をエッチングにより、所望の形状に切り抜き、回路付サスペンション基板を得た。
Hereinafter, the present invention will be described more specifically with reference to examples and comparative examples. However, the present invention is not limited to the examples and comparative examples.
Example 1
A metal support substrate made of stainless steel having a thickness of 25 μm was prepared, and a chromium thin film having a thickness of 0.3 μm and a copper thin film having a thickness of 0.8 μm were sequentially formed on the entire surface of the metal support substrate by sputtering. Next, a plating resist having a pattern reverse to the pattern of the metal foil in which three through-holes having a side length of 15 μm are formed on the surface of the metal thin film per 1 mm 2 of the metal foil is formed. The film was formed using a dry film resist (see FIG. 2A). Then, a copper foil having a thickness of 5 μm was formed as a metal foil on the entire surface of the metal thin film exposed from the plating resist by electrolytic copper plating (see FIG. 2B). Then, the plating resist was removed by chemical etching, and the portion of the metal thin film where the plating resist was formed was removed by chemical etching to form a through hole in the metal foil and the metal thin film (FIG. 2C). reference). Then, a varnish of a photosensitive polyamic acid resin is applied to the surface of the metal foil and the metal support substrate so that the varnish is filled in the through holes formed in the metal foil, and then exposed and developed, and further heated. By curing, a base insulating layer made of a polyimide resin having a thickness of 10 μm covers the entire surface of the metal foil, and is also filled into the through holes formed in the metal foil, and the surface of the metal support substrate in the through holes (See FIG. 2D). Next, a conductive pattern having a thickness of 10 μm was formed as a wiring circuit pattern on the surface of the base insulating layer by an additive method (see FIG. 2F). Furthermore, after coating a varnish of a photosensitive polyamic acid resin so as to cover the conductor pattern, exposure and development, and further heat-curing, a cover insulating layer made of polyimide resin having a thickness of 5 μm is formed on the surface of the conductor pattern. The pattern was formed so as to cover the entire surface (excluding terminals) (see FIG. 2G). Thereafter, gold plating was applied to the terminal portion, and the metal support substrate was cut into a desired shape by etching to obtain a suspension board with circuit.
実施例2
金属箔に形成される貫通孔の開口断面を、1辺の長さ20μmの正方形に変更した以外は、実施例1と同様にして、回路付サスペンション基板を得た。
比較例1
金属箔に貫通孔を形成しなかった以外は、実施例1と同様にして、回路付サスペンション基板を得た。
Example 2
A suspension board with circuit was obtained in the same manner as in Example 1 except that the opening cross section of the through hole formed in the metal foil was changed to a square having a side length of 20 μm.
Comparative Example 1
A suspension board with circuit was obtained in the same manner as in Example 1 except that the through hole was not formed in the metal foil.
比較例2
金属箔を形成しなかった以外は、実施例1と同様にして、回路付サスペンション基板を得た。
評価
(伝送効率評価)
各実施例および各比較例において得られた回路付サスペンション基板において、出力信号強度(POUT)と入力信号強度(PIN)を測定し、下記式(1)のように、出力信号強度の入力信号強度に対する比率として、伝送効率を評価した。その結果を表1に示す。
Comparative Example 2
A suspension board with circuit was obtained in the same manner as in Example 1 except that the metal foil was not formed.
Evaluation (Transmission efficiency evaluation)
In the suspension board with circuit obtained in each example and each comparative example, the output signal strength (P OUT ) and the input signal strength (P IN ) are measured, and the input of the output signal strength is expressed by the following equation (1). The transmission efficiency was evaluated as a ratio to the signal strength. The results are shown in Table 1.
伝送効率(%)=POUT/PIN (1)
(密着性評価)
各実施例および各比較例において得られた回路付サスペンション基板を、温度−40℃の条件下に放置後、温度120℃の条件下に放置し、これを1サイクルとして、1000サイクル後の各回路付サスペンション基板について、金属支持基板と金属箔との間の密着力をテープ剥離により評価した。その結果を表1に示す。
Transmission efficiency (%) = P OUT / P IN (1)
(Adhesion evaluation)
The suspension board with circuit obtained in each example and each comparative example was left under the condition of a temperature of −40 ° C. and then left under the condition of a temperature of 120 ° C. About the suspension board with attachment, the adhesive force between a metal support substrate and metal foil was evaluated by tape peeling. The results are shown in Table 1.
1 配線回路基板
2 金属支持基板
3 貫通孔
4 金属箔
5 ベース絶縁層
6 導体パターン
DESCRIPTION OF
Claims (4)
前記金属箔および前記金属薄膜には、貫通孔が形成されており、前記貫通孔を介して前記絶縁層が前記金属支持基板に接触していることを特徴とする、配線回路基板。 Metal supporting board, the metal metal foil formed on the supporting substrate, a metal thin film to be interposed between the metal supporting board and the metal foil, an insulating layer formed on the metal foil, and, comprising a conductor pattern formed on said insulating layer,
A through-hole is formed in the metal foil and the metal thin film , and the insulating layer is in contact with the metal support substrate through the through-hole.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005095769A JP4611075B2 (en) | 2005-03-29 | 2005-03-29 | Printed circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005095769A JP4611075B2 (en) | 2005-03-29 | 2005-03-29 | Printed circuit board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006278734A JP2006278734A (en) | 2006-10-12 |
JP4611075B2 true JP4611075B2 (en) | 2011-01-12 |
Family
ID=37213177
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005095769A Expired - Fee Related JP4611075B2 (en) | 2005-03-29 | 2005-03-29 | Printed circuit board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4611075B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4693748B2 (en) * | 2006-10-30 | 2011-06-01 | 日東電工株式会社 | Method for manufacturing printed circuit board |
JP4887232B2 (en) * | 2007-07-24 | 2012-02-29 | 日東電工株式会社 | Method for manufacturing printed circuit board |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10507028A (en) * | 1995-06-09 | 1998-07-07 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | Integrated head / electronic circuit interconnect suspension for data recording disk drive |
JP2000077802A (en) * | 1998-08-24 | 2000-03-14 | Itei Kofun Yugenkoshi | Substrate having shielding plane with various kinds of opening patterns for transmission time and impedance control |
JP2002324979A (en) * | 2001-04-24 | 2002-11-08 | Ngk Spark Plug Co Ltd | Wiring board |
JP2004501511A (en) * | 2000-05-09 | 2004-01-15 | スリーエム イノベイティブ プロパティズ カンパニー | Hard disk drive suspension with integrated flexible circuit |
JP2005011387A (en) * | 2003-06-16 | 2005-01-13 | Hitachi Global Storage Technologies Inc | Magnetic disk unit |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59219492A (en) * | 1983-05-27 | 1984-12-10 | Nisshin Steel Co Ltd | Manufacture of one-side copper plated stainless steel sheet |
JPH07321463A (en) * | 1994-05-25 | 1995-12-08 | Toshiba Corp | Thin-film multilayer wiring board |
-
2005
- 2005-03-29 JP JP2005095769A patent/JP4611075B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10507028A (en) * | 1995-06-09 | 1998-07-07 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | Integrated head / electronic circuit interconnect suspension for data recording disk drive |
JP2000077802A (en) * | 1998-08-24 | 2000-03-14 | Itei Kofun Yugenkoshi | Substrate having shielding plane with various kinds of opening patterns for transmission time and impedance control |
JP2004501511A (en) * | 2000-05-09 | 2004-01-15 | スリーエム イノベイティブ プロパティズ カンパニー | Hard disk drive suspension with integrated flexible circuit |
JP2002324979A (en) * | 2001-04-24 | 2002-11-08 | Ngk Spark Plug Co Ltd | Wiring board |
JP2005011387A (en) * | 2003-06-16 | 2005-01-13 | Hitachi Global Storage Technologies Inc | Magnetic disk unit |
Also Published As
Publication number | Publication date |
---|---|
JP2006278734A (en) | 2006-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4403090B2 (en) | Printed circuit board | |
JP4865453B2 (en) | Wiring circuit board and manufacturing method thereof | |
JP4308862B2 (en) | Wiring circuit board and manufacturing method thereof | |
JP4611159B2 (en) | Printed circuit board | |
JP2006278774A (en) | Double-sided wiring board, method for manufacturing the same and base substrate thereof | |
JP4615427B2 (en) | Printed circuit board | |
JP2008034639A (en) | Wired circuit board | |
JP4588622B2 (en) | Method for manufacturing printed circuit board | |
JP2007115864A (en) | Wiring circuit substrate and manufacturing method thereof | |
JP2005317836A (en) | Wiring circuit board and method of manufacturing the same | |
JP4887232B2 (en) | Method for manufacturing printed circuit board | |
JP4611075B2 (en) | Printed circuit board | |
JP2006040414A (en) | Wiring circuit board | |
JP4640853B2 (en) | Printed circuit board | |
JP2009016610A (en) | Wiring circuit substrate and its manufacturing method | |
JP5351830B2 (en) | Wiring circuit board and manufacturing method thereof | |
JPH1079568A (en) | Manufacturing method of printed circuit board | |
JP4730072B2 (en) | Circuit board manufacturing method | |
JP4640852B2 (en) | Method for manufacturing printed circuit board | |
JP2003008204A (en) | Method of manufacturing double-sided printed wiring board | |
JP2006165269A (en) | Wiring circuit board | |
JP4588405B2 (en) | Wiring circuit board and manufacturing method thereof | |
JP2003188535A (en) | Double-sided flexible wiring board and manufacturing method therefor | |
JP2023167062A (en) | Printed wiring board and manufacturing method thereof | |
JP4335075B2 (en) | Multilayer printed wiring board and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071113 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100223 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100422 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100513 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101012 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101013 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131022 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4611075 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131022 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20161022 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |