JP2008103612A - 半導体センサ及びその製造方法 - Google Patents

Abstract

【課題】ダイヤフラムの残留応力を低減して応答性を高める。
【解決手段】半導体基板１及び該半導体基板１上に形成した支持層２に空洞孔３が形成されるとともに、該空洞孔３に架け渡された状態にダイヤフラム４が前記支持層２の上に支持された半導体センサにおいて、前記支持層２は、半導体基板１への接合面からダイヤフラム４への接合面にかけて厚さ方向に材料組成が変化し、ダイヤフラム４への接合面付近は該ダイヤフラム４の組成と同じか又はこれと近似した組成である。
【選択図】図１

Description

本発明は、半導体を用いた圧力センサや加速度センサ等の半導体センサ及びその製造方法に関する。

シリコン基板等の半導体基板を用いた圧力センサや加速度センサ等においては、圧力等に応じて変位するダイヤフラムが設けられている（特許文献１参照）。このダイヤフラムとしては通常シリコン（ポリシリコン、単結晶シリコン）や窒化ケイ素（Ｓｉ_３Ｎ_４）等が用いられており、半導体基板の上に空隙を形成するための犠牲層を介して設けられている。この犠牲層の材料としては、通常はニ酸化ケイ素（ＳｉＯ_２）が用いられる。
特表平８−５０１１５６号公報

このように犠牲層とその上に積層されるダイヤフラムとが異なった材質であると、積層時に、異種材料の接合となる両者の界面で応力が発生し、これが残留応力として残ってしまう。この場合、ダイヤフラムに接していた犠牲層の大部分はエッチングされて除去されるため、この犠牲層によって拘束されていたことによる応力は解放されるが、ダイヤフラムの成膜時の格子間距離がその物質固有の値に戻ろうとするための応力が発生し、これがダイヤフラムに対して残留応力となる。このような残留応力があると、センサとしての応答性を低下させる要因となり易い。そのセンサがマイクロホンの場合は音響特性に影響することになる。

また、ダイヤフラムとして、ポリシリコン膜と窒化ケイ素（ＳｉＮ）膜とを積層した二層構造として、異種材の接合面を複数持たせることにより、その界面で互いに応力を打ち消し合うようにしたものも提案されているが、内部応力は残り、完全には除去できないものであった。

本発明は、前記事情に鑑みてなされたもので、ダイヤフラムの残留応力を低減して応答性を高めることを目的とする。

本発明の半導体センサは、半導体基板及び該半導体基板上に形成した支持層に空洞孔が形成されるとともに、該空洞孔に架け渡された状態にダイヤフラムが前記支持層の上に支持された半導体センサにおいて、前記支持層は、半導体基板への接合面からダイヤフラムへの接合面にかけて厚さ方向に材料組成が変化し、ダイヤフラムへの接合面付近は該ダイヤフラムの組成と同じか又はこれと近似した組成であることを特徴とする。
この場合、前記支持層は、複数層から構成され、各層で材料組成が異なっている構成としてもよい。

また、このような半導体センサの製造方法としては、半導体基板の上に支持層を形成した後、該支持層の上にダイヤフラムを層状に形成し、その後、前記支持層のうちダイヤフラムの中央部に接触している部分及び当該部分に接している部分の半導体基板をそれぞれエッチング処理により除去して空洞孔を形成することにより、該空洞孔にダイヤフラムを架け渡した状態に支持した半導体センサを製造する方法であって、前記支持層を形成する際に、半導体基板への接合面からダイヤフラムへの接合面にかけて厚さ方向に材料組成を変化させ、ダイヤフラムへの接合面付近を該ダイヤフラムの組成と同じか又はこれと近似した組成とすることを特徴とする。

すなわち、半導体基板の上に支持層を形成した状態においては、その支持層の表面はダイヤフラムと同じ組成かこれと近似した組成となっているので、その上にダイヤフラムを成膜する際には、このダイヤフラムは自身の組成と同じか近似した層の上に形成されることになる。したがって、このダイヤフラムと支持層表面との界面での応力の発生は極めて小さく、ダイヤフラムは自身の材料固有の格子間距離で成膜されることになる。このため、ダイヤフラムの中央部に接触している部分の支持層をエッチング処理で除去した後においてもダイヤフラムの格子間距離が変化することはなく、その残留応力を極めて小さいものとすることができる。

例えば、シリコン（Ｓｉ）の半導体基板の上に支持層として二酸化ケイ素（ＳｉＯ_２）を積層して、シリコン（Ｓｉ）のダイヤフラムを形成する場合、支持層の組成を二酸化ケイ素（ＳｉＯ_２）からシリコン（Ｓｉ）に徐々に変化させるのである。
この支持層の材料組成を変化させていく方法としては、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法の反応ガスの成分の濃度比率や反応温度を徐々に変化させていく方法等を採用することができる。

本発明によれば、支持層の表面をダイヤフラムと同じ組成かこれと近似した組成とすることにより、該支持層の上に形成されるダイヤフラムの残留応力を極めて小さいものとすることができ、センサとしてのダイヤフラムの応答性を高めることができる。

この発明の半導体センサの実施形態について図面を参照しながら説明する。
図１から図１０は一実施形態を示しており、この実施形態の半導体センサは、コンデンサ型マイクロホンであり、図１及び図２に示すように、単結晶シリコンからなるブロック状の半導体基板１の上に支持層２が形成されるとともに、これら半導体基板１及び支持層２の中央部を貫通するように空洞孔３が形成され、前記支持層２の内周部に、円形のダイヤフラム４と固定板５との外周部が相互に間隔をあけて固定されていることにより、これらダイヤフラム４と固定板５とが空洞孔３に架け渡されるように平行に支持され、両者の間に間隙６が形成された構成とされている。

前記ダイヤフラム４及び固定板５は、多結晶シリコン等の導電性の半導体膜によって構成されている。ダイヤフラム４は音波によって振動し得る薄膜に形成され、固定板５は、音波を通過させるための複数の通孔７が外周部を除く中央側に均等に分散して形成されている。
一方、前記支持層２は、半導体基板１の上に積層される犠牲層１１と、該犠牲層１１の上にダイヤフラム４までの間に積層される緩衝層１２と、ダイヤフラム４から固定板５までの間に配置されるスペーサ層１３との３層構造をなしている。
犠牲層１１及びスペーサ層１３はニ酸化ケイ素（ＳｉＯ_２）によって形成されている。

そして、緩衝層１２は、その厚さ方向に連続的に組成が変化しており、図３に示すように、犠牲層１１への接合面では犠牲層１１と同じ二酸化ケイ素（ＳｉＯ_２）とされ、反対面のダイヤフラム４への接合面ではダイヤフラム４と同じシリコン（Ｓｉ）とされ、その間は二酸化ケイ素からシリコンへ徐々に組成が変化している。

次に、このように構成した半導体センサを製造する方法について説明する。
まず、図４に示すように、半導体基板１の表面に例えばＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）等の薄膜形成技術により二酸化ケイ素（ＳｉＯ_２）を堆積して犠牲層１１を形成する。

次に、この犠牲層１１の上に、同じくＣＶＤ法により、図５に示すように緩衝層１２を形成する。この場合、この緩衝層１２を形成するための反応ガスとして、ＳｉＨ_４＋Ｎ_２Ｏ＋Ｎ_２の組合せが使用され、そのうち、Ｎ_２Ｏの流量（全体の濃度比率）を徐々に変化させることにより、組成がＳｉ_ｘＯ_ｙ（ただし、ｘ＝１、ｙ＝２→０に変化）である膜を生成する。具体的には、緩衝層１２として、二酸化ケイ素（ＳｉＯ_２）からシリコン（Ｓｉ）へと組成を徐々に変化させた膜を形成するのである。

そして、この緩衝層１２の上に図６に示すようにポリシリコンのダイヤフラム４の層を形成する。このときは、緩衝層１２の最外層は、ダイヤフラム４の組成と同じシリコン（Ｓｉ）となっており、そのシリコン（Ｓｉ）の上にシリコン（Ｓｉ）のダイヤフラム４の層を形成することになる。
このように形成される積層体は、犠牲層１１の厚さが約２μｍ、緩衝層１２の厚さが数十〜数百オングストローム、ダイヤフラム４の層の厚さが例えば６６００オングストロームとされる。

次いで、このダイヤフラム４の層にレジスト層（図示略）を形成して、その外周部を除去した後、その上に図７に示すように二酸化ケイ素（ＳｉＯ_２）からなるスペーサ層１３を形成する。
そして、このスペーサ層１３の上にポリシリコンからなる固定板５の層を形成し、この状態で固定板５の層の上にレジスト層（図示略）を形成して、図８に示すように固定板５に通孔７を形成する。

次いで、半導体基板１の下面に空洞孔３となる中央部を残してレジスト層（図示略）を形成し、いわゆる深掘エッチング（Ｄｅｅｐ ＲＩＥ）により、図９に示すように、犠牲層１１との界面に到達するまで半導体基板１の中央部を除去する。
次いで、固定板５の外側に露出しているスペーサ層１３の外周部を覆うようにレジスト層（図示略）を環状に形成し、全体をフッ酸等のエッチング液に浸漬してウェットエッチングを施す。

このエッチング処理により、半導体基板１の空洞孔３でエッチング液が接触する犠牲層１１が中央部分から溶解され、その後緩衝層１２も空洞孔３の部分が溶解される。一方、固定板５の通孔７を介してエッチング液に接触状態となるスペーサ層１３も通孔７の部分から溶解される。このスペーサ層１３の溶解は、通孔７から厚さ方向に進行するだけでなく、面方向にも進行し（いわゆるサイドエッチング）、これら通孔７が形成されている領域の範囲で固定板５とダイヤフラム４との間のスペーサ層１３が除去され、図１０に示すようにその間に間隙６が形成される。

一方、スペーサ層１３とは反対側の緩衝層１２においては、ダイヤフラム４に近い部分は、組成がＳｉとなっているので、フッ酸でのエッチングがされにくい状態であり、エッチングの進行が厚さ方向よりも面方向に大きくなってくる。したがって、このエッチング処理は、緩衝層１２に対する面方向のエッチングの進行度合いとの関係で停止時期が設定され、空洞孔３が面方向に広がり過ぎない程度の状態で停止され、その条件によっては、ダイヤフラム４の下面にシリコン（Ｓｉ）からなる緩衝層の一部が残る場合がある。

このようにして製造した半導体センサは、固定板５の通孔７を経由して伝達される音圧によりダイヤフラム４に振動が生じると、固定板５とダイヤフラム４との間の距離が変化し、その変化に伴う固定板５とダイヤフラム４との間の静電容量の変化を検出するものである。
そして、この半導体センサは、緩衝層１２におけるダイヤフラム４への接合面がシリコン（Ｓｉ）によって構成され、そのシリコン（Ｓｉ）表面に、同じシリコン（Ｓｉ）からなるダイヤフラム４が積層されているので、ダイヤフラム４は同一組成どうしの接合となって、その界面での応力発生がほとんどなく、したがって、ダイヤフラム４本来の格子間距離で成膜されるため、犠牲層１１や緩衝層１２が除去された後も、その格子間距離が変化せず、もってダイヤフラム４の残留応力を限りなく０に近づくものである。

なお、このような製造方法であると、二酸化ケイ素からなるスペーサ層１３の上に積層されるシリコンからなる固定板５には残留応力が生じることになるが、この実施形態の半導体センサは、コンデンサ型マイクロホンであり、ダイヤフラム４の振動に伴う固定板５との相対変位を検出するものであるので、固定板５に関しては、変位しないようにむしろ応力が高い方がよい。

図１１は本発明の他の実施形態を示している。先の実施形態では、犠牲層１１の上に設けられる緩衝層１２が一つの層によって形成され、その厚さ方向に連続的に組成が変化する構成であったが、この実施形態においては、緩衝層２１が複数層の積層構造とされており、犠牲層１１との接合面を有する第１層２１ａが犠牲層１１と同じ二酸化ケイ素（ＳｉＯ_２）とされ、反対面のダイヤフラム４との接合面を有する最外層２１ｅがダイヤフラム４と同じシリコン（Ｓｉ）とされ、その間の中間層２１ｂ〜２１ｄの各層は二酸化ケイ素からシリコンへと順次組成が変化した層となっている。この緩衝層２１は図１１の例では５層のみ示しているが、超薄膜の層が数層から数十層で構成され、緩衝層２１の全体としては、先の実施形態の場合と同様、数十Å〜数百Åの厚さに設定されている。

この実施形態の半導体センサにおいても、緩衝層２１の組成が段階的に変化し、徐々に組成を変化させた超薄膜の層が積層されていくので、超格子構造のように、各層で格子定数が少しずつ伸縮しながら積層され、安定した層構造となる。そして、この緩衝層２１の最外層２１ｅのシリコン（Ｓｉ）層の上にダイヤフラム４が積層されるので、このダイヤフラム４での応力発生が抑えられる。
なお、前記各実施形態において緩衝層の材料組成を変化させていく方法としては、ＣＶＤ法の反応ガスの成分の濃度比率を変化させる例を示したが、その他にも、反応温度を変化させることにより酸素の取り込み量を変化させる方法、これらを併合した方法等を採用することができる。

本発明の一実施形態に係る半導体センサを示す縦断面図である。 図１の半導体センサの平面図である。 図１の要部の拡大断面図である。 図１の半導体センサの製造工程において、半導体基板の上に犠牲層を形成した状態を示す縦断面図である。 図４に示す状態から、犠牲層の上に緩衝層を形成した状態を示す縦断面図である。 図５に示す状態から、緩衝層の上にダイヤフラムの層を形成した状態を示す縦断面図である。 図６に示す状態から、ダイヤフラムを形成して、その上にスペーサ層を形成した状態を示す縦断面図である。 図７に示す状態から、スペーサ層の上に固定板を形成した状態を示す縦断面図である。 図８に示す状態から、半導体基板に空洞孔を形成した状態を示す縦断面図である。 図９に示す状態から、ウェットエッチングした状態を示す縦断面図である。 本発明の他の実施形態における図３同様の要部の拡大断面図である。

符号の説明

１…半導体基板、２…支持層、３…空洞孔、４…ダイヤフラム、５…固定板、６…間隙、７…通孔、１１…犠牲層、１２…緩衝層、１３…スペーサ層、２１…緩衝層

Claims (3)

1. 半導体基板及び該半導体基板上に形成した支持層に空洞孔が形成されるとともに、該空洞孔に架け渡された状態にダイヤフラムが前記支持層の上に支持された半導体センサにおいて、
   前記支持層は、半導体基板への接合面からダイヤフラムへの接合面にかけて厚さ方向に材料組成が変化し、ダイヤフラムへの接合面付近は該ダイヤフラムの組成と同じか又はこれと近似した組成であることを特徴とする半導体センサ。
2. 前記支持層は、複数層から構成され、各層で材料組成が異なっていることを特徴とする請求項１記載の半導体センサ。
3. 半導体基板の上に支持層を形成した後、該支持層の上にダイヤフラムを層状に形成し、その後、前記支持層のうちダイヤフラムの中央部に接触している部分及び当該部分に接している部分の半導体基板をそれぞれエッチング処理により除去して空洞孔を形成することにより、該空洞孔にダイヤフラムを架け渡した状態に支持した半導体センサを製造する方法であって、
   前記支持層を形成する際に、半導体基板への接合面からダイヤフラムへの接合面にかけて厚さ方向に材料組成を変化させ、ダイヤフラムへの接合面付近を該ダイヤフラムの組成と同じか又はこれと近似した組成とすることを特徴とする半導体センサの製造方法。

Images