JP2008099466A - インバータ回路 - Google Patents

Abstract

【課題】入力電圧の変動にもかかわらず、フルブリッジ出力波形に含まれる基本波成分が一定値に保持されるインバータ回路を提供する。
【解決手段】入力電圧源１に接続されたフルブリッジ回路２の出力を圧電トランス４に印加し、圧電トランス４の出力によって負荷５を動作する。入力電圧源１に接続された分圧器７の出力を正弦波発生器１０に入力し、その出力を位相反転器１１に入力する。正弦波発生器１０の出力を第１の比較器１２に、位相反転器１１の出力を第２の比較器１３に入力する。第１の比較器１２と第２の比較器１３は、基準電圧k・Ｖminと正弦波発生器１０または位相反転器１１からの出力k・Ｖin×cos（ωｔ）とを比較する。両比較器１２，１３の出力をＡＮＤ回路１５に入力し、そのＡＮＤ回路１５の出力を前記フルブリッジ回路２の駆動回路６に入力し、フルブリッジ回路のデューティー制御を行う。
【選択図】図１

Description

本発明は、パソコンのディスプレイや液晶テレビのバックライト用に適したインバータ回路に関するものであって、特に、入力電圧の変化を吸収して圧電トランスの効率を低下することなく、広範囲の入力電圧に対応可能としたインバータ回路に係る。

ノートパソコン用などのバックライトインバータは、入力電源がアダプタとバッテリの２系統に対応する必要があるため、その入力電圧の範囲は２倍から３倍程度に変化する。一方、この種のバックライトインバータとして使用されている圧電インバータは、圧電トランスの周波数特性(共振特性)を利用して、駆動周波数を可変とすることにより、その出力電流を制御することができる。従って、入力電圧が変化した場合も、駆動周波数を可変とすることにより、入力変動を吸収して、出力電流を一定に保つことが可能である。

しかしながら、圧電トランスの変換効率は、共振点近傍の特定の領域で効率最大となり、その領域から外れると徐々に変換効率が低下するため、入力電圧が変化すると、それに伴い周波数も変化し、圧電トランスの最高効率を得る周波数範囲から外れてしまい、ひいてはインバータの効率が低下する。従って、圧電トランスを使用したバックライトインバータにおいては、入力電圧の変化を圧電トランスの前段で制御し、一定の電圧を圧電トランスに入力することが必要となる。

このような要請に伴い、特許文献１に示すようなインバータ回路が提案されている。この従来技術は、一対のスイッチを有するフルブリッジ回路(全波ブリッジ回路)のデューティーを制御することでその出力電圧を可変とし、入力電圧が変化しても圧電トランスに印加される電圧を一定に保つものである。この場合、デューティーの制御は、フルブリッジ回路の出力電圧をフィードバックし、基準波と比較することにより行っていた。

しかし、特許文献１のような従来技術においては、出力電圧の平均値を検出してフィードバックをかけるため、制御に時間を要する問題があった。特に、最近のノートパソコン用のバックライトインバータにおいては、パソコンを構成するＣＰＵの消費電流の増加に伴い、パソコンの状態によってはその消費電流が急変し、インバータの入力電圧がステップ的に変化し、制御の速度が遅いと、液晶画面にちらつきが発生する問題が発生する。

このような問題点を解決するために、入力電圧と基準三角波とを比較することで、入力電圧の変動に応じたデューティー制御を可能とした図５に示すようなインバータ回路も提案されている。

すなわち、このインバータ回路では、入力電圧源１に接続されたフルブリッジ回路２の出力を低域ろ波器３を介して圧電トランス４に印加し、この圧電トランス４の出力によってバックライトなどの負荷５を動作させる。このフルブリッジ回路２を駆動回路６により制御するに当たっては、まず、入力電圧源１からの直流を分圧器７によって所定の比率で分圧して比較器９に入力すると共に、この比較器９には基準三角波発生器８からの基準波を入力する。そして、比較器９において前記入力電圧と基準三角波との比較によって得られた矩形波を駆動回路６に入力することで、フルブリッジ回路２のデューティー制御を行い、その出力電圧を可変としている。

図６は、図５のインバータ回路の動作を示すタイムチャートであって、分圧器７からの出力電圧k・Ｖinと基準三角波発生器８、比較器９及びフルブリッジ回路２の出力波形を示すものである。なお、図６において、k・Ｖinminは分圧器７の出力電圧の最低値（入力電圧源１の出力電圧Ｖinの最低値に対応）であって基準三角波の最低電圧値、ｖは基準三角波の振幅電圧値、ｔはフルブリッジ回路出力の１周期の時間、ｔ１はフルブリッジ回路２の出力が０ｖとなる時間幅である。

この図６から判るように、図５の従来技術では、基準三角波が分圧器７の出力よりも低い場合に比較器９の出力はＬ、基準三角波が分圧器７の出力よりも高い場合に比較器９の出力はＨとなるような矩形波が比較器９から出力される。この場合、分圧器出力の変動に伴い、矩形波のＬ区間とＨ区画の幅が変化し、例えば、入力電圧Ｖinが上昇すると比較器出力の矩形波のＬ区画の幅が広くなる。

この比較器９からの矩形波がフルブリッジ回路２を駆動するデューティーに対応するので、フルブリッジ回路２からの出力電圧の平均値が制御されることになる。なお、フルブリッジ回路２では、一対のスイッチングを交互にオン・オフすることで、比較器出力である直流の矩形波のタイミングに合わせて、入力電圧Ｖinを交互に反転させた交流の矩形波＋Ｖinと−Ｖinが生成される。

特開平１０−２８５９４２公報

確かに、図５に示す従来技術は、フルブリッジ回路の出力電圧を駆動回路にフィードバックすることがなく、入力電圧源１の出力電圧を基準三角波と比較することでデューティーを決定しているため、入力電圧の変動に対する反応が早いという利点を有する。

ところで、圧電トランスは基本波（正弦波）を伝送するため、基本波成分を制御する必要がある。しかし、前記図５の従来技術は、入力電圧Ｖinの変動に伴いデューティーを変化させた場合に、フルブリッジ出力波形に含まれる基本波成分Ｖｆが直線的に変化しないという欠点があった。以下、その理由を説明する。

まず、図５の回路において、デューティーＤは、フルブリッジ回路のオン時間（周期−１周期中の０ｖ区間）／（周期）であり、周期は２π／ω、１周期中の０ｖ区間は４倍のｔ１であるから、次のように決定される。
Ｄ＝（２π／ω−４ｔ１）／（２π／ω）
＝１−（２／π）×ω×ｔ１

次に、三角波の１／４周期に着目すると、図６の波形図に示すように、基準三角波と分圧器出力k・Ｖinminとの比例関係から、次のことが判る。
ｔ１：１／４×２π／ω＝（k・Ｖin−k・Ｖinmin）：ｖ
この比例式から、ｔ１が次のように決定される。
ｔ１＝｛π／（２ω）｝×k（Ｖin−Ｖinmin）／ｖ

従って、デューティーは、次のようになる。
Ｄ＝１−（２／π）×ω×｛π／（２ω）｝×ｋ（ＶinーＶinmin）／ｖ
＝１−ｋ（ＶinーＶinmin）／ｖ

このデューティーのとき、フルブリッジ出力波形に含まれる基本波成分Ｖｆは、次のようになる。
Ｖｆ＝（２√２／π）×Ｖin×ｃｏｓ｛（π／２）・（１−Ｄ）｝
ここで、Ｖin＝Ｖinminのときは、ｔ１＝０となるから、Ｄ＝１となる。従って、Ｖin＝ＶinminのときのＶｆの値は、（２√２／π）×Ｖinとなる。

この回路において、Ｖin＝２×ＶinminとなったときのＶｆの値を上記値（２√２／π）×Ｖinと同じにするには、
ｃｏｓ｛（π／２）・（１−Ｄ）｝＝１／２
となるように、デューティーＤを制御すればよい。

すなわち
（π／２）・（１−Ｄ）＝ａｒｃｃｏｓ（１／２）
故に
（π／２）・（１−Ｄ）＝π／３
となる。

このことは、Ｄ＝１／３、ただし、Ｖin＝２×Ｖinminであることを意味するから、
ｋ／ｖ＝（２／３）・（１／Ｖinmin）
となるようにＫを設定すればよい。

この条件で、ＶinをＶinmin〜２×Ｖinminまで可変して、基本波成分Ｖｆの変化をみる。すなわち、入力電圧の変動がＶinminから２×Ｖinminとなるようなインバータ回路において、Ｖinminと２×Ｖinminとで基本波成分Ｖｆが等しくなるように設定し、Ｖinminと２×Ｖinminの間の各電圧における基本波成分Ｖｆの値を検証する。
Ｖｆ＝（２√２／π）×Ｖin×ｃｏｓ｛（π／２）・（１−Ｄ）｝
Ｄ＝１−ｋ（ＶinーＶinmin）／ｖ
＝１−（２／３）・（１／Ｖinmin）・（Ｖin−Ｖinmin）

ここで、Ｖinmin＝９０ｖとすると、前記のｋ／ｖ＝（２／３）・（１／Ｖinmin）から、
ｋ／ｖ＝７．４１×exp（−３）
となる。そこで、このＶinmin＝９０ｖ、２×Ｖinmin＝１８０ｖ、ｋ／ｖ＝７．４１×exp（−３）に基づいて基本波成分Ｖｆを各入力電圧ごとに計算したものが、次の表１であり、この表１をグラフ化したものが図７である。

この表１及び図７から判るように、入力電圧を９０ｖから１８０ｖへと２倍にした場合に、デューティーＤは１／３となっており、また、９０ｖおよび１８０ｖにおける基本波成分Ｖｆはほぼ等しい値になっている。しかし、その間の入力電圧においては、基本波成分Ｖｆが９０ｖおよび１８０ｖにおける基本波成分Ｖｆと大きくずれてしまい、等しい値を得ることができない。このことは、入力電圧が中間の値においては、圧電トランス４に加わる基本波成分Ｖｆが適正な値からずれてしまい、圧電トランス４から負荷５に加わる出力も不適当なものとなることを意味する。

本発明は前記のような従来技術の問題点を解決するために提案されたものであって、その目的は、入力電圧の変動にもかかわらず、フルブリッジ出力波形に含まれる基本波成分が一定値に保持され、圧電トランスを適切な状態で駆動することのできるインバータ回路を提供することである。

前記の目的を達成するために、本発明のインバータ回路は、入力電圧源に接続されたフルブリッジ回路の出力を圧電トランスに印加し、この圧電トランスの出力によって負荷を動作させるインバータ回路において、前記フルブリッジ回路のデューティーを制御する駆動回路と、前記入力電圧源からの直流を所定の比率で分圧する分圧器と、この分圧器からの出力を受け入れて分圧器出力に基づいた正弦波を生成する正弦波発生器と、この正弦波発生器から出力された正弦波の位相を変換する位相反転器と、前記正弦波のピーク値よりも小さな値の基準電圧値を出力する基準電圧発生器と、前記正弦波発生器と基準電圧発生器からの出力を比較する第１の比較器と、前記位相変換器と基準電圧発生器からの出力を比較する第２の比較器と、前記第１の比較器と第２の比較器の出力を入力するＡＮＤ回路と、このＡＮＤ回路の出力を前記駆動回路に入力することで、フルブリッジ回路のデューティー制御を行うようにしたことを特徴とする。

前記のような構成を有する本発明によれば、基準電圧発生器からの基準電圧Ｖminと、入力電圧に基づく正弦波k・Ｖin×cos（ωｔ）（ただし、kは、入力電圧Ｖinの分圧比）及びその位相を反転した正弦波とを第１及び第２の比較器で比較し、その比較結果の論理和をＡＮＤ回路で演算して出力することにより、フルブリッジ回路２の出力デューティーＤを、フルブリッジ回路からの出力電圧の基本波成分Ｖｆを計算した場合に、基本波成分Ｖｆ中から入力電圧Ｖinが消えるような値とすることが可能になる。その結果、入力電圧Ｖinの変動にもかかわらず、常にフルブリッジ回路の出力電圧の基本波成分を一定に保つことが可能になる。

（１）第１実施形態の構成
図１は、本発明の実施形態を示すブロック図であって、前記図５に示す従来技術と同一の部分については、同一の符号を付し、説明は省略する。

この実施形態においては、入力電圧源１に接続された分圧器７の出力を、正弦波発生器１０に入力している。この正弦波発生器１０は、図２の最上段に記載したように、分圧器７からの出力k・Ｖinに基づいて作成されたk・Ｖin×cos（ωｔ）の波形を有し、そのピーク値が入力電圧＋−Ｖinとなる正弦波を出力するものである。

この正弦波発生器１０からの出力は、位相反転器１１に出力される。位相反転器１１は、図２の第２段目に記載したように、前記正弦波発生器１０から入力された正弦波の位相を反転して、前記正弦波と同一波形でそのピーク値の＋−が逆になるような正弦波を出力するものである。

前記正弦波発生器１０からの出力は第１の比較器１２の−側端子に、位相反転器１１からの出力は、第２の比較器１３の−側端子に入力されている。また、これら第１の比較器１２の＋側端子と第２の比較器の＋側端子には、基準電圧発生器１４からの出力である基準電圧k・Ｖminが入力されている。なお、この基準電圧k・Ｖminは、分圧器７からの出力k・Ｖinの最大値よりは小さい値に設定されている。

これら第１の比較器１２と第２の比較器１３においては、基準電圧k・Ｖminと正弦波発生器１０または位相反転器１１からの出力k・Ｖin×cos（ωｔ）との比較がなされ、その比較結果が、ｔ＝０〜ｔ１の間は第１の比較器１２の出力はＬ、第２の比較器１３の出力はＨというように、図２の第３段目または第４段目に示す矩形波として出力される。

前記第１の比較器１２と第２の比較器１３の出力はＡＮＤ回路１５に入力され、このＡＮＤ回路１５の出力が前記フルブリッジ回路２の駆動回路６に入力されている。すなわち、ＡＮＤ回路１５は、図２の第５段目に示すように、第１の比較器１２と第２の比較器１３との出力がともにＨまたはＬの場合にＨレベルの信号を駆動回路６に出力し、第１の比較器１２と第２の比較器１３の出力が異なるレベルの場合にはＬレベルの信号を駆動回路６に出力する。

そして、従来技術と同様に、このＡＮＤ回路１５からの出力がフルブリッジ回路２を駆動するデューティーに対応するので、フルブリッジ回路２からの出力電圧の平均値が制御されることになる。なお、フルブリッジ回路２では、一対のスイッチングを交互にオン・オフすることで、比較器出力である直流の矩形波のタイミングに合わせて、入力電圧Ｖinを交互に反転させた交流の矩形波＋Ｖinと−Ｖinが生成される。

（２）第１実施形態の作用
このような構成を有する本実施形態において、前記従来技術と同様に、デューティーＤは、フルブリッジ回路のオン時間（周期−１周期中の０ｖ区間）／（周期）であり、周期は２π／ω、１周期中の０ｖ区間は４倍のｔ１であるから、次のように決定される。
Ｄ＝１−（２／π）×ω×ｔ１

一方、オフ期間であるｔ１は、基準電圧発生器１４からの基準電圧であるk・Ｖminと、正弦波発生器１０からの正弦波k・Ｖin×cos（ωｔ）との交点であるから、次の式から求められる。
k・Ｖin×cos（ωｔ１）＝k・Ｖmin
cos（ωｔ１）＝Ｖmin／Ｖin
ｔ１＝（１／ω）×arccos（Ｖmin／Ｖin）

前記のようにして得られたｔ１をデューティーＤを表す式に代入すると、次の通りとなる。
Ｄ＝１−（２／π）×ω×ｔ１
＝１−（２／π）×ω×（１／ω）×arccos（Ｖmin／Ｖin）
＝１−（２／π）×arccos（Ｖmin／Ｖin）

さらに、前記の従来技術において述べたように、フルブリッジ回路２の出力波形に含まれる基本波成分Ｖｆは、次の式で表されるので、そこに、本実施形態のデューティーＤを代入すると、次の通りである。
Ｖｆ＝（２√２／π）×Ｖin×ｃｏｓ｛（π／２）・（１−Ｄ）｝
＝（２√２／π）×Ｖin×ｃｏｓ｛（π／２）・（１−（１−（２／π）×arccos（Ｖmin／Ｖin）））｝
＝（２√２／π）×Ｖin×ｃｏｓ｛（π／２）・（２／π）×arccos（Ｖmin／Ｖin）｝
＝（２√２／π）×Ｖin×ｃｏｓ｛arccos（Ｖmin／Ｖin）｝
＝（２√２／π）×Ｖin×（Ｖmin／Ｖin）
＝（２√２／π）×Ｖmin

（３）第１実施形態の効果
以上の式から分かるように、本実施形態においては、フルブリッジ回路２の出力波形に含まれる基本波成分Ｖｆは、基準電圧発生器１４からの基準電圧Ｖminによって決定され、入力電圧Ｖinに左右されることがない。

そこで、従来技術と比較のために、このＶmin＝９０ｖ、２×Ｖmin＝１８０ｖ、圧縮後の電圧を８０ｖとすると、に基づいて基本波成分Ｖｆを各入力電圧ごとに計算したものが、次の表２であり、この表２をグラフ化したものが図３である。

この表２及び図３から判るように、入力電圧を９０ｖから１８０ｖへと２倍にした場合に、デューティーＤは１／３となっており、また、９０ｖから１８０ｖのどの電圧においてもその基本波成分Ｖｆは等しい値になっている。このように、本実施形態によれば、入力電圧の全域にわたって圧電トランス４に加わる基本波成分Ｖｆが適正な値となり、圧電トランス４から負荷５に加わる出力も常時一定に確保されることを意味する。

（４）第２実施形態
図４に示す第２実施形態は、前記第１実施形態における駆動回路６部分の一例を示すものである。すなわち、前記第１実施形態におけるＡＮＤ回路１５の出力は、図２の第５段目に示す波形図のようにＬとＨレベルの信号が交互に出力されたものとなっている。一方、フルブリッジ回路２の駆動回路６を汎用ＩＣなどで構成した場合、ＩＣの入力端子は直流の矩形波を受け付けるように構成されていることが一般的である。

そこで、第２実施形態では、図２の第５段目の出力信号を直流の矩形波に変換するための変換器６１と加算器６２とを設けることで、制御用ＩＣ６３の入力端子が受け付けることのできる矩形波を得るようにしたものである。

すなわち、変換器６１は、ＡＮＤ回路１５からの出力波形のデューティＤに比例した電圧Ｖｓ＝ｍ×Ｄを出力するものであり、加算器６２は前記変換器６１からの出力電圧Ｖｓに対して一定値の電圧Ｖｄが加算された電圧Ｖsi＝Ｖｓ＋Ｖｄを出力するものである。この加算器６２の出力電圧Ｖsiが、制御ＩＣ６３の出力を可変とするため、その入力端子に入力される。

すなわち、前記第１実施形態に説明した各式から、変換器６１の出力電圧Ｖｓと加算器６２からの出力電圧Ｖsiは、次の通りとなる。
Ｖｓ＝ｍ×Ｄ
＝ｍ×｛１−（２／π）×arccos（Ｖmin／Ｖin）｝
Ｖsi＝ｍ×｛１−（２／π）×arccos（Ｖmin／Ｖin）｝＋Ｖｄ

このような構成の第２実施形態においては、変換器６１及び加算器６２によってＡＮＤ回路１５からの出力を処理することで、制御ＩＣ６３の入力信号として適した直流の矩形波を得ることができる。しかも、この入力信号Ｖsiに基づき制御ＩＣ６３で駆動するフルブリッジ回路２の出力デューティーＤとして、
Ｄ＝（Ｖｄ−Ｖsi）／−ｍ
となるように制御ＩＣ６３を設定することで、ＡＮＤ回路１５からの出力Ｖｓを制御ＩＣに対応して処理したとしても、前記第１実施形態に示したような「フルブリッジ回路２の出力波形に含まれる基本波成分Ｖｆは、基準電圧発生器１４からの基準電圧Ｖminによって決定され、入力電圧Ｖinに左右されることがない。」という作用効果を発揮することができる。

一例として、制御ＩＣ６３で駆動されるフルブリッジ回路２の出力デューティーＤを、
Ｄ＝（２．４−Ｖsi）／０．９
となるように制御ＩＣ６３を設定し、加算器６２における加算電圧Ｖｄ＝２．４ｖとする。

このデューティーＤの式に前記Ｖsiの式を代入すると、次の通りとなる。
Ｄ＝（−ｍ／０．９）×｛１−（２／π）×arccos（Ｖmin／Ｖin）｝……（Ａ）
このデューティーＤの場合、フルブリッジ出力波形の基本波成分は次の通りである。
Ｖｆ＝（２√２／π）×Ｖin×ｃｏｓ｛（π／２）・（１−Ｄ）｝

この基本波成分Ｖｆの式中のｃｏｓの｛｝内のＤに、前記（Ａ）式を代入する。
（π／２）×（１−Ｄ）＝（π／２）×（［１−［（−ｍ／０．９）×｛１−（２／π）×arccos（Ｖmin／Ｖin）｝］）
＝（π／２）×（｛１＋（ｍ／０．９）｝−（ｍ／０．９）×arccos（Ｖmin／Ｖin）……（Ｂ）

ここで、変換器６１における比例定数ｍ＝−０．９とすると、（Ｂ）式はarccos（Ｖmin／Ｖin）となるので、Ｖｆの値は次の通りとなる。
Ｖｆ＝（２√２／π）×Ｖin×ｃｏｓ｛（π／２）・（１−Ｄ）｝
＝（２√２／π）×Ｖin×ｃｏｓ｛arccos（Ｖmin／Ｖin）｝
＝（２√２／π）×Ｖin×（Ｖmin／Ｖin）
＝（２√２／π）×Ｖmin

以上のように、この第２実施形態においても、制御ＩＣ６３によって駆動されるフルブリッジ回路２の出力デューティーＤの値、変換器６１によって与えられる比例定数ｍ、及び加算器６２で与えられる電圧の加算値Ｖｄとを適宜選択することで、入力電圧Ｖinにかかわりなくフルブリッジ回路２出力波形の基本波成分の基本波成分を一定とすることが可能になる。

（５）他の実施形態
本発明は前記の実施の形態に限定されるものではなく、入力電圧Ｖinが基本波成分Ｖｆのパラメータとならないものであれば、比較器に入力する基準電圧と正弦波の全波整流波形との関係を適宜設定することができる。すなわち、本発明は、前記のようにオフ期間であるｔ１は、基準電圧であるk・Ｖminと、正弦波k・Ｖin×cos（ωｔ）の交点であることに着目して、
k・Ｖin×cos（ωｔ１）＝k・Ｖmin……（Ｃ）
としたが、この式の左辺と右辺が等しくなることを維持したまま基準電圧と全波整流発生器からの出力波形を次のように決定することができる。

(1) 前記（Ｃ）式の左辺と右辺に、所定の値ｑを乗じたもの。
基準電圧＝ｑ×k・Ｖmin
正弦波＝ｑ×k・Ｖin×cos（ωｔ）
(2) 前記式（Ｃ）あるいは(1) の式を変形したもの。
基準電圧＝ｑ×Ｖmin／Ｖin
正弦波＝ｑ×cos（ωｔ）
(3) 前記（Ｃ）式あるいは(1) の式を変形したもの。
基準電圧＝ｑ
正弦波＝ｑ×（Ｖin／Ｖmin）×cos（ωｔ）

本発明のインバータ回路の第１実施形態を示すブロック回路図。 本発明の第１実施形態における各部の出力波形を示すタイムチャート。 本発明の第１実施形態におけるデューティーと基本波成分の関係を示すグラフ。 本発明の第２実施形態における駆動回路６部分を示すブロック回路図。 従来のインバータ回路の一例を示すブロック回路図。 従来のインバータ回路における各部の出力波形を示すタイムチャート。 従来のインバータ回路におけるデューティーと基本波成分の関係を示すグラフ。

符号の説明

１…入力電圧源
２…フルブリッジ回路
３…低域ろ波器
４…圧電トランス
５…負荷
６…駆動回路
７…分圧器
１０…正弦波発生器
１１…位相反転器
１２…第１の比較器
１３…第２の比較器
１４…基準電圧発生器
１５…ＡＮＤ回路
６１…変換器
６２…加算器
６３…制御用ＩＣ

Claims (3)

1. 入力電圧源に接続されたフルブリッジ回路の出力を圧電トランスに印加し、この圧電トランスの出力によって負荷を動作させるインバータ回路において、
   前記フルブリッジ回路のデューティーを制御する駆動回路と、前記入力電圧源からの直流を所定の比率で分圧する分圧器と、この分圧器からの出力を受け入れて分圧器出力に基づいた正弦波を生成する正弦波発生器と、この正弦波発生器から出力された正弦波の位相を変換する位相反転器と、前記正弦波のピーク値よりも小さな値の基準電圧値を出力する基準電圧発生器と、
   前記正弦波発生器と基準電圧発生器からの出力を比較する第１の比較器と、前記位相変換器と基準電圧発生器からの出力を比較する第２の比較器と、前記第１の比較器と第２の比較器の出力を入力してその論理和を出力するＡＮＤ回路と、
   このＡＮＤ回路の出力を前記駆動回路に入力することで、フルブリッジ回路のデューティー制御を行うようにしたことを特徴とするインバータ回路。
2. 前記正弦波として、k・Ｖin×cos（ωｔ）（ただし、kは、入力電圧Ｖinの分圧比）によって表されたものを使用し、前記基準電圧として、前記正弦波のピーク値k・Ｖinよりも小さな電圧値k・Ｖminを使用することを特徴とする請求項１に記載のインバータ回路。
3. 前記駆動回路が、ＡＮＤ回路の出力波形に比例した電圧を出力する変換器と、この変換器の出力電圧に一定の電圧値を加算する加算器と、前記変換器及び加算器によってＡＮＤ回路の出力波形を直流の矩形波に変換し、この直流の矩形波を入力してフルブリッジ回路の出力デューティーを制御する制御ＩＣとから構成されていることを特徴とする請求項１または請求項２に記載のインバータ回路。

Images