JP2008097528A - 計算機クラスタ - Google Patents
計算機クラスタ Download PDFInfo
- Publication number
- JP2008097528A JP2008097528A JP2006281703A JP2006281703A JP2008097528A JP 2008097528 A JP2008097528 A JP 2008097528A JP 2006281703 A JP2006281703 A JP 2006281703A JP 2006281703 A JP2006281703 A JP 2006281703A JP 2008097528 A JP2008097528 A JP 2008097528A
- Authority
- JP
- Japan
- Prior art keywords
- node
- packet
- communication
- communication unit
- cluster
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
- G06F15/17337—Direct connection machines, e.g. completely connected computers, point to point communication networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Abstract
【解決手段】第1のノード11および第3のノード13は、X軸方向に隣接する計算機クラスタへパケットを送信できる。第2のノード12および第4のノード14は、Y軸方向に隣接する計算機クラスタへパケットを送信できる。個々のノードは、パケットの転送先の計算機クラスタが自身が送信可能な方向である場合、パケットを直接送信する。一方、パケットの転送先の計算機クラスタが自身が送信可能な方向でない場合、内部通信網15を介して他のノードへ送信して転送を依頼する。
【選択図】図1
Description
図1は、本実施の形態の概要を示す図である。本実施の形態に係る並列計算機システムは、2次元のトーラス型相互結合網の各格子点に、複数のノードを備える計算機クラスタを配置したものである。すなわち、階層的な相互結合網で構成した並列計算機システムである。なお、トーラス型相互結合網とは、メッシュ型相互結合網の各座標軸の端点同士を結合してループ状にしたものである。
最初に、第1の実施の形態を、図面を参照して詳細に説明する。
図2は、第1の実施の形態のシステム構成を示す図である。第1の実施の形態に係る並列計算機システムは、2次元のトーラス型相互結合網の各格子点に、複数の計算ユニットを備えるクラスタサーバを配置したものである。図2に示す並列計算機システムは、9個のクラスタサーバ100,100a,100b,100c,100d,100e,100f,100g,100hを有している。
次に、第2の実施の形態を、図面を参照して詳細に説明する。前述の第1の実施の形態との相違点を中心に説明し、同様の事項については説明を省略する。
次に、第3の実施の形態を、図面を参照して詳細に説明する。前述の第1の実施の形態および第2の実施の形態との相違点を中心に説明し、同様の事項については説明を省略する。
送信回路317hは、取得したパケットを計算ユニット330bへ出力する。
(付記1) 格子状に構成された相互結合網の各格子点に配置される計算機クラスタにおいて、
格子点の位置を示す外部アドレスと前記計算機クラスタ内における相対位置を示す内部アドレスとから成る宛先アドレスを含むパケットの処理を行う演算部と、
前記計算機クラスタの外部の通信相手と前記パケットを送受信する第1の通信部と、
前記計算機クラスタの内部の通信相手と前記パケットを送受信する第2の通信部と、
前記演算部、前記第1の通信部および前記第2の通信部と接続されており、取得した前記パケットを、前記宛先アドレスが自己のアドレスと一致する場合は前記演算部へ出力し、前記外部アドレスが前記自己のアドレスと異なり前記パケットを転送すべき方向が前記第1の通信部が送信可能な方向である場合は前記第1の通信部に転送させ、前記内部アドレスのみが前記自己のアドレスと異なる場合および前記外部アドレスが前記自己のアドレスと異なり前記パケットを転送すべき方向が前記第1の通信部が送信可能な方向でない場合は前記第2の通信部に転送させるスイッチ部と、
を有する第1のノード、第2のノード、第3のノードおよび第4のノードと、
前記第1のノード、前記第2のノード、前記第3のノードおよび前記第4のノードの前記第2の通信部を相互に接続する内部通信網と、
前記第1のノードの前記第1の通信部と格子のX軸方向に隣接する2つの前記計算機クラスタとを接続する第1の外部通信網と、
前記第2のノードの前記第1の通信部と格子のY軸方向に隣接する2つの前記計算機クラスタとを接続する第2の外部通信網と、
前記第3のノードの前記第1の通信部と格子のX軸方向に隣接する2つの前記計算機クラスタとを接続する第3の外部通信網と、
前記第4のノードの前記第1の通信部と格子のY軸方向に隣接する2つの前記計算機クラスタとを接続する第4の外部通信網と、
を有することを特徴とする計算機クラスタ。
(付記3) 前記内部接続網は、受信した前記パケットを振り分けるスイッチ装置と、前記スイッチ装置と前記第1のノード、前記第2のノード、前記第3のノードおよび前記第4のノードの前記第2の通信部とをそれぞれ接続する4つの双方向リンクとで構成されることを特徴とする付記1記載の計算機クラスタ。
前記第2の外部通信網は、Y軸の負側に隣接する前記計算機クラスタから前記第2のノードの前記第1の通信部への片方向リンクと、前記第2のノードの前記第1の通信部からY軸の正側に隣接する前記計算機クラスタへの片方向リンクとで構成され、
前記第3の外部通信網は、X軸の正側に隣接する前記計算機クラスタから前記第3のノードの前記第1の通信部への片方向リンクと、前記第3のノードの前記第1の通信部からX軸の負側に隣接する前記計算機クラスタへの片方向リンクとで構成され、
前記第4の外部通信網は、Y軸の正側に隣接する前記計算機クラスタから前記第4のノードの前記第1の通信部への片方向リンクと、前記第4のノードの前記第1の通信部からY軸の負側に隣接する前記計算機クラスタへの片方向リンクとで構成される、
ことを特徴とする付記1記載の計算機クラスタ。
前記第2の外部通信網は、前記第2のノードの前記第1の通信部とY軸方向に隣接する2つの前記計算機クラスタとをそれぞれ接続する2つの双方向リンクで構成され、
前記第3の外部通信網は、前記第3のノードの前記第1の通信部とX軸方向に隣接する2つの前記計算機クラスタとをそれぞれ接続する2つの双方向リンクで構成され、
前記第4の外部通信網は、前記第4のノードの前記第1の通信部とY軸方向に隣接する2つの前記計算機クラスタとをそれぞれ接続する2つの双方向リンクで構成される、
ことを特徴とする付記1記載の計算機クラスタ。
前記スイッチ部は、前記複数の仮想チャネルバッファに格納された前記パケットを順次取得して、スイッチング処理を行う、
ことを特徴とする付記1記載の計算機クラスタ。
前記演算部、前記第1の通信部、前記第2の通信部および前記スイッチ部を有する第5のノードおよび第6のノードと、
前記第5のノードの前記第1の通信部と格子のZ軸方向に隣接する2つの前記計算機クラスタとを接続する第5の外部通信網と、
前記第6のノードの前記第1の通信部と格子のZ軸方向に隣接する2つの前記計算機クラスタとを接続する第6の外部通信網と、
を更に有し、
前記内部通信網は、前記第1のノード、前記第2のノード、前記第3のノード、前記第4のノード、前記第5のノードおよび前記第6のノードの前記第2の通信部を相互に接続する、
ことを特徴とする付記1記載の計算機クラスタ。
11,21,31,41 第1のノード
12,22,32,42 第2のノード
13,23,33,43 第3のノード
14,24,34,44 第4のノード
15 内部通信網
16 第1の外部通信網
17 第2の外部通信網
18 第3の外部通信網
19 第4の外部通信網
11a 演算部
11b 第1の通信部
11c 第2の通信部
11d スイッチ部
Claims (5)
- 格子状に構成された相互結合網の各格子点に配置される計算機クラスタにおいて、
格子点の位置を示す外部アドレスと前記計算機クラスタ内における相対位置を示す内部アドレスとから成る宛先アドレスを含むパケットの処理を行う演算部と、
前記計算機クラスタの外部の通信相手と前記パケットを送受信する第1の通信部と、
前記計算機クラスタの内部の通信相手と前記パケットを送受信する第2の通信部と、
前記演算部、前記第1の通信部および前記第2の通信部と接続されており、取得した前記パケットを、前記宛先アドレスが自己のアドレスと一致する場合は前記演算部へ出力し、前記外部アドレスが前記自己のアドレスと異なり前記パケットを転送すべき方向が前記第1の通信部が送信可能な方向である場合は前記第1の通信部に転送させ、前記内部アドレスのみが前記自己のアドレスと異なる場合および前記外部アドレスが前記自己のアドレスと異なり前記パケットを転送すべき方向が前記第1の通信部が送信可能な方向でない場合は前記第2の通信部に転送させるスイッチ部と、
を有する第1のノード、第2のノード、第3のノードおよび第4のノードと、
前記第1のノード、前記第2のノード、前記第3のノードおよび前記第4のノードの前記第2の通信部を相互に接続する内部通信網と、
前記第1のノードの前記第1の通信部と格子のX軸方向に隣接する2つの前記計算機クラスタとを接続する第1の外部通信網と、
前記第2のノードの前記第1の通信部と格子のY軸方向に隣接する2つの前記計算機クラスタとを接続する第2の外部通信網と、
前記第3のノードの前記第1の通信部と格子のX軸方向に隣接する2つの前記計算機クラスタとを接続する第3の外部通信網と、
前記第4のノードの前記第1の通信部と格子のY軸方向に隣接する2つの前記計算機クラスタとを接続する第4の外部通信網と、
を有することを特徴とする計算機クラスタ。 - 前記内部通信網は、全ての前記第2の通信部を双方向リンクによって直接接続した完全結合網であることを特徴とする請求項1記載の計算機クラスタ。
- 前記第1の外部通信網は、X軸の負側に隣接する前記計算機クラスタから前記第1のノードの前記第1の通信部への片方向リンクと、前記第1のノードの前記第1の通信部からX軸の正側に隣接する前記計算機クラスタへの片方向リンクとで構成され、
前記第2の外部通信網は、Y軸の負側に隣接する前記計算機クラスタから前記第2のノードの前記第1の通信部への片方向リンクと、前記第2のノードの前記第1の通信部からY軸の正側に隣接する前記計算機クラスタへの片方向リンクとで構成され、
前記第3の外部通信網は、X軸の正側に隣接する前記計算機クラスタから前記第3のノードの前記第1の通信部への片方向リンクと、前記第3のノードの前記第1の通信部からX軸の負側に隣接する前記計算機クラスタへの片方向リンクとで構成され、
前記第4の外部通信網は、Y軸の正側に隣接する前記計算機クラスタから前記第4のノードの前記第1の通信部への片方向リンクと、前記第4のノードの前記第1の通信部からY軸の負側に隣接する前記計算機クラスタへの片方向リンクとで構成される、
ことを特徴とする請求項1記載の計算機クラスタ。 - 前記第1の通信部は、前記パケットを一時的に保持する複数の仮想チャネルバッファを有しており、受信した前記パケットを前記宛先アドレスに応じて前記複数の仮想チャネルバッファに振り分けて格納し、
前記スイッチ部は、前記複数の仮想チャネルバッファに格納された前記パケットを順次取得して、スイッチング処理を行う、
ことを特徴とする請求項1記載の計算機クラスタ。 - 前記相互結合網は3次元の格子状に構成されており、
前記演算部、前記第1の通信部、前記第2の通信部および前記スイッチ部を有する第5のノードおよび第6のノードと、
前記第5のノードの前記第1の通信部と格子のZ軸方向に隣接する2つの前記計算機クラスタとを接続する第5の外部通信網と、
前記第6のノードの前記第1の通信部と格子のZ軸方向に隣接する2つの前記計算機クラスタとを接続する第6の外部通信網と、
を更に有し、
前記内部通信網は、前記第1のノード、前記第2のノード、前記第3のノード、前記第4のノード、前記第5のノードおよび前記第6のノードの前記第2の通信部を相互に接続する、
ことを特徴とする請求項1記載の計算機クラスタ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006281703A JP5055942B2 (ja) | 2006-10-16 | 2006-10-16 | 計算機クラスタ |
US11/728,645 US7889725B2 (en) | 2006-10-16 | 2007-03-27 | Computer cluster |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006281703A JP5055942B2 (ja) | 2006-10-16 | 2006-10-16 | 計算機クラスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008097528A true JP2008097528A (ja) | 2008-04-24 |
JP5055942B2 JP5055942B2 (ja) | 2012-10-24 |
Family
ID=39303043
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006281703A Active JP5055942B2 (ja) | 2006-10-16 | 2006-10-16 | 計算機クラスタ |
Country Status (2)
Country | Link |
---|---|
US (1) | US7889725B2 (ja) |
JP (1) | JP5055942B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009139024A1 (ja) * | 2008-05-15 | 2009-11-19 | 富士通株式会社 | コンピュータを相互接続するネットワーク |
WO2012101833A1 (ja) * | 2011-01-30 | 2012-08-02 | 富士通株式会社 | 演算装置および演算方法 |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7581079B2 (en) * | 2005-03-28 | 2009-08-25 | Gerald George Pechanek | Processor composed of memory nodes that execute memory access instructions and cooperate with execution nodes to execute function instructions |
JP4676463B2 (ja) * | 2007-07-13 | 2011-04-27 | 株式会社日立製作所 | 並列計算機システム |
US7958184B2 (en) * | 2008-03-04 | 2011-06-07 | International Business Machines Corporation | Network virtualization in a multi-node system with multiple networks |
KR101495811B1 (ko) * | 2008-06-09 | 2015-02-25 | 삼성전자주식회사 | 고속의 패킷 라우팅 시스템 장치 및 방법 |
JP5550261B2 (ja) * | 2009-05-29 | 2014-07-16 | キヤノン株式会社 | リングバスを用いたデータ処理装置、データ処理方法およびプログラム |
JP5532849B2 (ja) * | 2009-11-20 | 2014-06-25 | 富士通株式会社 | コンピュータ、プロセス間通信プログラム、およびプロセス間通信方法 |
EP3614273A3 (en) * | 2012-12-13 | 2020-04-15 | Coherent Logix, Incorporated | Multiprocessor system with improved secondary interconnection network |
GB2569275B (en) | 2017-10-20 | 2020-06-03 | Graphcore Ltd | Time deterministic exchange |
US10963003B2 (en) | 2017-10-20 | 2021-03-30 | Graphcore Limited | Synchronization in a multi-tile processing array |
GB201717295D0 (en) | 2017-10-20 | 2017-12-06 | Graphcore Ltd | Synchronization in a multi-tile processing array |
GB2569276B (en) | 2017-10-20 | 2020-10-14 | Graphcore Ltd | Compiler method |
US11604752B2 (en) * | 2021-01-29 | 2023-03-14 | Arm Limited | System for cross-routed communication between functional units of multiple processing units |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS644856A (en) * | 1987-06-29 | 1989-01-10 | Toshiba Corp | Parallel processing system |
JPH04253256A (ja) * | 1991-01-29 | 1992-09-09 | Toshiba Corp | 並列計算機 |
JPH0635873A (ja) * | 1992-05-22 | 1994-02-10 | Internatl Business Mach Corp <Ibm> | コンピュータ・システム |
JPH06266684A (ja) * | 1993-03-15 | 1994-09-22 | Toshiba Corp | プロセッサ間ルーティング方式 |
JPH0799491A (ja) * | 1993-09-28 | 1995-04-11 | Oki Electric Ind Co Ltd | ネットワークシステムおよびノード |
JPH07191947A (ja) * | 1993-12-27 | 1995-07-28 | Toshiba Corp | 並列計算機 |
JPH09160893A (ja) * | 1995-12-06 | 1997-06-20 | Korea Electron Telecommun | 並列処理コンピュータシステムにおけるクロスバースイッチを利用したクラスタ連結構造 |
US20060176888A1 (en) * | 1998-09-17 | 2006-08-10 | Mcnamara Tod W | High density network topology |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5842034A (en) * | 1996-12-20 | 1998-11-24 | Raytheon Company | Two dimensional crossbar mesh for multi-processor interconnect |
JP3575688B2 (ja) * | 2001-02-16 | 2004-10-13 | 日本電気株式会社 | パケットスイッチ |
EP1318453A1 (en) * | 2001-12-07 | 2003-06-11 | Hewlett-Packard Company | Scheduling system, method and apparatus for a cluster |
WO2006020298A2 (en) * | 2004-07-19 | 2006-02-23 | Blumrich Matthias A | Collective network for computer structures |
US7415594B2 (en) * | 2002-06-26 | 2008-08-19 | Coherent Logix, Incorporated | Processing system with interspersed stall propagating processors and communication elements |
US7965732B2 (en) * | 2004-03-19 | 2011-06-21 | Fujitsu Limited | Scheduling token-controlled data transmissions in communication networks |
US9178784B2 (en) * | 2004-04-15 | 2015-11-03 | Raytheon Company | System and method for cluster management based on HPC architecture |
JP4016998B2 (ja) * | 2005-06-22 | 2007-12-05 | ヤマハ株式会社 | 通信装置およびプログラム |
-
2006
- 2006-10-16 JP JP2006281703A patent/JP5055942B2/ja active Active
-
2007
- 2007-03-27 US US11/728,645 patent/US7889725B2/en active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS644856A (en) * | 1987-06-29 | 1989-01-10 | Toshiba Corp | Parallel processing system |
JPH04253256A (ja) * | 1991-01-29 | 1992-09-09 | Toshiba Corp | 並列計算機 |
JPH0635873A (ja) * | 1992-05-22 | 1994-02-10 | Internatl Business Mach Corp <Ibm> | コンピュータ・システム |
JPH06266684A (ja) * | 1993-03-15 | 1994-09-22 | Toshiba Corp | プロセッサ間ルーティング方式 |
JPH0799491A (ja) * | 1993-09-28 | 1995-04-11 | Oki Electric Ind Co Ltd | ネットワークシステムおよびノード |
JPH07191947A (ja) * | 1993-12-27 | 1995-07-28 | Toshiba Corp | 並列計算機 |
JPH09160893A (ja) * | 1995-12-06 | 1997-06-20 | Korea Electron Telecommun | 並列処理コンピュータシステムにおけるクロスバースイッチを利用したクラスタ連結構造 |
US20060176888A1 (en) * | 1998-09-17 | 2006-08-10 | Mcnamara Tod W | High density network topology |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009139024A1 (ja) * | 2008-05-15 | 2009-11-19 | 富士通株式会社 | コンピュータを相互接続するネットワーク |
JP5212469B2 (ja) * | 2008-05-15 | 2013-06-19 | 富士通株式会社 | コンピュータシステム及びコンピュータシステムの制御方法 |
US8504731B2 (en) | 2008-05-15 | 2013-08-06 | Fujitsu Limited | Network for interconnecting computers |
WO2012101833A1 (ja) * | 2011-01-30 | 2012-08-02 | 富士通株式会社 | 演算装置および演算方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5055942B2 (ja) | 2012-10-24 |
US7889725B2 (en) | 2011-02-15 |
US20080089329A1 (en) | 2008-04-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5055942B2 (ja) | 計算機クラスタ | |
US5175733A (en) | Adaptive message routing for multi-dimensional networks | |
KR100277167B1 (ko) | 가상버스들을사용한연결망을갖는분산컴퓨팅시스템및데이터통신방법 | |
CN109189720B (zh) | 层次化片上网络拓扑结构及其路由方法 | |
Chen et al. | Fault-tolerant routing algorithm for meshes without using virtual channels | |
CN107959643B (zh) | 一种通过交换芯片构建的交换系统及其路由算法 | |
Paul et al. | MG-Join: A scalable join for massively parallel multi-GPU architectures | |
CN101335704A (zh) | 三维torus网中的无死锁自适应路由方法 | |
WO2024159988A1 (zh) | 数据流驱动的可重构处理器芯片及可重构处理器集群 | |
CN103677760A (zh) | 一种基于Openflow的事件并行控制器及其事件并行处理方法 | |
CN114026551A (zh) | 具有两个嵌入式环的网络计算机 | |
CN108287729B (zh) | 一种数据流指令映射方法 | |
CN111245730B (zh) | 一种片上网络的路由系统及通信方法 | |
CN105530206A (zh) | 一种基于Torus网络的双接入结构及其工作方式 | |
US9258358B2 (en) | Parallel computing system and control method of parallel computing system | |
CN101267394A (zh) | 三维mesh网中无死锁的平面自适应路由方法 | |
CN117395746B (zh) | 双路径无线网格网络的路由方法、装置、设备和存储介质 | |
CN112468162B (zh) | 双发万兆网中频信号处理机和双路径系统及数据传输方法 | |
US20070230347A1 (en) | Communication interface device and communication method | |
CN107370652B (zh) | 一种计算机节点动态互联平台及平台组网方法 | |
WO2020087248A1 (zh) | 多核芯片数据总线布线结构和数据发送的方法 | |
US9948543B2 (en) | Mechanism to extend the remote get to do async rectangle broadcast on a rectangle with wild cards in the packet header | |
Mishra et al. | Custom Network on Chip architecture for map generation in autonomous navigating robots | |
US20230269200A1 (en) | On-chip network design method for distributed parallel operation algorithm | |
Ding et al. | A parallel processing method for border gateway protocol UPDATE messages |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090710 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120627 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120703 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120716 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150810 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5055942 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |