JP4676463B2 - 並列計算機システム - Google Patents
並列計算機システム Download PDFInfo
- Publication number
- JP4676463B2 JP4676463B2 JP2007184367A JP2007184367A JP4676463B2 JP 4676463 B2 JP4676463 B2 JP 4676463B2 JP 2007184367 A JP2007184367 A JP 2007184367A JP 2007184367 A JP2007184367 A JP 2007184367A JP 4676463 B2 JP4676463 B2 JP 4676463B2
- Authority
- JP
- Japan
- Prior art keywords
- node
- nodes
- network
- switch
- adjacent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/15—Interconnection of switching modules
- H04L49/1515—Non-blocking multistage, e.g. Clos
Description
図10は、本発明の第1の実施形態を示し、前記図1に示したファットツリーのうち、リーフスイッチAと4つのノードX0〜X3の一部を変更した並列計算機システムのブロック図である。
本発明の前記第1実施形態を3次元矩形領域における隣接ノード間のデータ転送に適用したものを、本発明の第2の実施形態として以下に説明する。なお、以下では、本第2実施形態と比較を行うファットツリーと3Dトーラスの例を説明した後に、本発明の第2の実施形態を説明する。
図14は、前記図5に示した3Dトーラスと同様に、各軸を4つのノードで構成した3次元矩形領域で、各ノードで所定のアプリケーションを実行したときの各ノードのプロセスIDを示す。図示の例では、アプリケーションのプロセスIDとして、3次元矩形領域のX軸、Y軸、Z軸の順にプロセスIDが増大する例を示しており、図示の例ではプロセスIDを0〜63に割り当てる。3次元矩形領域における隣接ノード間のデータ交換は、上記プロセスIDに基づいて図中X軸方向、Y軸方向及びZ軸方向で隣接ノード間のデータ交換を行うプログラム(アプリケーション)を各ノードで実行する。このプログラムの一例を、図15に示す。
Yplus=1+4
となり、図14のプロセスID=5のノードがデータの転送先となる。プロセスID=1のノードの通信パケット生成部DUは、所定のテーブルから転送先のノードID=110(図16参照)を取得し、図4に示すパケットの送信元フィールドに自ノードID=100を設定し、宛先IDフィールドに110を設定し、所定のデータを含めてパケットを生成する。そして、ネットワークインターフェースNIFが当該パケットをノードID=110へ向けて送信する。
次に、上記図14〜図16の3次元矩形領域における隣接ノードのデータ交換を、図5に示した3Dトーラスで行う例を説明する。
次に、図14、図16に示した3次元矩形領域を、図1に示した3段ファットツリーで実現する例について説明する。
図22〜図23は、本発明の第2の実施形態の構成を示すブロック図である。図22は、ノード間の接続を示すブロック図で、図23は3段ファットツリーとノード間の接続を示すブロック図で、図24はノード間とリーフスイッチの接続を示すブロック図である。
部分ネットワークNW3で結合されたノードのうち、外側の面に属するノード間のみをファットツリーのリーフスイッチA〜Pに接続する。ここで外側の面とは、3次元メッシュの場合、ノード間のリンク(リーフスイッチとのリンクは含めない)を6本有さないノードを指す。ただし、本第2実施形態では2×2×2のメッシュ結合のため、全てのノードが外側となりリーフスイッチに接続される。
・隣り合う2つのノードでペアを構成し、ペアを構成したノード間のみを直接接続する部分ネットワークNW3を設ける。
・ただし、各ノードはひとつのペアのみに所属し、他のペアと重複しない。
という接続ルールを、リーフスイッチのグループの内側と外側で適用したことになる。
図30は、第3の実施形態を示し、前記第2実施形態の部分ネットワークNW3をスター型スイッチに置き換えたもので、その他の構成は前記第2実施形態と同様である。
<第4実施形態>
上記第2実施形態では、3段ファットツリーと3次元メッシュ結合ノードの例を述べた。本接続と動作が、N次元メッシュ結合で接続されたノード群を、M段ファットツリー(NはM以上)に接続してもよいことは自明である。
MM 主記憶
NW0,1,2 ネットワーク
NW3 部分ネットワーク
NIF ネットワークインターフェース
PU プロセッサ
Claims (4)
- プロセッサと通信部を含むノードを複数備え、前記複数のノードを接続するスイッチとを備えた並列計算機システムにおいて、
前記ノードとスイッチとを接続する第1のネットワークと、
前記複数のノードを部分的に接続する第2のネットワークと、
を備え、
前記第1のネットワークは、前記ノードと接続するスイッチを含み、
前記第2のネットワークは、前記スイッチに接続される複数のノードのうち隣り合う2つのノードでペアを構成し、前記ペアを構成したノード間のみを接続し、前記ペアを構成するノードはひとつのペアのみに所属し、他のペアと重複しないことを特徴とする並列計算機システム。 - 前記第1のネットワークは、
ファットツリーまたは多段クロスバネットワークで構成したことを特徴とする請求項1に記載の並列計算機システム。 - 前記第1のネットワークは、
前記ノードと接続する第1のスイッチと、
前記第1のスイッチ同士を接続する第2のスイッチと、を備え、
前記第2のネットワークは、
前記第1のスイッチに接続された複数のノードのうち隣り合う2つのノードでペアを構成し、かつ、各ノードはひとつのペアのみに所属し、前記ペアを構成したノード間のみを接続することを特徴とする請求項1に記載の並列計算機システム。 - 前記第1のネットワークは、
前記ノードと接続する第1のスイッチと、
前記第1のスイッチ同士を接続する第2のスイッチと、を備え、
前記第2のネットワークは、
前記第2のスイッチを介して隣り合う2つの第1のスイッチ間のノードでペアを構成し、かつ、各ノードはひとつのペアのみに所属し、前記ペアを構成したノード間のみを接続することを特徴とする請求項1に記載の並列計算機システム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007184367A JP4676463B2 (ja) | 2007-07-13 | 2007-07-13 | 並列計算機システム |
US12/010,687 US20090016332A1 (en) | 2007-07-13 | 2008-01-29 | Parallel computer system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007184367A JP4676463B2 (ja) | 2007-07-13 | 2007-07-13 | 並列計算機システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009020797A JP2009020797A (ja) | 2009-01-29 |
JP4676463B2 true JP4676463B2 (ja) | 2011-04-27 |
Family
ID=40253045
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007184367A Expired - Fee Related JP4676463B2 (ja) | 2007-07-13 | 2007-07-13 | 並列計算機システム |
Country Status (2)
Country | Link |
---|---|
US (1) | US20090016332A1 (ja) |
JP (1) | JP4676463B2 (ja) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4291281B2 (ja) * | 2005-02-03 | 2009-07-08 | 富士通株式会社 | 情報処理システム、計算ノード、情報処理システムの制御方法 |
US8516444B2 (en) * | 2006-02-23 | 2013-08-20 | International Business Machines Corporation | Debugging a high performance computing program |
US7796527B2 (en) * | 2006-04-13 | 2010-09-14 | International Business Machines Corporation | Computer hardware fault administration |
US9330230B2 (en) * | 2007-04-19 | 2016-05-03 | International Business Machines Corporation | Validating a cabling topology in a distributed computing system |
US7831866B2 (en) * | 2007-08-02 | 2010-11-09 | International Business Machines Corporation | Link failure detection in a parallel computer |
CA2676876C (en) * | 2008-08-27 | 2015-10-20 | Maged E. Beshai | Single-rotator circulating switch |
EP2374250B1 (en) * | 2009-01-19 | 2014-10-29 | Hewlett-Packard Development Company, L.P. | Load balancing |
JP5531420B2 (ja) * | 2009-02-27 | 2014-06-25 | 日本電気株式会社 | プロセス割当システム、プロセス割当方法、プロセス割当プログラム |
JP2010218415A (ja) * | 2009-03-18 | 2010-09-30 | Olympus Corp | ハードウエアスイッチ及び分散処理システム |
US8274987B2 (en) | 2010-03-22 | 2012-09-25 | International Business Machines Corporation | Contention free pipelined broadcasting within a constant bisection bandwidth network topology |
JP5540963B2 (ja) | 2010-07-15 | 2014-07-02 | 富士通株式会社 | 情報処理方法、装置及びプログラム |
JP5664131B2 (ja) * | 2010-11-01 | 2015-02-04 | 富士通株式会社 | 情報処理方法、装置及びプログラム |
JP5617582B2 (ja) | 2010-12-08 | 2014-11-05 | 富士通株式会社 | プログラム、情報処理装置、及び情報処理方法 |
US9008510B1 (en) | 2011-05-12 | 2015-04-14 | Google Inc. | Implementation of a large-scale multi-stage non-blocking optical circuit switch |
JP5754504B2 (ja) | 2011-05-23 | 2015-07-29 | 富士通株式会社 | 管理装置、情報処理装置、情報処理システム及びデータ転送方法 |
JP5849486B2 (ja) * | 2011-07-19 | 2016-01-27 | 富士通株式会社 | ネットワーク装置及びネットワーク管理装置 |
JP5794011B2 (ja) * | 2011-07-19 | 2015-10-14 | 富士通株式会社 | ネットワーク管理装置及びネットワーク管理方法 |
JP5920105B2 (ja) * | 2012-08-16 | 2016-05-18 | 富士通株式会社 | 演算処理装置および演算処理装置の制御方法 |
EP2728490B1 (en) * | 2012-10-31 | 2017-07-12 | Fujitsu Limited | Application execution method in computing |
JP6520344B2 (ja) | 2014-05-14 | 2019-05-29 | 富士通株式会社 | 並列計算機システム、並列計算機システムの制御方法、及び情報処理装置 |
JP6492977B2 (ja) * | 2015-06-01 | 2019-04-03 | 富士通株式会社 | 並列演算装置、並列演算システム、ノード割当プログラム及びノード割当方法 |
JP6665607B2 (ja) * | 2016-03-16 | 2020-03-13 | 富士通株式会社 | 通信管理方法、通信管理プログラム及び情報処理装置 |
JP6623939B2 (ja) | 2016-06-06 | 2019-12-25 | 富士通株式会社 | 情報処理装置、通信手順決定方法、および通信プログラム |
CN115499271B (zh) * | 2022-08-30 | 2023-10-13 | 西北工业大学 | 一种混合网络拓扑结构及其路由方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006018514A (ja) * | 2004-06-30 | 2006-01-19 | Fujitsu Ltd | 演算装置、演算装置の制御方法、プログラム及びコンピュータ読取り可能記録媒体 |
JP2007505383A (ja) * | 2003-09-09 | 2007-03-08 | コニンクリユケ フィリップス エレクトロニクス エヌ.ブイ. | 複数のプログラム可能なプロセッサを有する集積データ処理回路 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS50111907A (ja) * | 1974-02-04 | 1975-09-03 | ||
JPH02103657A (ja) * | 1988-10-12 | 1990-04-16 | Ibiden Co Ltd | マルチプロセッサシステム |
US5003531A (en) * | 1989-08-11 | 1991-03-26 | Infotron Systems Corporation | Survivable network using reverse protection ring |
JPH03220660A (ja) * | 1990-01-26 | 1991-09-27 | Kokusai Denshin Denwa Co Ltd <Kdd> | 並列計算処理装置 |
US5321813A (en) * | 1991-05-01 | 1994-06-14 | Teradata Corporation | Reconfigurable, fault tolerant, multistage interconnect network and protocol |
US5471580A (en) * | 1991-10-01 | 1995-11-28 | Hitachi, Ltd. | Hierarchical network having lower and upper layer networks where gate nodes are selectively chosen in the lower and upper layer networks to form a recursive layer |
JPH06243113A (ja) * | 1993-02-19 | 1994-09-02 | Fujitsu Ltd | 並列計算機における計算モデルのマッピング法 |
US6055599A (en) * | 1995-09-11 | 2000-04-25 | Electronics & Telecommunications Research Institute | Hierarchical crossbar interconnection network for a cluster-based parallel processing computer |
US5926820A (en) * | 1997-02-27 | 1999-07-20 | International Business Machines Corporation | Method and system for performing range max/min queries on a data cube |
US7555566B2 (en) * | 2001-02-24 | 2009-06-30 | International Business Machines Corporation | Massively parallel supercomputer |
US7620736B2 (en) * | 2003-08-08 | 2009-11-17 | Cray Canada Corporation | Network topology having nodes interconnected by extended diagonal links |
US7486619B2 (en) * | 2004-03-04 | 2009-02-03 | International Business Machines Corporation | Multidimensional switch network |
US7581079B2 (en) * | 2005-03-28 | 2009-08-25 | Gerald George Pechanek | Processor composed of memory nodes that execute memory access instructions and cooperate with execution nodes to execute function instructions |
JP5055942B2 (ja) * | 2006-10-16 | 2012-10-24 | 富士通株式会社 | 計算機クラスタ |
US7600095B2 (en) * | 2007-04-19 | 2009-10-06 | International Business Machines Corporation | Executing scatter operation to parallel computer nodes by repeatedly broadcasting content of send buffer partition corresponding to each node upon bitwise OR operation |
-
2007
- 2007-07-13 JP JP2007184367A patent/JP4676463B2/ja not_active Expired - Fee Related
-
2008
- 2008-01-29 US US12/010,687 patent/US20090016332A1/en not_active Abandoned
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007505383A (ja) * | 2003-09-09 | 2007-03-08 | コニンクリユケ フィリップス エレクトロニクス エヌ.ブイ. | 複数のプログラム可能なプロセッサを有する集積データ処理回路 |
JP2006018514A (ja) * | 2004-06-30 | 2006-01-19 | Fujitsu Ltd | 演算装置、演算装置の制御方法、プログラム及びコンピュータ読取り可能記録媒体 |
Also Published As
Publication number | Publication date |
---|---|
JP2009020797A (ja) | 2009-01-29 |
US20090016332A1 (en) | 2009-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4676463B2 (ja) | 並列計算機システム | |
Chiu | The odd-even turn model for adaptive routing | |
US9880972B2 (en) | Computer subsystem and computer system with composite nodes in an interconnection structure | |
Chiang et al. | Multi-address encoding for multicast | |
US9253085B2 (en) | Hierarchical asymmetric mesh with virtual routers | |
Su et al. | Adaptive deadlock-free routing in multicomputers using only one extra virtual channel | |
Bermond et al. | Broadcasting and gossiping in de Bruijn networks | |
JP5540609B2 (ja) | 並列計算システムおよび通信制御プログラム | |
JP5849486B2 (ja) | ネットワーク装置及びネットワーク管理装置 | |
CN107959643B (zh) | 一种通过交换芯片构建的交换系统及其路由算法 | |
US7468982B2 (en) | Method and apparatus for cluster interconnection using multi-port nodes and multiple routing fabrics | |
US20060268691A1 (en) | Divide and conquer route generation technique for distributed selection of routes within a multi-path network | |
CN112889032B (zh) | 使用光网络的可重新配置的计算平台 | |
Adda et al. | Routing and fault tolerance in Z-fat tree | |
Li et al. | Disjoint-paths and fault-tolerant routing on recursive dual-net | |
CA3223804A1 (en) | Deadlock-free multipath routing for direct interconnect networks | |
WO2007124514A2 (en) | Method and apparatus for a scalable hybrid architecture for polyvertexic extensible networks | |
Valerio et al. | Recursively scalable fat-trees as interconnection networks | |
Lakhotia et al. | PolarStar: Expanding the scalability horizon of diameter-3 networks | |
US8549259B2 (en) | Performing a vector collective operation on a parallel computer having a plurality of compute nodes | |
Lv et al. | A high-performantal and server-centric based data center network | |
Liang et al. | Beyond the performance of three-tier fat-tree: equality topology with low diameter | |
Ganesan et al. | The hyper-deBruijn multiprocessor networks | |
JP3532102B2 (ja) | 間接ローテータグラフネットワーク及び間接ローテータグラフネットワークにおける伝送経路の設定方法 | |
Li et al. | Node-to-set disjoint-paths routing in recursive dual-net |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090415 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090428 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090624 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100427 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100726 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100803 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110104 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110127 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140204 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |