JP5212469B2 - コンピュータシステム及びコンピュータシステムの制御方法 - Google Patents

コンピュータシステム及びコンピュータシステムの制御方法 Download PDF

Info

Publication number
JP5212469B2
JP5212469B2 JP2010511791A JP2010511791A JP5212469B2 JP 5212469 B2 JP5212469 B2 JP 5212469B2 JP 2010511791 A JP2010511791 A JP 2010511791A JP 2010511791 A JP2010511791 A JP 2010511791A JP 5212469 B2 JP5212469 B2 JP 5212469B2
Authority
JP
Japan
Prior art keywords
nodes
computer system
ports
groups
torus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010511791A
Other languages
English (en)
Other versions
JPWO2009139024A1 (ja
Inventor
雄一郎 安島
智宏 井上
新哉 平本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2009139024A1 publication Critical patent/JPWO2009139024A1/ja
Application granted granted Critical
Publication of JP5212469B2 publication Critical patent/JP5212469B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163Interprocessor communication
    • G06F15/173Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17337Direct connection machines, e.g. completely connected computers, point to point communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Multi Processors (AREA)

Description

本発明は、コンピュータシステム及び、コンピュータを相互接続するネットワークに関する。
並列コンピュータは部品点数が多く故障の発生頻度が高い。このため、故障したノードを交換しないまま運用することで、故障ノード交換にかかる保守時間を短縮する要求がある。この要求を多次元トーラス接続網において満たすには、故障ノードを回避した経路で通信を行う必要がある。しかし、故障発生時に迂回路を使って通信を行えるようにするという通信経路の不規則な使用は、デッドロック回避に追加の仮想チャネルを設けることが必要であり、またパケット到着順序が入れ替わるため受信処理の負荷が高くなる。すなわち、適応的に迂回路を形成し、パケットを送信する場合、1つ前のパケットとその後のパケットの通る経路が異なる場合があり、異なる経路においては、トラフィックが異なるため、一方のパケットの転送が遅れるようなことが発生する。これにより、受信側ではパケットの順番が入れ替わった状態で受信することが発生し、パケットの順番を受信後に正しく並べなおす等の処理を行う必要が生じるので、受信処理の負荷が高くなる。
ここで、特許文献1は、多数の仮想チャネルを使用し、迂回経路を含めた各仮想チャネルの通信経路を静的に定めることで、デッドロックフリーを満足しつつ高速に故障を回避する。
並列コンピュータのノードを直列ではなく環状構造、すなわちトーラスに接続することにより、並列計算のための通信を高速化できることが知られている。特に遠隔通信アルゴリズムでは、トーラスの性能は同サイズのメッシュの2倍になる。すなわち、メッシュの場合、ネットワークの端から端への通信が最も長い時間かかる通信経路であるが、トーラスの場合には、端と端が接続されるため、最も長い時間がかかる通信経路は、一周する経路のうちの、あるノードから一周の半分の距離のノードまでの通信となり、通信距離が1/2になる。このため、並列コンピュータを区画化して、言い換えればプロセッサはグループに分けてグループ間を別に接続して使用する場合、プロセッサのグループ間がトーラスに接続されていることが要求される。
特許文献2は、6ポートのスイッチを使用して、区画化されたメッシュ、つまり内部のプロセッサ間がメッシュ上に接続されたグループをトーラスに接続する。2つのポートは区画化されたメッシュの両端に接続し、4つのポートはスイッチ間を拡張トーラスで接続する。
基板間の配線は基板上の配線に比べて実装コストが高く、マザーボード間の接続次元には実装面での限界がある。そこで、1つの基板を1つのグループとし、基板内でのみ次元を増やすことで高次元データの並列計算を高速に処理することができる。このような仕組の並列コンピュータとして、独立行政法人理化学研究所、米国・コロンビア大学、米国・ブルックヘブン国立研究所が共同開発したQCDOCがある。QCDOCは64個のプロセッサを6次元超立方体で接続するマザーボードを単位とし、マザーボード間は6次元超立方体の6次元の内の3次元で接続する。QCDOCにおけるプロセッサ間接続の6次元空間は、マザーボード間を跨ぐ3次元の距離は長く、マザーボード内に閉じる残り3次元の距離は2である。
故障回避経路を適応的に決定すると、パケット到着順序が入れ替わるため受信処理の遅延が増え、負荷も高くなる。その代わり帯域の使用効率は上がり、追加の仮想チャネル数も最小限で良い。一方、故障回避経路を静的に決定すると、受信処理の遅延が減り、負荷も低いが、より多くの追加仮想チャネルが必要となる。
従来方式の故障回避通信はいずれも、故障回避経路として別の通常通信経路を使用する。この通常通信経路と故障回避経路の帯域の共有により、性能が低下する。
従来方式のトーラス区画化は、リングを分割して直線になった接続を再びリングとして閉じるためにスイッチを使用する。この場合、ルータには切り替えのためのポートが必要となる。しかし、切り替え対象ポートのうち一度に使用されるのは1ポートのみであり、効率が悪い。
図1は、特許文献2に開示された拡張トーラス接続を示す図である。
図1において10は6ポートスイッチであり、11はプロセッサを表す。スイッチ10には8個のプロセッサ11で区画化されたメッシュが接続されており、スイッチ10の設定によって8の倍数の大きさ(含まれるプロセッサ11の数が8の倍数)でトーラスを閉じることが出来る。
特許文献3においては、N次元のネットワークにおいて、ノードにバッファを複数個設け、通信を行うシステムが開示されている。
特開平6−266684号公報 特開2005−174289号公報 日本国特許3532574号 ・ "The QCDOC supercomputer: hardware, software, and performance", P.A. Boylea,b, C. Junga,c, and T. Wettigd, CHEP03, La Jolla, CA, March 24-28, 2003・ http://phys.columbia.edu/~cqft/
本発明の課題は、通信負荷を抑えながら、仮想チャネルの増加を最低に抑えることのできる並列コンピュータのプロセッサの相互接続ネットワークを提供することである。
本発明は、各プロセッサに接続された各ルータが相互に接続された並列コンピュータのプロセッサを相互接続するネットワークにおいて、各ルータは、該並列コンピュータに含まれる全プロセッサを所定数のプロセッサ群にグループ化したグループの同じグループに属するプロセッサ間を完全結合によって接続する回線用の第1のポートと、異なるグループに属するプロセッサ間を直列接続によって接続する回線用の第2のポートとを備える。
拡張トーラス接続を示す図である。 第1の実施形態によるコンピュータシステムを説明する図である。 完全結合されているプロセッサグループの内部のネットワークの接続の様子を示す図である。 第2の実施形態によるコンピュータシステムの全体構成を示す図である。 第3の実施形態によるコンピュータシステムの全体構成を示す図である。
図2は、本発明の第1の実施形態による並列コンピュータシステムの構成を説明する図である。
本実施形態よる並列コンピュータシステムにおいては、通信経路15とプロセッサグループ16を併用し、合計M×N個のプロセッサ11をN+1個のプロセッサ/ノード間通信用のポートで接続する。直列接続15は2個のノード間通信用ポートで、各グループ16に含まれるいずれかのプロセッサを、Mグループ分直列接続する。プロセッサグループ16はN−1ポートで、N個のプロセッサ11を全ての組み合わせで相互に完全結合で接続する。各ポートは仮想チャネルを2つ備える。Mは、並列コンピュータシステムを構成する、完全結合で接続されているN個のプロセッサを有するグループ16の数を示す。なお、プロセッサの座標は直列接続の位置と完全結合の位置の2次元で表現される。完全結合とは、グループ内のすべてのノードが1対1で接続された結合形態を言う。ノードは、プロセッサとプロセッサをネットワークに接続するルータとを備える組である。
図3は、N個のプロセッサが完全結合されているプロセッサグループ16の内部のネットワークの接続の様子を示す図である。図3の例ではN=4である。
プロセッサグループ16に含まれる各プロセッサ20は、それぞれルータ21に接続されており、ルータ21がネットワークに接続される。図3において、プロセッサ20とルータ21との組み合わせを「ノード」と称する。図3において、1つのプロセッサグループ内に設けられたルータ21が完全結合されている。すなわち、ルータa、b、c、dが、1対1ですべて相互に接続されている。また、各ルータ21には、グループ外への通信経路が接続されている。図3の場合、グループ外に設けられたノードへの接続は、グループ間を直列接続する通信経路により実現される。プロセッサグループ内に設けられたそれぞれのルータa、b、c、dから図示左右に向かって、通信経路が設置されている。直列接続の端に位置するプロセッサグループにおいては、通信経路の端部にスイッチを取り付け、通信経路を折り返しするようにする。
なお、図3の各ノードの構成は、すべての実施形態に共通の構成である。
図4は、第2の実施形態によるコンピュータシステムの全体構成を示す図である。
図4に図示されたコンピュータシステムでは、16個の完全結合グループ25がグループ化されており、完全結合グループ25間は1次元トーラスに接続される。つまり、図4に示されたコンピュータシステムは、トーラス接続1次元、完全結合1次元の合計2次元で接続する構成である。ここで、トーラス接続される完全結合グループ25が16個、完全結合グループに含まれるノード26が4個であることから、図4のコンピュータシステムは合計64ノードを有する。ルータ21の相互接続ポート数はトーラス用がルータ21の両側へつながる2個、完全結合用が3つの他ノード26と完全結合するためのポート3個の合計5個である。
図4に示されたコンピュータシステムでは、完全結合グループ単位で区画化し、各区画は1次元トーラスの埋め込み性を持つ。1次元トーラスの埋め込み性とは、コンピュータシステムを構成するすべてのノードを通る経路を、一筆書きでたどることができることを意味する。各グループ内の完全結合が2次元以上である場合には、1次元トーラスの埋め込み性とは、各次元方向の接続について、すべてのノードを通る経路を一筆書きでたどることができるということである。一筆書きでたどることが出来るということは、どの経路にもすべてのノードに到達する経路があるということであるので、故障回避経路をあらかじめ静的に構成することが出来ることになる。本実施形態は、各区画で3ノード故障まで故障回避が可能であり、2ノード故障まで1次元トーラスの埋め込み性を維持する。すなわち、1つの区画で3つノードが故障すると、その区画で折り返して、迂回経路を通ることができるので、故障回避が可能である。また、1つの区画に2つまでの故障では、その区画に生きているノードが1つあるので、全体が1次元トーラスで接続されることになり、1次元トーラスの埋め込み性が維持される。
図5に、第3の実施形態によるコンピュータシステムの全体構成を示す。
図5に示されたコンピュータシステムは、計32個の完全結合グループ30を備える。それぞれの完全結合グループ30は、6個のノードを有する。完全結合グループ30に含まれる6個のノードは、3個ずつの二つの組に分けられている。一つの組を構成する3個のノードは相互に完全結合されている。完全結合された組を構成するノードは、他方の組を構成するノードのいずれか一つと接続される。つまり、図5における完全結合グループ30は、2次元の完全結合を実現している。
ここで、完全結合グループ30内のノードの接続を説明する。ノードをn(i、j)(i、j=自然数)と表すと、まずjを固定してiを変化させたときの各ノードを接続する。次に、iを固定してjを変化させたときの各ノードを接続する手順をとる。この意味で、図5による完全結合グループ30の結合は2次元である。図5の場合、i={1、2、3}、j={1、2}となっている。
また、図5に示されたコンピュータシステムでは、おのおのの完全結合グループ30が2次元メッシュで直列接続されている。ここで「2次元メッシュ」とは、図5のコンピュータシステムを構成する完全結合グループ30が図示縦方向と図示横方向との2次元方向に配置接続されている状態を示している。これは、ノードn(i,j)にさらに、メッシュの接続を表すインデックスk、lを加え、ノードをn(i、j、k、l)と表すことができることを示している。
このように、図5に示されたコンピュータシステムは、直列接続2次元、完全結合2次元の合計4次元でノードを接続している。ここで、図示横方向に直列接続された完全結合グループの要素数は8、縦方向に直列接続された完全結合グループの要素数は4である。また、完全結合グループはそれぞれ、完全結合されたノードの要素数が3、他の次元の要素数が2である。つまり、図5に示されたコンピュータシステムは合計192個のノードを有する。
このように、ネットワークの接続の次元というのは、ノードを表す場合、ノードの位置を表すインデックスが何個で足りるかを示している。したがって、上記実施形態では、1次元の場合と2次元の場合のみを示したが、インデックスの数を増やしていけば、任意の次元の接続の組み合わせで、ネットワークを構成することができる。
図5においては、ルータの相互接続ポート数はメッシュ4個(各次元2個ずつ)、完全結合3個(3個のノード完全結合用に2個、完全結合されたノードの組間の接続用に1個)で合計7個である。
図5のコンピュータシステムでは、完全結合グループ単位で区画化し、各区画は2次元トーラスの埋め込み性を持つ。2次元トーラスの埋め込み性とは、ノードの接続経路を2次元トーラス1個に射影することができるという意味である。すなわち、完全結合内は2次元の完全結合なので、2次元の接続を使ってどのノードにもいけるので、2次元トーラスを埋め込むことが出来る。なお、直列次元と完全結合次元の組み合わせは任意であり、完全結合グループが8×4の区画ならば16×12、24×8のどちらの2次元トーラスも埋め込むことが可能である。
本実施例は、各区画で1ノード故障まで故障回避が可能である。また、2次元トーラスの埋め込み性は、縮退した2次元トーラスで維持される。完全結合グループが8×4の区画の場合、16×12ならば16ノードを切り離して16×11に縮退、24×8ならば8ノードを切り離して23×8に縮退することで、2次元トーラスを維持できる。すなわち、1ノードが故障したので、故障した1ノードを切り離すため、これを含む1次元トーラス分を削除すれば、2次元トーラスが維持できるということである。
なお、上記実施形態においては、パケットのルーティング経路は、あらかじめ設定しておき、可変しないこととする。迂回経路もあらかじめ設定しておく。設定内容は、各ルータ内にルーティングテーブルとして格納しておく。パケットのルーティング経路を静的に決めておくことで、迂回経路を適応的に決めてルーティングしている場合のようなパケットの到着順が受信側で入れ替わるということが生じなくなり、パケット受信処理の負荷が軽くなる。また、完全結合されたノードのグループを直列接続するようにしたことにより、ノードに障害が発生した場合の迂回経路を余分な仮想チャネルを設けることなしに設定することが可能となる。
直列接続と完全結合の2次元で接続されたプロセッサは、全プロセッサを環状の一筆書きでなぞることができる。これは1次元トーラスの埋め込み性と呼ばれ、1次元トーラスと同様の通信高速化が可能である。従来方式では、完全結合の区画をトーラスに閉じるため、ルータとは別にスイッチが必要であったが、本実施形態は、直列接続と完全結合の次元との組み合わせにより、ルータのみで各区画に1次元トーラスの埋め込み性を持たせることができる。
本実施形態では、完全結合をトーラス区画化だけでなく、回避経路としても利用する。この方式により、故障回避通信と通常通信経路の競合を削減できる。
仮想チャネルを2個設けることにより、直列接続をリングに閉じ、トーラスとしてもデッドロック回避できる。このため、トーラス区画化の自由度がさらに上がる。また、完全結合の次元は必ず隣への転送で目的の座標に移動できるため、仮想チャネル1個でデッドロックフリーである。ここで2つの仮想チャネルを使用すると、デッドロックせずに完全結合の次元を2回移動できる。この仕組により、故障部位を避ける経路でのパケット転送が可能になる。すなわち、どこかのノードが故障した場合、そのノードを避ける必要があるが、このとき、完全結合の次元を使って、別の経路に出て、直列接続の次元を通って別の完全結合区画内に入り、今入った完全結合区画内を完全結合の次元を使って目的のノードまで移動するという迂回経路を構築することができるようになる。
従来方式では、トーラスのデッドロック回避で仮想チャネル数を2個のほかに、さらに故障回避のために追加の仮想チャネルが必要であり、ハードウェアコストが高かった。本実施形態では、仮想チャネル数2個でトーラスのデッドロック回避と故障回避を両立する。
本実施形態は、完全結合を使用するためノードあたりのポート数が多い。だが、完全結合は基板内の配線に閉じることができる。このため実装コストの増加は小さい。すなわち、完全結合のグループを、基板に搭載されているプロセッサのグループと一致させることにより、完全結合の接続は、基板内で、短い配線で実現することができ、配線が長くなる基板間の接続を、グループ間の接続とすることにより、配線の数を減らすことができる。

Claims (12)

  1. 複数のノードを含むコンピュータシステムにおいて、
    前記複数のノードの各々は、
    各グループが第1の所定数のノードをそれぞれ含むように、前記複数のノードをグループ化した第2の所定数のグループのうち、同じグループに属する第1の所定数のノードにおける自ノード以外の全てのノードと1対1でそれぞれ接続する複数の第1のポートと、
    前記第2の所定数のグループのうち、全ての隣接する異なるグループの対応するノードとそれぞれ接続する複数の第2のポートを有することを特徴とするコンピュータシステム。
  2. 前記複数の第2のポートが接続する回線は、
    両端が接続されたトーラスを構成することを特徴とする請求項1記載のコンピュータシステム。
  3. 前記トーラスは、
    1次元トーラスであることを特徴とする請求項2記載のコンピュータシステム。
  4. 前記トーラスは、
    2次元トーラスであることを特徴とする請求項2記載のコンピュータシステム。
  5. 前記複数のノードの各々は、
    演算処理を行うプロセッサと、
    前記プロセッサを、同じグループに属する第1の所定数のノードにおける自ノード以外の全てのノードに含まれるプロセッサと1対1でそれぞれ接続する複数の前記第1のポートと、全ての隣接する異なるグループの対応するノードに含まれるプロセッサとそれぞれ接続する複数の前記第2のポートを備えるルータを有することを特徴とする請求項1記載のコンピュータシステム。
  6. 前記コンピュータシステムはさらに、
    複数の基板を有し、
    前記同じグループに属する第1の所定数のノードに含まれるプロセッサとルータは、
    全て同一の基板上に搭載されることを特徴とする請求項1記載のコンピュータシステム。
  7. 前記複数の第2のポートが接続する回線の各々は、
    異なる基板間を接続することを特徴とする請求項6記載のコンピュータシステム。
  8. 前記複数の第2のポートが接続する回線の各々は、
    異なる基板間を2つの仮想チャネルを介して接続することを特徴とする請求項7記載のコンピュータシステム。
  9. M×N(M、Nは、それぞれ以上の整数)個の複数のノードを含むコンピュータシステムにおいて、
    前記複数のノードの各々は、
    各グループがN個のノードをそれぞれ含むように、N個のノードをグループ化したM個のグループのうち、同じグループに属するN個のノードの全てを1対1でそれぞれ接続する複数の第1のポートと、
    前記M個のグループのうち、全ての隣接する異なるグループの対応するノードとそれぞれ接続する複数の第2のポートを有することを特徴とするコンピュータシステム。
  10. 前記第1のポートの数はN−1個であり、前記第2のポートの数は2個であることを特徴とする請求項9記載のコンピュータシステム。
  11. 前記第1のポートの数と前記第2のポートの数の合計は、N+1個であることを特徴とする請求項9又は10記載のコンピュータシステム。
  12. 複数のノードを含むコンピュータシステムの制御方法において、
    前記複数のノードの各々は、
    各グループが第1の所定数のノードをそれぞれ含むように、前記複数のノードをグループ化した第2の所定数のグループのうち、同じグループに属する第1の所定数のノードにおける自ノード以外の全てのノードと1対1でそれぞれ接続する複数の第1のポートを介して、前記同じグループに属する第1の所定数のノードにおける自ノード以外の全てのノードとの間でパケットを送受信し、
    前記第2の所定数のグループのうち、全ての隣接する異なるグループの対応するノードとそれぞれ接続する複数の第2のポートを介して、前記全ての隣接する異なるグループの対応するノードとの間でパケットを送受信することを特徴とするコンピュータシステムの制御方法。
JP2010511791A 2008-05-15 2008-05-15 コンピュータシステム及びコンピュータシステムの制御方法 Active JP5212469B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2008/001220 WO2009139024A1 (ja) 2008-05-15 2008-05-15 コンピュータを相互接続するネットワーク

Publications (2)

Publication Number Publication Date
JPWO2009139024A1 JPWO2009139024A1 (ja) 2011-09-08
JP5212469B2 true JP5212469B2 (ja) 2013-06-19

Family

ID=41318408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010511791A Active JP5212469B2 (ja) 2008-05-15 2008-05-15 コンピュータシステム及びコンピュータシステムの制御方法

Country Status (4)

Country Link
US (1) US8504731B2 (ja)
EP (2) EP2282269A4 (ja)
JP (1) JP5212469B2 (ja)
WO (1) WO2009139024A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019036936A (ja) * 2017-08-11 2019-03-07 國立成功大學National Cheng Kung University ネットワークトポロジーシステム並びにトポロジー及びそのルーティングテーブルの構築方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5750963B2 (ja) * 2011-03-22 2015-07-22 富士通株式会社 並列計算機システム、制御装置、並列計算機システムの制御方法および並列計算機システムの制御プログラム
JP6048505B2 (ja) 2012-09-24 2016-12-21 富士通株式会社 並列計算機、ノード装置、及び並列計算機の制御方法
CN104079491B (zh) * 2014-07-07 2018-04-27 中国科学院计算技术研究所 一种面向高维度网络的路由器及路由方法
WO2018097015A1 (ja) * 2016-11-28 2018-05-31 株式会社ターボデータラボラトリー 分散システム
GB2562520A (en) * 2017-05-17 2018-11-21 John Hamlin Derrick Digital processing connectivity

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060176888A1 (en) * 1998-09-17 2006-08-10 Mcnamara Tod W High density network topology
JP2008097528A (ja) * 2006-10-16 2008-04-24 Fujitsu Ltd 計算機クラスタ

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS532574B2 (ja) 1972-12-29 1978-01-30
US4253144A (en) * 1978-12-21 1981-02-24 Burroughs Corporation Multi-processor communication network
US5280474A (en) * 1990-01-05 1994-01-18 Maspar Computer Corporation Scalable processor to processor and processor-to-I/O interconnection network and method for parallel processing arrays
JP3679813B2 (ja) * 1991-07-22 2005-08-03 株式会社日立製作所 並列計算機
GB9201126D0 (en) * 1992-01-20 1992-03-11 Madge Networks Ltd Communication system
JPH06266684A (ja) 1993-03-15 1994-09-22 Toshiba Corp プロセッサ間ルーティング方式
US5583990A (en) * 1993-12-10 1996-12-10 Cray Research, Inc. System for allocating messages between virtual channels to avoid deadlock and to optimize the amount of message traffic on each type of virtual channel
US5701416A (en) 1995-04-13 1997-12-23 Cray Research, Inc. Adaptive routing mechanism for torus interconnection network
US6301623B1 (en) * 1998-12-24 2001-10-09 3Com Corporation Computer network with a plurality of identically addressed devices
US6598145B1 (en) * 1999-02-12 2003-07-22 Avici Systems Irregular network
JP4377033B2 (ja) * 2000-05-23 2009-12-02 富士通マイクロエレクトロニクス株式会社 データ転送制御方法及びその装置
US6853635B1 (en) * 2000-07-24 2005-02-08 Nortel Networks Limited Multi-dimensional lattice network
US7444422B1 (en) * 2000-10-10 2008-10-28 Nortel Networks Limited Multicast when forwarding information is unknown
US20030041152A1 (en) * 2001-08-21 2003-02-27 David Schmeltzle Distributed communication system
US6854035B2 (en) * 2001-10-05 2005-02-08 International Business Machines Corporation Storage area network methods and apparatus for display and management of a hierarchical file system extension policy
EP2264628A1 (en) * 2002-09-18 2010-12-22 Netezza Corporation Intelligent storage device controller
JP2005157653A (ja) 2003-11-25 2005-06-16 Ip Flex Kk データ処理装置および処理方法
US7191311B2 (en) 2003-12-13 2007-03-13 International Business Machines Corporation Method and system of interconnecting processors of a parallel computer to facilitate torus partitioning
CN100334857C (zh) * 2004-09-27 2007-08-29 华为技术有限公司 一种环网及其业务实现方法
US7724739B2 (en) * 2005-03-18 2010-05-25 Cisco Technology, Inc. Source specific multicast layer 2 networking device and method
US8131871B2 (en) * 2006-01-12 2012-03-06 Cisco Technology, Inc. Method and system for the automatic reroute of data over a local area network
US7831709B1 (en) * 2008-02-24 2010-11-09 Sprint Communications Company L.P. Flexible grouping for port analysis
US8279867B2 (en) * 2008-03-02 2012-10-02 Jeffrey Alan Carley Method and apparatus for reducing flood traffic in switches

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060176888A1 (en) * 1998-09-17 2006-08-10 Mcnamara Tod W High density network topology
JP2008097528A (ja) * 2006-10-16 2008-04-24 Fujitsu Ltd 計算機クラスタ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019036936A (ja) * 2017-08-11 2019-03-07 國立成功大學National Cheng Kung University ネットワークトポロジーシステム並びにトポロジー及びそのルーティングテーブルの構築方法

Also Published As

Publication number Publication date
JPWO2009139024A1 (ja) 2011-09-08
EP2282269A4 (en) 2012-01-04
EP2282269A1 (en) 2011-02-09
EP3382569A1 (en) 2018-10-03
US8504731B2 (en) 2013-08-06
WO2009139024A1 (ja) 2009-11-19
US20110055428A1 (en) 2011-03-03

Similar Documents

Publication Publication Date Title
US8451831B2 (en) System and method for implementing a multistage network using a two-dimensional array of tiles
JP5212469B2 (ja) コンピュータシステム及びコンピュータシステムの制御方法
JP5540609B2 (ja) 並列計算システムおよび通信制御プログラム
US7889725B2 (en) Computer cluster
US6304568B1 (en) Interconnection network extendable bandwidth and method of transferring data therein
US8139490B2 (en) Deadlock prevention in direct networks of arbitrary topology
US20130073814A1 (en) Computer System
US7486619B2 (en) Multidimensional switch network
CN112188325B (zh) 使用具有一对多光交换机的光网络的可重新配置的计算平台
KR102625118B1 (ko) 광학 네트워크들을 사용하는 재구성가능한 컴퓨팅 포드들
US7239606B2 (en) Scalable configurable network of sparsely interconnected hyper-rings
EP1222557B1 (en) Network topology for a scalable multiprocessor system
US20080101395A1 (en) System and Method for Networking Computer Clusters
US7987313B2 (en) Circuit of on-chip network having four-node ring switch structure
JP4158803B2 (ja) データ転送ネットワークおよびデータ転送ネットワークの運用方法
WO2012056547A1 (ja) 情報処理システム、ルーティング方法及びプログラム

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130211

R150 Certificate of patent or registration of utility model

Ref document number: 5212469

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160308

Year of fee payment: 3