JP2008096484A - 光半導体装置 - Google Patents

光半導体装置 Download PDF

Info

Publication number
JP2008096484A
JP2008096484A JP2006274752A JP2006274752A JP2008096484A JP 2008096484 A JP2008096484 A JP 2008096484A JP 2006274752 A JP2006274752 A JP 2006274752A JP 2006274752 A JP2006274752 A JP 2006274752A JP 2008096484 A JP2008096484 A JP 2008096484A
Authority
JP
Japan
Prior art keywords
optical waveguide
optical
layer
region
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006274752A
Other languages
English (en)
Inventor
Koichiro Kishima
公一朗 木島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2006274752A priority Critical patent/JP2008096484A/ja
Priority to US11/858,519 priority patent/US7526170B2/en
Priority to CN2007101532015A priority patent/CN101158731B/zh
Publication of JP2008096484A publication Critical patent/JP2008096484A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122Basic optical elements, e.g. light-guiding paths
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122Basic optical elements, e.g. light-guiding paths
    • G02B6/125Bends, branchings or intersections
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/015Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction
    • G02F1/025Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction in an optical waveguide structure

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

【課題】一般にリッジ型の光導波路は、光の閉じこめが強くないため、ストリップ型の光導波路と比較すると、光導波路を屈曲させた場合の光の導波損失が大きくなるので、その光導波路の屈曲部での光の導波損失を低減することを可能とする。
【解決手段】半導体領域16と、前記半導体領域16内に形成された第1光閉じ込め層12と第2光閉じ込め層14とに挟まれてなる光導波路21と、前記光導波路21の屈曲部の曲率半径方向に対して該屈曲部の外側および内側の少なくとも一方側上の前記半導体領域16に形成した絶縁膜領域22とを備えたことを特徴とする。
【選択図】図1

Description

本発明は、光導波路の屈曲部の導波損失を低減させた光導波路を備えた光半導体装置に関する。
SIMOX(Separation by Implanted Oxygen)法によりシリコン基板の表面の直下に光導波路を形成する方法がある。この方法は、表面が平坦な状態で表面側に単結晶のシリコン材料を残しながら、内部に光導波路となる部分を形成することができるという特徴を有している(例えば、非特許文献1参照。)。このため、光集積回路と電気集積回路とを1つのシリコン基板に3次元的に集積することができる製法であるという点で特に注目されている。
ここで、SIMOX法による光導波路の構成例は、図12に示すように、シリコン基板111上に第1酸化シリコン層112を介してシリコン層113が形成され、このシリコン層113中に第2酸化シリコン層114が形成されているものである。この第1酸化シリコン層112と第2酸化シリコン層114との間のシリコン層113が光導波路を形成する第1シリコン層115であり、この第1シリコン層115の膜厚の厚い部分、すなわち第1酸化シリコン膜112がシリコン基板111側に凹まして形成されている部分上が光導波路121となる。この場合、第2酸化シリコン層114は両面とも平坦な面で形成されている。また、第2酸化シリコン層114上のシリコン層113は第2シリコン層116となっている。上記構成を形成するには、シリコン基板111上で上記光導波路121が形成される領域上を開口したマスク(図示せず)を形成した後に、例えば酸素をイオン注入することで、上記第1酸化シリコン層112を形成し、さらに上記マスクを除去した後に、例えば酸素をイオン注入することで、上記第2酸化シリコン層114を形成する。これによって、第1シリコン層115でリッジ形状の光導波路121が形成される。
また、図13に示すように、シリコン基板111上に第1酸化シリコン層112を介してシリコン層113が形成されている。このシリコン層113中には第2酸化シリコン層114が形成され、上記第1酸化シリコン層112と上記第2酸化シリコン層114とに挟まれたシリコン層113(第1シリコン層115)は、光導波路121となる領域が他の領域よりも厚く形成されている。また、第2酸化シリコン層114上のシリコン層113は第2シリコン層116となっている。したがって、第1シリコン層115と第2シリコン層116とは同一層で形成されるので、このシリコン層113上で上記光導波路が形成される領域上にマスク(図示せず)を形成した後に、例えば酸素をイオン注入することで、上記第2シリコン層116を形成し、第1シリコン層115でリッジ形状の光導波路121を形成する。つまり、SOI(Silicon on insulator)基板のシリコン層113中に、酸素をイオン注入することにより、上記構成の光導波路121を形成することができる。
SIMOX法などの手法によりシリコン基板の内部に光導波路を形成した基板の表面にMOSデバイスを作製する提案が最近なされている(例えば、非特許文献2参照。)。このSIMOX法によりシリコン基板の内部に作製した光導波路は、リッジ型の光導波路の形成が報告されている。しかし、一般にリッジ型の光導波路は、光の閉じこめが強くないため、ストリップ型の光導波路と比較すると、光導波路を屈曲させた場合の光の導波損失が大きくなるという欠点が存在する。
Prakash Koonath, Koichiro Kisima, Tejaswi Indukuri,and Bahram Jalali 著「Sculpting of three-dimensional nano-optical structures in silicon」APPLIDE PHYSICS LETTERS VOL.83 Number24 p.4909-4911 2003年12月15日 Tejaswi Indukuri, Prakash Koonath,and Bahram Jalali 著「Three-dimensional Integration of metal-oxide-semiconductor transistor with subterranean photonics in silicon」APPLIDE PHYSICS LETTERS VOL.88 121108-1-3 2006年
解決しようとする問題点は、一般にリッジ型の光導波路は、光の閉じこめが強くないため、ストリップ型の光導波路と比較すると、光導波路を屈曲させた場合の光の導波損失が大きくなるという欠点が存在する点である。
本発明は、光導波路の屈曲部での光の導波損失を低減することを課題とする。
本発明の光半導体装置は、半導体領域と、前記半導体領域内に形成された第1光閉じ込め層と第2光閉じ込め層とに挟まれてなる光導波路と、前記光導波路の屈曲部の中央部より外側および内側の少なくとも一方側上の前記半導体領域に形成した絶縁膜領域とを備えたことを特徴とする。
本発明の光半導体装置では、光導波路の屈曲部の中央部より外側および内側の少なくとも一方側上の半導体領域に形成した絶縁膜領域を備えたことから、光導波路の屈曲部における導波損失が低減される。これは、光導波路中を導波される光が光導波路の屈曲部において絶縁膜領域により光導波路外に放出される光を光導波路内に戻す効果があるためである。
本発明の光半導体装置によれば、光導波路の屈曲部における導波損失を低減できるため、光の導波効率を高めることができるので、高性能な光導波路を備えた光半導体装置を提供することができるという利点がある。
本発明の光半導体装置の一実施の形態(第1実施例)を、図1の概略構成断面図および図2の平面レイアウト図によって説明する。
図1に示すように、半導体基板11と、この半導体基板11上に第1光閉じ込め層12を介して形成されたもので、光導波路21となる領域が他の領域よりも厚く形成された第1半導体層13と、この第1半導体層13上に第2光閉じ込め層14を介して形成された第2半導体層15とが形成されている。上記半導体基板11には、例えばシリコン基板を用いる。そして、上記第1光閉じ込め層12、第2光閉じ込め層14は、上述の半導体層よりも屈折率の低い絶縁膜が用いられ、例えば酸化シリコン膜で形成されている。そして、第1光閉じ込め層12は第1半導体層13側が平坦に形成され、第2閉じ込め層14は第1半導体層12の光導波路21となる部分が厚くなるように、第2半導体層15側に凹ました状態に形成されている。また、上記第1半導体層13、第2半導体層15にはシリコン層が用いられる。
すなわち、上記半導体基板11、第1半導体層13および第2半導体層15により半導体領域16が形成されている。また、第1半導体層13と第2半導体層15とは同一の半導体層で形成され、この半導体層に上記第2光閉じ込め層14は、SIMOX法などにより、例えば酸素のイオン注入により、酸化シリコンで形成されている。さらに、上記光導波路21は、リッジ型の光導波路となっている。
図2に示すように、上記光導波路21は、所望の経路に形成され、その経路中の光導波路の屈曲部21Cには、その屈曲部21Cの中央部(中央線C)より外側および内側の少なくとも一方側上の上記半導体領域16(第2シリコン層15)に、上記光導波路21にそって絶縁膜領域22が形成されている。本第1実施例では、光導波路21の両側の傾斜した側壁上方の第2光閉じ込め層14上の半導体領域16(第2シリコン層15)に絶縁膜領域22(22a、22b)が光導波路21の両側上方に沿って形成されている。
また、図1に示すように、上記第2半導体層15には、MOSデバイスが形成されていてもよい。例えば、MOSトランジスタ41、51が形成されている。MOSトランジスタ41は、例えば、第2半導体層15上にゲート絶縁膜42を介してゲート電極43が形成され、このゲート電極43の両側の第2半導体層15にソース・ドレイン44、45が形成されている。同様にMOSトランジスタ51は、例えば、第2半導体層15上にゲート絶縁膜52を介してゲート電極53が形成され、このゲート電極53の両側の第2半導体層15にソース・ドレイン54、55が形成されている。そして、MOSトランジスタ41、51間において、電気的干渉を低減するため、通常、電気的に分離する素子分離領域が形成されるが、ここではこの素子分離領域を上記絶縁膜領域22が兼ねることができ、この絶縁膜領域22は、通常のMOSトランジスタの素子分離技術であるシャロートレンチアイソレーション(STI:Shallow Trench Isolation)技術によって形成することができる。
例えば、第2半導体層15の絶縁膜領域22を形成する領域に、通常のレジスト膜形成、リソグラフィー技術によるレジスト膜のパターニングによって、絶縁膜領域22を形成する領域上に開口を設けたエッチングマスクを形成し、そのエッチングマスクを用いて、第2半導体層15を第2光閉じ込め層14までエッチングして溝を形成する。この溝内に絶縁膜を埋め込み、第2半導体層15上に形成された余剰な絶縁膜を研磨、例えば化学的機械研磨によって除去する。これによって、第2半導体層15に第2光閉じ込め層14に達する絶縁膜領域22を形成することができる。
上記光半導体装置1では、光導波路21の屈曲部21Cの曲率半径方向に対して該屈曲部21Cの外側および内側の少なくとも一方側上の半導体領域16(第2シリコン層15)に形成した絶縁膜領域22を備えたことから、光導波路21の屈曲部21Cにおける導波損失が低減される。これは、光導波路21中を導波される光が光導波路21の屈曲部21Cにおいて絶縁膜領域22により光導波路21外に放出される光を光導波路21内に戻す効果があるためである。よって、光導波路の屈曲部21Cにおける導波損失を低減できるため、光の導波効率を高めることができるので、高性能な光導波路21を備えた光半導体装置1を提供することができるという利点がある。また、上記構成では、絶縁膜領域22を光導波路21の両側壁部上方に設けたが、一方側であっても、効果は得られる。
次に、本発明の光半導体装置の一実施の形態(第2実施例)を、図3の概略構成断面図によって説明する。なお、前記第1実施例と同様な構成部品には同一符号を付して説明する。
図3に示すように、半導体基板11と、この半導体基板11上に第1光閉じ込め層12を介して形成されたもので、光導波路21となる領域が他の領域よりも厚く形成された第1半導体層13と、この第1半導体層13上に第2光閉じ込め層14を介して形成された第2半導体層15とが形成されている。上記半導体基板11には、例えばシリコン基板を用いる。そして、上記第1光閉じ込め層12、第2光閉じ込め層14は、上述の半導体層よりも屈折率の低い絶縁膜が用いられ、例えば酸化シリコン膜で形成されている。そして、第1光閉じ込め層12は第1半導体層12の光導波路21となる部分が厚くなるように、半導体基板11側に凹ました状態に形成されている。また第2閉じ込め層14は第1半導体層13側が平坦に形成されている。上記第1半導体層13、第2半導体層15にはシリコン層が用いられる。
すなわち、上記半導体基板11、第1半導体層13および第2半導体層15により半導体領域16が形成されている。また、上記第1光閉じ込め層12は、SIMOX法などにより、例えば半導体基板11への酸素のイオン注入により、酸化シリコンで形成されている。さらに、上記光導波路21は、リッジ型の光導波路となっている。
上記光導波路21は、所望の経路に形成され、前記図2によって説明したのと同様に、その経路中の光導波路の屈曲部21Cには、その屈曲部21Cの曲率半径方向に対して、屈曲部の外側および内側の少なくとも一方側上の上記半導体領域16(第2シリコン層15)に、上記光導波路21にそって絶縁膜領域22が形成されている。本第2実施例では、光導波路21の両側の傾斜した側壁上方の第2光閉じ込め層14上の半導体領域16(第2シリコン層15)に絶縁膜領域22(22a、22b)が光導波路21の両側上方に沿って形成されている。
上記第2半導体層15には、MOSデバイスが形成されていてもよい。例えば、MOSトランジスタ41、51が形成されている。MOSトランジスタ41は、例えば、第2半導体層15上にゲート絶縁膜42を介してゲート電極43が形成され、このゲート電極43の両側の第2半導体層15にソース・ドレイン44、45が形成されている。同様にMOSトランジスタ51は、例えば、第2半導体層15上にゲート絶縁膜52を介してゲート電極53が形成され、このゲート電極53の両側の第2半導体層15にソース・ドレイン54、55が形成されている。そして、MOSトランジスタ41、51間において、電気的干渉を低減するため、通常、電気的に分離する素子分離領域が形成されるが、ここではこの素子分離領域を上記絶縁膜領域22が兼ねることができ、この絶縁膜領域22は、通常のMOSトランジスタの素子分離技術であるシャロートレンチアイソレーション(STI:Shallow Trench Isolation)技術によって形成することができる。
上記光半導体装置2では、前記光半導体装置1と同様に、光導波路21の屈曲部21Cの曲率半径方向に対して該屈曲部21Cの外側および内側の少なくとも一方側上の半導体領域16(第2シリコン層15)に形成した絶縁膜領域22を備えたことから、光導波路21の屈曲部21Cにおける導波損失が低減される。これは、光導波路21中を導波される光が光導波路21の屈曲部21Cにおいて絶縁膜領域22により光導波路21外に放出される光を光導波路21内に戻す効果があるためである。よって、光導波路の屈曲部21Cにおける導波損失を低減できるため、光の導波効率を高めることができるので、高性能な光導波路21を備えた光半導体装置2を提供することができるという利点がある。また、上記構成では、絶縁膜領域22を光導波路21の両側壁部上方に設けたが、一方側であっても、効果は得られる。
次に、本発明の光半導体装置の一実施の形態(第3実施例)を図4の概略構成断面図によって、一実施の形態(第4実施例)を図5の概略構成断面図によって説明する。
図4に示すように、絶縁膜領域22以外の構成は、前記図1によって説明したのと同様である。よって、ここでは絶縁膜領域22について説明する。絶縁膜領域22は、レイアウト上、光導波路21側部上を含め、光導波路21に重なるように、第2光閉じ込め層14上の第2半導体層15に形成されている。この構成でも、光導波路の屈曲部21C(前記図2参照)における導波損失を低減できるため、光の導波効率を高めることができる。
また、図5に示すように、絶縁膜領域22以外の構成は、前記図3によって説明したのと同様である。よって、ここでは絶縁膜領域22について説明する。絶縁膜領域22は、レイアウト上、光導波路21側部上を含め、光導波路21に重なるように、第2光閉じ込め層14上の第2半導体層15に形成されている。この構成でも、光導波路の屈曲部21C(前記図2参照)における導波損失を低減できるため、光の導波効率を高めることができる。
次に、本発明の光半導体装置の各種構成について、光の導波損失をシミュレーションによって調べた結果を説明する。
シミュレーションでは、構成を簡単化したモデルによって行った。基本構成を図6の概略構成断面図によって説明する。この構成は、絶縁膜領域22を形成しない構成であり、この構成を構成Aとする。
図6に示すように、半導体基板11と、この半導体基板11上に第1光閉じ込め層12を介して形成されたもので、光導波路21となる領域が他の領域よりも厚く形成された第1半導体層13と、この第1半導体層13上に第2光閉じ込め層14を介して形成された第2半導体層15とが形成されている。上記半導体基板11はシリコン基板とし、第1光閉じ込め層12、第2光閉じ込め層14は酸化シリコン膜とした。また、第1半導体層13、第2半導体層15はシリコン層とした。そして、第1光閉じ込め層12は第1半導体層13側が平坦に形成され、第2閉じ込め層14は第1半導体層12の光導波路21となる部分が厚くなるように、第2半導体層15側に凹ました状態に形成されているとした。また、計算を簡単化するため、光導波路21は矩形断面とした。
各部の寸法は、図示の通りであり、第1光閉じ込め層12の膜厚は0.4μm、第1半導体層13の膜厚は0.09μmであり、光導波路21の部分の膜厚は0.19μmである。また第2光閉じ込め層14の膜厚は0.1μm、第2半導体層の膜厚は0.175μmで、光導波路21上の膜厚は0.075μmとした。さらに、光導波路21の幅は1.0μm、光導波路21の両側における第2光閉じ込め層14の段差形成部14S1、14S2の幅は0.3μm、その両側の第2光閉じ込め層14の幅を5.0μmとした。
上記基本構成に対して、絶縁膜領域22を形成した構成を図7〜図12の概略構成断面図によって説明する。
図7に示すように、絶縁膜領域22は、レイアウト上、光導波路21両端に重なるように、光導波路21の両外側上における第2光閉じ込め層14の段差形成部14S1、14S2上の第2半導体層15に形成されているもので、この構成を構成Bとする。
図8に示すように、絶縁膜領域22は、レイアウト上、光導波路21上の第2光閉じ込め層14および第2光閉じ込め層14の段差形成部14S1、14S2上の第2半導体層15に形成されているもので、この構成を構成Cとする。
図9に示すように、絶縁膜領域22は、レイアウト上、光導波路21上の第2光閉じ込め層14の第2半導体層15に形成されているもので、この構成を構成Dとする。この構成Dでは、絶縁膜領域22は第2光閉じ込め層14の段差形成部14S1、14S2上には形成されていない。
図10に示すように、絶縁膜領域22は、レイアウト上、光導波路21一端に重なるように、光導波路21の側方における第2光閉じ込め層14の一方の段差形成部14S1上、この場合は光導波路21が前記図2のように曲折しているとして、光導波路21の曲折部21C(前記図2参照)内側上方の第2半導体層15に形成されているもので、この構成を構成Eとする。
図11に示すように、絶縁膜領域22は、レイアウト上、光導波路21両端に重なるように、光導波路21の側方における第2光閉じ込め層14の一方の段差形成部14S2上、この場合は光導波路21が前記図2のように曲折しているとして、光導波路21の曲折部21C(前記図2参照)外側上方の第2半導体層15に形成されているもので、この構成を構成Fとする。
上記構成A〜Fについて、導波損失を計算した。計算では、光導波路21の曲折部21の曲率半径を10μmの場合と20μmの場合について、導波損失Lを計算した。ここで、光導波路21の曲率半径とは、光導波路21の中央線(前記図2の1点鎖線で示す線)における曲率半径をいう。また、上記光導波路21の導波損失Lは、1cmあたり導波した場合にその導波光量がexp(−L)になるように定義された数値である。曲率半径20μmの屈曲部を用いて光導波路の角度を90°回転させた場合の導波長さは、3.14×20×2/4であるので、約31.4μmとなり、1cmには満たないが、表1においては導波損失の比較を容易にするために、このような損失Lを用いた。なお、この計算結果においては、前記図2示したように、光導波路が紙面に対して左側に屈曲している場合の計算結果を表1に示す。
Figure 2008096484
絶縁膜領域22を形成しない構成Aでは、曲率半径が20μmの場合に導波損失が19.45であり、曲率半径が10μmの場合に導波損失が50.78であった。この値を基準として考察する。
絶縁膜領域22を設けたことが最も効果的に現れたのは、構成Fである。この構成Fでは、曲率半径が20μmの場合に導波損失が5.81であり、曲率半径が10μmの場合に導波損失が15.84であった。また、構成Bでも、曲率半径が20μmの場合に導波損失が5.95であり、曲率半径が10μmの場合に導波損失が16.02であり、構成Fとほぼ同等な効果が得られた。すなわち、絶縁膜領域22は、光導波路21の屈曲部21Cの外側上方における第2半導体層15に形成することが最も有効であることが判る。
一方、構成Dでは、曲率半径が20μmの場合に導波損失が20.78であり、曲率半径が10μmの場合に導波損失が51.08であり、むしろ、構成Aよりも悪化していることがわかった。絶縁膜領域22は、レイアウト上、光導波路21に重なるように形成したのでは、全く効果が得られないことを示している。
また、構成Cでは、曲率半径が20μmの場合に導波損失が8.86であり、曲率半径が10μmの場合に導波損失が22.20であり、絶縁膜領域22を設けた効果は見られるが、レイアウト上、光導波路21に重なるように形成した部分がマイナスに作用して、構成Fや構成Bのような導波損失レベルにならなかったものといえる。
また、構成Eでは、曲率半径が20μmの場合に導波損失が5.23であり、曲率半径10μmの場合に導波損失が51.34であり、曲率半径が20μmの場合に絶縁膜領域22を設けた効果は見られるが、曲率半径が10μmの場合には、むしろ、構成Aよりも悪化していることがわかった。したがって、構成Eは、曲率半径が20μm以上の大きな曲率半径を有する部分に形成することは有効であるが、曲率半径が20μmよりもちいさくなると、その効果は低減される、曲率半径が10μmでは効果が得られなくなることがわかった。すなわち、導波損失の低減効果は光導波路21の曲折部21Cの曲率半径に依存している。
本発明の光半導体装置の一実施の形態(第1実施例)を示した概略構成断面図である。 本発明の光半導体装置の一実施の形態(第1実施例)を示したレイアウト図である。 本発明の光半導体装置の一実施の形態(第2実施例)を示した概略構成断面図である。 本発明の光半導体装置の一実施の形態(第3実施例)を示した概略構成断面図である。 本発明の光半導体装置の一実施の形態(第4実施例)を示した概略構成断面図である。 シミュレーションの構成A(基本構成)を示した概略構成断面図である。 シミュレーションの構成Bを示した概略構成断面図である。 シミュレーションの構成Cを示した概略構成断面図である。 シミュレーションの構成Dを示した概略構成断面図である。 シミュレーションの構成Eを示した概略構成断面図である。 シミュレーションの構成Fを示した概略構成断面図である。 従来の光半導体装置の一例を示した概略構成断面図である。 従来の光半導体装置の一例を示した概略構成断面図である。
符号の説明
1…光半導体装置、12…第1光閉じ込め層、14…第2光閉じ込め層、21…光導波路、22…絶縁膜領域

Claims (4)

  1. 半導体領域と、
    前記半導体領域内に形成された第1光閉じ込め層と第2光閉じ込め層とに挟まれてなる光導波路と、
    前記光導波路の屈曲部の中央部より外側および内側の少なくとも一方側上の前記半導体領域に形成した絶縁膜領域と
    を備えたことを特徴とする光半導体装置。
  2. 前記絶縁膜領域は前記光導波路の側面上方から外側および内側の一方側上の前記半導体領域に形成されている
    ことを特徴とする請求項1記載の光半導体装置。
  3. 前記光導波路はリッジ型の光導波路からなる
    ことを特徴とする請求項1記載の光半導体装置。
  4. 前記絶縁膜領域は、前記絶縁膜領域が形成された前記半導体領域に形成されるMOSデバイスの素子分離領域と共用されている
    ことを特徴とする請求項1記載の光半導体装置。
JP2006274752A 2006-10-06 2006-10-06 光半導体装置 Pending JP2008096484A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006274752A JP2008096484A (ja) 2006-10-06 2006-10-06 光半導体装置
US11/858,519 US7526170B2 (en) 2006-10-06 2007-09-20 Optical semiconductor device
CN2007101532015A CN101158731B (zh) 2006-10-06 2007-09-29 光半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006274752A JP2008096484A (ja) 2006-10-06 2006-10-06 光半導体装置

Publications (1)

Publication Number Publication Date
JP2008096484A true JP2008096484A (ja) 2008-04-24

Family

ID=39275004

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006274752A Pending JP2008096484A (ja) 2006-10-06 2006-10-06 光半導体装置

Country Status (3)

Country Link
US (1) US7526170B2 (ja)
JP (1) JP2008096484A (ja)
CN (1) CN101158731B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012173707A (ja) * 2011-02-24 2012-09-10 Fujitsu Ltd 光半導体素子及びその製造方法
WO2016125747A1 (ja) * 2015-02-04 2016-08-11 日本碍子株式会社 光導波路基板

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7574090B2 (en) * 2006-05-12 2009-08-11 Toshiba America Electronic Components, Inc. Semiconductor device using buried oxide layer as optical wave guides
US8139907B2 (en) * 2009-12-29 2012-03-20 United Microelectronics Corp. Optoelectronic device and method of forming the same
US20110158582A1 (en) * 2009-12-30 2011-06-30 Tzung-I Su Structure of a semiconductor device having a waveguide and method of forming the same
CN102122034B (zh) * 2010-01-11 2014-04-09 联华电子股份有限公司 光电元件及其形成方法
WO2012068588A1 (en) 2010-11-19 2012-05-24 Brigham Young University Systems and methods for separating condensable vapors from gases by direct-contact heat exchange
US8869235B2 (en) 2011-10-11 2014-10-21 Citrix Systems, Inc. Secure mobile browser for protecting enterprise data
US9280377B2 (en) 2013-03-29 2016-03-08 Citrix Systems, Inc. Application with multiple operation modes
US9599561B2 (en) 2011-10-13 2017-03-21 Affymetrix, Inc. Methods, systems and apparatuses for testing and calibrating fluorescent scanners
US9709740B2 (en) 2012-06-04 2017-07-18 Micron Technology, Inc. Method and structure providing optical isolation of a waveguide on a silicon-on-insulator substrate
US8910239B2 (en) 2012-10-15 2014-12-09 Citrix Systems, Inc. Providing virtualized private network tunnels
US9170800B2 (en) 2012-10-16 2015-10-27 Citrix Systems, Inc. Application wrapping for application management framework
US9971585B2 (en) 2012-10-16 2018-05-15 Citrix Systems, Inc. Wrapping unmanaged applications on a mobile device
US9387815B2 (en) 2013-02-28 2016-07-12 Kevin Goldstein Apparatus for collection of debris escaping around a vehicle tailgate
US9413736B2 (en) 2013-03-29 2016-08-09 Citrix Systems, Inc. Providing an enterprise application store
US9985850B2 (en) 2013-03-29 2018-05-29 Citrix Systems, Inc. Providing mobile device management functionalities
US9355223B2 (en) 2013-03-29 2016-05-31 Citrix Systems, Inc. Providing a managed browser
US10284627B2 (en) 2013-03-29 2019-05-07 Citrix Systems, Inc. Data management for an application with multiple operation modes
US9304335B2 (en) 2014-07-16 2016-04-05 Globalfoundries Inc. Integrated LDMOS devices for silicon photonics

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63147111A (ja) * 1986-12-10 1988-06-20 Nippon Sheet Glass Co Ltd 光導波回路
JPH05173030A (ja) * 1991-12-20 1993-07-13 Nec Eng Ltd 光導波路の曲がり構造
JPH05288943A (ja) * 1992-04-06 1993-11-05 Nippon Telegr & Teleph Corp <Ntt> 曲がり光導波路およびその製造方法
JPH095546A (ja) * 1995-06-16 1997-01-10 Furukawa Electric Co Ltd:The リッジ型光導波路
JPH09318830A (ja) * 1996-02-29 1997-12-12 Northern Telecom Ltd 半導体光チャネル型導波路および光チャネル型導波路の製造方法
JPH10332965A (ja) * 1997-05-29 1998-12-18 Sumitomo Electric Ind Ltd 薄膜導波路
JPH11344630A (ja) * 1998-06-03 1999-12-14 Fujikura Ltd 平面型光導波路及びその製造方法
JP2004506935A (ja) * 2000-08-11 2004-03-04 ブッカム・テクノロジー・ピーエルシー 電気光学デバイス
JP2005182030A (ja) * 2003-12-17 2005-07-07 Samsung Electronics Co Ltd 光デバイス及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4518219A (en) * 1980-01-25 1985-05-21 Massachusetts Institute Of Technology Optical guided wave devices employing semiconductor-insulator structures
US5926717A (en) * 1996-12-10 1999-07-20 Advanced Micro Devices, Inc. Method of making an integrated circuit with oxidizable trench liner
US6834152B2 (en) * 2001-09-10 2004-12-21 California Institute Of Technology Strip loaded waveguide with low-index transition layer

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63147111A (ja) * 1986-12-10 1988-06-20 Nippon Sheet Glass Co Ltd 光導波回路
JPH05173030A (ja) * 1991-12-20 1993-07-13 Nec Eng Ltd 光導波路の曲がり構造
JPH05288943A (ja) * 1992-04-06 1993-11-05 Nippon Telegr & Teleph Corp <Ntt> 曲がり光導波路およびその製造方法
JPH095546A (ja) * 1995-06-16 1997-01-10 Furukawa Electric Co Ltd:The リッジ型光導波路
JPH09318830A (ja) * 1996-02-29 1997-12-12 Northern Telecom Ltd 半導体光チャネル型導波路および光チャネル型導波路の製造方法
JPH10332965A (ja) * 1997-05-29 1998-12-18 Sumitomo Electric Ind Ltd 薄膜導波路
JPH11344630A (ja) * 1998-06-03 1999-12-14 Fujikura Ltd 平面型光導波路及びその製造方法
JP2004506935A (ja) * 2000-08-11 2004-03-04 ブッカム・テクノロジー・ピーエルシー 電気光学デバイス
JP2005182030A (ja) * 2003-12-17 2005-07-07 Samsung Electronics Co Ltd 光デバイス及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012173707A (ja) * 2011-02-24 2012-09-10 Fujitsu Ltd 光半導体素子及びその製造方法
WO2016125747A1 (ja) * 2015-02-04 2016-08-11 日本碍子株式会社 光導波路基板

Also Published As

Publication number Publication date
US20080085075A1 (en) 2008-04-10
CN101158731B (zh) 2012-04-25
CN101158731A (zh) 2008-04-09
US7526170B2 (en) 2009-04-28

Similar Documents

Publication Publication Date Title
JP2008096484A (ja) 光半導体装置
US8815704B2 (en) Semiconductor substrate for photonic and electronic structures and method of manufacture
TWI515910B (zh) 薄膜電晶體基板與其製作方法、顯示器
US7941023B2 (en) Ultra low-loss CMOS compatible silicon waveguides
US7118682B2 (en) Low loss SOI/CMOS compatible silicon waveguide and method of making the same
US20090111200A1 (en) Method for Fabricating Electronic and Photonic Devices on a Semiconductor Substrate
US20060194378A1 (en) Semiconductor device and method of fabricating the same
KR100948938B1 (ko) 다른 실리콘 두께를 갖는 soi 소자
JP2004221601A (ja) 多重ゲート絶縁膜を有する半導体素子の製造方法及びそれにより製造された半導体素子
KR100818997B1 (ko) 게이트 형성용 포토마스크 및 이를 이용한 반도체 소자의제조 방법
JP6949038B2 (ja) 薄膜トランジスタ及びその製造方法、表示パネルと表示装置
JP2006100790A (ja) 半導体装置及びその製造方法
CN105336703B (zh) 一种半导体器件的制作方法
JPS63228710A (ja) 半導体装置
US7862991B2 (en) Method for fabricating recess pattern in semiconductor device
JP2006202875A (ja) 半導体装置の製造方法及び半導体装置
KR100798010B1 (ko) 반도체 기판의 제조 방법 및 반도체 장치의 제조 방법,포토마스크
JP2005070557A (ja) スポットサイズ変換器およびその製造方法
KR20050027381A (ko) 트랜지스터의 리세스 채널 형성 방법
KR100944622B1 (ko) 반도체 소자 및 그 제조 방법
JPH04290473A (ja) 半導体装置の製造方法
US7902079B2 (en) Method for fabricating recess pattern in semiconductor device
JP2009117407A (ja) 半導体装置の製造方法
JP4572367B2 (ja) 半導体装置およびその製造方法
SE0200751D0 (sv) Method for manufacturing a photonic device and photonic device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080826

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091009

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091027

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091106

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100824