JP2008091428A - バリスタ - Google Patents

Abstract

【課題】内部電極間以外でバリスタ特性が生じるのを抑制して、所望のバリスタ特性を得ることが可能なバリスタを提供すること。
【解決手段】積層型チップバリスタ１では、二つの端子電極５１間の間隔Ｄ_ｅ１と第１及び第２の内部電極２３，３３間の間隔Ｄ_ｉ１とが０＜Ｄ_ｅ１≦４Ｄ_ｉ１なる関係を満たし、二つの接続導体間の間隔Ｄ_ｅ２と上記間隔Ｄ_ｉ１とが０＜Ｄ_ｅ２≦４Ｄ_ｉ１なる関係を満たしている。積層型チップバリスタ１のバリスタ素体１１には、その外表面側からＬｉが拡散されており、バリスタ素体１１の外表面近傍のＬｉが拡散された領域は電気抵抗が極めて高い。バリスタ素体１１における二つの端子電極５１間の領域のバリスタ電圧及びバリスタ素体１１における二つの接続導体間の領域のバリスタ電圧が、バリスタ素体１１における第１及び第２の内部電極２３，３３間の領域のバリスタ電圧よりも極めて高くなる。
【選択図】図４

Description

本発明は、バリスタ、特に、ＺｎＯを主成分とし、電圧非直線特性を発現する焼結体を備えるバリスタに関する。

この種のバリスタとして、ＺｎＯを主成分とし、電圧非直線特性を発現する焼結体と、所定の間隔を隔てて互いに対向するように焼結体内に配置された一対の内部電極と、焼結体の外表面に配置されると共に複数の内部電極のうち対応する内部電極にそれぞれ電気的に接続される一対の外部電極と、を備えるものが知られている（例えば、特許文献１参照）。
特開２００２−２４６２０７号公報

本発明は、複数の内部電極間の領域以外で電圧非直線特性（以下、バリスタ特性と称する）が生じるのを抑制して、所望のバリスタ特性を得ることが可能なバリスタを提供することを課題とする。

近年、ＤＳＣ（Digital Still Camera）、ＤＶＣ（DigitalVideo Camera）、ＰＤＡ（Personal Digital Assistant）、ノートパソコンあるいは携帯電話等の電子機器の小型化に伴い、バリスタを始めとする電子部品の高密度実装に対する要求が厳しくなっている。この高密度実装に対する要求を満足するために、電子部品のパッケージをボールグリッドアレイパッケージ（以下、単にＢＧＡパッケージという）とすることが考えられている。ＢＧＡパッケージには、その裏面にはんだバンプが格子状に多数並設されている。ＢＧＡパッケージは、各はんだバンプを実装基板の対応するパッドに重ねた状態でリフローすることにより実装基板に実装される。

バリスタをＢＧＡパッケージに対応させた構成として、複数の外部電極がＺｎＯを主成分とする焼結体の同一の外表面上に配置された構成が考えられる。そこで、本発明者等は、複数の外部電極がＺｎＯを主成分とする焼結体の同一の外表面上に配置されたパリスタを作製し、その電気的特性を調べた。その結果、本発明者等は、複数の外部電極がＺｎＯを主成分とする焼結体の同一の外表面上に配置されたパリスタでは、複数の内部電極間の領域だけではなく、複数の外部電極間の領域にもバリスタ特性が生じてしまうという新たな事実を見出すに至った。また、本発明者等は、複数の外部電極間の領域に生じるバリスタ特性は複数の外部電極間の間隔と複数の内部電極間の間隔とに関係しているという新たな事実も見出すに至った

複数の外部電極間にバリスタ特性が生じてしまうという事象は、以下の理由に因るものと考えられる。複数の外部電極間に電位差が生じると、複数の外部電極間に電界が発生する。この電界における電気力線は、焼結体における外部電極が形成された外表面近傍を通るため、焼結体における複数の外部電極間の領域にバリスタ特性が生じることとなる。

焼結体の外表面近傍は、焼結体の内部に比して、焼成雰囲気や熱の影響を受け易く、酸素の拡散やＺｎＯの結晶成長にばらつきが生じ易い。また、焼結体の外表面近傍は、焼結体の内部に比して、熱や酸素拡散によりＺｎＯの結晶成長が促進され、バリスタ電圧が低くなり易い。このため、焼結体における複数の外部電極間の領域に生じるバリスタ特性は、ばらつきを有すると共に、焼結体における複数の内部電極間の領域に生じるバリスタ特性に対して無視できず、バリスタとしてのバリスタ特性に影響を及ぼすこととなる。

通常、積層型チップバリスタでは、各外部電極は焼結体の端部に配置されているため、外部電極間の間隔が比較的大きい。このため、焼結体における複数の外部電極間の領域に生じるバリスタ特性は生じ難く、また、バリスタ特性が生じたとしても焼結体における複数の内部電極間の領域に生じるバリスタ特性に対して無視できる。

しかしながら、上述したように、電子部品の小型化の要請から、バリスタをＢＧＡパッケージに対応させた構成とする場合、同一の外表面上に配置された複数の外部電極間の間隔は極めて小さくなってしまう。このため、焼結体における複数の外部電極間の領域に生じるバリスタ特性の影響はますます大きくなってしまう。

本発明者等の調査研究の結果によれば、同一の外表面上における複数の外部電極間の間隔が、複数の内部電極間の間隔に対して４倍以下である場合、焼結体における複数の外部電極間の領域に生じるバリスタ特性の影響が顕著に現れるようになる。すなわち、同一の外表面上における複数の外部電極間の間隔が、複数の内部電極間の間隔に対して４倍より大きい場合、焼結体における複数の外部電極間の領域にバリスタ特性が生じ難くなる。また、焼結体における複数の外部電極間の領域にバリスタ特性が生じたとしても、そのバリスタ特性は、焼結体における複数の内部電極間の領域に生じるバリスタ特性に対して無視できる。

かかる事実を踏まえ、本発明に係るバリスタは、ＺｎＯを主成分とし、電圧非直線特性を発現する焼結体と、所定の間隔を隔てて互いに対向するように焼結体内に配置された複数の内部電極と、焼結体の一の外表面に隣り合うように配置された複数の外部電極と、を備え、一の外表面上における複数の外部電極間の間隔（Ｄ_ｅ）が、複数の内部電極間の所定の間隔（Ｄ_ｉ）に対し、
０＜Ｄ_ｅ≦４Ｄ_ｉ
なる関係を満たしており、少なくとも焼結体における複数の外部電極間には、焼結体における複数の内部電極間の領域のバリスタ電圧よりも高いバリスタ電圧を有する領域が一の外表面側から形成されていることを特徴とする。

本発明に係るバリスタでは、焼結体における複数の外部電極間の領域のバリスタ電圧が、焼結体における複数の内部電極間の領域のバリスタ電圧よりも高くなる。これにより、一の外表面上における複数の外部電極間の間隔が狭く、当該間隔（Ｄ_ｅ）と複数の内部電極間の所定の間隔（Ｄ_ｉ）とが、
０＜Ｄ_ｅ≦４Ｄ_ｉ
なる関係を満たす場合であっても、焼結体における複数の外部電極間の領域にバリスタ特性が生じ難くなる。また、焼結体における複数の外部電極間の領域にバリスタ特性が生じたとしても、そのバリスタ特性は、焼結体における複数の内部電極間の領域に生じるバリスタ特性に対して無視できる。これらの結果、複数の内部電極の間の領域以外においてバリスタ特性が生じてしまうのが抑制されることとなり、所望のバリスタ特性を得ることができる。

好ましくは、焼結体における複数の内部電極間の領域のバリスタ電圧よりも高いバリスタ電圧を有する領域が、一の外表面側からアルカリ金属が拡散されることにより形成されている。この場合、焼結体における複数の外部電極間の領域が実質的に電気的に絶縁された状態となる。これにより、焼結体における複数の外部電極間の領域のバリスタ電圧を、焼結体における複数の内部電極間の領域のバリスタ電圧よりも容易に高くすることができる。

また、本発明に係るバリスタは、ＺｎＯを主成分とし、電圧非直線特性を発現する焼結体と、所定の間隔を隔てて互いに対向するように焼結体内に配置された複数の内部電極と、焼結体の一の外表面に隣り合うように配置された複数の外部電極と、を備え、一の外表面上における複数の外部電極間の間隔（Ｄ_ｅ）が、複数の内部電極間の所定の間隔（Ｄ_ｉ）に対し、
０＜Ｄ_ｅ≦４Ｄ_ｉ
なる関係を満たしており、焼結体は、少なくとも一の外表面において、該一の外表面側からアルカリ金属が拡散されていることを特徴とする。

本発明に係るバリスタでは、一の外表面側から焼結体にアルカリ金属が拡散されているので、焼結体における複数の外部電極間の領域が実質的に電気的に絶縁された状態となる。このため、焼結体における複数の外部電極間の領域のバリスタ電圧は、焼結体における複数の内部電極間の領域のバリスタ電圧よりも高くなる。この結果、上述したように、複数の内部電極間の領域以外においてバリスタ特性が生じてしまうのが抑制されることとなり、所望のバリスタ特性を得ることができる。

好ましくは、上記アルカリ金属が、Ｌｉである。Ｌｉは、イオン半径が比較的小さく、ＺｎＯの結晶内に固溶し易い。このため、確実に、焼結体における複数の外部電極間の領域を実質的に電気的に絶縁された状態とすることができる。

好ましくは、焼結体が、バリスタ特性を発現するための副成分として希土類金属を含んでいる。希土類金属を含むと、焼結体は緻密化された組織体となる。このため、アルカリ金属は、焼結体の上記一の外表面から深い部分まで拡散し難く、焼結体における複数の内部電極間の領域にまで至ることはない。この結果、拡散されたアルカリ金属が、焼結体における複数の内部電極間の領域に生じるバリスタ特性に対して影響を及ぼしてしまうのを防ぐことができる。より好ましくは、上記希土類金属が、Ｐｒである。

本発明によれば、複数の内部電極間の領域以外でバリスタ特性が生じるのを抑制して、所望のバリスタ特性を得ることが可能なバリスタを提供することができる。

以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。

（第１実施形態）
図１〜図５を参照して、第１実施形態に係る積層型チップバリスタ１の構成を説明する。図１は、第１実施形態に係る積層型チップバリスタを示す、バリスタ素体の第１の主面側から見た斜視図である。図２は、第１実施形態に係る積層型チップバリスタを示す、バリスタ素体の第２の主面側から見た斜視図である。図３は、図１のIII−III線に沿った断面構成を説明するための図である。図４は、図３のIV−IV線に沿った断面構成を説明するための図である。図５は、図４のV−V線に沿った断面構成を説明するための図である。

積層型チップバリスタ１は、図１〜図５に示されるように、バリスタ素体１１と、複数の外部電極とを備えている。複数の外部電極は、複数（本実施形態においては、２つ）の接続導体４１と、複数（本実施形態においては、４つ）の端子電極５１とを含んでいる。

バリスタ素体１１は、略矩形板状である。バリスタ素体１１は、例えば、その縦が１ｍｍ程度に設定され、その横が１ｍｍ程度に設定され、その厚みが０．５ｍｍ程度に設定されている。バリスタ素体１１は、互いに対向する第１の主面１３及び第２の主面１５を有する。第１の主面１３及び第２の主面１５は、正方形状である。すなわち、バリスタ素体１１は、第１の主面１３及び第２の主面１５に垂直な方向から見て、正方形状を呈している。

バリスタ素体１１は、バリスタ特性を発現する焼結体であり、複数のバリスタ層が積層された積層体として構成されている。実際の積層型チップバリスタ１では、複数のバリスタ層は、互いの間の境界が視認できない程度に一体化されている。バリスタ層は、ＺｎＯ（酸化亜鉛）を主成分として含むと共に、副成分として希土類金属元素、Ｃｏ、IIIｂ族元素（Ｂ、Ａｌ、Ｇａ、Ｉｎ）、Ｓｉ、Ｃｒ、Ｍｏ、アルカリ金属元素（Ｋ、Ｒｂ、Ｃｓ）及びアルカリ土類金属元素（Ｍｇ、Ｃａ、Ｓｒ、Ｂａ）等の金属単体やこれらの酸化物を含む素体からなる。本実施形態において、バリスタ層は、副成分としてＰｒ、Ｃｏ、Ｃｒ、Ｃａ、Ｓｉ、Ｋ、Ａｌ等を含んでいる。

本実施形態では、希土類金属として、Ｐｒを用いている。Ｐｒは、バリスタ特性を発現させるための材料となる。Ｐｒを用いる理由は、電圧非直線性に優れ、また、量産時での特性ばらつきが少ないためである。

本実施形態では、アルカリ土類金属元素として、Ｃａを用いている。Ｃａは、ＺｎＯ系バリスタ材料の焼結性を制御する、及び、耐湿性を向上するための材料となる。Ｃａを用いる理由は、電圧非直線性を改善するためである。

バリスタ層におけるＺｎＯの含有量は、特に限定されないが、バリスタ層を構成する全体の材料を１００質量％とした場合に、通常、９９．８〜６９．０質量％である。バリスタ層の厚みは、例えば５〜６０μｍ程度である。

バリスタ素体１１は、外表面側からアルカリ金属が拡散されており、バリスタ素体１１の外表面近傍の高抵抗化が図られている。バリスタ素体１１の外表面側からアルカリ金属が拡散されると、拡散されたアルカリ金属は、ＺｎＯの結晶内に固溶することとなる。これにより、ｎ型半導体としての性質を示すＺｎＯは、アルカリ金属によりドナーが減ぜられて、電気抵抗が大きくなる。また、アルカリ金属がＺｎＯの結晶粒界に存在することによっても、電気抵抗が大きくなると考えられる。本実施形態では、バリスタ素体１１に拡散させるアルカリ金属として、Ｌｉを用いている。

バリスタ素体１１には、それぞれ複数（本実施形態においては、２層ずつ）の第１の内部電極層２１及び第２の内部電極層３１が配置されている。第１の内部電極層２１と第２の内部電極層３１とは、互いの間に少なくとも一層のバリスタ層が介在するように配置されている。

各第１の内部電極層２１は、図３〜図５に示されるように、複数（本実施形態においては、２つ）の第１の内部電極２３をそれぞれ含んでいる。各第１の内部電極２３は、略矩形状を呈している。一の第１の内部電極２３は、バリスタ層を挟んで、少なくともその一部が後述する一の第２の内部電極３３と対向している。同じ第１の内部電極層２１に含まれる第１の内部電極２３は、バリスタ層の積層方向（以下、単に「積層方向」と称する。）に平行な側面から所定の間隔を有すると共に、互いに電気的に絶縁されるように所定の間隔を有してそれぞれ位置する。各第１の内部電極２３は、その一端が第１の主面１３に臨むように該第１の主面１３に引き出されている。

各第２の内部電極層３１は、図３〜図５に示されるように、複数（本実施形態においては、２つ）の第２の内部電極３３をそれぞれ含んでいる。各第２の内部電極３３は、略矩形状を呈している。一の第２の内部電極３３は、バリスタ層を挟んで、少なくともその一部が一の第１の内部電極２３と対向している。同じ第２の内部電極層３１に含まれる第２の内部電極３３は、第１の内部電極２３と同様に、積層方向に平行な側面から所定の間隔を有すると共に、互いに電気的に絶縁されるように所定の間隔を有してそれぞれ位置する。各第２の内部電極３３は、その一端が第２の主面１５に臨むように該第２の主面１５に引き出されている。

第１の内部電極２３と第２の内部電極３３とは、上述したように、少なくともその一部同士が所定の間隔Ｄ_ｉ１を隔てて互いに対向するように、バリスタ素体１１内に配置されている。これにより、積層型チップバリスタ１では、少なくともその一部同士が互いに対向するようにバリスタ素体１１内に配置された第１及び第２の内部電極２３，３３を含む内部電極対が複数（本実施形態においては、４つ）備えられることとなる。所定の間隔Ｄ_ｉ１は、バリスタ電圧等を考慮して設定されるが、本実施形態では、例えば、２０〜６０μｍに設定されている。

第１の内部電極２３及び第２の内部電極３３は、導電材を含んでいる。第１の内部電極２３及び第２の内部電極３３に含まれる導電材としては、特に限定されないが、ＰｄまたはＡｇ−Ｐｄ合金またはＡｇからなることが好ましい。第１の内部電極２３及び第２の内部電極３３の厚みは、例えば０．５〜５μｍ程度である。

第１の主面１３及び第２の主面１５は、積層方向に平行な方向で且つ第１及び第２の内部電極２３，３３に垂直な方向に伸びている。なお、積層方向は、第１の内部電極２３と第２の内部電極３３との対向方向と平行な方向であり、第１及び第２の内部電極２３，３３に垂直な方向である。

各接続導体４１は、図３及び図５にも示されるように、４つの内部電極対のうち、積層方向に並んで位置する２つの内部電極対に含まれる各第１の内部電極２３の第１の主面１３に引き出される部分を覆うように、第１の主面１３上に配置されている。第１の内部電極２３の第１の主面１３に引き出される部分は、対応する接続導体４１に物理的且つ電気的に接続されている。これにより、接続導体４１は、積層方向に並んで位置する２つの内部電極対に含まれる各第１の内部電極２３同士を電気的に接続することとなる。

各接続導体４１は、略矩形状（本実施形態では、略長方形状）を呈している。接続導体４１は、例えば、その長辺の長さが０．８ｍｍ程度に設定され、その短辺の長さが０．４ｍｍ程度に設定され、その厚みが２μｍ程度に設定されている。接続導体４１の長辺方向は、積層方向に平行である。

接続導体４１は、Ｐｔを含んでいる。接続導体４１は、後述するように導電性ペーストが焼き付けられることにより形成されている。導電性ペーストには、Ｐｔ粒子を主成分とする金属粉末に、ガラスフリット、有機バインダ及び有機溶剤を混合したものが用いられている。

各端子電極５１は、図２及び図４に示されるように、第２の主面１５上に、各第２の内部電極３３に対応して設けられており、ｎ行ｎ列（パラメータｎは、２以上の偶数とする）に二次元配列されている。本実施形態では、端子電極５１は２行２列に２次元配列されている。端子電極５１は、略矩形状（本実施形態では、略正方形状）を呈している。端子電極５１は、例えば、各一辺の長さが０．４ｍｍ程度に設定され、厚みが２μｍ程度に設定されている。

各端子電極５１は、図３及び図５にも示されるように、対応する第２の内部電極３３の第２の主面１５に引き出される部分を覆うように、第２の主面１５上に配置されている。第２の内部電極３３の第２の主面１５に引き出される部分は、対応する端子電極５１に物理的且つ電気的に接続されている。これにより、端子電極５１は、対応する第２の内部電極３３にそれぞれ電気的に接続されることとなる。

端子電極５１は、Ｐｔを含んでいる。端子電極５１は、後述するように導電性ペーストが焼き付けられることにより形成されている。導電性ペーストには、Ｐｔ粒子を主成分とする金属粉末に、ガラスフリット、有機バインダ及び有機溶剤を混合したものが用いられている。各端子電極５１には、はんだパンプ５３が配置されている。

第２の主面１５上における隣り合う二つの端子電極５１間の間隔Ｄ_ｅ１は、上述した所定の間隔Ｄ_ｉ１に対して、
０＜Ｄ_ｅ１≦４Ｄ_ｉ１
なる関係を満たすように設定されている。各間隔Ｄ_ｅ１は、すべて同じである必要はなく、上記関係を満たす範囲内であれば、異なっていてもよい。

第１の主面１３上における二つの接続導体４１間の間隔Ｄ_ｅ２は、上述した所定の間隔Ｄ_ｉ１に対して、
０＜Ｄ_ｅ２≦４Ｄ_ｉ１
なる関係を満たすように設定されている。

第１の内部電極２３と第２の内部電極３３とは、上述したように、積層方向から見て少なくともその一部同士が互いに対向して、重なるように位置している。したがって、バリスタ層における第１の内部電極２３と第２の内部電極３３とに重なる領域、すなわち、バリスタ素体１１における第１の内部電極２３と第２の内部電極３３との間の領域がバリスタ特性を発現する領域として機能する。

上述した構成を有する積層型チップバリスタ１においては、図６に示されるように、直列接続される二つのバリスタＢが、二組含まれることとなる。各バリスタＢは、第１の内部電極２３と、第２の内部電極３３と、バリスタ層における第１及び第２の内部電極２３，３３に重なる領域とにより構成される。

接続導体４１の長辺方向は、上述したように、積層方向に略平行である、すなわち、接続導体４１は積層方向に伸びるように配置されている。また、直列接続される二つのバリスタＢの一方の端子電極５１と他方の端子電極５１とは、積層方向に並置されている。したがって、接続導体４１の長辺方向に並置されることとなる一対の端子電極５１の間に、直列接続された２つのバリスタＢが存在することとなる。

続いて、図７及び図８を参照して、上述した構成を有する積層型チップバリスタ１の製造過程について説明する。図７は、第１実施形態に係る積層型チップバリスタの製造過程を説明するためのフロー図である。図８は、第１実施形態に係る積層型チップバリスタの製造過程を説明するための図である。

まず、バリスタ層を構成する主成分であるＺｎＯと、Ｐｒ、Ｃｏ、Ｃｒ、Ｃａ、Ｓｉ、Ｋ及びＡｌの金属又は酸化物等の微量添加物とを所定の割合となるように各々秤量した後、各成分を混合してバリスタ材料を調整する（ステップＳ１０１）。その後、このバリスタ材料に有機バインダ、有機溶剤、有機可塑剤等を加えて、ボールミル等を用いて２０時間程度混合・粉砕を行ってスラリーを得る。

このスラリーを、ドクターブレード法等の公知の方法により、例えばポリエチレンテレフタレートからなるフィルム上に塗布した後、乾燥して厚さ３０μｍ程度の膜を形成する。こうして得られた膜をフィルムから剥離してグリーンシートを得る（ステップＳ１０３）。

次に、グリーンシートに、第１の内部電極２３に対応する電極部分を複数（後述する分割チップ数に対応する数）形成する（ステップＳ１０５）。同様にして、異なるグリーンシートに、第２の内部電極３３に対応する電極部分を複数（後述する分割チップ数に対応する数）形成する（ステップＳ１０５）。第１及び第２の内部電極２３，３３に対応する電極部分は、Ｐｄ粒子を主成分とする金属粉末、有機バインダ及び有機溶剤を混合した導電性ペーストをスクリーン印刷等の印刷法にて印刷し、乾燥させることにより形成する。

次に、電極部分が形成された各グリーンシートと、電極部分が形成されていないグリーンシートとを所定の順序で重ねてシート積層体を形成する（ステップＳ１０７）。こうして得られたシート積層体を、例えば、チップ単位に切断して、分割された複数のグリーン体ＬＳ１（図８参照）を得る（ステップＳ１０９）。得られたグリーン体ＬＳ１では、第１の内部電極２３に対応する電極部分ＥＬ１が形成されたグリーンシートＧＳ１と、第２の内部電極３３に対応する電極部分ＥＬ２が形成されたグリーンシートＧＳ２と、電極部分ＥＬ１，ＥＬ２が形成されていないグリーンシートＧＳ３とが順次積層されている。なお、電極部分ＥＬ１，ＥＬ２が形成されていないグリーンシートＧＳ３は、必要に応じて、それぞれの箇所において複数枚ずつ積層してもよい。

次に、グリーン体ＬＳ１に、１８０〜４００℃、０．５〜２４時間程度の加熱処理を実施して脱バインダを行った後、さらに、８５０〜１４００℃、０．５〜８時間程度の焼成を行い（ステップＳ１１１）、バリスタ素体１１を得る。この焼成によって、グリーン体ＬＳ１におけるグリーンシートＧＳ１〜ＧＳ３はバリスタ層となる。電極部分ＥＬ１は、第１の内部電極２３となる。電極部分ＥＬ２は、第２の内部電極３３となる。

次に、バリスタ素体１１の外表面からＬｉを拡散させる（ステップＳ１１３）。ここでは、まず、得られたバリスタ素体１１の表面にＬｉ化合物を付着させる。Ｌｉ化合物の付着には、密閉回転ポットを用いることができる。Ｌｉ化合物としては、特に限定されないが、熱処理することにより、Ｌｉがバリスタ素体１１の外表面から内部に拡散できる化合物であり、Ｌｉの酸化物、水酸化物、塩化物、硝酸塩、硼酸塩、炭酸塩及び蓚酸塩等が用いられる。

そして、このＬｉ化合物が付着しているバリスタ素体１１を電気炉で、所定の温度及び時間で熱処理する。この結果、Ｌｉ化合物からＬｉがバリスタ素体１１の外表面からバリスタ素体１１内に拡散する。好ましい熱処理温度は、７００〜１１００℃であり、熱処理雰囲気は大気である。また、熱処理時間（保持時間）は、好ましくは１０分〜４時間である。

次に、バリスタ素体１１の外表面に、接続導体４１及び端子電極５１を形成する（ステップＳ１１５）。ここでは、バリスタ素体１１の第１の主面１３上に、対応する第１の内部電極２３に接するように導電性ペーストをスクリーン印刷工法にて印刷した後、乾燥させることによって、接続導体４１に対応する導体部分を形成する。また、バリスタ素体１１の第２の主面１５上に、対応する第２の内部電極３３に接するように導電性ペーストをスクリーン印刷工法にて印刷した後、乾燥させることによって、端子電極５１に対応する電極部分を形成する。そして、形成した電極部分（導電性ペースト）を、電極（金属粉末）の材質に応じて、５００〜１１００℃で焼き付けて、接続導体４１及び端子電極５１が形成されたバリスタ素体１１を得る。接続導体４１及び端子電極５１用の導電性ペーストには、上述したように、Ｐｔ粒子を主成分とする金属粉末に、ガラスフリット、有機バインダ及び有機溶剤を混合したものを用いることができる。接続導体４１及び端子電極５１用の導電性ペーストに用いられるガラスフリットは、Ｂ、Ｂｉ、Ａｌ、Ｓｉ、Ｓｒ、Ｂａ、Ｐｒ、Ｚｎ等を少なくとも１種以上含む。

上述した過程を経ることにより、積層型チップバリスタ１が得られる。なお、はんだパンプ５３の形成方法については、既存の形成方法を利用することができ、ここでの説明を省略する。

シート積層体の形成方法については、本出願による先願である特願２００５−２０１９６３号の明細書に記載された集合基板の製造方法を用いるようにしてもよい。この場合、シート積層体（集合基板）を複数のグリーン体ＬＳ２に分割して焼成することなく、接続導体４１及び端子電極５１用の導電性ペーストを付与することができる。

以上のように、第１実施形態によれば、複数の端子電極５１がバリスタ素体１１の第２の主面１５に配置されているので、該第２の主面１５を実装部品（例えば、電子部品や実装基板等）に対向させた状態で積層型チップバリスタ１を実装させることができ、ＢＧＡパッケージに対応させた構成が実現されることとなる。接続導体４１が、積層方向に並んで位置する２つの内部電極対に含まれる各第１の内部電極２３同士を電気的に接続するように第１の主面１５に配置されているので、バリスタ素体１１には、接続導体４１に対応する位置にバリスタＢとして機能する領域が存在することとなる。したがって、接続導体４１が積層型チップバリスタ１の実装方向を識別するためのマークとして機能することとなり、積層型チップバリスタ１を適切且つ容易に実装することができる。

バリスタ素体１１が、第１及び第２の主面１３，１５に垂直な方向から見て、正方形状である場合、バリスタ素体１１の外形形状に基づいて該積層型チップバリスタ１の実装方向を識別することは困難であるので、特に効果的である。

また、本実施形態によれば、積層型チップバリスタ１の実装方向を識別するためのマークをバリスタ素体１１に新たに設ける必要がなく、積層型チップバリスタ１の製造コストが嵩むことはない。

ところで、積層型チップバリスタ１では、バリスタ素体１１の外表面からＬｉが拡散されているので、図９に示されるように、バリスタ素体１１の外表面近傍のＬｉが拡散された領域１１ａは、電気抵抗が極めて高く、実質的に電気的に絶縁された状態となる。すなわち、バリスタ素体１１における隣り合う二つの端子電極５１間の領域が、実質的に電気的に絶縁された状態となり、当該領域にはバリスタ特性が生じ難い。このため、バリスタ素体１１における隣り合う二つの端子電極５１間の領域のバリスタ電圧が、バリスタ素体１１における第１の内部電極２３と第２の内部電極３３との間の領域のバリスタ電圧よりも極めて高くなる。

また、バリスタ素体１１における二つの接続導体４１間の領域が、実質的に電気的に絶縁された状態となり、当該領域にはバリスタ特性が生じ難い。このため、バリスタ素体１１における二つの接続導体４１間の領域のバリスタ電圧が、バリスタ素体１１における第１の内部電極２３と第２の内部電極３３との間の領域のバリスタ電圧よりも極めて高くなる。

このように、第２の主面１５上における隣り合う二つの端子電極５１間の間隔Ｄ_ｅ１が狭く、当該間隔と第１の内部電極２３と第２の内部電極３３との間の所定の間隔Ｄ_ｉ１とが、
０＜Ｄ_ｅ１≦４Ｄ_ｉ１
なる関係を満たし、第１の主面１３上における二つの接続導体４１間の間隔Ｄ_ｅ２と上記所定の間隔Ｄ_ｉ１とが、
０＜Ｄ_ｅ２≦４Ｄ_ｉ１
なる関係を満たす場合であっても、バリスタ素体１１における隣り合う二つの端子電極５１間の領域及びバリスタ素体１１における二つの接続導体４１間の領域にバリスタ特性が生じ難くなる。また、バリスタ素体１１における隣り合う二つの端子電極５１間の領域及びバリスタ素体１１における二つの接続導体４１間の領域にバリスタ特性が生じたとしても、そのバリスタ特性は、バリスタ素体１１における第１の内部電極２３と第２の内部電極３３との間の領域に生じるバリスタ特性に対して無視できる。これらの結果、バリスタ素体１１における第１の内部電極２３と第２の内部電極３３との間の領域以外においてバリスタ特性が生じてしまうのが抑制されることとなり、積層型チップバリスタ１は所望のバリスタ特性を得ることができる。

直列接続された二つのバリスタＢの一方の端子電極５１と他方の端子電極５１とに着目する。バリスタ素体１１における隣り合う二つの端子電極５１間の領域に生じるバリスタ特性は、ばらつきを有している。このため、バリスタ素体１１にＬｉが拡散されていない場合、このばらつきの影響をうけて、バリスタＢのバリスタ特性も、ばらつくこととなる。しかしながら、バリスタ素体１１にＬｉが拡散されることにより、上述したように、バリスタ素体１１における隣り合う二つの端子電極５１間の領域にはバリスタ特性が生じ難いがために、ばらつきも生じ難い。したがって、バリスタＢのバリスタ特性がばらつくようなことはない。

二組の、直列接続された二つのバリスタＢのうち一方の組の直列接続された二つのバリスタＢに、ＥＳＤ（Electrostatic Discharge：静電気放電）のようなサージ電圧が印加されると、一方の組における直列接続された二つのバリスタＢの端子電極５１と、他方の組における直列接続された二つのバリスタＢの端子電極５１との間にも電位差が生じてしまう。このため、これらの端子電極５１間に電界が発生する。同様にして、接続導体４１間にも電界が発生する。

一方の組における直列接続された二つのバリスタＢの端子電極５１と、他方の組における直列接続された二つのバリスタＢの端子電極５１とに着目する。バリスタ素体１１における隣り合う二つの端子電極５１間の領域に生じるバリスタ特性は、ばらつきを有すると共に、バリスタ素体１１における第１の内部電極２３と第２の内部電極３３との間の領域に生じるバリスタ特性に対して無視できない。このため、バリスタ素体１１にＬｉが拡散されていない場合、バリスタ素体１１における上述した二つの端子電極５１間の領域にバリスタ特性が生じてしまい、一方の組における直列接続された二つのバリスタＢと他方の組における直列接続された二つのバリスタＢとの間でクロストークが生じることとなる。しかしながら、バリスタ素体１１にＬｉが拡散されることにより、上述したように、バリスタ素体１１における上述した二つの端子電極５１間の領域にはバリスタ特性が生じ難いがために、上記クロストークが生じることはない。

接続導体４１同士に着目する。バリスタ素体１１における二つの接続導体４１間の領域に生じるバリスタ特性は、ばらつきを有すると共に、バリスタ素体１１における第１の内部電極２３と第２の内部電極３３との間の領域に生じるバリスタ特性に対して無視できない。このため、バリスタ素体１１にＬｉが拡散されていない場合、バリスタ素体１１における二つの接続導体４１間の領域にバリスタ特性が生じてしまい、一方の組における直列接続された二つのバリスタＢと他方の組における直列接続された二つのバリスタＢとの間でクロストークが生じることとなる。しかしながら、バリスタ素体１１にＬｉが拡散されることにより、上述したように、バリスタ素体１１における二つの接続導体４１間の領域にはバリスタ特性が生じ難いがために、上記クロストークが生じることはない。

これらの結果、バリスタＢ（積層型チップバリスタ１）は所望のバリスタ特性を得ることができる。

第１実施形態では、上述したように、バリスタ素体１１における隣り合う二つの端子電極５１間の領域及びバリスタ素体１１における二つの接続導体４１間の領域にバリスタ特性が生じ難くなるので、積層型チップバリスタ１のＥＳＤに対する耐量、いわゆるＥＳＤ耐量も大きくなる。また、バリスタ素体１１の外表面近傍のＬｉが拡散された領域１１ａの電気抵抗が極めて高いことから、バリスタ素体１１における隣り合う二つの端子電極５１間の漏洩電流及びバリスタ素体１１における二つの接続導体４１間の漏洩電流が生じ難くなり、積層型チップバリスタ１の漏洩電流が減少する。

第１実施形態では、バリスタ素体１１における第１の内部電極２３と第２の内部電極３３との間の領域のバリスタ電圧よりも高いバリスタ電圧を有する領域が、外表面（第１の主面１３及び第２の主面１５）側からＬｉが拡散されることにより形成されている。これにより、バリスタ素体１１における隣り合う二つの端子電極５１間の領域のバリスタ電圧、及び、バリスタ素体１１における二つの接続導体４１間の領域のバリスタ電圧を、バリスタ素体１１における第１の内部電極２３と第２の内部電極３３との間の領域のバリスタ電圧よりも容易に高くすることができる。

第１実施形態では、アルカリ金属としてＬｉをバリスタ素体１１に拡散させている。Ｌｉは、イオン半径が比較的小さく、ＺｎＯの結晶内に固溶し易い。このため、確実に、バリスタ素体１１における隣り合う二つの端子電極５１間の領域を実質的に電気的に絶縁された状態とすることができる。

第１実施形態では、バリスタ素体１１が、バリスタ特性を発現するための副成分として希土類金属、特にＰｒを含んでいる。希土類金属を含むと、バリスタ素体１１は緻密化された組織体となる。このため、Ｌｉは、バリスタ素体１１の外表面から深い部分まで拡散し難く、バリスタ素体１１における第１の内部電極２３と第２の内部電極３３との間の領域にまで至ることはない。この結果、拡散されたＬｉが、バリスタ素体１１における第１の内部電極２３と第２の内部電極３３との間の領域に生じるバリスタ特性に対して影響を及ぼしてしまうのを防ぐことができる。

更に、第１実施形態では、バリスタ素体１１がＰｒ及びＣａを含むと共に、接続導体４１及び端子電極５１用の導電性ペーストがＰｔを含んでおり、バリスタ素体１１上に接続導体４１及び端子電極５１用の導電性ペーストを塗布し、焼き付けることにより、接続導体４１及び端子電極５１を形成している。これにより、バリスタ素体１１と接続導体４１及び端子電極５１との接合強度を向上させることができる。

バリスタ素体１１と接続導体４１及び端子電極５１との接合強度が向上するという効果は、導電性ペーストの焼き付け時における、次のような事象に起因するものと考えられる。バリスタ素体１１に導電性ペーストを焼き付ける際に、バリスタ素体１１に含まれるＰｒ及びＣａがバリスタ素体１１の表面近傍、すなわちバリスタ素体１１と導電性ペーストとの界面近傍に移動する。そして、バリスタ素体１１と導電性ペーストとの界面近傍に移動したＰｒ及びＣａと導電性ペーストに含まれるＰｔとが相互拡散する。Ｐｒ及びＣａとＰｔとが相互拡散するとき、バリスタ素体１１と接続導体４１及び端子電極５１との界面近傍（界面も含む）に、ＰｒとＰｔとの化合物及びＣａとＰｔとの化合物が形成されることがある。これらの化合物によりアンカー効果が生じ、バリスタ素体１１と接続導体４１及び端子電極５１との接合強度が向上する。

Ｐｔを含む端子電極５１は、主として積層型チップバリスタ１をはんだリフローにより外部基板等に実装する際に好適であり、耐はんだ喰われ性及びはんだ付け性を向上することができる。

（第２実施形態）
次に、図１０〜図１４を参照して、第２実施形態に係る積層型チップバリスタ２の構成を説明する。図１０は、第２実施形態に係る積層型チップバリスタを示す、バリスタ素体の第１の主面側から見た斜視図である。図１１は、第２実施形態に係る積層型チップバリスタを示す、バリスタ素体の第２の主面側から見た斜視図である。図１２は、図１０のXII−XII線に沿った断面構成を説明するための図である。図１３は、図１２のXIII−XIII線に沿った断面構成を説明するための断面図である。図１４は、図１３のXIV−XIV線に沿った断面構成を説明するための断面図である。

積層型チップバリスタ２は、図１０〜図１４に示されるように、バリスタ素体１１、複数（本実施形態においては、２つ）の接続導体４１、複数（本実施形態においては、４つ）の端子電極５１を備えている。バリスタ素体１１は、外表面側からＬｉが拡散されている。

バリスタ素体１１には、複数（本実施形態においては、４層）の導体層１２０Ａ〜１２０Ｄが配されている。導体層１２０Ａと導体層１２０Ｂとの間には、少なくとも一層のバリスタ層が介在するように配されており、導体層１２０Ｃと導体層１２０Ｄとの間には、少なくとも一層のバリスタ層が介在するように配されている。

導体層１２０Ａ及び導体層１２０Ｃは、図１２〜図１４に示されるように、第１の内部電極１２１及び内部導体１２５をそれぞれ１つずつ含んでいる。導体層１２０Ａ及び導体層１２０Ｃにおいては、第１の内部電極１２１及び内部導体１２５が、それぞれ積層方向に平行な側面から所定の間隔を有すると共に、互いに電気的に絶縁されるように所定の間隔を有して配置されている。

一方、導体層１２０Ｂ及び導体層１２０Ｄは、図１２〜図１４に示されるように、第２の内部電極１２３及び内部導体１２５をそれぞれ１つずつ含んでいる。導体層１２０Ｂ及び導体層１２０Ｄにおいては、第２の内部電極１２３及び内部導体１２５が、それぞれ積層方向に平行な側面から所定の間隔を有すると共に、互いに電気的に絶縁されるように所定の間隔を有して配置されている。

なお、導体層１２０Ａの第１の内部電極１２１、導体層１２０Ｂの第２の内部電極１２３及び導体層１２０Ｃ，１２０Ｄの各内部導体１２５は、積層方向から見たときに重なり合うように、バリスタ層上に配置されている。また、導体層１２０Ａ，１２０Ｂの各内部導体１２５、導体層１２０Ｃの第１の内部電極１２１及び導体層１２０Ｄの第２の内部電極１２３は、積層方向から見たときに重なり合うように、バリスタ層上に配置されている。従って、後述する内部電極対１３１と内部導体対１３２とが、バリスタ素体１１内において積層方向に並んで位置すると共に積層方向に対して略垂直方向に並んで位置している。

各第１の内部電極１２１は、略矩形状を呈している。各第１の内部電極１２１は、その一端が第１の主面１３に臨むように第１の主面１３に引き出されている。導体層１２０Ａにおける第１の内部電極１２１は、バリスタ層を挟んで、少なくともその一部が導体層１２０Ｂにおける第２の内部電極１２３と対向している。導体層１２０Ｃにおける第１の内部電極１２１は、バリスタ層を挟んで、少なくともその一部が導体層１２０Ｄにおける第２の内部電極１２３と対向している。

各第２の内部電極１２３は、略矩形状を呈している。各第２の内部電極１２３は、その一端が第２の主面１５に臨むように第２の主面１５に引き出されている。導体層１２０Ｂにおける第２の内部電極１２３は、バリスタ層を挟んで、少なくともその一部が導体層１２０Ａにおける第１の内部電極１２１と対向しており、導体層１２０Ｄにおける第２の内部電極１２３は、バリスタ層を挟んで、少なくともその一部が導体層１２０Ｃにおける第１の内部電極１２１と対向している。

第１の内部電極１２１と第２の内部電極１２３とは、上述したように、少なくともその一部同士が所定の間隔Ｄ_ｉ２を隔てて互いに対向するようにバリスタ素体１１内に配されている。これにより、積層型チップバリスタ２では、少なくともその一部同士が互いに対向するようにバリスタ素体１１内に配された第１及び第２の内部電極１２１，１２３を含む内部電極対１３１が、複数（本実施形態においては、２つ）備えられることとなる。従って、バリスタ層における第１の内部電極１２１と第２の内部電極１２３とが重なる領域、すなわち、すなわち、バリスタ素体１１における第１の内部電極１２１と第２の内部電極１２３との間の領域が、バリスタ特性を発現する領域として機能する。所定の間隔（Ｄ_ｉ２）は、上述した所定の間隔Ｄ_ｉ１と同じく、バリスタ電圧等を考慮して設定されるが、本実施形態では、例えば、２０〜６０μｍに設定されている。

各内部導体１２５は、略矩形状を呈している。各内部導体１２５は、その一端が第１の主面１３に臨むように第１の主面１３に引き出されており、その他端が第２の主面１５に臨むように該第２の主面１５に引き出されている。本実施形態においては、導体層１２０Ａ，２０Ｂにおける各内部導体１２５同士が互いに対向するようにバリスタ素体１１内に配され、導体層１２０Ｃ，１２０Ｄにおける各内部導体１２５同士が互いに対向するようにバリスタ素体１１内に配されている。これにより、積層型チップバリスタ２では、バリスタ素体１１内に配された一対の内部導体１２５（内部導体対１３２）が、複数（本実施形態においては、２つ）備えられることとなる。

第１及び第２の内部電極１２１，１２３並びに内部導体１２５は、導電材を含んでいる。第１及び第２の内部電極１２１，１２３並びに内部導体１２５に含まれる導電材としては、特に限定されないが、Ｐｄ又はＡｇ−Ｐｄ合金からなることが好ましい。第１及び第２の内部電極１２１，１２３並びに内部導体１２５の厚みは、それぞれ例えば０．５〜５μｍ程度とすることができる。

ここで、第１の主面１３及び第２の主面１５は、積層方向に沿う方向（本実施形態では、平行な方向）で且つ第１及び第２の内部電極１２１，１２３並びに内部導体１２５と交差する方向（本実施形態では、直交する方向）に拡がっている。なお、積層方向は、第１の内部電極１２１と第２の内部電極１２３との対向方向（内部導体１２５同士の対向方向）と平行な方向であり、第１及び第２の内部電極１２１，１２３並びに内部導体１２５と直交する方向である。

各接続導体４１は、図１２及び図１４にも示されるように、バリスタ素体１１内において積層方向に並んで配置された内部電極対１３１と内部電極対１３２とのうち、内部電極対１３１に含まれる第１の内部電極１２１及び内部電極対１３２に含まれる各内部導体１２５の第１の主面１３に引き出される各部分を覆うように、第１の主面１３上にそれぞれ配置されている。第１の内部電極１２１及び各内部導体１２５の第１の主面１３に引き出される各部分は、対応する接続導体４１に物理的且つ電気的に接続されている。これにより、各接続導体４１は、積層方向に並んで位置する第１の内部電極１２１及び各内部導体１２５を電気的に接続することとなる。

端子電極５１は、本実施形態において、２つの第１の端子電極１５１と２つの第２の端子電極１５２とを有している。

各第１の端子電極１５１は、図１２及び図１４にも示されているように、対応する第２の内部電極１２３の第２の主面１５に引き出される部分を覆うように、第２の主面１５上にそれぞれ配置されている。第２の内部電極１２３の第２の主面１５に引き出される部分は、対応する第１の端子電極１５１に物理的且つ電気的に接続されている。これにより、第１の端子電極１５１は、対応する第２の内部電極１２３とそれぞれ電気的に接続されることとなる。

一方、各第２の端子電極１５２は、図１２及び図１４にも示されるように、対応する内部導体対１３２に含まれる各内部導体１２５の第２の主面１５に引き出される部分を覆うように、第２の主面１５上にそれぞれ配置されている。内部導体１２５の第２の主面１５に引き出される部分は、対応する第２の端子電極１５２に物理的且つ電気的に接続されている。これにより、第２の端子電極１５２は、対応する内部導体対１３２に含まれる各内部導体１２５とそれぞれ電気的に接続されることとなる。

第２の主面１５上における隣り合う二つの端子電極１５１，１５２間の間隔Ｄ_ｅ３は、上述した所定の間隔Ｄ_ｉ２に対して、
０＜Ｄ_ｅ３≦４Ｄ_ｉ２
なる関係を満たすように設定されている。各間隔Ｄ_ｉ３は、間隔Ｄ_ｉ１と同じく、すべて同じである必要はなく、上記関係を満たす範囲内であれば、異なっていてもよい。

第１の主面１３上における二つの接続導体４１間の間隔Ｄ_ｅ４は、上述した所定の間隔Ｄ_ｉ１に対して、
０＜Ｄ_ｅ４≦４Ｄ_ｉ１
なる関係を満たすように設定されている。

ここで、上述したように、内部電極対１３１と内部導体対１３２とが、バリスタ素体１１内において積層方向に並んで位置すると共に積層方向に対して略垂直方向に並んで位置している。そのため、内部電極対１３１に含まれる第２の内部電極１２３と電気的に接続される第１の端子電極１５１及び内部導体対１３２に含まれる各内部導体１２５と電気的に接続される第２の端子電極１５２についても、積層方向に並んで位置すると共に積層方向に対して略垂直方向に並んで位置するように第２の主面１５上に配置されている。すなわち、第１及び第２の端子電極１５１，１５２が、行方向及び列方向に交互になるように配列されている。

上述した構成を有する積層型チップバリスタ２においては、図１５に示されるように、第１の端子電極１５１と第２の端子電極１５２とを接続するバリスタＢが、二組含まれることとなる。各バリスタＢは、第１の内部電極１２１と、第２の内部電極１２３と、バリスタ層における第１及び第２の内部電極１２１，１２３が重なる領域とにより構成されている。なお、接続導体４１が積層方向と略平行方向に延在しており、バリスタＢと電気的に接続されている第１及び第２の端子電極１５１，１５２が積層方向に並置されているため、各バリスタＢは、接続導体４１の長辺方向に並置されることとなる一対の第１及び第２の端子電極１５１，１５２の間に存在することとなる。

上述した構成を有する積層型チップバリスタ２は、積層型チップバリスタ１と同様な手順にて製造することができるので、積層型チップバリスタ２の製造過程の説明は省略する。

以上のように、第２実施形態においては、複数の第１及び第２の端子電極１５１，１５２がバリスタ素体１１の第２の主面１５上に配置されている。そのため、第２の主面１５を実装部品（例えば、電子部品や実装基板等）に対向させた状態で積層型チップバリスタ２を実装させることができ、ＢＧＡパッケージに対応させた構成が実現されることとなる。また、本実施形態においては、接続導体４１が、バリスタ素体１１内において積層方向に並んで配置された内部電極対１３１と内部導体対１３２とのうち、内部電極対１３１に含まれる第１の内部電極１２１と内部導体対１３２に含まれる各内部導体１２５とを電気的に接続するように第１の主面１３に配置されている。そのため、バリスタ素体１１には、接続導体４１に対応する位置にバリスタＢとして機能する領域が存在することとなる、従って、接続導体４１が積層型チップバリスタ２の実装方向を識別するためのマークとして機能することとなり、積層型チップバリスタ２を適切且つ容易に実装することが可能となる。

ところで、積層型チップバリスタ２では、上述したように、バリスタ素体１１の外表面からＬｉが拡散されているので、バリスタ素体１１の外表面近傍の領域は、電気抵抗が極めて高く、実質的に電気的に絶縁された状態となる。すなわち、バリスタ素体１１における隣り合う二つの端子電極１５１，１５２間の領域が、実質的に電気的に絶縁された状態となり、当該領域にはバリスタ特性が生じ難い。このため、バリスタ素体１１における隣り合う二つの端子電極１５１，１５２間の領域のバリスタ電圧が、バリスタ素体１１における第１の内部電極１２１と第２の内部電極１２３との間の領域のバリスタ電圧よりも極めて高くなる。また、バリスタ素体１１における二つの接続導体４１間の領域のバリスタ電圧も、バリスタ素体１１における第１の内部電極２３と第２の内部電極３３との間の領域のバリスタ電圧よりも極めて高くなる。

このように、第２の主面１５上における隣り合う二つの端子電極１５１，１５２間の間隔Ｄ_ｅ２が狭く、当該間隔と第１の内部電極１２１と第２の内部電極１２３との間の所定の間隔Ｄ_ｉ２とが、
０＜Ｄ_ｅ２≦４Ｄ_ｉ２
なる関係を満たし、第１の主面１３上における二つの接続導体４１間の間隔Ｄ_ｅ２と上記所定の間隔Ｄ_ｉ１とが、
０＜Ｄ_ｅ４≦４Ｄ_ｉ１
なる関係を満たす場合であっても、バリスタ素体１１における隣り合う二つの端子電極１５１，１５２間の領域及びバリスタ素体１１における二つの接続導体４１間の領域にバリスタ特性が生じ難くなる。また、バリスタ素体１１における隣り合う二つの端子電極１５１，１５２間の領域及びバリスタ素体１１における二つの接続導体４１間の領域にバリスタ特性が生じたとしても、そのバリスタ特性は、バリスタ素体１１における第１の内部電極１２１と第２の内部電極１２３との間の領域に生じるバリスタ特性に対して無視できる。これらの結果、バリスタ素体１１における第１の内部電極１２１と第２の内部電極１２３との間の領域以外においてバリスタ特性が生じてしまうのが抑制されることとなり、積層型チップバリスタ２は所望のバリスタ特性を得ることができる。

（第３実施形態）
続いて、図１６〜図２０を参照して、第３実施形態に係る積層型チップバリスタ３の構成を説明する。図１６は、第３実施形態に係る積層型チップバリスタを示す概略上面図である。図１７は、第３実施形態に係る積層型チップバリスタを示す概略下面図である。図１８は、図１７におけるXVIII−XVIII線に沿った断面構成を説明するための図である。図１９は、図１７におけるXIX−XIX線に沿った断面構成を説明するための図である。図２０は、図１７におけるXX−XX線に沿った断面構成を説明するための図である。

積層型チップバリスタ３は、図４〜図８に示されるように、略矩形板状とされたバリスタ素体１１と、該バリスタ素体１１の第２の主面１５にそれぞれ配置される複数（本実施形態においては、２５個）の外部電極２２５〜２２９と、該バリスタ素体１１の第１の主面１３にそれぞれ配置される複数（本実施形態においては、２０個）の外部電極２３０ａ〜２３０ｄと、を備えている。バリスタ素体１１は、例えば、縦が３ｍｍ程度に設定され、横が３ｍｍ程度に設定され、厚みが０．５ｍｍ程度に設定されている。外部電極２２５，２２６，２２８，２２９は、積層型チップバリスタ３の入出力端子電極として機能し、外部電極２２７は、積層型チップバリスタ３のグランド端子電極として機能する。外部電極２３０ａ〜２３０ｄは、後述する抵抗体２６１，２６３に電気的に接続されるパッド電極として機能する。バリスタ素体１１は、外表面側からアルカリ金属（本実施形態においても、Ｌｉ）が拡散されている。

バリスタ素体１１には、それぞれ複数の第１〜第３の内部電極層２３１，２４１，２５１が配置されている。各一層の第１〜第３の内部電極層２３１，２４１，２５１を内部電極群として、該内部電極群がバリスタ素体１１内において積層方向に沿って複数（本実施形態においては、５つ）配置されている。各内部電極群において、第１〜第３の内部電極層２３１，２４１，２５１は、互いの間に少なくとも一層のバリスタ層が介在するように第１の内部電極層２３１、第２の内部電極層２４１、第３の内部電極層２５１の順に配置されている。各内部電極群も、互いの間に少なくとも一層のバリスタ層が介在するように配置されている。実際の積層型チップバリスタ３では、複数のバリスタ層は、互いの間の境界が視認できない程度に一体化されている。

各第１の内部電極層２３１は、図１８に示されるように、第１の内部電極２３３と、第２の内部電極２３５とをそれぞれ含んでいる。各第１及び第２の内部電極２３３，２３５は、略矩形状を呈している。第１及び第２の内部電極２３３，２３５は、バリスタ素体１１における積層方向に平行な側面から所定の間隔を有した位置に、互いに電気的に絶縁されるように所定の間隔を有してそれぞれ配置される。

各第１の内部電極２３３は、引き出し導体２３７ａを介して外部電極２２５に電気的に接続されると共に、引き出し導体２３７ｂを介して外部電極２３０ａに電気的に接続されている。引き出し導体２３７ａ，２３７ｂは、第１の内部電極２３３と一体に形成されている。引き出し導体２３７ａは、バリスタ素体１１の第２の主面１５に臨むように、第１の内部電極２３３から伸びている。引き出し導体２３７ｂは、バリスタ素体１１の第１の主面１３に臨むように、第１の内部電極２３３から伸びている。

各第２の内部電極２３５は、引き出し導体２３９ａを介して外部電極２２９に電気的に接続されると共に、引き出し導体２３９ｂを介して外部電極２３０ｂに電気的に接続されている。引き出し導体２３９ａ，２３９ｂは、第２の内部電極２３５と一体に形成されている。引き出し導体２３９ａは、バリスタ素体１１の第２の主面１５に臨むように、第２の内部電極２３５から伸びている。引き出し導体２３９ｂは、バリスタ素体１１の第１の主面１３に臨むように、第２の内部電極２３５から伸びている。

各第２の内部電極層２４１は、図１９にも示されるように、第３の内部電極２４３をそれぞれ含んでいる。各第３の内部電極２４３は、略矩形状を呈している。第３の内部電極２４３は、バリスタ素体１１における積層方向に平行な側面から所定の間隔を有した位置に、積層方向から見て第１及び第２の内部電極２３３，２３５と重なるように配置される。各第３の内部電極２４３は、引き出し導体２４７を介して外部電極２２７に電気的に接続されている。引き出し導体２４７は、第３の内部電極２４３と一体に形成されており、それぞれがバリスタ素体１１の第２の主面１５に臨むように、第３の内部電極２４３から伸びている。

各第３の内部電極層２５１は、図２０にも示されるように、第４の内部電極２５３と、第５の内部電極２５５とをそれぞれ含んでいる。各第４及び第５の内部電極２５３，２５５は、略矩形状を呈している。第４及び第５の内部電極２５３，２５５は、バリスタ素体１１における積層方向に平行な側面から所定の間隔を有した位置に、積層方向から見て第３の内部電極２４３と重なり且つ互いに電気的に絶縁されるように所定の間隔を有してそれぞれ配置される。

各第４の内部電極２５３は、引き出し導体２５７ａを介して外部電極２２６に電気的に接続されると共に、引き出し導体２５７ｂを介して外部電極２３０ｃに電気的に接続されている。引き出し導体２５７ａ，２５７ｂは、第４の内部電極２５３と一体に形成されている。引き出し導体２５７ａは、バリスタ素体１１の第２の主面１５に臨むように、第４の内部電極２５３から伸びている。引き出し導体２５７ｂは、バリスタ素体１１の第１の主面１３に臨むように、第４の内部電極２５３から伸びている。

各第５の内部電極２５５は、引き出し導体２５９ａを介して外部電極２２８に電気的に接続されると共に、引き出し導体２５９ｂを介して外部電極２３０ｄに電気的に接続されている。引き出し導体２５９ａ，２５９ｂは、第５の内部電極２５５と一体に形成されている。引き出し導体２５９ａは、バリスタ素体１１の第２の主面１５に臨むように、第５の内部電極２５５から伸びている。引き出し導体２５９ｂは、バリスタ素体１１の第１の主面１３に臨むように、第５の内部電極２５５から伸びている。

第１〜第５の内部電極２３３，２３５，２４３，２５３，２５５は、ＰｄまたはＡｇ−Ｐｄ合金を含んでいる。また、引き出し導体２３７ａ，２３７ｂ，２３９ａ，２３９ｂ，２４７，２５７ａ，２５７ｂ，２５９ａ，２５９ｂも、ＰｄまたはＡｇ−Ｐｄ合金を含んでいる。

外部電極２２５〜２２９は、第２の主面１５上に、Ｍ行Ｎ列（パラメータＭ及びＮそれぞれを２以上の整数とする）に２次元配列されている。本実施形態では、外部電極２２５〜２２９は５行５列に２次元配列されている。外部電極２２５〜２２９は、矩形状（本実施形態では、正方形状）を呈している。外部電極２２５〜２２９は、例えば、各一辺の長さが３００μｍ程度に設定され、厚みが２μｍ程度に設定されている。

外部電極２２５〜２２９は、バリスタ素体１１の外表面に配置されており、Ｐｔを含んでいる。外部電極２２５〜２２９は、導電性ペーストが焼き付けられることにより形成されている。導電性ペーストには、Ｐｔ粒子を主成分とする金属粉末に、ガラスフリット、有機バインダ及び有機溶剤を混合したものが用いられている。

外部電極２３０ａと外部電極２３０ｂとは、第１の主面１３上において、バリスタ層の積層方向に垂直且つ第１の主面１３に平行な方向に所定の間隔を有して配されている。外部電極２３０ｃと外部電極２３０ｄとは、第１の主面１３上において、バリスタ層の積層方向に垂直且つ第１の主面１３に平行な方向に所定の間隔を有して配されている。外部電極２３０ａと外部電極２３０ｂとの上記所定の間隔、及び、外部電極２３０ｃと外部電極２３０ｄとの上記所定の間隔は、同じに設定されている。外部電極２３０ａ〜２３０ｄは、矩形状（本実施形態では、長方形状）を呈している。外部電極２３０ａ，２３０ｂは、例えば、長辺の長さが１０００μｍ程度に設定され、短辺の長さが１５０μｍ程度に設定され、厚みが２μｍ程度に設定されている。外部電極２３０ｃ，２３０ｄは、例えば、長辺の長さが５００μｍ程度に設定され、短辺の長さが１５０μｍ程度に設定され、厚みが２μｍ程度に設定されている。

外部電極２３０ａ〜２３０ｄは、外部電極２２５〜２２９と同じく、導電性ペーストが焼き付けられることにより形成されている。この導電性ペーストには、Ｐｔ粒子を主成分とする金属粉末に、ガラスフリット、有機バインダ及び有機溶剤を混合したものが用いられている。

第１の主面１３上には、外部電極２３０ａと外部電極２３０ｂとの間に掛け渡されるように抵抗体２６１が配置され、外部電極２３０ｃと外部電極２３０ｄとの間に掛け渡されるように抵抗体２６３が配置されている。抵抗体２６１，２６３は、Ｒｕ系、Ｓｎ系あるいはＬａ系の抵抗ペーストを塗布することにより形成される。Ｒｕ系の抵抗ペーストとしては、ＲｕＯ_２にＡｌ_２Ｏ_３−Ｂ_２Ｏ_２−ＳｉＯ_２等のガラスを混合したものを用いることができる。Ｓｎ系の抵抗ペーストとしては、ＳｎＯ_２にＡｌ_２Ｏ_３−Ｂ_２Ｏ_３−ＳｉＯ_２等のガラスを混合したものを用いることができる。Ｌａ系の抵抗ペーストとしては、ＬａＢ_６にＡｌ_２Ｏ_３−Ｂ_２Ｏ_３−ＳｉＯ_２等のガラスを混合したものを用いることができる。

抵抗体２６１の一端は、外部電極２３０ａ及び引き出し導体２３７ｂを通して第１の内部電極２３３に電気的に接続されている。抵抗体２６１の他端は、外部電極２３０ｂ及び引き出し導体２３９ｂを通して第２の内部電極２３５に電気的に接続されている。抵抗体２６３の一端は、外部電極２３０ｃ及び引き出し導体２５７ｂを通して第４の内部電極２５３に電気的に接続されている。抵抗体２６３の他端は、外部電極２３０ｄ及び引き出し導体２５９ｂを通して第５の内部電極２５５に電気的に接続されている。

第３の内部電極２４３は、上述したように、積層方向から見て第１及び第２の内部電極２３３，２３５と重なるように配置されている。すなわち、第３の内部電極２４３と第１及び第２の内部電極２３３，２３５とは、上述したように、少なくともその一部同士が所定の間隔Ｄ_ｉ３を隔てて互いに対向するように、バリスタ素体１１内に配置されている。したがって、バリスタ層における第１の内部電極２３３と第３の内部電極２４３との間の領域がバリスタ特性を発現する領域として機能し、バリスタ層における第２の内部電極２３５と第３の内部電極２４３との間の領域がバリスタ特性を発現する領域として機能する。

第３の内部電極２４３は、上述したように、積層方向から見て第４及び第５の内部電極２５３，２５５と重なるように配置されている。すなわち、第３の内部電極２４３と第４及び第５の内部電極２５３，２５５とは、上述したように、少なくともその一部同士が所定の間隔Ｄ_ｉ３を隔てて互いに対向するように、バリスタ素体１１内に配置されている。したがって、バリスタ層における第４の内部電極２５３と第３の内部電極２４３との間の領域がバリスタ特性を発現する領域として機能し、バリスタ層における第５の内部電極２５５と第３の内部電極２４３との間の領域がバリスタ特性を発現する領域として機能する。

第２の主面１５上における隣り合う二つの外部電極２２５〜２２９間の間隔Ｄ_ｅ５は、上述した所定の間隔Ｄ_ｉ３に対して、
０＜Ｄ_ｅ５≦４Ｄ_ｉ３
なる関係を満たすように設定されている。各間隔Ｄ_ｅ５は、すべて同じである必要はなく、上記関係を満たす範囲内であれば、異なっていてもよい。

第１の主面１３上における積層方向に隣り合う二つの外部電極２３０ａ，２３０ｃ間の間隔Ｄ_ｅ６は、上述した所定の間隔Ｄ_ｉ３に対して、
０＜Ｄ_ｅ６≦４Ｄ_ｉ３
なる関係を満たすように設定されている。第１の主面１３上における積層方向に隣り合う二つの外部電極２３０ｂ，２３０ｄ間の間隔Ｄ_ｅ６も、上述した所定の間隔Ｄ_ｉ３に対して、
０＜Ｄ_ｅ６≦４Ｄ_ｉ３
なる関係を満たすように設定されている。各間隔Ｄ_ｅ６は、すべて同じである必要はなく、上記関係を満たす範囲内であれば、異なっていてもよい。

上述した構成を有する積層型チップバリスタ３においては、図２１に示されるように、抵抗ＲとバリスタＢ１とバリスタＢ２とが、π型に接続されることとなる。抵抗Ｒは、抵抗体２６１あるいは抵抗体２６３により構成される。バリスタＢ１は、第１の内部電極２３３と第３の内部電極２４３とバリスタ層における第１及び第３の内部電極２３３，２４３に重なる領域とにより、あるいは、第４の内部電極２５３と第３の内部電極２４３とバリスタ層における第４及び第３の内部電極２５３，２４３に重なる領域とにより構成される。バリスタＢ２は、第２の内部電極２３５と第３の内部電極２４３とバリスタ層における第２及び第３の内部電極２３５，２４３に重なる領域とにより、あるいは、第５の内部電極２５５と第３の内部電極２４３とバリスタ層における第５及び第３の内部電極２５５，２４３に重なる領域とにより構成される。

上述した構成を有する積層型チップバリスタ３は、積層型チップバリスタ１，２と略同様な手順にて製造することができるので、積層型チップバリスタ３の製造過程の説明は省略する。積層型チップバリスタ３の場合、外部電極２２５〜２２９，２３０ａ〜２３０ｄを形成する工程の後に、抵抗体２６１，２６３を形成する工程が追加される。

以上のように、第３実施形態によれば、入出力端子電極として機能する外部電極２２５，２２６，２２８，２２９とグランド端子電極として機能する外部電極２２７とが共に、バリスタ素体１１の第２の主面１５に配置されている。したがって、第２の主面１５を実装部品（例えば、電子部品や実装基板等）に対向させた状態で積層型チップバリスタ３を実装させることができ、ＢＧＡパッケージに対応させた構成が実現されることとなる。

ところで、積層型チップバリスタ３では、上述したように、バリスタ素体１１の外表面からＬｉが拡散されているので、バリスタ素体１１の外表面近傍の領域は、電気抵抗が極めて高く、実質的に電気的に絶縁された状態となる。すなわち、バリスタ素体１１における隣り合う二つの外部電極２２５〜２２９間の領域が、実質的に電気的に絶縁された状態となり、当該領域にはバリスタ特性が生じ難い。このため、バリスタ素体１１における隣り合う二つの外部電極２２５〜２２９間の領域のバリスタ電圧が、バリスタ素体１１における第３の内部電極２４３と第１及び第２の内部電極２３３，２３５との間の領域のバリスタ電圧、及び、バリスタ素体１１における第３の内部電極２４３と第４及び第５の内部電極２５３，２５５との間の領域のバリスタ電圧よりも極めて高くなる。

バリスタ素体１１における積層方向に隣り合う二つの外部電極２３０ａ，２３０ｃ間の領域のバリスタ電圧も、バリスタ素体１１における第３の内部電極２４３と第１及び第２の内部電極２３３，２３５との間の領域のバリスタ電圧、及び、バリスタ素体１１における第３の内部電極２４３と第４及び第５の内部電極２５３，２５５との間の領域のバリスタ電圧よりも極めて高くなる。バリスタ素体１１における積層方向に隣り合う二つの外部電極２３０ｂ，２３０ｄ間の領域のバリスタ電圧も、バリスタ素体１１における第３の内部電極２４３と第１及び第２の内部電極２３３，２３５との間の領域のバリスタ電圧、及び、バリスタ素体１１における第３の内部電極２４３と第４及び第５の内部電極２５３，２５５との間の領域のバリスタ電圧よりも極めて高くなる。

このように、第２の主面１５上における隣り合う二つの外部電極２２５〜２２９間の間隔Ｄ_ｅ５が狭く、
０＜Ｄ_ｅ５≦４Ｄ_ｉ３
なる関係を満たし、第１の主面１３上における積層方向に隣り合う二つの外部電極２３０ａ，２３０ｃ間の間隔Ｄ_ｅ６及び第１の主面１３上における積層方向に隣り合う二つの外部電極２３０ｂ，２３０ｄ間の間隔Ｄ_ｅ６が狭く、
０＜Ｄ_ｅ６≦４Ｄ_ｉ３
なる関係を満たす場合であっても、バリスタ素体１１における隣り合う二つの外部電極２２５〜２２９間の領域、バリスタ素体１１における積層方向に隣り合う二つの外部電極２３０ａ，２３０ｃ間の領域、及び、バリスタ素体１１における積層方向に隣り合う二つの外部電極２３０ｂ，２３０ｄ間の領域に、バリスタ特性が生じ難くなる。また、バリスタ素体１１におけるこれらの領域にバリスタ特性が生じたとしても、そのバリスタ特性は、バリスタ素体１１における第３の内部電極２４３と第１及び第２の内部電極２３３，２３５との間の領域に生じるバリスタ特性、及び、バリスタ素体１１における第３の内部電極２４３と第４及び第５の内部電極２５３，２５５との間の領域に生じるバリスタ特性に対して無視できる。

これらの結果、バリスタ素体１１における第３の内部電極２４３と第１及び第２の内部電極２３３，２３５との間の領域、及び、バリスタ素体１１における第３の内部電極２４３と第４及び第５の内部電極２５３，２５５との間の領域以外においてバリスタ特性が生じてしまうのが抑制されることとなり、積層型チップバリスタ３は所望のバリスタ特性を得ることができる。

以上、本発明の好適な実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。

本実施形態では、バリスタ素体１１に拡散させるアルカリ金属としてＬｉを用いているが、これに限られることなく、Ｎａ、Ｋ、Ｒｂ、又はＣｓを用いてもよい。

本実施形態では、バリスタ素体１１の全ての外表面からＬｉを拡散させているが、これに限られることなく、外部電極（接続導体４１、端子電極５１，１５１，１５２、及び外部電極２２５〜２２９，２３０ａ〜２３０ｄ）が形成された外表面（第１の主面１３及び第２の主面１５）のみから、Ｌｉを拡散させてもよい。また、バリスタ素体１１の外表面における隣り合う二つの外部電極間の領域からのみ、Ｌｉを拡散させてもよい。

本実施形態では、外部電極（接続導体４１、端子電極５１，１５１，１５２、及び外部電極２２５〜２２９，２３０ａ〜２３０ｄ）は印刷法（導電性ペーストを塗布し、焼き付ける）により形成されているが、これに限られない。外部電極（接続導体４１、端子電極５１，１５１，１５２、及び外部電極２２５〜２２９，２３０ａ〜２３０ｄ）は、めっき法、特に真空めっき法（真空蒸着法、スパッタリング法、イオンプレーティング法等）により形成されてもよい。

本実施形態では、外部電極（接続導体４１、端子電極５１，１５１，１５２、及び外部電極２２５〜２２９，２３０ａ〜２３０ｄ）を形成する前に、バリスタ素体１１にＬｉを拡散させているが、これに限られない。外部電極（接続導体４１、端子電極５１，１５１，１５２、及び外部電極２２５〜２２９，２３０ａ〜２３０ｄ）を形成した後に、バリスタ素体１１にＬｉを拡散させてもよい。

本実施形態では、外部電極（接続導体４１、端子電極５１，１５１，１５２、及び外部電極２２５〜２２９，２３０ａ〜２３０ｄ）が一対の主面１３，１５にそれぞれ配置それているが、これに限られない。本発明は、焼結体の一の外表面に隣り合うように配置された複数の外部電極を備えるバリスタであれば、適用することができる。

以下、本発明を実施例により更に詳細に説明するが、本発明はこれらの実施例に限定されるものではない。

本実施例では、第１実施形態に係る積層型チップバリスタ１と同じ構成である積層型チップバリスタを作製し、直列接続された二つのバリスタＢの一方の端子電極５１と他方の端子電極５１との間でのバリスタ電圧（以下、バリスタ電圧Ｖ_{１ｌｉｎｅ}と称する）と、一方の組における直列接続された二つのバリスタＢの端子電極５１と他方の組における直列接続された二つのバリスタＢの端子電極５１との間でのバリスタ電圧（以下、バリスタ電圧Ｖ_{２ｌｉｎｅ}と称する）とを測定した。バリスタ電圧Ｖ_{１ｌｉｎｅ}とバリスタ電圧Ｖ_{２ｌｉｎｅ}として、１ｍＡの電流を流した場合のバリスタ電圧Ｖ_１ｍＡ（単位は、Ｖ）を測定した。

バリスタ材料に関しては、純度９９．９％のＺｎＯ（９７．７２５モル％）に、Ｐｒ（０．５モル％）、Ｃｏ（１．５モル％）、Ａｌ（０．００５モル％）、Ｋ（０．０５モル％）、Ｃｒ（０．１モル％）、Ｃａ（０．１モル％）及びＳｉ（０．０２モル％）を添加して調製した。Ｌｉ拡散処理に関しては、得られたバリスタ素体１１を、Ｌｉ_２ＣＯ_３粉末（平均粒径：３μｍ）とともに、密閉回転ポットに入れて混合し、１個あたり１μｇのＬｉ_２ＣＯ_３の粉末を付着させた。なお、密閉回転ポットへのＬｉ_２ＣＯ_３粉末の投入量は、１個当り、０．０１μｇ〜１０ｍｇの範囲とした。熱処理温度は９００℃とし、熱処理時間は１０分とした。

（実施例１）
第１の内部電極２３と第２の内部電極３３との間隔Ｄ_ｉ１を２０μｍに設定し、２７Ｖのバリスタ電圧Ｖ_１ｍＡが得られるように積層型チップバリスタを設計した。二つの端子電極５１間の間隔Ｄ_ｅ１及び二つの接続導体４１間の間隔Ｄ_ｅ２が、２０μｍ、４０μｍ、６０μｍ、８０μｍ、９０μｍ、１００μｍにそれぞれ設定された積層型チップバリスタを、Ｌｉ拡散処理を行なった場合と行なわなかった場合とでサンプルを各５個ずつ作製し、各サンプルのバリスタ電圧Ｖ_{１ｌｉｎｅ}とバリスタ電圧Ｖ_{２ｌｉｎｅ}とを測定した。測定結果を図２２に示す。

（実施例２）
第１の内部電極２３と第２の内部電極３３との間隔Ｄ_ｉ１を４０μｍに設定し、５４Ｖのバリスタ電圧Ｖ_１ｍＡが得られるように積層型チップバリスタを設計した。二つの端子電極５１間の間隔Ｄ_ｅ１及び二つの接続導体４１間の間隔Ｄ_ｅ２が、２０μｍ、４０μｍ、８０μｍ、１２０μｍ、１６０μｍ、１８０μｍ、２００μｍにそれぞれ設定された積層型チップバリスタを、Ｌｉ拡散処理を行なった場合と行なわなかった場合とでサンプルを各５個ずつ作製し、各サンプルのバリスタ電圧Ｖ_{１ｌｉｎｅ}とバリスタ電圧Ｖ_{２ｌｉｎｅ}とを測定した。測定結果を図２３に示す。

（実施例３）
第１の内部電極２３と第２の内部電極３３との間隔Ｄ_ｉ１を６０μｍに設定し、８１Ｖのバリスタ電圧Ｖ_１ｍＡが得られるように積層型チップバリスタを設計した。二つの端子電極５１間の間隔Ｄ_ｅ１及び二つの接続導体４１間の間隔Ｄ_ｅ２が、２０μｍ、６０μｍ、１２０μｍ、１８０μｍ、２４０μｍ、２７０μｍ、３００μｍにそれぞれ設定された積層型チップバリスタを、Ｌｉ拡散処理を行なった場合と行なわなかった場合とでサンプルを各５個ずつ作製し、各サンプルのバリスタ電圧Ｖ_{１ｌｉｎｅ}とバリスタ電圧Ｖ_{２ｌｉｎｅ}とを測定した。測定結果を図２４に示す。

図２２〜２４において、“−”は、使用した測定機器（Keithley Instruments, Inc.製 KEITHLEY2400 SourceMeter）の測定可能範囲（２００Ｖまで）を超えており、バリスタ電圧Ｖ_{２ｌｉｎｅ}を適正に測定することができなかったことを示している。

実施例１〜３において、間隔Ｄ_ｉ１と間隔Ｄ_ｅ１との関係が
Ｄ_ｅ１≦４Ｄ_ｉ１
を満たし、間隔Ｄ_ｉ１と間隔Ｄ_ｅ２との関係が
Ｄ_ｅ１≦４Ｄ_ｉ２
を満たしている積層型チップバリスタでは、Ｌｉ拡散処理を行なわない場合、ＣＶ（変動係数）が５％より大きくなり、バリスタ電圧Ｖ_{１ｌｉｎｅ}の各設計値に対するばらつきは大きい。これに対し、Ｌｉ拡散処理を行なった場合、ＣＶが５％以下となり、バリスタ電圧Ｖ_{１ｌｉｎｅ}の設計値に対するばらつきは極めて小さい。判断基準を５％とした理由は、安定な回路設計及び実用に適したＥＳＤ保護レベルを有するバリスタを実現できるからである。

また、上記関係を満たしている積層型チップバリスタでは、Ｌｉ拡散処理を行なわない場合、バリスタ電圧Ｖ_{２ｌｉｎｅ}を測定することができた。この結果から、一方の組における直列接続された二つのバリスタＢの端子電極５１と他方の組における直列接続された二つのバリスタＢの端子電極５１との間の領域にバリスタ特性が生じていることが理解できる。これに対し、Ｌｉ拡散処理を行なった場合、バリスタ電圧Ｖ_{２ｌｉｎｅ}は上記測定可能範囲を超えており、測定することができなかった。この結果から、一方の組における直列接続された二つのバリスタＢの端子電極５１と他方の組における直列接続された二つのバリスタＢの端子電極５１との間の領域にバリスタ特性が実質的に生じていないことが理解できる。

実施例１〜３において、間隔Ｄ_ｉ１と間隔Ｄ_ｅ１との関係が
Ｄ_ｅ１＞４Ｄ_ｉ１
を満たし、間隔Ｄ_ｉ１と間隔Ｄ_ｅ２との関係が
Ｄ_ｅ１＞４Ｄ_ｉ２
を満たしている積層型チップバリスタでは、Ｌｉ拡散処理の有無にかかわらず、ＣＶが５％より小さくなり、バリスタ電圧Ｖ_{１ｌｉｎｅ}の設計値に対するばらつきは極めて小さい。また、バリスタ電圧Ｖ_{２ｌｉｎｅ}も上記測定可能範囲を超えている。これらのことから、一方の組における直列接続された二つのバリスタＢの端子電極５１と他方の組における直列接続された二つのバリスタＢの端子電極５１との間の領域にバリスタ特性が実質的に生じていないと考えられる。

以上のことから、本発明の有効性が確認された。

なお、実施例３において、間隔Ｄ_ｅ１が１８０μｍ及び２４０μｍである積層型チップバリスタでは、Ｌｉ拡散処理を行なわない場合でも、バリスタ電圧Ｖ_{２ｌｉｎｅ}は上記測定可能範囲を超えていた。これは、間隔Ｄ_ｅ１が大きいことから、一方の組における直列接続された二つのバリスタＢの端子電極５１と他方の組における直列接続された二つのバリスタＢの端子電極５１との間の領域にバリスタ特性は生じているものの、バリスタ電圧Ｖ_{２ｌｉｎｅ}が測定可能範囲の値ではなかったと考えられる。

第１実施形態に係る積層型チップバリスタを示す斜視図である。 第１実施形態に係る積層型チップバリスタを示す斜視図である。 図１のIII−III線に沿った断面構成を説明するための図である。 図３のIV−IV線に沿った断面構成を説明するための図である。 図４のV−V線に沿った断面構成を説明するための図である。 第１実施形態に係る積層型チップバリスタの等価回路を説明するための図である。 第１実施形態に係る積層型チップバリスタの製造過程を説明するためのフロー図である。 第１実施形態に係る積層型チップバリスタの製造過程を説明するための図である。 第１実施形態に係る積層型チップバリスタの構成を説明するための模式図である。 第２実施形態に係る積層型チップバリスタを示す斜視図である。 第２実施形態に係る積層型チップバリスタを示す斜視図である。 図１０のXII−XII線に沿った断面構成を説明するための図である。 図１２のXIII−XIII線に沿った断面構成を説明するための断面図である。 図１３のXIV−XIV線に沿った断面構成を説明するための断面図である。 第２実施形態に係る積層型チップバリスタの等価回路を説明するための図である。 第３実施形態に係る積層型チップバリスタを示す概略上面図である。 第３実施形態に係る積層型チップバリスタを示す概略下面図である。 図１７におけるXVIII−XVIII線に沿った断面構成を説明するための図である。 図１７におけるXIX−XIX線に沿った断面構成を説明するための図である。 図１７におけるXX−XX線に沿った断面構成を説明するための図である。 第３実施形態に係る積層型チップバリスタの等価回路を説明するための図である。 実施例１におけるバリスタ電圧の測定結果を示す図表である。 実施例２におけるバリスタ電圧の測定結果を示す図表である。 実施例３におけるバリスタ電圧の測定結果を示す図表である。

符号の説明

１〜３…積層型チップバリスタ、１１…バリスタ素体、１１ａ…Ｌｉが拡散された領域、１３…第１の主面、１５…第２の主面、２３…第１の内部電極、３３…第２の内部電極、４１…接続導体、５１…端子電極、１２１…第１の内部電極、１２３…第２の内部電極、１５１…第１の端子電極、１５２…第２の端子電極、２２５〜２２９，２３０ａ〜２３０ｄ…外部電極、２３３…第１の内部電極、２３５…第２の内部電極、２４３…第３の内部電極、２５３…第４の内部電極、２５５…第５の内部電極。

Claims (6)

1. ＺｎＯを主成分とし、電圧非直線特性を発現する焼結体と、
   所定の間隔を隔てて互いに対向するように前記焼結体内に配置された複数の内部電極と、
   前記焼結体の一の外表面に隣り合うように配置された複数の外部電極と、を備え、
   前記一の外表面上における前記複数の外部電極間の間隔（Ｄ_ｅ）が、前記複数の内部電極間の前記所定の間隔（Ｄ_ｉ）に対し、
   ０＜Ｄ_ｅ≦４Ｄ_ｉ
   なる関係を満たしており、
   少なくとも前記焼結体における前記複数の外部電極間には、前記焼結体における前記複数の内部電極間の領域のバリスタ電圧よりも高いバリスタ電圧を有する領域が前記一の外表面側から形成されていることを特徴とするバリスタ。
2. 前記焼結体における前記複数の内部電極間の領域のバリスタ電圧よりも高いバリスタ電圧を有する前記領域が、前記一の外表面側からアルカリ金属が拡散されることにより形成されていることを特徴とする請求項１に記載のバリスタ。
3. ＺｎＯを主成分とし、電圧非直線特性を発現する焼結体と、
   所定の間隔を隔てて互いに対向するように前記焼結体内に配置された複数の内部電極と、
   前記焼結体の一の外表面に隣り合うように配置された複数の外部電極と、を備え、
   前記一の外表面上における前記複数の外部電極間の間隔（Ｄ_ｅ）が、前記複数の内部電極間の前記所定の間隔（Ｄ_ｉ）に対し、
   ０＜Ｄ_ｅ≦４Ｄ_ｉ
   なる関係を満たしており、
   前記焼結体は、少なくとも前記一の外表面において、該一の外表面側からアルカリ金属が拡散されていることを特徴とするバリスタ。
4. 前記アルカリ金属が、Ｌｉであることを特徴とする請求項２又は３に記載のバリスタ。
5. 前記焼結体が、バリスタ特性を発現するための副成分として希土類金属を含んでいることを特徴とする請求項２〜４のいずれか一項に記載のバリスタ。
6. 前記希土類金属が、Ｐｒであることを特徴とする請求項５に記載のバリスタ。
   

Images