JP2008072229A - 撮像装置 - Google Patents

Abstract

【課題】高感度撮像装置の小型化と低価格化とシャッタキズ等の画面内の上下に段差を示す飛び込み雑音の低減とを両立する。
【解決手段】オーバーフロードレインを有するＣＣＤ撮像素子とオーバーフロードレインに複数シャッタパルスを印加する回路を有する撮像装置において、遮光時の複数シャッタパルスの画面の上部映像信号を水平同期に複数加算平均して、遮光時の複数シャッタパルスの画面の下部映像信号を負に反転して水平同期に複数加算平均して、画面内の上下暗部段差補正信号を生成し記憶する手段を有し、複数シャッタパルスがある水平同期映像信号のみ、上記映像信号から上記画面内の上下暗部段差補正信号を上記映像信号の利得に基づき可変して減算する。
【選択図】 図１

Description

高感度撮像装置の改良に関するものである。

従来のオンチップフイルタ付きＣＣＤ(Charge Coupled Device)固体撮像素子を用いた高感度の動画撮像装置では、高感度動作時は、画素の電荷を読み出した信号を、高利得で増幅して撮像していた。高利得では、熱雑音の他に撮像素子の暗電流むらなどの飛び込みも増幅し高感度動作の画質を劣化させていた。そこで、撮像素子の暗電流むらを補正し、白キズと呼ばれる特に大きい暗電流を補正（特許文献１参照）していた。ＣＭＯＳ(Complementary Metal Oxide Semiconductor)撮像素子では暗電流補正機能や利得可変機能を内蔵しているものもある。１４ｂｉｔ入力で利得可変後に暗電流や光学系の不均一による映像信号を補正する機能を有する映像信号処理回路（Digital Signal Processor以下ＤＳＰ）もある。ＤＳＰ入力は一般的には１０ｂｉｔまたは１２ｂｉｔである。

しかし、シャッタパルスの画面飛び込み不要信号（以下シャッタキズ）やＣＰＵ（Central Processing Unit）周辺パルスの画面飛び込み不要信号（以下ＣＰＵノイズ）他の画面上下に段差を示す、飛び込み不要信号は補正困難であった。ＣＰＵノイズが画面にでないように、垂直帰線期間（Vertical Blanking以下Ｖ．ＢＬ）にＣＰＵ命令転送を集中（特許文献３参照）させていた。しかし、ＤＳＰの集積規模が増大し映像信号処理等が複雑になり、ＣＰＵ命令数が増加し、ＣＰＵ命令転送がＶ．ＢＬをはみ出して、画面上端にＣＰＵノイズがでるようになってしまった。

図３に本発明の１実施例や従来技術での画面への飛び込み雑音を示す画面の模式図を示す。図３（ａ）はＣＣＤ固体撮像素子の基板（Substrate以下ＣＣＤのＳｕｂ）に印加するシャッタパルスが単一で、ＣＣＤ固体撮像素子の表面に埋め込まれたPhoto Diode（以下ＣＣＤのＰＤ）からＣＣＤのＳｕｂに大容量電荷を１回引き抜く方式の縦型オーバーフロードレインのＩＴ−ＣＣＤでのシャッタパルスの画面飛び込み不要信号（以下単一パルスシャッタキズ）を示す。図３（ｂ）はＣＣＤのＳｕｂにシャッタパルスを複数印加して、ＣＣＤのＰＤから複数回ＣＣＤのＳｕｂに小容量電荷を引き抜く方式の縦型オーバーフロードレインのＣＣＤでのシャッタパルスの画面飛び込み不要信号（以下複数パルスシャッタキズ）を示す。図３（ｃ）はＶ．ＢＬからはみ出たＣＰＵ命令転送等のＣＰＵ及びＣＰＵ周辺パルスで画面飛込発生の画面飛び込み雑音（以下ＣＰＵノイズ）を示す。

放送用カメラでは、ＣＣＤのＳｕｂのシャッタパルス駆動専用にトランジスタとインダクタと容量と抵抗とでディスクリート回路を組み、専用デカップリング電源を用いて、ＣＣＤのＳｕｂのシャッタパルス駆動の電流変化率と電流変化時間とを最小限にして飛び込みを低減していた（特許文献２参照）。また、ＣＰＵ入出力パターンへフェライトビーズを挿入しＣＰＵノイズを低減していた。

図５は、従来例の全体構成の固体撮像装置を示すブロック図である。従来例の全体構成の固体撮像装置を示すブロック図の図５において、１は撮像装置、２はレンズ等の光学系、３は固体撮像部である。固体撮像部３は、ＣＣＤ撮像素子とタイミング発生と駆動と雑音低減とシェーディング補正と利得制御とＡ／Ｄ、またはＣＭＯＳ撮像素子で構成される。４は映像信号処理部で、５はＣＰＵ、６はＣＣＤのＣＬＯＣＫ（以下ＣＬＫ）の電圧制御水晶発信器（Voltage Control X'tal Oscillator以下ＶＣＸＯ）、７はＡ／ＤのＣＬＫのＶＣＸＯ、８はＣＰＵのＣＬＫの発信器である。ＣＣＤとＡ／ＤのＣＬＫはＮＴＳＣ（National Television System Committee）方式またはＰＡＬ（Phase Alternating by Line）方式では一般に１４ＭＨｚまたは１８ＭＨｚであり、ＨＤＴＶ（High Definition TeleVision）方式では一般に７４ＭＨｚである。ＣＰＵのＣＬＫは一般に１２ＭＨｚである。レンズ２で結像した入射光は固体撮像部３で電気信号に変換され、雑音低減と黒レベル補正とシェーディング補正と利得制御とＡ／Ｄされデジタル映像信号に変換され、映像信号処理部４で補正され、ＳＤＩ（Serial Digital Interface）または複合映像信号（Video Burst Sync以下ＶＢＳ）の映像出力信号Ｖｏとなり出力される。ＣＰＵ５は撮像部１を制御する。固体撮像部３出力のデジタル映像信号は一般に１０ｂｉｔから１６ｂｉｔである。ＳＤＩは１０ｂｉｔである。
特開２００２−４４６８８号公報 特開２００１−４５３８４号公報 特開平７−４１５６４４号公報

夜間監視や蛍光顕微鏡等の高利得での暗部撮影では、シャッタパルスの画面飛び込み雑音（シャッタキズ）やＣＰＵ周辺パルスの画面飛び込み雑音（ＣＰＵノイズ）他の画面上下に段差を示す、飛び込み雑音は微少レベルでも目立ち、補正困難であった。

ＣＣＤのＳｕｂのシャッタパルス駆動専用ディスクリート回路と専用デカップリング電源や、ＣＰＵ飛び込みを低減する低インピーダンス大型コンデンサやＣＰＵ入出力全パターンへのフェライトビーズ挿入等の飛び込み雑音低減手段は筐体が大きい放送用カメラには、実装容易でも、筐体が小さく高感度の監視用や顕微鏡用のカメラには実装困難であった。

本発明は、高感度の撮像装置において、ＣＣＤ駆動回路やアースや電源やシールドを特別に強化することなく、撮像装置の小型化と低価格化と画面上下に段差を示す、飛び込み雑音の低減とを両立することが本発明の目的である。

本発明は、上記課題を解決するため、固体撮像素子を有する撮像装置において、画面内の少なくとも１つの上下暗部段差の水平同期映像信号に画面上または画面下の水平同期映像信号を負に反転して加算し上記画面内の上下暗部段差補正信号を生成し記憶する手段を有し、シャッタパルスやＣＰＵ命令転送フラグ他のシャッタパルスの画面飛び込み不要信号やＣＰＵ命令転送等のＣＰＵ及びＣＰＵ周辺パルスの画面飛び込み不要信号他の上記画面内の少なくとも１つの画面内の上下暗部段差を示すフラグに基づき、上記水平同期映像信号を上記画面内の上下暗部段差補正信号で補正する。

具体的には、オーバーフロードレインを有するＣＣＤ撮像素子とオーバーフロードレインに単一シャッタパルスを印加する手段と映像信号利得可変手段とを有する撮像装置において、遮光時の単一シャッタパルスの画面上部映像信号を負に反転して水平同期に複数加算平均するか、遮光時の画面上に隣接する水平同期映像信号の左右画素と大きく異なる画素は左右画素で補間してから負に反転して、単一シャッタパルスの時間的には直後で画面上では同一走査線の水平同期映像信号を加算して、画面内の上下暗部段差補正信号を生成し記憶する手段を有し、上記画面内の上下暗部段差補正信号を上記映像信号利得可変手段に合わせて利得可変して単一シャッタパルスの時間的には直後で画面上では同一走査線の水平同期映像信号から減算する。

または、オーバーフロードレインを有するＣＣＤ撮像素子とオーバーフロードレインに複数シャッタパルスを印加する手段と映像信号利得可変手段とを有する撮像装置において、遮光時の複数シャッタパルスの画面上部映像信号を水平同期に複数加算平均して、光時の複数シャッタパルスの画面下部映像信号を負に反転して水平同期に複数加算平均して、画面内の上下暗部段差補正信号を生成し記憶する手段を有し、上記画面内の上下暗部段差補正信号を上記映像信号利得可変手段に合わせて利得可変して各複数シャッタパルスの時間的には直後で画面上では同一走査線の各水平同期映像信号から減算する。

または、固体撮像素子と映像信号の水平同期の暗部むらを補正する手段と映像信号利得可変手段とＣＰＵとを有する撮像装置において、ＣＣＤ駆動クロックまたはＡ／Ｄクロックまたは映像信号処理回路クロックまたはＤ／Ａクロックまたは該クロックの分周クロック等の水平同期映像信号と同期したクロックで動作し、ＣＰＵ命令転送を映像信号に同期させ、遮光時のＣＰＵ命令転送のフラグの時間的には同時で画面では同一走査線の水平同期映像信号を複数加算平均し、ＣＰＵ命令転送のフラグが時間的には終了し画面では下部の水平同期映像信号を負に反転して複数加算平均し、画面内の上下暗部段差補正信号を生成し記憶する手段を有し、ＣＰＵ命令転送のフラグに応じて上記映像信号の水平同期の暗部むらの補正信号に上記画面内の上下暗部段差補正信号を加算し上記映像信号利得可変手段に合わせて利得可変してＣＰＵ命令転送のフラグの時間的には同時で画面では同一走査線の各水平同期映像信号から減算する。

本発明は、高感度の撮像装置において、遮光時の画面内の上下暗部の段差検出部とメモリとを追加するか、あるいは、映像信号処理回路の暗電流むらの補正機能に段差検出機能を追加しメモリ機能を１走査線分増加し、画面内の上下暗部の段差検出を工夫し、ＣＰＵクロックと動作とを映像信号に同期させることにより、ＣＣＤ駆動回路やアースや電源やシールドを特別に強化することなく、シャッタキズやＣＰＵ飛び込み等の画面上下に段差を示す、飛び込み不要信号を低減することができる。その結果、本発明では、高感度の監視用や顕微鏡用のカメラで、筐体の小型化と低価格化とを両立することができる。

まず、本発明の請求項や課題を解決するための手段の幾つかの一実施例を本発明の１実施例や従来技術での画面への飛び込みを示すタイミングチャ−トの図２の（ａ）（ｂ）と本発明の１実施例や従来技術での画面への飛び込みを示す画面の模式図の図３の（ａ）（ｂ）とを用いて簡単に説明し、本発明の他の一実施例を図２（ｃ）図３（ｃ）を用いて簡単に説明する。それから、本発明の１実施例の全体構成を示す撮像装置のブロック図の図１と固体撮像部の詳細構成を示すブロック図の図４と本発明の1実施例の段差検出部の詳細ブロック図の図７と、本発明の別の他の１実施例のフローチャートの図６とを用いて幾つかの一実施例の動作を説明する。

発明の１実施例や従来技術での画面への飛び込みを示すタイミングチャ−トの図２と本発明の複数の１実施例や従来技術での画面への飛び込みを示す画面の模式図の図３において、（ａ）の２／３型縦型オーバーフロードレインＩＴ−ＣＣＤのｓｕｂに印加する約３０Ｖｐ−ｐのパルス単一で大容量電荷を１度に引き抜き電子シャッタを実現する場合の単一シャッタキズの様に、画面内の１走査線の上下に暗部の段差が生じている場合は、遮光時の単一シャッタパルスの画面上部映像信号を負に反転して水平同期に複数加算平均するか、遮光時の画面上に隣接する水平同期映像信号の左右画素と大きく異なる画素は左右画素で補間してから負に反転して、単一シャッタパルスの時間的には直後で画面上では同一走査線の水平同期映像信号を加算して、画面の上下暗部段差補正信号を生成し記憶し、画面内の上下暗部段差補正信号を利得可変して単一シャッタパルスの時間的には直後で画面上では同一走査線の水平同期映像信号から減算する。遮光時の単一シャッタパルスの画面下部映像信号を負に反転して水平同期に複数加算平均するか、遮光時の画面下に隣接する水平同期映像信号の左右画素と大きく異なる画素は左右画素で補間してから負に反転して、単一シャッタパルスの時間的には直後で画面上では同一走査線の水平同期映像信号を加算して画面内の上下暗部段差補正信号を生成しても良い。

また図３の（ｂ）の２／３型縦型オーバーフロードレインＩＴ−ＣＣＤのSｕｂに印加する約３０Ｖｐ−ｐのパルスが複数で小容量電荷を複数回引き抜き電子シャッタを実現する場合の複数シャッタキズの様に、画面内の上下暗部に段差が生じている場合は、遮光時の複数シャッタパルスの画面上部映像信号を水平同期に複数加算平均して、光時の複数シャッタパルスの画面下部映像信号を負に反転して水平同期に複数加算平均して、画面内の上下暗部段差補正信号を生成し記憶し、画面内の上下暗部段差補正信号を利得可変して各複数シャッタパルスの時間的には直後で画面上では同一走査線の各水平同期映像信号から減算する。

また図３の（ｃ）のＶ．ＢＬからはみ出たＣＰＵノイズが発生している場合は、固体撮像素子と映像信号の水平同期の暗部むらを補正する手段と映像信号利得可変手段とＣＰＵとを有する撮像装置において、ＣＣＤ駆動クロックまたはＡ／Ｄクロックまたは映像信号処理回路クロックまたはＤ／Ａクロックまたは該クロックの分周クロック等の水平同期と同期したクロックで動作し、ＣＰＵ命令転送を水平同期させ、遮光時のＣＰＵ命令転送のフラグの時間的には同時で画面では同一走査線の画面上部映像信号を複数加算平均し、ＣＰＵ命令転送のフラグが時間的には終了し画面では下部の映像信号を負に反転して複数加算平均し、画面内の上下暗部段差補正信号を生成し記憶し、ＣＰＵ命令転送のフラグに応じて映像信号の水平同期の暗部むらの補正信号に画面内の上下暗部段差補正信号を加算し映像信号利得可変手段に合わせて利得可変してＣＰＵ命令転送のフラグの時間的には同時で画面では同一走査線の各水平同期映像信号から減算する。

本発明の他の一実施例として、図３（ａ）の単一シャッタキズと（ｃ）のＣＰＵノイズがある場合は、遮光時の画面で、単一シャッタパルスの時間的には直後で画面では同一走査線の水平同期映像信号のＣＰＵ命令転送のフラグの有無とＣＰＵ命令転送のフラグの極性が同一で、単一シャッタパルスの時間的には前で画面では上の水平同期映像信号または単一シャッタパルスの時間的には１水平同期以上後で画面では下の水平同期映像信号の少なくとも１方の水平同期映像信号を負に加算平均し、シャッタパルスの時間的には直後で画面では同一走査線の水平同期映像信号を加算し、単一シャッタキズの画面内の上下暗部段差補正信号を生成し記憶する。遮光時の画面で、単一シャッタパルスがなくＣＰＵ命令転送のフラグの極性が変化する時間的には前で画面では上の水平同期映像信号を加算平均し、単一シャッタパルスがなくＣＰＵ命令転送のフラグの極性が変化する時間的には後で画面では下の水平同期映像信号を負に加算平均し、ＣＰＵノイズの画面内の上下暗部段差補正信号を生成し記憶する。単一シャッタパルスに応じて映像信号の水平同期の暗部むらの補正信号に単一シャッタキズの画面内の上下暗部段差補正信号を加算し、ＣＰＵ命令転送のフラグに応じて水平同期映像信号の暗部むらの補正信号にＣＰＵノイズの画面内の上下暗部段差補正信号を加算し、映像信号利得可変手段に合わせて利得可変して各水平同期映像信号から減算する。

また、図３（ｂ）の複数シャッタキズと（ｃ）のＣＰＵノイズがある場合は、遮光時の画面でＣＰＵ命令転送のフラグの極性が一定で、複数シャッタパルスが変化する時間的には前で画面では上の水平同期映像信号を加算平均し、シャッタパルスが変化する時間的には後で画面では下の水平同期映像信号を負に加算平均し、複数シャッタキズの画面内の上下暗部段差補正信号を生成し記憶する。遮光時の画面で複数シャッタパルスが一定で、ＣＰＵ命令転送のフラグの極性が変化する時間的には前で画面では上の水平同期映像信号を加算平均し、ＣＰＵ命令転送のフラグが変化する時間的には後で画面では下の水平同期映像信号を負に加算平均し、ＣＰＵノイズの画面内の上下暗部段差補正信号を生成し記憶する。複数シャッタパルスに応じて映像信号の水平同期の暗部むらの補正信号に複数シャッタキズの画面内の上下暗部段差補正信号を加算し、ＣＰＵ命令転送のフラグに応じて映像信号の水平同期の暗部むらの補正信号にＣＰＵノイズの画面内の上下暗部段差補正信号を加算し、映像信号利得可変手段に合わせて利得可変して各水平同期映像信号から減算する。

本発明の別の他の一実施例として、フレームメモリまたはフィールドメモリまたはラインメモリを有し、遮光時映像信号を暗部むらの補正信号と、シャッタキズの画面内の上下暗部段差補正信号とＣＰＵノイズの画面内の上下暗部段差補正信号とに分解して、暗部むらをフレームメモリまたはフィールドメモリまたはラインメモリに記憶しシャッタキズの画面内の上下暗部段差補正信号とＣＰＵノイズの画面内の上下暗部段差補正信号とをラインメモリに記憶する。フレームメモリまたはフィールドメモリまたはラインメモリに記憶した暗部むらの補正信号を呼び出し、シャッタパルスに応じてラインメモリから呼び出したシャッタキズの画面内の上下暗部段差補正信号を映像信号の水平同期の暗部むらの補正信号に加算し、ＣＰＵ命令転送のフラグに応じてラインメモリから呼び出したＣＰＵノイズの画面内の上下暗部段差補正信号を映像信号の水平同期の暗部むらの補正信号に加算し、映像信号利得可変手段に合わせて利得可変して各水平同期映像信号から減算する。

または本発明のさらに別の他の一実施例として、メモリ容量を削減するために、暗部むらを曲面または多面体と暗電流の大きい画素（白キズ）とに分解近似して可逆圧縮または非可逆圧縮してメモリに記憶し、シャッタキズを水平映像信号期間の折れ線に近似して可逆圧縮または非可逆圧縮してメモリに記憶し、ＣＰＵノイズを水平映像信号期間のインパルス列とに近似して可逆圧縮または非可逆圧縮してメモリに記憶する。メモリに圧縮記憶した暗部むらの補正信号を読み出し伸張して、シャッタパルスに応じてメモリに圧縮記憶したシャッタキズの画面内の上下暗部段差補正信号を読み出して各水平同期の暗部むらの補正信号に加算し、ＣＰＵ命令転送のフラグに応じてメモリに圧縮記憶したＣＰＵノイズの画面内の上下暗部段差補正信号を読み出し伸張して各水平同期の暗部むらの補正信号に加算し、映像信号利得可変手段に合わせて利得可変して各水平同期映像信号から減算する。

ところで、本発明の１実施例の固体撮像部３は詳細構成を示すブロック図の図４のように、電子シャッタ機能と暗電流補正機能を内蔵している駆動回路（ＴＧ）とＣＣＤ撮像素子と相関二重サンプリング雑音低減回路（Correlated Double sampling以下ＣＤＳ）と利得可変増幅回路（Automatic Gain Control以下ＡＧＣ）とＡＤ変換器（Analog digital Converter以下ＡＤＣ）で構成されても良いし、上記機能を統合したＦＥＰ（Front End Processor）と呼ばれるＩＣとＣＣＤ撮像素子でも良いし、固体撮像部３が上記機能を全て内蔵しているＣＭＯＳ撮像素子でも良い。

本発明の１実施例の全体構成を示す撮像装置のブロック図の図１と従来例の全体構成の固体撮像装置を示すブロック図の図５との相違は、画面内の上下暗部段差の水平同期映像信号と画面上または画面下の水平同期映像信号とを減算して画面内の上下暗部段差補正信号を検出し記憶し、映像信号からシャッタパルスやＣＰＵ動作フラグ等の上記段差を示す水平同期フラグ（Flag Pulse）に基づき上下暗部段差補正信号を減算する機能を追加したとしたことと、映像信号処理部９のクロック（Ａ／Ｄ ＣＬＫ）だけでなく、ＣＰＵ５のクロック（ＣＰＵ ＣＬＫ）もＣＣＤのクロック（ＣＣＤ ＣＬＫ）に同期させたことである。アスペクト変換やダウンコンバートしないＮＴＳＣまたはＰＡＬのＴＶカメラで簡単な動作にするには、ＣＣＤ駆動クロックと映像信号処理クロックとを同一の約１４ＭＨｚの共通クロック（Ｃｌｏｃｋ）としてＣＰＵを動作させる。アスペクト変換のＮＴＳＣまたはＰＡＬのＴＶカメラでは、１６：９撮影のＣＣＤ駆動クロック約１８ＭＨｚよりも４：３出力の映像信号処理クロック約１４ＭＨｚでＣＰＵを動作させる方がＣＰＵのＣＬＫには一般的である。ＨＤＴＶではＣＣＤとＡ／ＤのＣＬＫは一般に約７４ＭＨｚであり、現在は６分周して約１２ＭＨｚとした方がＣＰＵのＣＬＫには一般的である。ＣＰＵが７４ＭＨｚで動作しても低消費電力で低雑音になれば、分周は不要となる。

本発明の１実施例の全体構成を示す撮像装置のブロック図の図１において、入射光はレンズ等の光学系２で結像し電子シャッタ機能を有する固体撮像部３で電気信号に変換され、雑音低減と黒レベル補正とシェーディング補正と利得制御後にＡ／Ｄでデジタル映像信号Ｖｉに変換される。

図１の（ａ）アナログＡＧＣにおいては、デジタル映像信号ＶｉをシャッタパルスやＣＰＵ動作フラグなどの水平同期フラグ（Flag Pulse）に基づき段差検出部１１で加工しＦＩＦＯラインメモリ（ＦＩＦＯ Ｍｅｍｏｒｙ）１３に記憶し読み出して加算部１２で加算することにより段差補正信号を検出し、利得可変部（Ｄ．ＡＧＣ）で固体撮像部３の利得に合わせてから、デジタル映像信号Ｖｉから減算し段差を補正しデジタル映像信号Ｖｍとなり、映像信号処理回路４で処理され、ＳＤＩまたは複合映像信号（ＶＢＳ）またはＨＤＴＶのＳＤＩ（ＨＤ−ＳＤＩ）の映像出力信号Ｖｏとなり出力される。電圧制御水晶発信器（ＶＣＸＯ）６は共通クロック（ＣＬｏｃｋ）を各部に供給し、ＣＰＵ５は各部を制御する。デジタル映像信号Ｖｉは最近の固体撮像部３や映像信号処理回路４が対応する１４ｂｉｔとすれば、段差補正の精度が向上する。

図１の（ｂ）デジタルＡＧＣ（Ｄ．ＡＧＣ）においては、利得可変（ＡＧＣ）機能はないが１６ｂｉｔ対応の固体撮像部３の１６ｂｉｔのデジタル映像信号Ｖｉから段差補正信号を減算し段差を補正し、段差補正の精度が向上させて、利得可変部（Ｄ．ＡＧＣ）で映像信号の利得に合わせて利得を調整して１０ｂｉｔのデジタル映像信号Ｖｍとすれば従来の１０ｂｉｔ対応の映像信号処理回路４でも処理可能となる。

図１の（ｃ）段差検出内蔵映像信号処理回路では、映像信号処理回路の暗電流むらの補正機能と別に段差検出機能を追加しメモリ機能を１水平映像期間増加し、上記映像信号の水平同期の暗部むらの補正信号にフラグパルスに基づき上記上下暗部段差補正信号を加算し固体撮像部３の利得に合わせて調整してから各水平同期映像信号から減算する。図１の（ｃ）では映像信号処理回路の集積度を高めることにより、撮像装置の小型化が容易となる。

図７は本発明の1実施例の段差検出部の詳細ブロック図であり、図１と図７において、（ａ）単一パルスシャッターキズでは、遮光時の単一シャッタパルスの遮光時の画面上に隣接する水平同期映像信号は適応低域通過フィルタ部（Ａ．ＬＰＦ）１９において左右画素と大きく異なる画素は左右画素で補間してから水平同期映像信号を切替器１６で選択し係数乗算器の２０で負に反転して、ＦＩＦＯ Ｍｅｍｏｒｙの１３で記憶し読み出しして単一シャッタパルスの水平同期映像信号を加算して、段差補正信号を検出しＦＩＦＯ Ｍｅｍｏｒｙの１３で記憶する。（ｂ）複数パルスシャッターキズとＣＰＵノイズでは、遮光時の画面上部のｎラインの水平同期映像信号を切替器１６で選択し、係数乗算器の１７で負に反転して１／ｎにしてＦＩＦＯメモリ１３で記憶し読み出しして加算して平均化し、画面下部のｍラインの水平同期映像信号を切替器１６で選択し、係数乗算器の１８で１／ｍにしてＦＩＦＯメモリ１３で加算して平均化し段差補正信号を検出しＦＩＦＯ Ｍｅｍｏｒｙの１３で記憶する。遮光時の単一シャッタパルスの上部映像信号を負に反転して水平同期に複数加算平均して検出しても良い。

本発明の別の他の一実施例のシャッタキズとＣＰＵノイズとを補正するフローチャートの図６の動作を説明する。２１は開始であり、２２は各水平同期映像信号の暗部の補正信号の読み出しまたは読み出し伸張である。２３はシャッタパルス検出であり、シャッタパルスがある水平同期映像信号は、２４のシャッタキズ補正信号の読み出しまたは読み出し伸張と、２５の各水平同期映像信号の暗部補正信号にシャッタキズの補正信号を加算、の動作をおこなう。また、２６は水平同期映像信号のフラグ検出であり、２７のＣＰＵノイズの補正信号の読み出しまたは読み出し伸張と、２８の各水平同期映像信号の暗部補正信号にＣＰＵノイズの補正信号を加算、の動作をおこなう。そして、２９は各水平同期映像信号から暗部補正信号を減算であり、３０の終了で補正動作を終了する。

本発明の１実施例の全体構成を示すブロック図（（ａ）アナログＡＧＣ、（ｂ）デジタルＡＧＣ、（ｃ）段差検出内蔵映像信号処理回路） 本発明の１実施例や従来技術での補正前の飛び込みを示すタイミングチャート（（ａ）単一パルスシャッタキズ、（ｂ）複数パルスシャッタキズ、（ｃ）ＣＰＵノイズ） 本発明の１実施例や従来技術の補正前の画面と水平映像信号を示す模式図（（ａ）単一パルスシャッタキズ、（ｂ）複数パルスシャッタキズ、（ｃ）ＣＰＵノイズ） 本発明の１実施例や従来技術の固体撮像部の詳細ブロック図 従来例の全体構成を示すブロック図 本発明の別の他の一実施例のシャッタキズとＣＰＵノイズとを補正するフローチャート 本発明の1実施例の段差検出部の詳細ブロック図（（ａ））単一パルスシャッタキズ、（ｂ）複数パルスシャッタキズとＣＰＵノイズ）

符号の説明

１，９：撮像装置、２：光学系、３：固体撮像部、４：映像信号処理部、
５：ＣＰＵ、６，７：電圧可変水晶発信器（ＶＣＸＯ）、８：発信器、
１０：減算器、１１：段差検出部、１２：加算器、
１３：ＦＩＦＯラインメモリ（ＦＩＦＯ Ｍｅｍｏｒｙ）、
１４：利得可変器（Ｄ．ＡＧＣ）、１５，１６：切替器、
１７，１８，２０：係数乗算器、１９：適用雑音低減回路（Ａ．ＬＰＦ）
２１：開始、
２２：各水平同期映像信号の暗部の補正信号の読み出しまたは読み出し伸張、
２３：シャッタパルス検出、
２４：シャッタキズ補正信号の読み出しまたは読み出し伸張、
２５：各水平同期映像信号の暗部補正信号にシャッタキズの補正信号を加算、
２６：水平同期映像信号のフラグ検出、
２７：ＣＰＵノイズの補正信号の読み出しまたは読み出し伸張、
２８：各水平同期映像信号の暗部補正信号にＣＰＵノイズの補正信号を加算、
２９：各水平同期映像信号から暗部補正信号を減算、
３０：終了

Claims (1)

1. 固体撮像素子を有する撮像装置において、画面内の少なくとも１つの上下暗部段差の水平同期映像信号に画面上または画面下の水平同期映像信号を負に反転して加算し上記画面内の上下暗部段差補正信号を生成し記憶する手段を有し、シャッタパルスやＣＰＵ命令転送フラグ他のシャッタパルスの画面飛び込み不要信号やＣＰＵ命令転送等のＣＰＵ及びＣＰＵ周辺パルスの画面飛び込み不要信号他の上記画面内の少なくとも１つの画面内の上下暗部段差を示すフラグに基づき、上記水平同期映像信号を上記画面内の上下暗部段差補正信号で補正する事を特徴とする撮像装置。