JP2008066577A - Method of manufacturing substrate for semiconductor device - Google Patents

Method of manufacturing substrate for semiconductor device Download PDF

Info

Publication number
JP2008066577A
JP2008066577A JP2006244225A JP2006244225A JP2008066577A JP 2008066577 A JP2008066577 A JP 2008066577A JP 2006244225 A JP2006244225 A JP 2006244225A JP 2006244225 A JP2006244225 A JP 2006244225A JP 2008066577 A JP2008066577 A JP 2008066577A
Authority
JP
Japan
Prior art keywords
film
substrate
amorphous silicon
light shielding
shielding film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006244225A
Other languages
Japanese (ja)
Inventor
Atsushi Ito
淳 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006244225A priority Critical patent/JP2008066577A/en
Publication of JP2008066577A publication Critical patent/JP2008066577A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing a substrate for a semiconductor device capable of forming a polysilicon film having desired quality with favorable productivity when manufacturing a substrate for the semiconductor device including a polysilicon type TFT. <P>SOLUTION: The method of manufacturing the substrate for the semiconductor device comprises a process of forming a material film 204b having conductivity on the substrate 200; a process of forming an amorphous silicon film 1 on the substrate; and a process of forming the polysilicon film on the substrate by heating and crystallizing the amorphous silicon film by subjecting a material film to high frequency induction heating. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、半導体装置用基板の製造方法に関する。   The present invention relates to a method for manufacturing a substrate for a semiconductor device.

液晶装置の素子基板(TFTアレイ基板)、有機EL装置の素子基板(TFTアレイ基板)等、半導体装置用基板に形成される薄膜トランジスタ(TFT:Thin Film Transistor)として、従来より、アモルファスシリコン型TFTが知られている。アモルファスシリコン型TFTは、半導体層がアモルファスシリコン膜で形成されたTFTである。近時においては、高機能化、高精細化等を目的として、ポリシリコン型TFTが用いられる場合が多い。ポリシリコン型TFTは、半導体層がポリシリコン膜で形成されたTFTである。ポリシリコンは、アモルファスシリコンを多結晶化することで形成される。アモルファスシリコンを多結晶化する方法として、従来より、固相成長法、エネルギービーム照射法等が知られている。エネルギービーム照射法としては、電子ビームアニール法、フラッシュビームアニール法、ランプアニール法、RTA(Rapid Thermal Anneal)法、エキシマレーザアニール(ELA:Excimer-LaserAnneal)法等が挙げられる。このうち、ELA法は、低温プロセスが可能であることから、アモルファスシリコンを多結晶化する方法として汎用されている。下記特許文献1には、ELA法によってアモルファスシリコンを多結晶化してポリシリコンを形成する技術の一例が開示されている。ELA法は、基板上に形成されたアモルファスシリコン膜にレーザ光を照射し、そのレーザ光のエネルギーによってアモルファスシリコン膜を溶融し、その溶融したシリコンが固化する際に結晶化することを利用して、ポリシリコン膜を形成する。
特開2004−327539号公報
As a thin film transistor (TFT) formed on a substrate for a semiconductor device such as an element substrate (TFT array substrate) of a liquid crystal device or an element substrate (TFT array substrate) of an organic EL device, an amorphous silicon type TFT has been conventionally used. Are known. An amorphous silicon type TFT is a TFT in which a semiconductor layer is formed of an amorphous silicon film. In recent years, polysilicon TFTs are often used for the purpose of higher functionality and higher definition. A polysilicon type TFT is a TFT in which a semiconductor layer is formed of a polysilicon film. Polysilicon is formed by polycrystallizing amorphous silicon. Conventionally known methods for polycrystallizing amorphous silicon include a solid phase growth method, an energy beam irradiation method, and the like. Examples of the energy beam irradiation method include an electron beam annealing method, a flash beam annealing method, a lamp annealing method, an RTA (Rapid Thermal Anneal) method, and an excimer laser annealing (ELA) method. Among these, the ELA method is widely used as a method for polycrystallizing amorphous silicon because a low temperature process is possible. Patent Document 1 below discloses an example of a technique for forming polysilicon by polycrystallizing amorphous silicon by an ELA method. The ELA method utilizes the fact that an amorphous silicon film formed on a substrate is irradiated with laser light, the amorphous silicon film is melted by the energy of the laser light, and crystallizes when the melted silicon is solidified. A polysilicon film is formed.
JP 2004-327539 A

従来のELA法は、アモルファスシリコン膜が形成された基板とレーザ光とを所定の走査方向に相対的に移動しつつ、アモルファスシリコン膜にレーザ光を照射する。この場合、形成される結晶(ポリシリコン)の品質(例えば結晶粒の大きさ)が、基板の面方向において不均一になる可能性がある。例えば、照射するレーザ光の光強度(照度)の経時的な変化によって、形成される結晶(ポリシリコン)の品質が不均一になる可能性がある。また、一回の走査でレーザ光を照射できる基板上の領域は限られるため、基板が大型である場合、基板とレーザ光との相対的な移動を複数回繰り返す必要がある。その場合、複数の移動毎に形成される結晶の品質が変化する可能性があり、その場合においても、形成される結晶(ポリシリコン)の品質が基板の面方向において不均一になる可能性がある。結晶の品質が不均一になると、液晶装置、有機EL装置等の表示装置の表示品質が劣化する可能性がある。   In the conventional ELA method, the amorphous silicon film is irradiated with laser light while relatively moving the substrate on which the amorphous silicon film is formed and the laser light in a predetermined scanning direction. In this case, the quality of the formed crystal (polysilicon) (for example, the size of crystal grains) may be nonuniform in the surface direction of the substrate. For example, the quality of the formed crystal (polysilicon) may become non-uniform due to the change over time of the light intensity (illuminance) of the laser beam to be irradiated. In addition, since the area on the substrate that can be irradiated with laser light in a single scan is limited, when the substrate is large, it is necessary to repeat relative movement between the substrate and the laser light multiple times. In that case, there is a possibility that the quality of the crystal formed for each of a plurality of movements may change, and even in that case, the quality of the formed crystal (polysilicon) may be non-uniform in the surface direction of the substrate. is there. If the quality of the crystal becomes uneven, the display quality of a display device such as a liquid crystal device or an organic EL device may be deteriorated.

また、従来のELA法のように、基板とレーザ光とを所定の走査方向に相対的に移動しつつ、アモルファスシリコン膜にレーザ光を照射したり、基板とレーザ光との相対的な移動を複数回繰り返したりする場合、生産性が低下する可能性がある。   Further, as in the conventional ELA method, the amorphous silicon film is irradiated with laser light while the substrate and laser light are relatively moved in a predetermined scanning direction, and the substrate and laser light are moved relative to each other. If it is repeated several times, productivity may be reduced.

本発明は上記事情に鑑みてなされたもので、ポリシリコン型TFTを有する半導体装置用基板を製造する際に、所望の品質を有するポリシリコン膜を生産性良く形成できる半導体装置用基板の製造方法を提供することを目的とする。   The present invention has been made in view of the above circumstances, and a method of manufacturing a semiconductor device substrate capable of forming a polysilicon film having a desired quality with high productivity when manufacturing a substrate for a semiconductor device having a polysilicon type TFT. The purpose is to provide.

上記の課題を解決するため、本発明は以下の構成を採用する。
本発明の一態様によると、薄膜トランジスタを備えた半導体装置用基板の製造方法であって、基板上に導電性を有する材料膜を形成する工程と、前記基板上にアモルファスシリコン膜を形成する工程と、前記材料膜を高周波誘導加熱することによって、前記アモルファスシリコン膜を加熱して、前記アモルファスシリコン膜を結晶化して前記基板上にポリシリコン膜を形成する工程と、を含む製造方法が提供される。
In order to solve the above problems, the present invention adopts the following configuration.
According to one embodiment of the present invention, there is provided a method for manufacturing a substrate for a semiconductor device including a thin film transistor, the step of forming a conductive material film on the substrate, and the step of forming an amorphous silicon film on the substrate. And heating the amorphous silicon film to crystallize the amorphous silicon film to form a polysilicon film on the substrate by high-frequency induction heating of the material film. .

本発明の一態様によれば、基板上に導電性を有する材料膜を設け、その材料膜を高周波誘導加熱することによってアモルファスシリコン膜を加熱することで、アモルファスシリコン膜を効率良く良好に多結晶化して、所望の品質を有するポリシリコン膜を形成できる。例えば、材料膜を基板上の広い領域に形成し、その材料膜に一括して高周波を与えることによって、基板上の広い領域において、アモルファスシリコン膜を、高い均一性で一括して多結晶化し、ポリシリコン膜に変換することができる。広い領域に一括して高周波を与えることは、例えば広い領域に一括してレーザ光を照射することに比べて容易であり、所望の品質を有するポリシリコン膜を生産性良く形成できる。また、所望の物性(融点、電気抵抗値等)を有する材料膜を基板上に形成することによって、高周波誘導加熱によって、その材料膜自体を溶融させることなく材料膜を効率良く加熱でき、その材料膜から発生した熱によって、アモルファスシリコン膜を加熱して、ポリシリコン膜を良好に効率良く形成できる。   According to one embodiment of the present invention, an amorphous silicon film is efficiently and well polycrystalline by providing a conductive material film on a substrate and heating the amorphous silicon film by high-frequency induction heating the material film. Thus, a polysilicon film having a desired quality can be formed. For example, by forming a material film in a wide area on the substrate and collectively applying a high frequency to the material film, the amorphous silicon film is polycrystallized with high uniformity in a large area on the substrate, It can be converted into a polysilicon film. Applying a high frequency to a wide region at once is easier than, for example, collectively irradiating a wide region with laser light, and a polysilicon film having a desired quality can be formed with high productivity. In addition, by forming a material film having desired physical properties (melting point, electrical resistance value, etc.) on the substrate, the material film can be efficiently heated without melting the material film itself by high-frequency induction heating. The amorphous silicon film can be heated by the heat generated from the film to form the polysilicon film satisfactorily and efficiently.

上記態様の製造方法において、前記ポリシリコン膜は、前記薄膜トランジスタのチャネル領域を含む半導体層を形成し、前記材料膜は、前記ポリシリコン膜との間で第1絶縁膜を挟むように形成された遮光膜を含む構成を採用できる。   In the manufacturing method of the above aspect, the polysilicon film forms a semiconductor layer including a channel region of the thin film transistor, and the material film is formed so as to sandwich a first insulating film between the polysilicon film and the polysilicon film. A configuration including a light shielding film can be employed.

これによれば、遮光膜を高周波誘導加熱することによって、遮光膜で発生した熱を、第1絶縁膜を介して、アモルファスシリコン膜に良好に与えることができる。また、アモルファスシリコン膜を加熱するための新たな材料膜を形成することなく、光を遮るために形成された遮光膜を用いて、アモルファスシリコン膜を良好に加熱できる。   According to this, heat generated in the light shielding film can be favorably given to the amorphous silicon film through the first insulating film by high-frequency induction heating of the light shielding film. In addition, the amorphous silicon film can be satisfactorily heated by using the light shielding film formed to block light without forming a new material film for heating the amorphous silicon film.

上記態様の製造方法において、前記遮光膜は、前記チャネル領域への光の入射を抑制する構成を採用できる。   In the manufacturing method of the above aspect, the light shielding film may employ a configuration that suppresses light from entering the channel region.

これによれば、薄膜トランジスタのチャネル領域への光の入射を抑制するために、チャネル領域近傍の所定領域に形成された遮光膜を用いて、そのチャネル領域近傍に効率良くポリシリコン膜を形成できる。そして、光がチャネル領域に入射することによって薄膜トランジスタの性能が変化してしまう不具合の発生を、遮光膜によって抑制できる。   According to this, in order to suppress the incidence of light to the channel region of the thin film transistor, the polysilicon film can be efficiently formed in the vicinity of the channel region by using the light shielding film formed in the predetermined region in the vicinity of the channel region. Then, the occurrence of a problem that the performance of the thin film transistor changes when light enters the channel region can be suppressed by the light shielding film.

上記態様の製造方法において、前記遮光膜は、前記基板上に該基板との間で第2絶縁膜を挟むように形成され、前記アモルファスシリコン膜は、前記遮光膜上に該遮光膜との間で前記第1絶縁膜を挟むように形成され、前記第1絶縁膜は、前記第2絶縁膜よりも高い熱伝導率を有する構成を採用できる。   In the manufacturing method of the above aspect, the light shielding film is formed on the substrate so as to sandwich a second insulating film between the substrate, and the amorphous silicon film is disposed on the light shielding film between the light shielding film and the substrate. The first insulating film may be sandwiched between the first insulating films, and the first insulating film may have a higher thermal conductivity than the second insulating film.

これによれば、遮光膜を高周波誘導加熱することによって、遮光膜で発生した熱を、高い熱伝導率を有する第1絶縁膜を介して、アモルファスシリコン膜に効率良く与えることができる。また、低い熱伝導率を有する第2絶縁膜によって、遮光膜で発生した熱が基板に供給されることを抑制できる。したがって、基板が過剰に加熱したり、熱変形することを抑制できる。   According to this, the heat generated in the light shielding film can be efficiently given to the amorphous silicon film through the first insulating film having high thermal conductivity by high-frequency induction heating of the light shielding film. In addition, the second insulating film having low thermal conductivity can suppress the heat generated in the light shielding film from being supplied to the substrate. Therefore, it is possible to suppress the substrate from being excessively heated or thermally deformed.

上記態様の製造方法において、前記遮光膜は、前記アモルファスシリコン膜よりも高い融点を有する構成を採用できる。   In the manufacturing method of the above aspect, the light shielding film may have a higher melting point than the amorphous silicon film.

これによれば、例えば遮光膜が溶融することなく、アモルファスシリコン膜を良好に加熱できる。   According to this, the amorphous silicon film can be satisfactorily heated without melting the light shielding film, for example.

上記態様の製造方法において、前記アモルファスシリコン膜が溶融する直前まで、前記アモルファスシリコン膜を加熱する構成を採用できる。   In the manufacturing method of the above aspect, a configuration in which the amorphous silicon film is heated until immediately before the amorphous silicon film is melted can be adopted.

これによれば、例えばシリコン膜の一部が凝集してしまう不具合の発生を抑制できる。   According to this, for example, it is possible to suppress the occurrence of a problem that a part of the silicon film aggregates.

以下、本発明の実施形態について図面を参照しながら説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

<第1実施形態>
本実施形態に係る半導体装置用基板について図1及び図2を参照しながら説明する。図1は、本実施形態に係る半導体装置用基板SPの画素部PXを示す平面図、図2は、本実施形態に係る半導体装置用基板SPの薄膜トランジスタ(TFT:Thin Film Transistor)30b近傍を示す断面図であって、図1のA−A線断面図に相当する。
<First Embodiment>
The semiconductor device substrate according to the present embodiment will be described with reference to FIGS. FIG. 1 is a plan view showing a pixel portion PX of a semiconductor device substrate SP according to this embodiment, and FIG. 2 shows the vicinity of a thin film transistor (TFT) 30b of the semiconductor device substrate SP according to this embodiment. It is sectional drawing, Comprising: It corresponds to the sectional view on the AA line of FIG.

図1及び図2において、半導体装置用基板SPは、ガラス等の基板200と、基板200上に形成された薄膜トランジスタ(TFT)30bとを備えている。また、半導体装置用基板SPは、画素電位側容量電極301を有する蓄積容量70と、容量線300とを有する。   1 and 2, the semiconductor device substrate SP includes a substrate 200 such as glass and a thin film transistor (TFT) 30 b formed on the substrate 200. The semiconductor device substrate SP includes a storage capacitor 70 having a pixel potential side capacitor electrode 301 and a capacitor line 300.

図2に示すように、半導体装置用基板SPは、基板200上に形成された下地絶縁膜202と、下地絶縁膜202上に形成された導電性を有する遮光膜204bと、遮光膜204b上において遮光膜204bを覆うように形成された第1層間絶縁膜206bと、第1層間絶縁膜206b上に形成されたチャネル領域250bを含む半導体層1bと、半導体層1b及び第1層間絶縁膜206b上において半導体層1bを覆うように形成されたゲート絶縁膜208bと、ゲート絶縁膜208b上に形成されたゲート電極210bと、ゲート電極210b上に形成された第2層間絶縁膜212bと、第2層間絶縁膜212b上に形成された第3層間絶縁膜218bと、第3層間絶縁膜218b上に形成された透明な画素電極9aとを備えている。半導体層1bは、ポリシリコン膜で形成されている。   As shown in FIG. 2, the semiconductor device substrate SP includes a base insulating film 202 formed on the substrate 200, a conductive light-shielding film 204b formed on the base insulating film 202, and a light-shielding film 204b. A first interlayer insulating film 206b formed to cover the light shielding film 204b, a semiconductor layer 1b including a channel region 250b formed on the first interlayer insulating film 206b, and the semiconductor layer 1b and the first interlayer insulating film 206b A gate insulating film 208b formed to cover the semiconductor layer 1b, a gate electrode 210b formed on the gate insulating film 208b, a second interlayer insulating film 212b formed on the gate electrode 210b, and a second interlayer A third interlayer insulating film 218b formed on the insulating film 212b and a transparent pixel electrode 9a formed on the third interlayer insulating film 218b are provided. The semiconductor layer 1b is formed of a polysilicon film.

TFT30bは、チャネル領域250bを含む半導体層1bと、ゲート電極210bと、ソース電極216bと、ドレイン電極とを備える。ソース電極216bは、コンタクトホール214bを介して、半導体層1bの一端側に接続されている。画素電極9aは、コンタクトホール220bを介して、半導体層1bの他端側に接続されている。   The TFT 30b includes a semiconductor layer 1b including a channel region 250b, a gate electrode 210b, a source electrode 216b, and a drain electrode. The source electrode 216b is connected to one end side of the semiconductor layer 1b through the contact hole 214b. The pixel electrode 9a is connected to the other end side of the semiconductor layer 1b through the contact hole 220b.

遮光膜204bは、導電性を有する。遮光膜204bは、半導体層1bのチャネル領域250b、ポリシリコン膜への光の入射を抑制するためのものであって、ポリシリコン膜で形成された半導体層1bとの間で、第1層間絶縁膜206bを挟むように形成されている。また、遮光膜204bは、基板200との間で下地絶縁膜202を挟むように形成されている。遮光膜204bは、基板200からの光がチャネル領域250bへ入射することを抑制するために、基板200の面方向において、チャネル領域250bの全てを覆うように、チャネル領域250bよりも大きく形成されている。   The light shielding film 204b has conductivity. The light shielding film 204b is for suppressing the incidence of light on the channel region 250b of the semiconductor layer 1b and the polysilicon film, and the first interlayer insulation between the light shielding film 204b and the semiconductor layer 1b formed of the polysilicon film. It is formed so as to sandwich the film 206b. Further, the light shielding film 204b is formed so as to sandwich the base insulating film 202 with the substrate 200. The light shielding film 204b is formed larger than the channel region 250b so as to cover all of the channel region 250b in the surface direction of the substrate 200 in order to prevent light from the substrate 200 from entering the channel region 250b. Yes.

例えば、本実施形態の半導体装置用基板SPが液晶装置に用いられる場合、その液晶装置において、バックライトからの外部照射光、裏面反射光等の戻り光等の光がTFT30bに照射されると、その光による励起によって光リーク電流が発生して、TFT30bの特性が変化したり、TFT30bが誤作動する不具合が発生する可能性がある。本実施形態においては、画素部PXに遮光膜204bが形成されるので、画素スイッチング用のTFT30bのチャネル領域250bに光が入射することを抑制でき、上述の不具合の発生を抑制できる。   For example, when the semiconductor device substrate SP of the present embodiment is used in a liquid crystal device, in the liquid crystal device, when the TFT 30b is irradiated with light such as external irradiation light from the backlight, or return light such as back surface reflection light, There is a possibility that a light leakage current is generated by the excitation by the light, and the characteristics of the TFT 30b are changed, or that the TFT 30b malfunctions. In the present embodiment, since the light shielding film 204b is formed in the pixel portion PX, it is possible to suppress the light from entering the channel region 250b of the pixel switching TFT 30b, and to suppress the occurrence of the above-described problems.

次に、図3を参照しながら、本実施形態に係る半導体装置用基板SPの製造方法について説明する。図3は、本実施形態に係る半導体装置用基板SPの製造方法を説明するための模式図である。   Next, a method for manufacturing the semiconductor device substrate SP according to the present embodiment will be described with reference to FIG. FIG. 3 is a schematic view for explaining the method for manufacturing the semiconductor device substrate SP according to this embodiment.

まず、図3に示すように、工程(1)では、例えばガラス等からなる基板200が用意される。   First, as shown in FIG. 3, in step (1), a substrate 200 made of glass or the like is prepared.

次に、工程(2)では、基板200上に、下地絶縁膜202が形成される。下地絶縁膜202は、NSG(ノンシリケートガラス)、PSG(リンシリケートガラス)、BSG(ボロンシリケートガラス)、BPSG(ボロンリンシリケートガラス)等のシリケートガラス膜、窒化シリコン膜、酸化シリコン膜等によって形成可能である。   Next, in step (2), a base insulating film 202 is formed on the substrate 200. The base insulating film 202 is formed of a silicate glass film such as NSG (non-silicate glass), PSG (phosphorus silicate glass), BSG (boron silicate glass), or BPSG (boron phosphorus silicate glass), a silicon nitride film, a silicon oxide film, or the like. Is possible.

本実施形態においては、基板200と遮光膜204との間に配置される下地絶縁膜202は、熱伝導率が低い材料、例えば二酸化珪素(SiO)で形成される。 In the present embodiment, the base insulating film 202 disposed between the substrate 200 and the light shielding film 204 is formed of a material having low thermal conductivity, for example, silicon dioxide (SiO 2 ).

下地絶縁膜202は、例えば、TEOS(テトラ・エチル・オルソ・シリケート)ガス、TEB(テトラ・エチル・ボートレート)ガス、TMOP(テトラ・メチル・オキシ・フォスレート)ガス等を用いた、約450〜550℃(好ましくは約500℃)の比較的低温環境下における減圧CVD法によって形成可能である。   The base insulating film 202 is about 450 using, for example, TEOS (tetraethylorthosilicate) gas, TEB (tetraethylboatate) gas, TMOP (tetramethyloxyphosphorate) gas, or the like. It can be formed by a low pressure CVD method in a relatively low temperature environment of ˜550 ° C. (preferably about 500 ° C.).

下地絶縁膜202は、後述の遮光膜204をエッチング処理する際(工程(3)参照)、例えば、エッチングガス(或いは、エッチング液)とガラスからの不純物が反応することを抑制する機能を有する。   The base insulating film 202 has a function of suppressing reaction of impurities from, for example, an etching gas (or an etchant) and glass when etching a light shielding film 204 described later (see step (3)).

次に、下地絶縁膜202上に、遮光膜204が形成される。遮光膜204は、基板200上に、基板200との間で下地絶縁膜202を挟むように形成される。   Next, a light shielding film 204 is formed over the base insulating film 202. The light shielding film 204 is formed on the substrate 200 so that the base insulating film 202 is sandwiched between the light shielding film 204 and the substrate 200.

遮光膜204は、高い融点を有し、高い電気抵抗値を有する導電性材料によって形成される。遮光膜204は、Ti(チタン)、Cr(クロム)、W(タングステン)、Ta(タンタル)、Mo(モリブデン)、Al(アルミニウム)、Ag(銀)等の金属、またはこれらの合金、またはグラファイト等で形成可能である。   The light shielding film 204 is formed of a conductive material having a high melting point and a high electric resistance value. The light shielding film 204 is made of a metal such as Ti (titanium), Cr (chromium), W (tungsten), Ta (tantalum), Mo (molybdenum), Al (aluminum), Ag (silver), or an alloy thereof, or graphite. Etc. can be formed.

本実施形態においては、遮光膜204は、高い融点、及び高い電気抵抗値を有し、良好な遮光性を有する、Mo(モリブデン)で形成される。   In the present embodiment, the light shielding film 204 is formed of Mo (molybdenum) having a high melting point and a high electric resistance and good light shielding properties.

遮光膜204は、上述の金属をターゲット材料として、スパッタ法によって形成可能である。なお、遮光膜204は、例えば100〜500nm程度の膜厚、好ましくは200nmの膜厚で形成される。   The light shielding film 204 can be formed by sputtering using the above-described metal as a target material. The light-shielding film 204 is formed with a film thickness of, for example, about 100 to 500 nm, preferably 200 nm.

次に、工程(3)では、露光処理、現像処理、及びエッチング処理を含むフォトリソグラフィの手法によって、図1及び図2に示したような所定のパターンを有する遮光膜204bが形成される。   Next, in step (3), a light shielding film 204b having a predetermined pattern as shown in FIGS. 1 and 2 is formed by a photolithography technique including an exposure process, a development process, and an etching process.

次に、工程(4)では、上述の工程(2)において下地絶縁膜202を形成した方法と同様の方法で、シリケートガラス膜、窒化シリコン膜、酸化シリコン膜等からなる第1層間絶縁膜206bが形成される。第1層間絶縁膜206bの膜厚は、例えば約100〜2000nm程度である。   Next, in step (4), the first interlayer insulating film 206b made of a silicate glass film, a silicon nitride film, a silicon oxide film, or the like is formed by the same method as the method for forming the base insulating film 202 in the above step (2). Is formed. The film thickness of the first interlayer insulating film 206b is, for example, about 100 to 2000 nm.

次に、下地絶縁膜202、遮光膜204b、及び第1層間絶縁膜206bが形成された基板200上に、アモルファスシリコン膜1が形成される。アモルファスシリコン膜1(後のポリシリコン膜)は、遮光膜204b上に、遮光膜204bとの間で第1層間絶縁膜206bを挟むように形成される。   Next, the amorphous silicon film 1 is formed on the substrate 200 on which the base insulating film 202, the light shielding film 204b, and the first interlayer insulating film 206b are formed. The amorphous silicon film 1 (later polysilicon film) is formed on the light shielding film 204b so as to sandwich the first interlayer insulating film 206b with the light shielding film 204b.

本実施形態においては、遮光膜204bとアモルファスシリコン膜1との間に配置される第1層間絶縁膜206bは、遮光膜204bと基板200との間に配置される下地絶縁膜202よりも、高い熱伝導率を有する。本実施形態においては、第1層間絶縁膜206bは、例えば窒化珪素(SiN)で形成される。   In the present embodiment, the first interlayer insulating film 206b disposed between the light shielding film 204b and the amorphous silicon film 1 is higher than the base insulating film 202 disposed between the light shielding film 204b and the substrate 200. Has thermal conductivity. In the present embodiment, the first interlayer insulating film 206b is formed of, for example, silicon nitride (SiN).

アモルファスシリコン膜1は、例えば、流量約400〜600cc/minのモノシランガス、ジシランガス等を用いた、約200〜550℃(好ましくは約300℃)の比較的低温環境中における減圧CVD法によって形成可能である。   The amorphous silicon film 1 can be formed by a low pressure CVD method in a relatively low temperature environment of about 200 to 550 ° C. (preferably about 300 ° C.) using, for example, a monosilane gas or a disilane gas having a flow rate of about 400 to 600 cc / min. is there.

アモルファスシリコン膜1が形成された後、そのアモルファスシリコン膜1を結晶化して、ポリシリコン膜を形成する処理が実行される。   After the amorphous silicon film 1 is formed, a process for crystallizing the amorphous silicon film 1 to form a polysilicon film is performed.

本実施形態においては、遮光膜204bを高周波誘導加熱することによって、基板200上のアモルファスシリコン膜1を加熱して、アモルファスシリコン膜1を結晶化してポリシリコン膜を形成する。   In this embodiment, the amorphous silicon film 1 on the substrate 200 is heated by high-frequency induction heating of the light shielding film 204b, and the amorphous silicon film 1 is crystallized to form a polysilicon film.

図4は、遮光膜204bを高周波誘導加熱している状態を示す模式図である。本実施形態においては、遮光膜204bを高周波誘導加熱することによって、基板200上のアモルファスシリコン膜1を加熱して、アモルファスシリコン膜1を結晶化してポリシリコン膜を形成する。   FIG. 4 is a schematic diagram showing a state where the light shielding film 204b is heated by high frequency induction. In this embodiment, the amorphous silicon film 1 on the substrate 200 is heated by high-frequency induction heating of the light shielding film 204b, and the amorphous silicon film 1 is crystallized to form a polysilicon film.

図4において、遮光膜204bは、アモルファスシリコン膜1(後のポリシリコン膜)との間で第1層間絶縁膜206bを挟むように形成されている。換言すれば、第1層間絶縁膜206bは、遮光膜204bとアモルファスシリコン膜1(後のポリシリコン膜)との間に挟まれるように配置されている。遮光膜204bを高周波誘電加熱することによって、その遮光膜204bで熱が発生する。遮光膜204bで発生した熱は、第1層間絶縁膜206bを介して、アモルファスシリコン膜1に供給される。これにより、アモルファスシリコン膜1が加熱される。   In FIG. 4, the light shielding film 204b is formed so as to sandwich the first interlayer insulating film 206b with the amorphous silicon film 1 (later polysilicon film). In other words, the first interlayer insulating film 206b is disposed so as to be sandwiched between the light shielding film 204b and the amorphous silicon film 1 (later polysilicon film). When the light shielding film 204b is subjected to high-frequency dielectric heating, heat is generated in the light shielding film 204b. The heat generated in the light shielding film 204b is supplied to the amorphous silicon film 1 through the first interlayer insulating film 206b. Thereby, the amorphous silicon film 1 is heated.

本実施形態においては、遮光膜204bは、金属製であって導電性を有しており、高周波発振器(高周波電源)に接続されたコイルから与えられる高周波(高周波エネルギー)によって、高い効率(加熱効率)で加熱される。すなわち、本実施形態における高周波誘導加熱方式は、被加熱物体(ここでは遮光膜204b)が導電体であることを前提とした直接加熱方式であって、その非加熱物体(遮光膜204b)を効率良く加熱可能である。   In the present embodiment, the light-shielding film 204b is made of metal and has conductivity, and high efficiency (heating efficiency) is obtained by high frequency (high frequency energy) applied from a coil connected to a high frequency oscillator (high frequency power supply). ). That is, the high frequency induction heating method in this embodiment is a direct heating method on the premise that the object to be heated (here, the light shielding film 204b) is a conductor, and the non-heated object (light shielding film 204b) is efficiently used. It can be heated well.

本実施形態においては、基板200の近傍に配置されたコイルより、遮光膜204bを貫くように、例えば0.5kHz〜100MHzの周波数を有する交番磁界が遮光膜204bに印加される。印可された磁界によって、遮光膜204bの膜中に誘導電流が生じ、抵抗損失により、遮光膜204bが発熱する。   In the present embodiment, an alternating magnetic field having a frequency of, for example, 0.5 kHz to 100 MHz is applied to the light shielding film 204b from the coil arranged in the vicinity of the substrate 200 so as to penetrate the light shielding film 204b. An induced current is generated in the light shielding film 204b by the applied magnetic field, and the light shielding film 204b generates heat due to resistance loss.

本実施形態においては、遮光膜204bは、Mo(モリブデン)等、高い電気抵抗値を有する材料によって形成されており、効率良く熱(ジュール熱)を発することができる。遮光膜204bで発生した熱は、第1層間絶縁膜206bを介して、アモルファスシリコン膜1に供給され、アモルファスシリコン膜1は、遮光膜204bからの熱によって加熱される。   In the present embodiment, the light shielding film 204b is made of a material having a high electric resistance value such as Mo (molybdenum), and can efficiently generate heat (Joule heat). The heat generated in the light shielding film 204b is supplied to the amorphous silicon film 1 through the first interlayer insulating film 206b, and the amorphous silicon film 1 is heated by the heat from the light shielding film 204b.

上述のように、本実施形態においては、遮光膜204bとアモルファスシリコン膜1との間に配置される第1層間絶縁膜206bは、例えばSiNで形成されており、遮光膜204bと基板200との間に配置される下地絶縁膜202は、例えばSiOで形成されており、第1層間絶縁膜206bは、下地絶縁膜202よりも高い熱伝導率を有する。したがって、遮光膜204bで発生した熱は、高い熱伝導率を有する第1層間絶縁膜206bを介して、アモルファスシリコン膜1に効率良く供給される。また、低い熱伝導率を有する下地絶縁膜202によって、遮光膜204bで発生した熱が基板200に供給されることを抑制できる。したがって、基板200が過剰に加熱したり、熱変形することを抑制できる。 As described above, in the present embodiment, the first interlayer insulating film 206b disposed between the light shielding film 204b and the amorphous silicon film 1 is formed of, for example, SiN, and the light shielding film 204b and the substrate 200 are separated from each other. The base insulating film 202 disposed therebetween is made of, for example, SiO 2 , and the first interlayer insulating film 206 b has a higher thermal conductivity than the base insulating film 202. Therefore, the heat generated in the light shielding film 204b is efficiently supplied to the amorphous silicon film 1 via the first interlayer insulating film 206b having high thermal conductivity. In addition, the base insulating film 202 having low thermal conductivity can suppress the heat generated in the light shielding film 204b from being supplied to the substrate 200. Therefore, it is possible to suppress the substrate 200 from being excessively heated or thermally deformed.

また、遮光膜204bは、高い融点を有する材料で形成されていることが望ましく、本実施形態においては、遮光膜204bは、少なくともアモルファスシリコン膜1の融点よりも高い融点を有する材料で形成されている。遮光膜204bの融点がアモルファスシリコン膜1の融点よりも低い場合、アモルファスシリコン膜1を加熱する際に、遮光膜204b自体が溶融してしまう不具合が生じる可能性がある。本実施形態においては、導電性遮光膜204bは、Mo(モリブデン)など、少なくともアモルファスシリコン膜1よりも高い融点を有する材料で形成されているので、上述の不具合の発生を抑制できる。   The light shielding film 204b is desirably formed of a material having a high melting point. In the present embodiment, the light shielding film 204b is formed of a material having a melting point higher than that of the amorphous silicon film 1 at least. Yes. When the melting point of the light shielding film 204b is lower than the melting point of the amorphous silicon film 1, there is a possibility that the light shielding film 204b itself is melted when the amorphous silicon film 1 is heated. In the present embodiment, since the conductive light-shielding film 204b is formed of a material having a melting point higher than that of at least the amorphous silicon film 1, such as Mo (molybdenum), the occurrence of the above-described problems can be suppressed.

本実施形態においては、アモルファスシリコン膜1が溶融する直前まで、アモルファスシリコン膜1を加熱する。例えば、アモルファスシリコン膜1が溶融する温度が約1300℃である場合、アモルファスシリコン膜1は、遮光膜204bからの熱によって、約1000℃まで加熱される。そして、約1000℃までアモルファスシリコン膜1が加熱された後、徐々に冷却されることによって、そのアモルファスシリコン膜1が多結晶化され、ポリシリコン膜が形成される。シリコンの結晶化は、約600℃で生じるので、アモルファスシリコン膜1を完全に溶融させなくても(1300℃以上に加熱しなくても)、溶融する直前の温度(例えば1000℃)まで加熱し、その温度より徐々に冷却することによって、アモルファスシリコン膜1を結晶化して、ポリシリコン膜を形成することができる。   In the present embodiment, the amorphous silicon film 1 is heated until just before the amorphous silicon film 1 is melted. For example, when the temperature at which the amorphous silicon film 1 melts is about 1300 ° C., the amorphous silicon film 1 is heated to about 1000 ° C. by the heat from the light shielding film 204b. Then, after the amorphous silicon film 1 is heated to about 1000 ° C. and then gradually cooled, the amorphous silicon film 1 is polycrystallized to form a polysilicon film. Since crystallization of silicon occurs at about 600 ° C., even if the amorphous silicon film 1 is not completely melted (even if it is not heated to 1300 ° C. or higher), it is heated to a temperature just before melting (for example, 1000 ° C.). By gradually cooling from the temperature, the amorphous silicon film 1 can be crystallized to form a polysilicon film.

アモルファスシリコン膜1を完全に溶融させ(1300℃以上に加熱し)、その後、冷却した場合、アモルファスシリコン膜1の一部が固化する際に凝集する現象が生じたり、例えば図4に示す段差の部分が凝集等に起因して切れる現象(いわゆる、段切れ現象)が生じたりする可能性が高い。また、凝集部分が発生した場合、後にエッチング処理が実行されても、その凝集部分が十分に除去されず、異物(残渣)として残留する可能性がある。   When the amorphous silicon film 1 is completely melted (heated to 1300 ° C. or higher) and then cooled, a phenomenon of aggregation occurs when a part of the amorphous silicon film 1 is solidified, for example, a step shown in FIG. There is a high possibility that a phenomenon in which the portion is cut off due to aggregation or the like (so-called step breakage phenomenon) occurs. In addition, when an agglomerated portion is generated, there is a possibility that the agglomerated portion is not sufficiently removed and remains as a foreign substance (residue) even if an etching process is performed later.

本実施形態においては、アモルファスシリコン膜1を完全に溶融させず、アモルファスシリコン膜1が溶融する直前まで、そのアモルファスシリコン膜1を加熱しているので、凝集部分が発生したり、段切れ現象が発生したりする等の不具合の発生を抑制することができる。   In the present embodiment, the amorphous silicon film 1 is not completely melted, and the amorphous silicon film 1 is heated until immediately before the amorphous silicon film 1 is melted. Occurrence of problems such as occurrence can be suppressed.

本実施形態においては、アモルファスシリコン膜1を所望の温度に設定可能(加熱可能)なように、例えば使用される遮光膜204bの材料特性(種類)及び膜厚、第1層間絶縁膜206bの材料特性及び膜厚、アモルファスシリコン膜1の材料特性及び膜厚等に応じて、印加する高周波条件が最適化されている。高周波条件は、例えば高周波の周波数、高周波のエネルギー等を含む。また、高周波条件の最適化は、上述の各膜の材料特性及び膜厚等に応じて、予備実験及びシミュレーションの少なくとも一方を用いて、予め実行可能である。したがって、アモルファスシリコン膜1を所望の温度に設定可能(加熱可能)である。   In the present embodiment, for example, the material characteristics (type) and film thickness of the light shielding film 204b used and the material of the first interlayer insulating film 206b are used so that the amorphous silicon film 1 can be set (heated) to a desired temperature. The high frequency conditions to be applied are optimized according to the characteristics and film thickness, the material characteristics and film thickness of the amorphous silicon film 1, and the like. The high frequency condition includes, for example, a high frequency, high frequency energy, and the like. Further, the optimization of the high-frequency conditions can be performed in advance using at least one of a preliminary experiment and a simulation in accordance with the material characteristics and film thickness of each film described above. Therefore, the amorphous silicon film 1 can be set to a desired temperature (can be heated).

また、例えば印加する高周波の周波数を低くすることによって、遮光膜204b全体を加熱できるので、顕熱を大きくすることができる。また、印加する高周波の周波数を高くすることによって、遮光膜204bの表層のみ加熱されるので、顕熱を小さくすることができる。したがって、高周波条件を調整して、遮光膜204bの加熱状態を調整することによって、アモルファスシリコン膜1の結晶性を調整することも可能である。   Further, for example, by reducing the frequency of the applied high frequency, the entire light shielding film 204b can be heated, so that the sensible heat can be increased. Further, by increasing the frequency of the applied high frequency, only the surface layer of the light shielding film 204b is heated, so that the sensible heat can be reduced. Therefore, it is possible to adjust the crystallinity of the amorphous silicon film 1 by adjusting the high-frequency condition and adjusting the heating state of the light shielding film 204b.

以上により、アモルファスシリコン膜1が結晶化され、ポリシリコン膜が形成される。また、本実施形態においては、結晶化される領域(アモルファスシリコンがポリシリコンに変換される領域)は、遮光膜204bの近傍のみとなり、ポリシリコン膜を選択的に形成可能である。   As described above, the amorphous silicon film 1 is crystallized to form a polysilicon film. In this embodiment, the region to be crystallized (region where amorphous silicon is converted into polysilicon) is only in the vicinity of the light shielding film 204b, and a polysilicon film can be selectively formed.

ここで、シリコン膜の結晶化の後、リン(P)、ボロン(B)等のドーパント(不純物)をイオン打ち込み法あるいはイオンドーピング法等により導入してもよい。好ましくは、イオンドーピング法を用いることにより、約300℃の比較的低温環境中でドーパントの活性化が行われる。   Here, after crystallization of the silicon film, a dopant (impurity) such as phosphorus (P) or boron (B) may be introduced by an ion implantation method or an ion doping method. Preferably, the dopant is activated in a relatively low temperature environment of about 300 ° C. by using an ion doping method.

次に、工程(5)では、露光処理、現像処理、及びエッチング処理を含むフォトリソグラフィの手法によって、図1及び図2に示したように、TFT30bのソース領域、チャネル領域及びドレイン領域を含む所定パターンを有する半導体層1bが形成される。   Next, in step (5), as shown in FIGS. 1 and 2, a predetermined region including the source region, the channel region, and the drain region of the TFT 30b is obtained by a photolithography technique including an exposure process, a development process, and an etching process. A semiconductor layer 1b having a pattern is formed.

次に、約450〜550℃(好ましくは約500℃)の比較的低温環境中における減圧CVD法等によって、ゲート絶縁膜208bが形成される。ゲート絶縁膜208bは、シリケートガラス膜、窒化シリコン膜、酸化シリコン膜等で形成可能である。   Next, the gate insulating film 208b is formed by a low pressure CVD method or the like in a relatively low temperature environment of about 450 to 550 ° C. (preferably about 500 ° C.). The gate insulating film 208b can be formed using a silicate glass film, a silicon nitride film, a silicon oxide film, or the like.

次に、ゲート絶縁膜208b上に、ゲート電極210bが形成される。ゲート電極210bは、上述の減圧CVD法等により、導電性のポリシリコン膜を堆積した後、フォトリソグラフィの手法によって、所定のパターンで形成される。なお、本実施形態のように、比較的低温環境下の製造工程においては、例えば、Cr、Ta、Al等の低抵抗金属からなるゲート電極210を、スパッタリング等により形成することも可能である。   Next, the gate electrode 210b is formed over the gate insulating film 208b. The gate electrode 210b is formed in a predetermined pattern by a photolithography technique after depositing a conductive polysilicon film by the above-described low pressure CVD method or the like. Note that, as in the present embodiment, in a manufacturing process in a relatively low temperature environment, for example, the gate electrode 210 made of a low-resistance metal such as Cr, Ta, or Al can be formed by sputtering or the like.

なお、工程(5)において、ゲート電極210bをマスクとして半導体層1bに対する不純物の注入を実施することで、半導体層1bにおけるソース領域、チャネル領域及びドレイン領域を形成可能である。注入されるドーパント(不純物)がボロン(B)等のV族元素のイオンである場合には、最終的に形成されるTFTはPチャネル型となる。注入されるドーパント(不純物)がリン(P)等のIII族元素のイオンである場合には、最終的に形成されるTFTはNチャネル型となる。   Note that in step (5), the source region, the channel region, and the drain region in the semiconductor layer 1b can be formed by implanting impurities into the semiconductor layer 1b using the gate electrode 210b as a mask. When the implanted dopant (impurity) is an ion of a group V element such as boron (B), the finally formed TFT is a P-channel type. When the implanted dopant (impurity) is an ion of a group III element such as phosphorus (P), the finally formed TFT is an N-channel type.

次に、工程(6)では、例えば、シリコン酸化膜等からなる第2層間絶縁膜212bが形成された後、第2層間絶縁膜212bをドライエッチングすることで、半導体層1bのソース領域に通ずるコンタクトホール214b及び半導体層1bのドレイン領域に通ずるコンタクトホール220bが形成される。そして、第2層間絶縁膜212b上及びコンタクトホール214b及びコンタクトホール220bの内部を含めて、例えばアルミニウム等からなるソース電極216b及びドレイン電極が形成される。ソース電極216bの形成の後、第3層間絶縁膜218b、画素電極9aが形成される。   Next, in step (6), for example, after the second interlayer insulating film 212b made of a silicon oxide film or the like is formed, the second interlayer insulating film 212b is dry-etched to reach the source region of the semiconductor layer 1b. A contact hole 220b that communicates with the contact hole 214b and the drain region of the semiconductor layer 1b is formed. Then, a source electrode 216b and a drain electrode made of, for example, aluminum are formed on the second interlayer insulating film 212b and the insides of the contact hole 214b and the contact hole 220b. After the formation of the source electrode 216b, the third interlayer insulating film 218b and the pixel electrode 9a are formed.

以上の工程(1)〜(6)により、基板200上にTFT30bが形成される。   The TFT 30b is formed on the substrate 200 by the above steps (1) to (6).

以上説明したように、TFT30bのチャネル領域250bに光が入射することを抑制するために、そのチャネル領域250bの近傍に形成される遮光膜204bを高周波誘導加熱することによって、アモルファスシリコン膜1を加熱することで、アモルファスシリコン膜1を効率良く良好に多結晶化して、ポリシリコン膜を形成できる。本実施形態においては、遮光膜204bは、基板200上の広い領域に形成されており、遮光膜204bに一括して高周波を印加することによって、基板200上の広い領域において、アモルファスシリコン膜1を、高い均一性で一括して、ポリシリコン膜に変換することができる。広い領域に一括して高周波を印加することは、例えば広い領域に一括してレーザ光を照射することに比べて容易であり、基板200が大型であっても、所望の品質を有するポリシリコン膜を生産性良く形成できる。   As described above, in order to prevent light from entering the channel region 250b of the TFT 30b, the amorphous silicon film 1 is heated by high-frequency induction heating the light shielding film 204b formed in the vicinity of the channel region 250b. By doing so, the amorphous silicon film 1 can be polycrystallized efficiently and satisfactorily to form a polysilicon film. In the present embodiment, the light shielding film 204b is formed in a wide area on the substrate 200. By applying a high frequency to the light shielding film 204b at once, the amorphous silicon film 1 is formed in a wide area on the substrate 200. It can be converted into a polysilicon film at once with high uniformity. Applying a high frequency to a wide region at once is easier than, for example, irradiating laser light to a wide region at once, and a polysilicon film having a desired quality even if the substrate 200 is large. Can be formed with high productivity.

また、例えばELA法においては、レーザ照射装置、光学系等、ELA法を実行するための各種装置が複雑、高価であり、メンテナンス等のランニングコストも高い。本実施形態においては、装置構成上、メンテナンス等にかかるコストを低く抑えることができる。   Further, for example, in the ELA method, various devices for performing the ELA method, such as a laser irradiation device and an optical system, are complicated and expensive, and the running cost such as maintenance is high. In the present embodiment, the cost for maintenance and the like can be kept low due to the device configuration.

また、本実施形態においては、遮光膜204bは、少なくともアモルファスシリコン膜1よりも高い融点、及び高い電気抵抗値を有しているので、高周波誘導加熱によって、その遮光膜204bを溶融させることなく、遮光膜204bを効率良く加熱できる。そして、その遮光膜204bから発生した熱によって、アモルファスシリコン膜1を良好に加熱できる。   Further, in the present embodiment, the light shielding film 204b has at least a melting point and a higher electric resistance value than the amorphous silicon film 1, so that the light shielding film 204b is not melted by high frequency induction heating. The light shielding film 204b can be efficiently heated. Then, the amorphous silicon film 1 can be satisfactorily heated by the heat generated from the light shielding film 204b.

そして、本実施形態においては、アモルファスシリコン膜1を加熱するための新たな材料膜を形成することなく、チャネル領域250bへの光の入射を遮るために基板200上の所定領域に形成された遮光膜204bを用いているので、アモルファスシリコン膜1をポリシリコン膜にしたい領域を効率良く加熱することができる。   In this embodiment, the light shielding formed in a predetermined region on the substrate 200 to block the incidence of light on the channel region 250b without forming a new material film for heating the amorphous silicon film 1. Since the film 204b is used, the region where the amorphous silicon film 1 is desired to be a polysilicon film can be efficiently heated.

また、本実施形態においては、遮光膜204bとアモルファスシリコン膜1との間に配置される第1層間絶縁膜206bは、遮光膜204bと基板200との間に配置される下地絶縁膜202よりも高い熱伝導率を有する。したがって、遮光膜204bで発生した熱は、高い熱伝導率を有する第1層間絶縁膜206bを介して、アモルファスシリコン膜1に効率良く供給される。また、低い熱伝導率を有する下地絶縁膜202によって、遮光膜204bで発生した熱が基板200に供給されることを抑制できる。したがって、基板200が過剰に加熱したり、熱変形することを抑制できる。   In the present embodiment, the first interlayer insulating film 206 b disposed between the light shielding film 204 b and the amorphous silicon film 1 is more than the base insulating film 202 disposed between the light shielding film 204 b and the substrate 200. Has high thermal conductivity. Therefore, the heat generated in the light shielding film 204b is efficiently supplied to the amorphous silicon film 1 through the first interlayer insulating film 206b having high thermal conductivity. In addition, the base insulating film 202 having low thermal conductivity can suppress the heat generated in the light shielding film 204b from being supplied to the substrate 200. Therefore, it is possible to suppress the substrate 200 from being excessively heated or thermally deformed.

また、本実施形態においては、アモルファスシリコン膜1が溶融する直前まで、アモルファスシリコン膜1を加熱するので、上述のように、アモルファスシリコン膜1の一部が固化する際に凝集する現象が生じたり、凝集等に起因する段切れ現象が生じたりすることを抑制できる。したがって、段切れ現象による半導体装置用基板SPの性能の劣化、エッチング処理後における凝集部分に起因する異物(残渣)の発生等の不具合の発生を抑制できる。また、段切れ現象の発生を抑制できるので、遮光膜204bの形状を調整する必要性も少なくなる。   In the present embodiment, since the amorphous silicon film 1 is heated until immediately before the amorphous silicon film 1 is melted, as described above, a phenomenon of aggregation occurs when a part of the amorphous silicon film 1 is solidified. Further, it is possible to suppress the occurrence of a step break phenomenon due to aggregation or the like. Therefore, it is possible to suppress the occurrence of problems such as deterioration of the performance of the semiconductor device substrate SP due to the step breakage phenomenon and the generation of foreign matters (residues) due to the aggregated portion after the etching process. In addition, since the occurrence of the step break phenomenon can be suppressed, the necessity for adjusting the shape of the light shielding film 204b is reduced.

なお、本実施形態においては、遮光膜204bを高周波誘導加熱しており、その遮光膜204bを用いて、液晶装置等のバックライトからの光がチャネル領域250b等に入射することが抑制されるが、本実施形態の半導体用基板SPは、液晶装置の素子基板に限られず、例えば有機EL装置等の素子基板に適用することも可能である。例えば、有機EL装置に設けられる素子基板のTFTのチャネル領域に光が入射するのを抑制するための遮光膜が設けられている場合には、その遮光膜を高周波誘導加熱することができる。   In the present embodiment, the light shielding film 204b is induction-heated by high frequency, and the light from the backlight of the liquid crystal device or the like is suppressed from entering the channel region 250b or the like by using the light shielding film 204b. The semiconductor substrate SP of the present embodiment is not limited to the element substrate of the liquid crystal device, and can be applied to an element substrate of an organic EL device, for example. For example, when a light-shielding film for suppressing light from entering the TFT channel region of the element substrate provided in the organic EL device is provided, the light-shielding film can be subjected to high-frequency induction heating.

なお、本実施形態においては、遮光膜204bを高周波誘導加熱しており、アモルファスシリコン膜1を加熱するための新たな材料膜を形成することなく、アモルファスシリコン膜1を加熱できるが、遮光膜204b以外の導電性を有する材料膜が形成されている場合には、その材料膜を用いて、アモルファスシリコン膜1を加熱するようにしてもよい。また、アモルファスシリコン膜1を加熱するための新たな材料膜を形成してもよい。   In this embodiment, the light shielding film 204b is heated by high frequency induction, and the amorphous silicon film 1 can be heated without forming a new material film for heating the amorphous silicon film 1, but the light shielding film 204b When a material film having conductivity other than the above is formed, the amorphous silicon film 1 may be heated using the material film. Further, a new material film for heating the amorphous silicon film 1 may be formed.

<第2実施形態>
次に、図5から図7を参照して、本実施形態に係る半導体装置用基板を備えた電気光学装置の一例について説明する。本実施形態は、上述した半導体装置用基板をTFTアレイ基板として備えたものであり、そのTFTアレイ基板と対向基板とを対向配置して、両者間に液晶等の電気光学物質を挟持してなる電気光学装置に係る実施形態である。
<Second Embodiment>
Next, an example of an electro-optical device including the substrate for a semiconductor device according to the present embodiment will be described with reference to FIGS. In the present embodiment, the above-described semiconductor device substrate is provided as a TFT array substrate. The TFT array substrate and the counter substrate are arranged to face each other, and an electro-optical material such as a liquid crystal is sandwiched therebetween. 1 is an embodiment according to an electro-optical device.

まず、本発明の電気光学装置の全体構成について、図5及び図6を参照して説明する。ここに、図5は、TFTアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た電気光学装置の平面図であり、図6は、図5のH−H´断面図である。ここでは、電気光学装置の一例である駆動回路内蔵型のTFTアクティブマトリクス駆動方式の液晶装置を例にとる。   First, the overall configuration of the electro-optical device of the present invention will be described with reference to FIGS. FIG. 5 is a plan view of the electro-optical device when the TFT array substrate is viewed from the side of the counter substrate together with each component formed thereon, and FIG. 6 is a cross-sectional view taken along line HH ′ of FIG. It is. Here, a TFT active matrix driving type liquid crystal device with a built-in driving circuit, which is an example of an electro-optical device, is taken as an example.

図5及び図6において、本発明に係る電気光学装置では、TFTアレイ基板10と対向基板20とが対向配置されている。TFTアレイ基板10と対向基板20との間に液晶層50が封入されており、TFTアレイ基板10と対向基板20とは、画像表示領域10aの周囲に位置するシール領域に設けられたシール材52により相互に接着されている。   5 and 6, in the electro-optical device according to the present invention, the TFT array substrate 10 and the counter substrate 20 are arranged to face each other. A liquid crystal layer 50 is sealed between the TFT array substrate 10 and the counter substrate 20, and the TFT array substrate 10 and the counter substrate 20 are provided with a sealing material 52 provided in a seal region positioned around the image display region 10a. Are bonded to each other.

シール材52は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてTFTアレイ基板10上に塗布された後、紫外線照射、加熱等により硬化させられたものである。また、シール材52中には、TFTアレイ基板10と対向基板20との間隔(基板間ギャップ)を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が散布されている。即ち、本実施形態の電気光学装置は、プロジェクタのライトバルブ用として小型で拡大表示を行うのに適している。   The sealing material 52 is made of, for example, an ultraviolet curable resin, a thermosetting resin, or the like for bonding the two substrates, and is applied on the TFT array substrate 10 in the manufacturing process and then cured by ultraviolet irradiation, heating, or the like. It is. Further, in the sealing material 52, a gap material such as glass fiber or glass beads for dispersing the distance (inter-substrate gap) between the TFT array substrate 10 and the counter substrate 20 to a predetermined value is dispersed. That is, the electro-optical device according to the present embodiment is suitable for a small and enlarged display for a projector light valve.

シール材52が配置されたシール領域の内側に並行して、画像表示領域10aの額縁領域を規定する遮光性の額縁遮光膜53が、対向基板20側に設けられている。但し、このような額縁遮光膜53の一部又は全部は、TFTアレイ基板10側に内蔵遮光膜として設けられてもよい。尚、本実施形態においては、前記の画像表示領域10aの周辺を規定する周辺領域が存在する。言い換えれば、本実施形態においては特に、TFTアレイ基板10の中心から見て、この額縁遮光膜53より以遠が周辺領域として規定されている。   A light-shielding frame light-shielding film 53 that defines the frame area of the image display area 10a is provided on the counter substrate 20 side in parallel with the inside of the seal area where the sealing material 52 is disposed. However, part or all of the frame light shielding film 53 may be provided as a built-in light shielding film on the TFT array substrate 10 side. In the present embodiment, there is a peripheral area that defines the periphery of the image display area 10a. In other words, particularly in the present embodiment, when viewed from the center of the TFT array substrate 10, the distance from the frame light shielding film 53 is defined as the peripheral region.

周辺領域のうち、シール材52が配置されたシール領域の外側に位置する領域には特に、上述した本発明の半導体装置の第1実施形態及び第2実施形態における周辺回路の一例たるデータ線駆動回路101、並びに外部回路接続端子102がTFTアレイ基板10の一辺に沿って設けられている。また、この一辺に隣接する2辺に沿い、且つ、前記額縁遮光膜53に覆われる領域には、本発明の半導体装置の第1実施形態及び第2実施形態における周辺回路の他の一例たる走査線駆動回路104が設けられている。更に、このように画像表示領域10aの両側に設けられた二つの走査線駆動回路104間をつなぐため、TFTアレイ基板10の残る一辺に沿い、且つ、前記額縁遮光膜53に覆われるようにして複数の配線105が設けられている。   Among the peripheral regions, the data line driving as an example of the peripheral circuit in the first and second embodiments of the semiconductor device of the present invention described above is particularly provided in a region located outside the seal region where the sealing material 52 is disposed. A circuit 101 and an external circuit connection terminal 102 are provided along one side of the TFT array substrate 10. Further, in the region along the two sides adjacent to this one side and covered with the frame light shielding film 53, scanning as another example of the peripheral circuit in the first embodiment and the second embodiment of the semiconductor device of the present invention is performed. A line driving circuit 104 is provided. Further, in order to connect the two scanning line driving circuits 104 provided on both sides of the image display area 10a in this way, the TFT array substrate 10 is covered with the frame light shielding film 53 along the remaining side. A plurality of wirings 105 are provided.

また、対向基板20の4つのコーナー部には、両基板間の上下導通端子として機能する上下導通材106が配置されている。他方、TFTアレイ基板10にはこれらのコーナーに対向する領域において上下導通端子が設けられている。これらにより、TFTアレイ基板10と対向基板20との間で電気的な導通をとることができる。   In addition, vertical conduction members 106 that function as vertical conduction terminals between the two substrates are disposed at the four corners of the counter substrate 20. On the other hand, the TFT array substrate 10 is provided with vertical conduction terminals in a region facing these corners. Thus, electrical conduction can be established between the TFT array substrate 10 and the counter substrate 20.

図6において、TFTアレイ基板10上には、画素スイッチング用のTFTや走査線、データ線等の配線が形成された後の画素電極9a上に、配向膜が形成されている。他方、対向基板20上には、対向電極21の他、格子状又はストライプ状の遮光膜23、更には最上層部分に配向膜が形成されている。また、液晶層50は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。   In FIG. 6, on the TFT array substrate 10, an alignment film is formed on the pixel electrode 9a after the pixel switching TFT, the scanning line, the data line and the like are formed. On the other hand, on the counter substrate 20, in addition to the counter electrode 21, a lattice-shaped or striped light-shielding film 23 and an alignment film are formed on the uppermost layer portion. Further, the liquid crystal layer 50 is made of, for example, a liquid crystal in which one or several types of nematic liquid crystals are mixed, and takes a predetermined alignment state between the pair of alignment films.

次に、本実施形態に係る電気光学装置の画像表示領域10a内の構成について、図7を参照しながら説明する。図7は、電気光学装置の画像表示領域10aを構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路である。   Next, the configuration in the image display region 10a of the electro-optical device according to the present embodiment will be described with reference to FIG. FIG. 7 is an equivalent circuit of various elements, wirings, and the like in a plurality of pixels formed in a matrix that forms the image display region 10a of the electro-optical device.

図7において、マトリクス状に形成された複数の画素には、それぞれ、画素電極9aと当該画素電極9aをスイッチング制御するためのTFT30とが形成されており、画像信号が供給されるデータ線6aが当該TFT30のソースに電気的に接続されている。データ線6aに書き込む画像信号S1、S2、…、Snは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線6a同士に対して、グループ毎に供給するようにしてもよい。   In FIG. 7, each of a plurality of pixels formed in a matrix has a pixel electrode 9a and a TFT 30 for controlling the switching of the pixel electrode 9a, and a data line 6a to which an image signal is supplied. The TFT 30 is electrically connected to the source. The image signals S1, S2,..., Sn written to the data lines 6a may be supplied line-sequentially in this order, or may be supplied for each group to a plurality of adjacent data lines 6a. Good.

また、TFT30のゲートに走査線3aが電気的に接続されており、所定のタイミングで、走査線3aにパルス的に走査信号G1、G2、…、Gmを、この順に線順次で印加するように構成されている。画素電極9aは、TFT30のドレインに電気的に接続されており、スイッチング素子であるTFT30を一定期間だけそのスイッチを閉じることにより、データ線6aから供給される画像信号S1、S2、…、Snを所定のタイミングで書き込む。   Further, the scanning line 3a is electrically connected to the gate of the TFT 30, and the scanning signals G1, G2,..., Gm are applied to the scanning line 3a in a pulse-sequential manner in this order at a predetermined timing. It is configured. The pixel electrode 9a is electrically connected to the drain of the TFT 30, and the image signal S1, S2,..., Sn supplied from the data line 6a is obtained by closing the switch of the TFT 30 as a switching element for a certain period. Write at a predetermined timing.

画素電極9aを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号S1、S2、…、Snは、対向基板20に形成された対向電極21(図6参照)との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として電気光学装置からは画像信号に応じたコントラストをもつ光が出射する。ここで保持された画像信号がリークするのを防ぐために、画素電極9aと対向電極との間に形成される液晶容量と並列に蓄積容量70が付加される。この蓄積容量70は、走査線3aに並んで設けられ、定電位に固定された固定電位側容量電極としての容量線300を含んで構成されている。   A predetermined level of image signals S1, S2,..., Sn written in the liquid crystal as an example of the electro-optical material via the pixel electrode 9a is between the counter electrode 21 (see FIG. 6) formed on the counter substrate 20. Is held for a certain period. The liquid crystal modulates light and enables gradation display by changing the orientation and order of the molecular assembly depending on the applied voltage level. In the normally white mode, the transmittance for incident light is reduced according to the voltage applied in units of each pixel, and in the normally black mode, the light is incident according to the voltage applied in units of each pixel. The light transmittance is increased, and light having a contrast corresponding to the image signal is emitted from the electro-optical device as a whole. In order to prevent the image signal held here from leaking, a storage capacitor 70 is added in parallel with the liquid crystal capacitor formed between the pixel electrode 9a and the counter electrode. The storage capacitor 70 is provided side by side with the scanning line 3a, and includes a capacitor line 300 as a fixed potential side capacitor electrode fixed at a constant potential.

以上図5から図7を参照して説明した電気光学装置においては、TFTアレイ基板10として、上述の第1実施形態で説明した半導体装置用基板が用いられているので、データ線駆動回路101及び走査線駆動回路104を構成するポリシリコン型のTFTは、トランジスタ特性に優れる。しかも、画素スイッチング用のTFT30についても、導電性遮光膜で遮光されること並びに、これに加えて又は代えて、ポリシリコン膜の結晶性を向上したことにより、オフ電流特性の向上が顕著に図られている。従って、本実施形態に係る電気光学装置は、高品位の画像表示が可能となる。   In the electro-optical device described above with reference to FIGS. 5 to 7, since the substrate for a semiconductor device described in the first embodiment is used as the TFT array substrate 10, the data line driving circuit 101 and The polysilicon type TFT constituting the scanning line driving circuit 104 is excellent in transistor characteristics. In addition, the pixel switching TFT 30 is also light-shielded by the conductive light-shielding film, and in addition to or instead of this, the crystallinity of the polysilicon film is improved, so that the off-current characteristics are remarkably improved. It has been. Therefore, the electro-optical device according to this embodiment can display a high-quality image.

なお、図5及び図6に示したTFTアレイ基板10上には、これらのデータ線駆動回路101、走査線駆動回路104等に加えて、画像信号線上の画像信号をサンプリングしてデータ線に供給するサンプリング回路、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。いずれの回路を構成するTFTについても、前述した実施形態の如く結晶性に優れたポリシリコン膜を利用してTFTとして構築することにより、そのトランジスタ特性を顕著に向上させられる。   On the TFT array substrate 10 shown in FIGS. 5 and 6, in addition to the data line driving circuit 101 and the scanning line driving circuit 104, the image signal on the image signal line is sampled and supplied to the data line. Sampling circuit, precharge circuit for supplying a precharge signal of a predetermined voltage level to a plurality of data lines in advance of an image signal, for inspecting the quality, defects, etc. of the electro-optical device during production or at the time of shipment An inspection circuit or the like may be formed. As for the TFTs constituting any of the circuits, the transistor characteristics can be remarkably improved by constructing the TFTs using the polysilicon film having excellent crystallinity as in the above-described embodiment.

このように構成された電気光学装置は、各種の電子機器の表示部として用いることができるが、その一例を、図8〜図10を参照しつつ具体的に説明する。   The electro-optical device configured as described above can be used as a display unit of various electronic apparatuses, and an example thereof will be specifically described with reference to FIGS.

図8は、本発明に係る電気光学装置を表示装置として用いた電子機器の回路構成を示すブロック図である。   FIG. 8 is a block diagram illustrating a circuit configuration of an electronic apparatus using the electro-optical device according to the present invention as a display device.

図8において、電子機器は、表示情報出力源77、表示情報処理回路71、電源回路72、タイミングジェネレータ73及び液晶表示装置74を有する。また、液晶表示装置74は、液晶表示パネル75及び駆動回路76を有する。液晶装置74としては、前述した電気光学装置を用いることができる。   In FIG. 8, the electronic device includes a display information output source 77, a display information processing circuit 71, a power supply circuit 72, a timing generator 73, and a liquid crystal display device 74. The liquid crystal display device 74 includes a liquid crystal display panel 75 and a drive circuit 76. As the liquid crystal device 74, the above-described electro-optical device can be used.

表示情報出力源77は、ROM(Read Only Memory)、RAM(Random Access Memory)等のようなメモリ、各種ディスク等のストレージユニット、デジタル画像信号を同調出力する同調回路等を備え、タイミングジェネレータ73によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号等のような表示情報を、表示情報処理回路71に供給する。   The display information output source 77 includes a memory such as a ROM (Read Only Memory) and a RAM (Random Access Memory), a storage unit such as various disks, a tuning circuit that tunes and outputs a digital image signal, and the like. Display information such as an image signal in a predetermined format is supplied to the display information processing circuit 71 based on the generated various clock signals.

表示情報処理回路71は、シリアル−パラレル変換回路や、増幅・反転回路、ローテーション回路、ガンマ補正回路、クランプ回路等のような周知の各種回路を備え、入力した表示情報の処理を実行して、その画像信号をクロック信号CLKとともに駆動回路76へ供給する。電源回路72は、各構成要素に所定の電圧を供給する。   The display information processing circuit 71 includes various known circuits such as a serial-parallel conversion circuit, an amplification / inversion circuit, a rotation circuit, a gamma correction circuit, and a clamp circuit, and executes processing of input display information, The image signal is supplied to the drive circuit 76 together with the clock signal CLK. The power supply circuit 72 supplies a predetermined voltage to each component.

図9は、本発明に係る電子機器の一実施形態であるモバイル型のパーソナルコンピュータを示している。ここに示すパーソナルコンピュータ80は、キーボード81を備えた本体部82と、液晶表示ユニット83とを有する。液晶表示ユニット83は、前述した電気光学装置100を含んで構成される。   FIG. 9 shows a mobile personal computer which is an embodiment of an electronic apparatus according to the present invention. The personal computer 80 shown here has a main body 82 provided with a keyboard 81 and a liquid crystal display unit 83. The liquid crystal display unit 83 includes the electro-optical device 100 described above.

図10は、他の電子機器である携帯電話機を示している。ここに示す携帯電話機90は、複数の操作ボタン91と、前述した電気光学装置100からなる表示部とを有している。   FIG. 10 shows a mobile phone which is another electronic device. A cellular phone 90 shown here includes a plurality of operation buttons 91 and a display unit including the electro-optical device 100 described above.

本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨、あるいは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う半導体装置の製造方法、及び半導体装置の製造方法によって製造される半導体装置、並びに、半導体装置を備える電気光学装置及び電子機器もまた、本発明の技術的範囲に含まれるものである。   The present invention is not limited to the above-described embodiments, and various modifications can be made as appropriate without departing from the spirit or concept of the invention which can be read from the claims and the entire specification. A semiconductor device manufactured by a manufacturing method and a manufacturing method of a semiconductor device, and an electro-optical device and an electronic apparatus including the semiconductor device are also included in the technical scope of the present invention.

本実施形態に係る半導体装置用基板の一部を示す平面図である。It is a top view which shows a part of board | substrate for semiconductor devices which concerns on this embodiment. 図1のA−A線断面図である。It is the sectional view on the AA line of FIG. 本実施形態に係る半導体装置用基板の製造方法を説明するための模式図である。It is a schematic diagram for demonstrating the manufacturing method of the board | substrate for semiconductor devices which concerns on this embodiment. 本実施形態に係る半導体装置用基板の製造方法を説明するための模式図である。It is a schematic diagram for demonstrating the manufacturing method of the board | substrate for semiconductor devices which concerns on this embodiment. 本実施形態に係る液晶装置の全体構成を示す平面図である。It is a top view which shows the whole structure of the liquid crystal device which concerns on this embodiment. 図5の、H−H´断面図である。It is HH 'sectional drawing of FIG. 本実施形態に係る液晶装置の画像表示領域を構成する複数の画素における各種素子、配線等の等価回路である。4 is an equivalent circuit of various elements, wirings, and the like in a plurality of pixels constituting an image display area of the liquid crystal device according to the present embodiment. 本実施形態に係る液晶装置を表示装置として用いた電子機器の回路構成を示すブロック図である。It is a block diagram which shows the circuit structure of the electronic device using the liquid crystal device which concerns on this embodiment as a display apparatus. 本実施形態に係る電子機器の一例を示す斜視図である。It is a perspective view which shows an example of the electronic device which concerns on this embodiment. 本実施形態に係る電子機器の一例を示す斜視図である。It is a perspective view which shows an example of the electronic device which concerns on this embodiment.

符号の説明Explanation of symbols

1b…半導体層、9a…画素電極、30b…TFT、200…基板、202b…下地絶縁膜、204b…遮光膜、206b…第1層間絶縁膜、SP…半導体装置用基板   DESCRIPTION OF SYMBOLS 1b ... Semiconductor layer, 9a ... Pixel electrode, 30b ... TFT, 200 ... Substrate, 202b ... Base insulating film, 204b ... Light shielding film, 206b ... First interlayer insulating film, SP ... Semiconductor device substrate

Claims (6)

薄膜トランジスタを備えた半導体装置用基板の製造方法であって、
基板上に導電性を有する材料膜を形成する工程と、
前記基板上にアモルファスシリコン膜を形成する工程と、
前記材料膜を高周波誘導加熱することによって、前記アモルファスシリコン膜を加熱して、前記アモルファスシリコン膜を結晶化して前記基板上にポリシリコン膜を形成する工程と、を含む製造方法。
A method for manufacturing a substrate for a semiconductor device comprising a thin film transistor,
Forming a conductive material film on the substrate;
Forming an amorphous silicon film on the substrate;
Heating the amorphous silicon film by high-frequency induction heating the material film to crystallize the amorphous silicon film to form a polysilicon film on the substrate.
前記ポリシリコン膜は、前記薄膜トランジスタのチャネル領域を含む半導体層を形成し、
前記材料膜は、前記ポリシリコン膜との間で第1絶縁膜を挟むように形成された遮光膜を含む請求項1記載の製造方法。
The polysilicon film forms a semiconductor layer including a channel region of the thin film transistor,
The manufacturing method according to claim 1, wherein the material film includes a light shielding film formed so as to sandwich the first insulating film between the material film and the polysilicon film.
前記遮光膜は、前記チャネル領域への光の入射を抑制する請求項2記載の製造方法。   The manufacturing method according to claim 2, wherein the light shielding film suppresses light from entering the channel region. 前記遮光膜は、前記基板上に該基板との間で第2絶縁膜を挟むように形成され、
前記アモルファスシリコン膜は、前記遮光膜上に該遮光膜との間で前記第1絶縁膜を挟むように形成され、
前記第1絶縁膜は、前記第2絶縁膜よりも高い熱伝導率を有する請求項2又は3記載の製造方法。
The light shielding film is formed on the substrate so as to sandwich a second insulating film between the substrate and the substrate,
The amorphous silicon film is formed on the light shielding film so as to sandwich the first insulating film between the amorphous silicon film and the light shielding film,
The manufacturing method according to claim 2, wherein the first insulating film has a higher thermal conductivity than the second insulating film.
前記遮光膜は、前記アモルファスシリコン膜よりも高い融点を有する請求項2〜4のいずれか一項記載の製造方法。   The manufacturing method according to claim 2, wherein the light shielding film has a melting point higher than that of the amorphous silicon film. 前記アモルファスシリコン膜が溶融する直前まで、前記アモルファスシリコン膜を加熱する請求項1〜5のいずれか一項記載の製造方法。   The manufacturing method according to claim 1, wherein the amorphous silicon film is heated until immediately before the amorphous silicon film is melted.
JP2006244225A 2006-09-08 2006-09-08 Method of manufacturing substrate for semiconductor device Withdrawn JP2008066577A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006244225A JP2008066577A (en) 2006-09-08 2006-09-08 Method of manufacturing substrate for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006244225A JP2008066577A (en) 2006-09-08 2006-09-08 Method of manufacturing substrate for semiconductor device

Publications (1)

Publication Number Publication Date
JP2008066577A true JP2008066577A (en) 2008-03-21

Family

ID=39289001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006244225A Withdrawn JP2008066577A (en) 2006-09-08 2006-09-08 Method of manufacturing substrate for semiconductor device

Country Status (1)

Country Link
JP (1) JP2008066577A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110741460A (en) * 2017-05-10 2020-01-31 沙恩·汤马斯·麦克马洪 Thin film crystallization process

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110741460A (en) * 2017-05-10 2020-01-31 沙恩·汤马斯·麦克马洪 Thin film crystallization process
JP2020520129A (en) * 2017-05-10 2020-07-02 マクマホン, シェーン トマスMCMAHON, Shane Thomas Thin film crystallization process
US11810785B2 (en) 2017-05-10 2023-11-07 Lux Semiconductors Thin film crystallization process

Similar Documents

Publication Publication Date Title
JP7105341B2 (en) Display device
JP4798907B2 (en) Semiconductor device
US7615384B2 (en) Semiconductor display device and method of manufacturing the same
JP2001144302A (en) Semiconductor device, manufacturing method for the same, and electronic device
KR101236726B1 (en) Method of fabricating liquid crystal display device
JP2010243741A (en) Thin film transistor array substrate, method of manufacturing the same, and liquid crystal display device
JP2009289890A (en) Semiconductor device and method of manufacturing the same
JP2008072018A (en) Display device, and its manufacturing method
JP4631250B2 (en) Semiconductor device manufacturing method, semiconductor device, and electro-optical device and electronic apparatus including the same
JP2008066577A (en) Method of manufacturing substrate for semiconductor device
JP2008076824A (en) Manufacturing method for liquid crystal device
KR100741536B1 (en) Display device and method for manufacturing the same
US9406807B2 (en) Crystallization method of thin film transistor, thin film transistor array panel and manufacturing method for thin film transistor array panel
JP5153921B2 (en) Display device and portable information terminal
JP5253990B2 (en) Thin film transistor
KR101331803B1 (en) Liquid crystal display and method for fabricating the same
JP2007288122A (en) Active matrix substrate, manufacturing method thereof, electro-optical device and electronic equipment
JP5032160B2 (en) Display device and manufacturing method thereof
JP5685633B2 (en) Display device
JP5386626B2 (en) Display device
JP2008112807A (en) Method for manufacturing a thin film transistor substrate, and method for manufacturing a display using the same
KR20080003128A (en) Method of fabricating liquid crystal display device
KR20070045457A (en) Display apparatus and method of manufacturing thereof
JP2013200574A (en) Semiconductor device
JP2001144304A (en) Semiconductor device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20091110