JP2007288122A - Active matrix substrate, manufacturing method thereof, electro-optical device and electronic equipment - Google Patents

Active matrix substrate, manufacturing method thereof, electro-optical device and electronic equipment Download PDF

Info

Publication number
JP2007288122A
JP2007288122A JP2006222291A JP2006222291A JP2007288122A JP 2007288122 A JP2007288122 A JP 2007288122A JP 2006222291 A JP2006222291 A JP 2006222291A JP 2006222291 A JP2006222291 A JP 2006222291A JP 2007288122 A JP2007288122 A JP 2007288122A
Authority
JP
Japan
Prior art keywords
film
substrate
silicon film
region
active matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006222291A
Other languages
Japanese (ja)
Inventor
Hiroaki Jiroku
寛明 次六
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006222291A priority Critical patent/JP2007288122A/en
Publication of JP2007288122A publication Critical patent/JP2007288122A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a manufacturing method of an active matrix substrate capable of eliminating the necessity of formation of a metal film for mask in laser annealing after formation of a semiconductor film, and to provide the active matrix substrate, an electro-optical device and electronic equipment. <P>SOLUTION: (a) A light-shielding film 49 containing metal is formed and patterned on a substrate 10. Then, (b) an silicon oxide film 41 and (c) amorphous silicon film 42A are laminated so as to cover the light-shielding film 49. Then, the amorphous silicon film 42A is crystallized by irradiating (d) the substrate 10 with a laser beam, and a polycrystalline silicon film 42P having high mobility is formed. In this case, since the light-shielding film 49 works as a mask, the amorphous silicon film 42A is not crystallized but remains in a region where the light-shielding film 49 is formed. The amorphous silicon film 42A and the polycrystalline silicon film 42P having different mobility which are obtained in this way are each used as a semiconductor film of TFT in the pixel region 5 and the driving circuit 6. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、負荷のスイッチング動作を行う負荷回路と当該負荷の駆動を制御する駆動回路とが同一面上に形成されたアクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置及び電子機器に関する。   The present invention relates to an active matrix substrate manufacturing method, an active matrix substrate, an electro-optical device, and an electronic apparatus in which a load circuit that performs load switching operation and a drive circuit that controls driving of the load are formed on the same surface.

マトリクス状に配置された複数の画素を有する液晶表示装置、有機EL表示装置及びイメージセンサ等の各種電子デバイスにおいては、画素(負荷)のスイッチング動作を行う多数の半導体装置(TFTなど;以下、TFT)を含む画素回路が形成されたアクティブマトリクス基板が用いられるのが一般的である。かかる基板には、画素回路のほか、各画素の駆動を制御する多数のTFTを備えた駆動回路が形成される。   In various electronic devices such as a liquid crystal display device having a plurality of pixels arranged in a matrix, an organic EL display device, and an image sensor, a large number of semiconductor devices (such as TFTs; hereinafter referred to as TFTs) that perform pixel (load) switching operations In general, an active matrix substrate on which a pixel circuit including the above is formed is used. In addition to the pixel circuit, a driving circuit including a large number of TFTs that control driving of each pixel is formed on such a substrate.

ここで、駆動回路のTFTの半導体膜にキャリア移動度(以下、単に移動度と呼ぶ)の高いものを用いてTFTを高性能化すれば、駆動回路を高速に動作させることができる。一方で、画素回路に含まれるTFTの半導体膜の移動度を高くし過ぎると、当該画素回路に光が照射された場合に生ずるTFTのリーク電流が増大してしまうという問題がある。画素回路のTFTの半導体膜に光が入射すると、半導体膜に電子・正孔対が生成され、TFTにリーク電流が流れるが、このとき半導体膜の移動度が高いとリーク電流が増大してしまうのである。こうした現象は、光が画素領域を透過する構成の透過型液晶表示装置において顕著である。透過型液晶表示装置の画素回路のTFTにおいてリーク電流が増大すると、表示むら等が発生し、表示品位が低下する。   Here, if a TFT with high carrier mobility (hereinafter simply referred to as mobility) is used for the TFT semiconductor film of the drive circuit to improve the performance of the TFT, the drive circuit can be operated at high speed. On the other hand, if the mobility of the semiconductor film of the TFT included in the pixel circuit is increased too much, there is a problem that the leakage current of the TFT generated when the pixel circuit is irradiated with light increases. When light is incident on the semiconductor film of the TFT of the pixel circuit, electron-hole pairs are generated in the semiconductor film and a leak current flows through the TFT. At this time, if the mobility of the semiconductor film is high, the leak current increases. It is. Such a phenomenon is conspicuous in a transmissive liquid crystal display device configured to transmit light through a pixel region. When the leakage current increases in the TFT of the pixel circuit of the transmissive liquid crystal display device, display unevenness or the like occurs, and the display quality deteriorates.

こうした現象を回避するため、駆動回路のTFTの半導体膜のみを、画素回路のTFTの半導体膜に対して高移動度化することが行われている。同一基板上に形成された半導体膜の一部を高移動度化するための技術としては、レーザーアニール装置を用いて、高移動度化したい部位の半導体膜にのみレーザー光を照射して多結晶半導体膜を形成する技術が知られている(例えば特許文献1参照)。さらに、このように選択的にレーザー光を照射するために、基板表面のうちレーザー光を照射させない部位に金属膜を形成してマスクとする方法が知られている。   In order to avoid such a phenomenon, the mobility of only the semiconductor film of the TFT of the drive circuit is increased with respect to the semiconductor film of the TFT of the pixel circuit. As a technology for increasing the mobility of a part of a semiconductor film formed on the same substrate, a laser annealing apparatus is used to irradiate only the semiconductor film in a region where the mobility is desired to be polycrystalline. A technique for forming a semiconductor film is known (see, for example, Patent Document 1). Furthermore, in order to selectively irradiate laser light in this manner, a method is known in which a mask is formed by forming a metal film on a portion of the substrate surface that is not irradiated with laser light.

特開平5−63172号公報JP-A-5-63172

しかしながら、金属膜でレーザー光をマスクする場合には、半導体膜の形成後に当該金属膜を形成する必要があり、またレーザー光を照射した後には当該金属膜を剥離しなければならないため、工程が長くなり、コストも増大するという問題点があった。また、金属膜の形成、剥離によって半導体膜に損傷が生じるため、高品質な半導体膜を形成することが難しいという問題点があった。   However, when laser light is masked with a metal film, it is necessary to form the metal film after the formation of the semiconductor film, and the metal film must be peeled after irradiation with the laser light. There is a problem that it becomes longer and costs increase. Further, since the semiconductor film is damaged by the formation and peeling of the metal film, there is a problem that it is difficult to form a high-quality semiconductor film.

以上の問題点に鑑みて、本発明の課題は、半導体膜の形成後に、レーザーアニール時のマスクのための金属膜の形成が不要なアクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置及び電子機器を提供することにある。   In view of the above problems, an object of the present invention is to provide an active matrix substrate manufacturing method, an active matrix substrate, an electro-optical device, and a method for forming a metal film for a mask for laser annealing after forming a semiconductor film. To provide electronic equipment.

上記課題を解決するために、本発明のアクティブマトリクス基板は、負荷のスイッチング動作を行う負荷回路と前記負荷の駆動を制御する駆動回路とが同一面上に形成されるアクティブマトリクス基板の製造方法であって、透光性を有する基板上の、前記負荷回路が形成される領域のうち前記負荷回路に含まれるスイッチング素子が形成される領域を少なくとも含み、かつ前記駆動回路が形成される領域を含まない領域に、金属を含む島状の遮光膜を形成する工程と、前記基板上に、前記遮光膜を覆って絶縁膜を形成する工程と、前記絶縁膜上に珪素膜を形成する工程と、前記基板の前記遮光膜が形成された側とは反対側から前記珪素膜にレーザー光を照射して結晶化させることにより、多結晶珪素膜を形成する工程とを含むことを特徴とする。   In order to solve the above problems, an active matrix substrate of the present invention is a method for manufacturing an active matrix substrate in which a load circuit that performs load switching operation and a drive circuit that controls driving of the load are formed on the same plane. And including at least a region where a switching element included in the load circuit is formed in a region where the load circuit is formed on a substrate having translucency, and a region where the driving circuit is formed A step of forming an island-shaped light-shielding film containing a metal in a region, a step of forming an insulating film on the substrate so as to cover the light-shielding film, and a step of forming a silicon film on the insulating film; Forming a polycrystalline silicon film by irradiating the silicon film with laser light from the side opposite to the side on which the light-shielding film is formed of the substrate to crystallize the silicon film. .

このような製造方法によれば、レーザー光を照射する工程において、駆動回路が形成される領域の珪素膜にはレーザー光が到達し、結晶化されて、移動度の高い多結晶珪素膜となる。一方、負荷回路のスイッチング素子が形成される領域に形成された珪素膜には、レ―ザー光が到達しない。これは、レーザー光が、当該領域に形成された遮光膜によって遮光されるためである。これにより、負荷回路のスイッチング素子が形成される領域には、上記の多結晶珪素膜より相対的に移動度の低い珪素膜が残る。したがって、駆動回路が形成される領域の半導体膜のみを、負荷回路が形成される領域の半導体膜に対して高移動度化することができる。   According to such a manufacturing method, in the step of irradiating the laser beam, the laser beam reaches the silicon film in the region where the drive circuit is formed, and is crystallized to become a polycrystalline silicon film having high mobility. . On the other hand, laser light does not reach the silicon film formed in the region where the switching element of the load circuit is formed. This is because the laser light is shielded by the light shielding film formed in the region. As a result, a silicon film having a lower mobility than the polycrystalline silicon film remains in the region where the switching element of the load circuit is formed. Therefore, only the semiconductor film in the region where the driver circuit is formed can be made higher in mobility than the semiconductor film in the region where the load circuit is formed.

また、上記製造方法によれば、珪素膜の形成後に、レーザーアニール時のマスクのための金属膜等の遮光膜の形成及び剥離が不要であるため、工程を簡略化することができる。また、珪素膜の形成後に金属膜の形成工程、剥離工程がないことから、半導体膜に損傷が生じにくいため、高品質なアクティブマトリクス基板を製造することができる。   Further, according to the above manufacturing method, it is not necessary to form and peel off a light-shielding film such as a metal film for a mask during laser annealing after the silicon film is formed, so that the process can be simplified. In addition, since there is no metal film formation step and no peeling step after the silicon film is formed, the semiconductor film is hardly damaged, and a high-quality active matrix substrate can be manufactured.

本発明のアクティブマトリクス基板は、上記アクティブマトリクス基板の製造方法によって製造されたことを特徴とする。このような構成によれば、負荷回路のTFTの半導体膜が、駆動回路のTFTの半導体膜に対して低移動度となるため、光によるリーク電流が生じにくいアクティブマトリクス基板が得られる。また、スイッチング素子が形成される領域に配置された遮光膜によって、リーク電流の原因となる外光がスイッチング素子に入射するのを防ぐことができる。   The active matrix substrate of the present invention is manufactured by the above-described method for manufacturing an active matrix substrate. According to such a configuration, the semiconductor film of the TFT of the load circuit has a low mobility with respect to the semiconductor film of the TFT of the drive circuit, so that an active matrix substrate in which leakage current due to light hardly occurs can be obtained. Further, the light shielding film disposed in the region where the switching element is formed can prevent external light that causes a leakage current from entering the switching element.

本発明の電気光学装置は、上記アクティブマトリクス基板と、前記アクティブマトリクス基板に対向配置された対向基板と、前記アクティブマトリクス基板と前記対向基板との間に挟持された液晶とを備えることを特徴とする。このような構成の電気光学装置は、光によるリーク電流が生じにくいアクティブマトリクス基板を備えるので、高品位な表示を行うことができる。   An electro-optical device according to the present invention includes the active matrix substrate, a counter substrate disposed to face the active matrix substrate, and a liquid crystal sandwiched between the active matrix substrate and the counter substrate. To do. Since the electro-optical device having such a configuration includes an active matrix substrate in which leakage current due to light is unlikely to occur, high-quality display can be performed.

本発明の電子機器は、上記電気光学装置を備えることを特徴とする。このような構成の電気光学装置は、上記電気光学装置によって高品位な表示を行うことができる。   According to another aspect of the present invention, there is provided an electronic apparatus including the above electro-optical device. The electro-optical device having such a configuration can perform high-quality display using the electro-optical device.

以下、図面を参照し、本発明の実施形態について説明する。なお、以下に示す各図においては、各構成要素を図面上で認識され得る程度の大きさとするため、各構成要素の寸法や比率を実際のものとは適宜に異ならせてある。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the drawings shown below, the dimensions and ratios of the components are appropriately different from the actual ones in order to make the components large enough to be recognized on the drawings.

<A.液晶表示装置>
まず、図1から図3を用いて、本発明の「電気光学装置」としての液晶表示装置1について説明する。図1は、液晶表示装置1の平面図であり、図2は、図1中のA−A線で液晶表示装置1を切断して示す断面図である。図3は、液晶表示装置1の画素領域5に形成された画素回路の一部を示す回路図である。ここで、「画素」、「画素回路」はそれぞれ本発明における「負荷」、「負荷回路」に対応する。また、画素領域5は、本発明における「負荷回路が形成される領域」に対応する。
<A. Liquid crystal display>
First, the liquid crystal display device 1 as an “electro-optical device” of the present invention will be described with reference to FIGS. 1 to 3. FIG. 1 is a plan view of the liquid crystal display device 1, and FIG. 2 is a cross-sectional view of the liquid crystal display device 1 taken along line AA in FIG. FIG. 3 is a circuit diagram showing a part of the pixel circuit formed in the pixel region 5 of the liquid crystal display device 1. Here, “pixel” and “pixel circuit” correspond to “load” and “load circuit” in the present invention, respectively. The pixel region 5 corresponds to “a region where a load circuit is formed” in the present invention.

図1及び図2に示すように、液晶表示装置1は、素子基板11と対向基板21とがシール材51を介して貼り合わされてなり、素子基板11と対向基板21との間には液晶50が封入されている。液晶50は、液晶注入口53から注入される。液晶注入口53は、液晶50の注入が完了した後、封止材52によって封止される。上記素子基板11は、本発明の「アクティブマトリクス基板」に対応する。   As shown in FIGS. 1 and 2, the liquid crystal display device 1 includes an element substrate 11 and a counter substrate 21 that are bonded together via a seal material 51, and a liquid crystal 50 is interposed between the element substrate 11 and the counter substrate 21. Is enclosed. The liquid crystal 50 is injected from the liquid crystal injection port 53. The liquid crystal injection port 53 is sealed with a sealing material 52 after the injection of the liquid crystal 50 is completed. The element substrate 11 corresponds to an “active matrix substrate” of the present invention.

素子基板11の対向基板21に対向する面のうち画素領域5に対応する領域には、画素を構成するTFT305、画素電極37、及びデータ線34、走査線36等が形成されており(図3参照)、対向基板21の素子基板11に対向する面には全面に対向電極(不図示)が形成されている。また、素子基板11には、多数のTFT306(図6(e)参照)を含むデータ線駆動回路61及び走査線駆動回路62が形成されている。データ線駆動回路61は、データ線34に画像信号を供給し、走査線駆動回路62は、走査線36に走査信号を供給する。ここで、上記TFT305は、本発明における「スイッチング素子」に対応する。また、データ線駆動回路61及び走査線駆動回路62は、本発明における「駆動回路」に対応する。データ線駆動回路61及び走査線駆動回路62が形成された領域を、以下では「駆動回路領域6」とも呼ぶ。   A TFT 305, a pixel electrode 37, a data line 34, a scanning line 36, and the like constituting the pixel are formed in a region corresponding to the pixel region 5 in the surface of the element substrate 11 facing the counter substrate 21 (FIG. 3). Reference), a counter electrode (not shown) is formed on the entire surface of the counter substrate 21 facing the element substrate 11. In addition, a data line driving circuit 61 and a scanning line driving circuit 62 including a large number of TFTs 306 (see FIG. 6E) are formed on the element substrate 11. The data line driving circuit 61 supplies an image signal to the data line 34, and the scanning line driving circuit 62 supplies a scanning signal to the scanning line 36. Here, the TFT 305 corresponds to a “switching element” in the present invention. The data line driving circuit 61 and the scanning line driving circuit 62 correspond to the “driving circuit” in the present invention. The region where the data line driving circuit 61 and the scanning line driving circuit 62 are formed is hereinafter also referred to as “driving circuit region 6”.

ここで、TFT305,306の詳細な構成について、図6(e)の断面図を用いて説明する。この図に示すように、TFT305は、石英からなる透明な基板10上に、金属を含む遮光膜49、酸化珪素膜41、半導体膜としての多結晶珪素膜42Q、熱酸化膜45、酸化珪素膜46、ゲート電極47、酸化珪素膜48がこの順に積層されてなり、多結晶珪素膜42Qにはソース電極31及びドレイン電極33が、またゲート電極47には端子電極32が接続されている。ここで、基板10上の、多結晶珪素膜42Qに略対応する領域に遮光膜49が形成されているため、基板10側から入射した外光が多結晶珪素膜42Qに到達するのを防ぐことができる。これにより、TFT305における光によるリーク電流の発生を抑えることができる。多結晶珪素膜42Qは、基板10に垂直な方向から見て遮光膜49の内側に形成されていることが望ましい。   Here, a detailed configuration of the TFTs 305 and 306 will be described with reference to a cross-sectional view of FIG. As shown in this figure, a TFT 305 is formed on a transparent substrate 10 made of quartz, a light shielding film 49 containing metal, a silicon oxide film 41, a polycrystalline silicon film 42Q as a semiconductor film, a thermal oxide film 45, a silicon oxide film. 46, a gate electrode 47, and a silicon oxide film 48 are laminated in this order. The source electrode 31 and the drain electrode 33 are connected to the polycrystalline silicon film 42Q, and the terminal electrode 32 is connected to the gate electrode 47. Here, since the light shielding film 49 is formed on the substrate 10 in a region substantially corresponding to the polycrystalline silicon film 42Q, it prevents external light incident from the substrate 10 side from reaching the polycrystalline silicon film 42Q. Can do. Thereby, generation | occurrence | production of the leakage current by the light in TFT305 can be suppressed. The polycrystalline silicon film 42Q is desirably formed inside the light shielding film 49 when viewed from the direction perpendicular to the substrate 10.

一方、TFT306は、遮光膜49をもたない点、及び半導体膜として多結晶珪素膜42Pが用いられている点がTFT305と異なる。ここで、多結晶珪素膜42Pは、レーザーアニールにより結晶化した珪素膜であって、TFT305に含まれる多結晶珪素膜42Qより相対的に移動度の高い珪素膜である。   On the other hand, the TFT 306 is different from the TFT 305 in that it does not have the light shielding film 49 and that the polycrystalline silicon film 42P is used as a semiconductor film. Here, the polycrystalline silicon film 42P is a silicon film crystallized by laser annealing, and is a silicon film having a relatively higher mobility than the polycrystalline silicon film 42Q included in the TFT 305.

次に、図3を用いて画素回路の概略について説明する。この図に示すように、画素領域5においては、複数の走査線36と複数のデータ線34とが交差するように配線され、走査線36とデータ線34とで区画された領域に画素電極37がマトリクス状に配置されている。そして、走査線36とデータ線34の各交差部分に対応して本発明の「スイッチング素子」としてのTFT305が設けられ、このTFT305に画素電極37が接続されている。   Next, an outline of the pixel circuit will be described with reference to FIG. As shown in this figure, in the pixel region 5, a plurality of scanning lines 36 and a plurality of data lines 34 are wired so as to intersect with each other, and a pixel electrode 37 is formed in a region partitioned by the scanning lines 36 and the data lines 34. Are arranged in a matrix. A TFT 305 as a “switching element” of the present invention is provided corresponding to each intersection of the scanning line 36 and the data line 34, and a pixel electrode 37 is connected to the TFT 305.

TFT305は、走査線36のオン信号によってオンとなり、このとき、データ線34に供給された画像信号が画素電極37に供給される。また、画素電極37と並列に蓄積容量35が設けられており、これによって画素電極37の電位は画像信号が印加された時間よりも長い時間保持される。蓄積容量35は、容量電極39に接続されている。容量電極39は、蓄積容量35の固定電位側容量電極として機能する。液晶50には、画素電極37と対向電極との間の電圧によって決まる駆動電圧が印加され、液晶50は当該駆動電圧に応じた状態に配向する。液晶表示装置1は、このように液晶50の配向を制御することによって透過光の偏光状態を変化させ、当該透過光を偏光板等の偏光選択手段を用いて選択的に取り出すことによって表示を行う装置である。   The TFT 305 is turned on by an on signal of the scanning line 36, and at this time, the image signal supplied to the data line 34 is supplied to the pixel electrode 37. Further, a storage capacitor 35 is provided in parallel with the pixel electrode 37, whereby the potential of the pixel electrode 37 is held for a time longer than the time when the image signal is applied. The storage capacitor 35 is connected to the capacitor electrode 39. The capacitor electrode 39 functions as a fixed potential side capacitor electrode of the storage capacitor 35. A driving voltage determined by a voltage between the pixel electrode 37 and the counter electrode is applied to the liquid crystal 50, and the liquid crystal 50 is aligned in a state corresponding to the driving voltage. The liquid crystal display device 1 performs display by changing the polarization state of the transmitted light by controlling the orientation of the liquid crystal 50 in this way, and selectively extracting the transmitted light using a polarization selection means such as a polarizing plate. Device.

上述したように、液晶表示装置1においては、駆動回路領域6に形成されたTFT306の半導体膜は、画素領域5に形成されたTFT305の半導体膜より移動度の高いものが用いられている。このため、データ線駆動回路61及び走査線駆動回路62を高速に動作させることができるとともに、画素領域5に配置されたTFT305の光によるリーク電流を抑えることができる。よって、リーク電流に起因する表示むら等のない、高品位な表示を行うことができる。   As described above, in the liquid crystal display device 1, the semiconductor film of the TFT 306 formed in the drive circuit region 6 has a higher mobility than the semiconductor film of the TFT 305 formed in the pixel region 5. For this reason, the data line driving circuit 61 and the scanning line driving circuit 62 can be operated at high speed, and leakage current due to light of the TFT 305 arranged in the pixel region 5 can be suppressed. Therefore, high-quality display without display unevenness caused by leakage current can be performed.

<B.素子基板の製造方法>
続いて、図4から図6を用いて、素子基板11の製造方法について説明する。図4は、素子基板11の製造工程を示す工程図である。図5及び図6は、当該製造工程における素子基板11の断面図であって、素子基板11のうち、画素領域5及び駆動回路領域6のそれぞれの一部の断面を拡大して示したものである。これらの図及び以下の説明は、1つの液晶表示装置1に対応する素子基板11に着目したものであるが、実際には、素子基板11は図7に示すような円盤状の石英のウェハ100に、一度に多数個製造される。
<B. Manufacturing method of element substrate>
Then, the manufacturing method of the element substrate 11 is demonstrated using FIGS. FIG. 4 is a process diagram showing manufacturing steps of the element substrate 11. FIGS. 5 and 6 are cross-sectional views of the element substrate 11 in the manufacturing process, and an enlarged partial cross section of each of the pixel region 5 and the drive circuit region 6 in the element substrate 11 is shown. is there. These drawings and the following description focus on the element substrate 11 corresponding to one liquid crystal display device 1, but the element substrate 11 is actually a disc-shaped quartz wafer 100 as shown in FIG. Many are manufactured at a time.

図4の工程P101では、石英からなる透明な基板10上の画素領域5の一部に、金属を含む遮光膜49を形成する(図5(a))。ここで、基板10は、図7に示す石英のウェハ100の一部である。   In step P101 of FIG. 4, a light-shielding film 49 containing metal is formed in part of the pixel region 5 on the transparent substrate 10 made of quartz (FIG. 5A). Here, the substrate 10 is a part of the quartz wafer 100 shown in FIG.

遮光膜49のより詳細な形成位置を、図8を用いて説明する。図8(a)は、基板10上のうち遮光膜49を形成すべき画素領域5の位置を示した平面図であり、図8(b)は、図8(a)中の領域Bを拡大して示した平面図である。図8(b)に示すように、遮光膜49は、画素領域5内においてマトリクス状に等間隔に設定された複数の領域に形成する。これらの領域は、各画素におけるTFT305の形成領域に相当する領域である。すなわち、遮光膜49は、画素領域5のうちTFT305の形成領域に重なる領域に形成する。TFT305は、基板10に垂直な方向から見て遮光膜49の内側に形成されていることが望ましい。   A more detailed formation position of the light shielding film 49 will be described with reference to FIG. FIG. 8A is a plan view showing the position of the pixel region 5 where the light shielding film 49 is to be formed on the substrate 10, and FIG. 8B is an enlarged view of the region B in FIG. 8A. It is the top view shown. As shown in FIG. 8B, the light shielding film 49 is formed in a plurality of regions set at equal intervals in a matrix in the pixel region 5. These regions are regions corresponding to the formation region of the TFT 305 in each pixel. In other words, the light shielding film 49 is formed in a region overlapping the formation region of the TFT 305 in the pixel region 5. The TFT 305 is desirably formed inside the light shielding film 49 when viewed from the direction perpendicular to the substrate 10.

遮光膜49の材料としては、例えば、スパッタリング等の方法により形成された、Ti、Cr、W、Ta、Mo及びPd等を含む金属膜、或いは金属シリサイド等の金属合金膜を用いることができる。遮光膜49の厚さは特に限定されないが、例えば100nm〜500nm程度とする。遮光膜49は、上記金属膜又は金属合金膜を基板10上に成膜した後に、フォトリソグラフィ法を用いてエッチング加工し、図8(b)に示すような島状の形状にパターニングして得られる。   As a material of the light shielding film 49, for example, a metal film containing Ti, Cr, W, Ta, Mo, Pd, or the like formed by a method such as sputtering, or a metal alloy film such as metal silicide can be used. Although the thickness of the light shielding film 49 is not specifically limited, For example, it shall be about 100 nm-500 nm. The light-shielding film 49 is obtained by forming the metal film or metal alloy film on the substrate 10 and then etching it using a photolithography method and patterning it into an island shape as shown in FIG. It is done.

次に、工程P102では、基板10上に、遮光膜49を覆って、本発明の「絶縁膜」としての酸化珪素膜41を形成する(図5(b))。この工程は、例えば、プラズマ化学気相堆積法(PECVD法)や低圧化学気相堆積法(LPCVD法)、あるいはスパッタリング法等の物理気相堆積法により基板10上に酸化珪素膜41を厚さ数100nm程度に形成することによって行われる。   Next, in step P102, a silicon oxide film 41 as an “insulating film” of the present invention is formed on the substrate 10 so as to cover the light shielding film 49 (FIG. 5B). In this step, the silicon oxide film 41 is formed on the substrate 10 by a physical vapor deposition method such as a plasma chemical vapor deposition method (PECVD method), a low pressure chemical vapor deposition method (LPCVD method), or a sputtering method. It is carried out by forming it to about several hundred nm.

次に、工程P103では、酸化珪素膜41上に、本発明の「珪素膜」としての非晶質珪素膜42Aを形成する(図5(c))。この工程は、例えば、プラズマ化学気相堆積法(PECVD法)や低圧化学気相堆積法(LPCVD法)、あるいはスパッタリング法等の物理気相堆積法により酸化珪素膜41上に非晶質珪素膜42Aを厚さ50nm程度に形成することによって行われる。   Next, in step P103, an amorphous silicon film 42A as a “silicon film” of the present invention is formed on the silicon oxide film 41 (FIG. 5C). In this step, for example, an amorphous silicon film is formed on the silicon oxide film 41 by a physical vapor deposition method such as a plasma chemical vapor deposition method (PECVD method), a low pressure chemical vapor deposition method (LPCVD method), or a sputtering method. This is performed by forming 42A with a thickness of about 50 nm.

続く工程P104では、レーザーアニール装置を用いて、基板10の遮光膜49が形成された側とは反対側から、基板10にレーザー光を照射する(図5(d))。遮光膜49が形成された領域に入射したレーザー光は、遮光膜49によって反射又は吸収される。一方、遮光膜49が形成されていない領域に入射したレーザー光は、酸化珪素膜41を透過して非晶質珪素膜42Aに到達する。   In the subsequent process P104, the laser beam is irradiated to the substrate 10 from the side opposite to the side where the light shielding film 49 is formed on the substrate 10 using a laser annealing apparatus (FIG. 5D). The laser light incident on the region where the light shielding film 49 is formed is reflected or absorbed by the light shielding film 49. On the other hand, the laser light incident on the region where the light shielding film 49 is not formed passes through the silicon oxide film 41 and reaches the amorphous silicon film 42A.

ここで、照射するレーザー光としてはパルスレーザー光が好ましく、具体的には光の波長約248nmのKrFエキシマレーザー光、波長約308nmのXeClエキシマレーザー光、波長約532nmのNd:YAGレーザー光の第二高調波又はNd:YVO4レ―ザー光の第二高調波、波長約266nmのNd:YAGレーザー光の第四高調波又はNd:YVO4レーザー光の第四高調波等を用い、例えばパルス幅30nsec、エネルギ―密度0.1〜1.0J/cm2として照射するとよい。これらの光を非晶質珪素膜42Aに照射すると、溶融・固化し、結晶化して、移動度の高い多結晶珪素膜42Pとなる。すなわち、遮光膜49が形成されていない領域の非晶質珪素膜42Aは、レーザー光によって多結晶珪素膜42Pとなり、遮光膜49が形成された領域の非晶質珪素膜42Aは、レーザー光の照射を受けないため非晶質珪素膜42Aのまま残る。 Here, the laser beam to be irradiated is preferably a pulsed laser beam. Specifically, the KrF excimer laser beam having a wavelength of about 248 nm, the XeCl excimer laser beam having a wavelength of about 308 nm, and the Nd: YAG laser beam having a wavelength of about 532 nm are used. Second harmonic or second harmonic of Nd: YVO 4 laser light, fourth harmonic of Nd: YAG laser light having a wavelength of about 266 nm, fourth harmonic of Nd: YVO 4 laser light, etc. The irradiation may be performed with a width of 30 nsec and an energy density of 0.1 to 1.0 J / cm 2 . When the amorphous silicon film 42A is irradiated with these lights, it is melted, solidified and crystallized to become a polycrystalline silicon film 42P with high mobility. That is, the amorphous silicon film 42A in the region where the light shielding film 49 is not formed becomes a polycrystalline silicon film 42P by the laser light, and the amorphous silicon film 42A in the region where the light shielding film 49 is formed is used for the laser light. Since it is not irradiated, the amorphous silicon film 42A remains.

次に、工程P105では、非晶質珪素膜42A及び多結晶珪素膜42Pをフォトリソグラフィ法を用いてエッチング加工し、島状にパターニングする(図6(a))。具体的には、非晶質珪素膜42Aは、画素領域5に形成されるTFT305の形成領域を残してエッチング加工し、多結晶珪素膜42Pは、駆動回路領域6に形成されるTFT306の形成領域を残してエッチング加工する。この結果、遮光膜49の形成領域に重なる領域に非晶質珪素膜42Aが形成されることとなる。   Next, in step P105, the amorphous silicon film 42A and the polycrystalline silicon film 42P are etched using a photolithography method and patterned into island shapes (FIG. 6A). Specifically, the amorphous silicon film 42A is etched while leaving the formation region of the TFT 305 formed in the pixel region 5, and the polycrystalline silicon film 42P is formed in the formation region of the TFT 306 formed in the drive circuit region 6. Etching process leaving behind. As a result, the amorphous silicon film 42 </ b> A is formed in a region overlapping the formation region of the light shielding film 49.

次に、工程P106では、熱酸化法を用いて非晶質珪素膜42A及び多結晶珪素膜42Pの表面に熱酸化膜45を形成する(図6(b))。この工程は、基板10を約1000 ℃の酸素雰囲気中に置くことによって行われる。このとき、非晶質珪素膜42Aは、熱酸化時の熱による固相成長で多結晶珪素膜42Qとなる。熱酸化によって結晶化された多結晶珪素膜42Qは、レーザーアニールによって結晶化された多結晶珪素膜42Pよりは相対的に結晶性が低く、低移動度の珪素膜である。   Next, in step P106, a thermal oxide film 45 is formed on the surfaces of the amorphous silicon film 42A and the polycrystalline silicon film 42P using a thermal oxidation method (FIG. 6B). This step is performed by placing the substrate 10 in an oxygen atmosphere of about 1000 ° C. At this time, the amorphous silicon film 42A becomes a polycrystalline silicon film 42Q by solid phase growth by heat during thermal oxidation. The polycrystalline silicon film 42Q crystallized by thermal oxidation is a low mobility silicon film having relatively lower crystallinity than the polycrystalline silicon film 42P crystallized by laser annealing.

次に、工程P107では、酸化珪素膜41、多結晶珪素膜42P,42Q、熱酸化膜45を覆って酸化珪素膜46を形成する。この工程は、電子サイクロトロン共鳴PECVD法(ECR−CVD法)、LPCVD法又はPECVD法等を用いて行われる。こうして形成された酸化珪素膜46及び上述した熱酸化膜45は、TFT305,306のゲート絶縁膜として機能する。このゲート絶縁膜は、熱酸化膜45のみ、又は酸化珪素膜46のみから構成されていても良い。   Next, in step P107, a silicon oxide film 46 is formed so as to cover the silicon oxide film 41, the polycrystalline silicon films 42P and 42Q, and the thermal oxide film 45. This step is performed using an electron cyclotron resonance PECVD method (ECR-CVD method), an LPCVD method, a PECVD method, or the like. The silicon oxide film 46 thus formed and the above-described thermal oxide film 45 function as gate insulating films of the TFTs 305 and 306. This gate insulating film may be composed of only the thermal oxide film 45 or only the silicon oxide film 46.

続く工程P108では、酸化珪素膜46上にタンタル又はアルミニウムの金属薄膜をスパッタリング法により形成した後、パターニングすることによって、ゲート電極47を形成する(図6(c))。ゲート電極47形成後のプロセス最高温度が1000℃程度で、ゲート電極47に金属薄膜が使えない場合には、不純物イオンが注入された多結晶珪素膜を用いてゲート電極47を形成してもよい。   In the subsequent process P108, a metal thin film of tantalum or aluminum is formed on the silicon oxide film 46 by sputtering and then patterned to form the gate electrode 47 (FIG. 6C). When the maximum process temperature after forming the gate electrode 47 is about 1000 ° C. and a metal thin film cannot be used for the gate electrode 47, the gate electrode 47 may be formed using a polycrystalline silicon film into which impurity ions are implanted. .

次に、工程P109では、ゲート電極47をマスクとして多結晶珪素膜42Qにドナー又はアクセプターとなる不純物イオンを打ち込み、ソース領域42QS、ドレイン領域42QDとチャネル形成領域42QCをゲート電極47に対して自己整合的に作製する。同様に、ゲート電極47をマスクとして多結晶珪素膜42Pにドナー又はアクセプターとなる不純物イオンを打ち込み、ソース領域42PS、ドレイン領域42PDとチャネル形成領域42PCをゲート電極47に対して自己整合的に作製する。イオン打ち込み用のマスクを用いて、LDD(Lightly Doped Drain)構造にしても良い。画素領域5に形成するTFT305にLDD構造を採用すれば、TFT305のオフ電流をより低下させることができる。NMOSトランジスタを作製する場合、例えば、不純物元素としてリン(P)を1×1016cm-2の濃度で多結晶珪素膜42P,42Qに打ち込む。その後、XeClエキシマレーザーを照射エネルギー密度300mJ/cm2から400mJ/cm2程度で照射するか、250℃〜1000℃程度の温度で熱処理することにより不純物原子の活性化を行う。 Next, in process P109, impurity ions serving as donors or acceptors are implanted into the polycrystalline silicon film 42Q using the gate electrode 47 as a mask, and the source region 42QS, the drain region 42QD, and the channel formation region 42QC are self-aligned with the gate electrode 47. To make. Similarly, impurity ions serving as donors or acceptors are implanted into the polycrystalline silicon film 42P using the gate electrode 47 as a mask, and the source region 42PS, the drain region 42PD, and the channel formation region 42PC are formed in a self-aligned manner with respect to the gate electrode 47. . An LDD (Lightly Doped Drain) structure may be used by using an ion implantation mask. If the LDD structure is adopted for the TFT 305 formed in the pixel region 5, the off-current of the TFT 305 can be further reduced. When manufacturing an NMOS transistor, for example, phosphorus (P) is implanted as an impurity element into the polycrystalline silicon films 42P and 42Q at a concentration of 1 × 10 16 cm −2 . Thereafter, the XeCl excimer laser is irradiated at an irradiation energy density of about 300 mJ / cm 2 to 400 mJ / cm 2 or heat treatment is performed at a temperature of about 250 ° C. to 1000 ° C. to activate the impurity atoms.

次に、工程P110では、酸化珪素膜46及びゲート電極47の上面に、層間絶縁膜としての酸化珪素膜48を形成する(図6(d))。酸化珪素膜48は、例えば、PECVD法によって約500nmの膜厚で形成する。   Next, in step P110, a silicon oxide film 48 as an interlayer insulating film is formed on the upper surfaces of the silicon oxide film 46 and the gate electrode 47 (FIG. 6D). The silicon oxide film 48 is formed with a film thickness of about 500 nm by, for example, PECVD.

続く工程P111では、ソース電極31、端子電極32、ドレイン電極33を形成する(図6(e))。より詳しくは、まず、ソース領域42QS,42PS及びドレイン領域42QD,42PDに至るコンタクトホールを、酸化珪素膜48,46及び熱酸化膜45に開ける。そして、コンタクトホール内及び酸化珪素膜48上のコンタクトホールの周縁部にソース電極31及びドレイン電極33を形成する。ソース電極31及びドレイン電極33は、例えばスパッタリング法によりアルミニウムを堆積して形成する。同様に、ゲート電極47用の端子電極32を形成する。すなわち、ゲート電極47に至るコンタクトホ―ルを酸化珪素膜48に開けて、ゲート電極47用の端子電極32を形成する。   In the subsequent process P111, the source electrode 31, the terminal electrode 32, and the drain electrode 33 are formed (FIG. 6E). More specifically, first, contact holes reaching the source regions 42QS and 42PS and the drain regions 42QD and 42PD are opened in the silicon oxide films 48 and 46 and the thermal oxide film 45. Then, the source electrode 31 and the drain electrode 33 are formed in the contact hole and on the periphery of the contact hole on the silicon oxide film 48. The source electrode 31 and the drain electrode 33 are formed by depositing aluminum by sputtering, for example. Similarly, the terminal electrode 32 for the gate electrode 47 is formed. That is, a contact hole reaching the gate electrode 47 is opened in the silicon oxide film 48 to form the terminal electrode 32 for the gate electrode 47.

以上の工程により、画素領域5には多結晶珪素膜42Qを含むTFT305が、また駆動回路領域6には多結晶珪素膜42Pを含むTFT306がそれぞれ形成される。また、画素領域5に画素回路を形成し、駆動回路領域6にデータ線駆動回路61及び走査線駆動回路62を形成して、素子基板11が完成する。これらの回路形成はTFT306の形成前であっても後であってもどちらでもよい。また、この後公知の方法によって対向基板21の貼り合わせ、液晶50の注入、封止剤52による液晶注入口53の封止、ウェハ100のブレイク(分割)等を行うことにより、液晶表示装置1が得られる。   Through the above steps, the TFT 305 including the polycrystalline silicon film 42Q is formed in the pixel region 5, and the TFT 306 including the polycrystalline silicon film 42P is formed in the drive circuit region 6, respectively. In addition, a pixel circuit is formed in the pixel region 5 and a data line driving circuit 61 and a scanning line driving circuit 62 are formed in the driving circuit region 6 to complete the element substrate 11. These circuits may be formed either before or after the TFT 306 is formed. Further, thereafter, the counter substrate 21 is bonded by a known method, the liquid crystal 50 is injected, the liquid crystal injection port 53 is sealed with a sealing agent 52, the wafer 100 is broken (divided), and the like. Is obtained.

上記のような素子基板11の製造方法によれば、駆動回路領域6に形成されたTFT306の半導体膜(多結晶珪素膜42P)は、画素領域5に形成されたTFT305の半導体膜(多結晶珪素膜42Q)より移動度の高いものとなり、データ線駆動回路61及び走査線駆動回路62を高速に動作させることができるとともに、画素領域5に配置されたTFT305の光によるリーク電流を抑えることができる。よって、リーク電流に起因する表示むら等のない、高品位な表示を行うことができる。また、上記製造方法によれば、非晶質珪素膜42Aの形成後に、レーザーアニール時のマスクのための金属膜等の遮光膜の形成及び剥離が不要であるため、工程を簡略化することができる。また、非晶質珪素膜42Aの形成後に金属膜の形成工程、剥離工程がないことから、半導体膜(非晶質珪素膜42A、多結晶珪素膜42P)に損傷が生じにくいため、高品質な素子基板11を製造することができる。   According to the manufacturing method of the element substrate 11 as described above, the semiconductor film (polycrystalline silicon film 42P) of the TFT 306 formed in the drive circuit region 6 is the semiconductor film (polycrystalline silicon film) of the TFT 305 formed in the pixel region 5. The mobility is higher than that of the film 42Q), the data line driving circuit 61 and the scanning line driving circuit 62 can be operated at high speed, and the leakage current due to light of the TFT 305 disposed in the pixel region 5 can be suppressed. . Therefore, high-quality display without display unevenness caused by leakage current can be performed. Further, according to the above manufacturing method, it is not necessary to form and peel off a light-shielding film such as a metal film for a mask during laser annealing after the formation of the amorphous silicon film 42A, so that the process can be simplified. it can. In addition, since there is no metal film forming step or peeling step after the formation of the amorphous silicon film 42A, the semiconductor film (amorphous silicon film 42A, polycrystalline silicon film 42P) is not easily damaged, so that high quality is achieved. The element substrate 11 can be manufactured.

(電子機器)
上述した液晶表示装置1は、例えば、図9に示すような「電子機器」としてのプロジェクタ200に搭載して用いることができる。プロジェクタ200は、本体201、レンズ202を有している。プロジェクタ200は、内蔵された光源(不図示)から光を射出し、これを内部に備え付けられた液晶表示装置1によって変調した後にレンズ202から前方に投写する装置である。ここで、液晶表示装置1は、画素領域5と駆動回路領域6とで半導体膜の移動度を異ならせてあるため、光源からの光によるリーク電流が生じにくく、表示むら等が生じにくい。よって、このようなプロジェクタ200は、高品位な表示を行うことができる。
(Electronics)
The liquid crystal display device 1 described above can be used by being mounted on a projector 200 as an “electronic device” as shown in FIG. 9, for example. The projector 200 has a main body 201 and a lens 202. The projector 200 is a device that emits light from a built-in light source (not shown), modulates the light by the liquid crystal display device 1 provided therein, and then projects the light forward from the lens 202. Here, in the liquid crystal display device 1, since the mobility of the semiconductor film is different between the pixel region 5 and the drive circuit region 6, leakage current due to light from the light source hardly occurs, and display unevenness or the like hardly occurs. Therefore, such a projector 200 can perform high-quality display.

本発明による液晶表示装置1は、プロジェクタ200の他にも様々な電子機器に搭載可能であり、例えば、リアプロジェクタ、携帯電話機、パーソナルコンピュータ、PDA、デジタルカメラ、デジタルビデオカメラ、時計等、表示部を備えた各種電子機器に適用することができる。こうした電子機器も、リーク電流に起因する表示むら等のない、高品位な表示を行うことができる。   The liquid crystal display device 1 according to the present invention can be mounted on various electronic devices other than the projector 200. For example, a rear projector, a mobile phone, a personal computer, a PDA, a digital camera, a digital video camera, a clock, a display unit, etc. It can be applied to various electronic devices provided with Such an electronic device can perform high-quality display without display unevenness caused by leakage current.

以上、本発明の実施形態について説明したが、上記実施形態に対しては、本発明の趣旨から逸脱しない範囲で様々な変形を加えることができる。変形例としては、例えば以下のようなものが考えられる。   As mentioned above, although embodiment of this invention was described, various deformation | transformation can be added with respect to the said embodiment in the range which does not deviate from the meaning of this invention. As modifications, for example, the following can be considered.

(変形例1)
上記実施形態の工程P103においては、非晶質珪素膜42Aを形成した後に、必要に応じてこの非晶質珪素膜42Aを結晶化させてもよい。非晶質珪素膜42Aを結晶化させることによって、素子基板11の電気特性を向上させることができる。結晶化の方法としては、固相成長法が挙げられる。固相成長法は、窒素などの不活性ガス雰囲気中で500℃〜700℃程度の温度で数時間のアニールを行う方法であり、非晶質珪素膜42Aは固相のまま結晶化される。固相成長法によって、非晶質珪素膜42Aは結晶粒径の大きい多結晶珪素膜となる。こうして形成された多結晶珪素膜も、後にレーザーアニールによって形成される駆動回路領域6における多結晶珪素膜42Pよりは相対的に移動度の低いものとなるので、上記実施形態と同様の効果を得ることができる。熱酸化や600℃を超えるようなアニール工程を行わない場合には、この変形例1を適用して非晶質珪素膜42Aを結晶化させる必要がある。
(Modification 1)
In the process P103 of the above embodiment, after the amorphous silicon film 42A is formed, the amorphous silicon film 42A may be crystallized as necessary. By crystallizing the amorphous silicon film 42A, the electrical characteristics of the element substrate 11 can be improved. Examples of the crystallization method include a solid phase growth method. The solid phase growth method is a method in which annealing is performed for several hours at a temperature of about 500 ° C. to 700 ° C. in an inert gas atmosphere such as nitrogen, and the amorphous silicon film 42A is crystallized while being in a solid phase. By the solid phase growth method, the amorphous silicon film 42A becomes a polycrystalline silicon film having a large crystal grain size. Since the polycrystalline silicon film thus formed also has a relatively lower mobility than the polycrystalline silicon film 42P in the drive circuit region 6 to be formed later by laser annealing, the same effect as in the above embodiment is obtained. be able to. When the thermal oxidation or annealing process exceeding 600 ° C. is not performed, it is necessary to crystallize the amorphous silicon film 42A by applying the first modification.

本発明の実施形態に係る液晶表示装置の平面図。1 is a plan view of a liquid crystal display device according to an embodiment of the present invention. 図1に示す液晶表示装置の断面図。Sectional drawing of the liquid crystal display device shown in FIG. 図1に示す液晶表示装置における画素回路の各種素子、配線等の等価回路図。FIG. 2 is an equivalent circuit diagram of various elements and wirings of a pixel circuit in the liquid crystal display device shown in FIG. 本発明の実施形態に係る素子基板の製造工程を示す図。The figure which shows the manufacturing process of the element substrate which concerns on embodiment of this invention. (a)から(d)は、本発明の実施形態に係る素子基板の製造工程における素子基板の断面図。FIGS. 3A to 3D are cross-sectional views of an element substrate in an element substrate manufacturing process according to an embodiment of the present invention. (a)から(e)は、本発明の実施形態に係る素子基板の製造工程における素子基板の断面図。FIGS. 3A to 3E are cross-sectional views of an element substrate in an element substrate manufacturing process according to an embodiment of the present invention. 素子基板の製造に用いるウェハの斜視図。The perspective view of the wafer used for manufacture of an element substrate. (a),(b)は、本発明の実施形態に係る素子基板における遮光膜の配置位置を説明するための平面図。(A), (b) is a top view for demonstrating the arrangement position of the light shielding film in the element substrate which concerns on embodiment of this invention. 電子機器としてのプロジェクタの斜視図。The perspective view of the projector as an electronic device.

符号の説明Explanation of symbols

1…電気光学装置としての液晶表示装置、5…画素領域、6…駆動回路領域、10…基板、11…アクティブマトリクス基板としての素子基板、21…対向基板、31…ソース電極、32…端子電極、33…ドレイン電極、34…データ線、35…蓄積容量、36…走査線、37…画素電極、41…絶縁膜としての酸化珪素膜、42A…珪素膜としての非晶質珪素膜、42P…多結晶珪素膜、42Q…多結晶珪素膜、45…熱酸化膜、46,48…酸化珪素膜、47…ゲート電極、49…遮光膜、50…液晶、61…データ線駆動回路、62…走査線駆動回路、100…ウェハ、200…電子機器としてのプロジェクタ、305,306…スイッチング素子としてのTFT。
DESCRIPTION OF SYMBOLS 1 ... Liquid crystal display device as an electro-optical device, 5 ... Pixel region, 6 ... Drive circuit region, 10 ... Substrate, 11 ... Element substrate as an active matrix substrate, 21 ... Counter substrate, 31 ... Source electrode, 32 ... Terminal electrode 33 ... Drain electrode, 34 ... Data line, 35 ... Storage capacitor, 36 ... Scan line, 37 ... Pixel electrode, 41 ... Silicon oxide film as insulating film, 42A ... Amorphous silicon film as silicon film, 42P ... Polycrystalline silicon film, 42Q ... polycrystalline silicon film, 45 ... thermal oxide film, 46, 48 ... silicon oxide film, 47 ... gate electrode, 49 ... light shielding film, 50 ... liquid crystal, 61 ... data line driving circuit, 62 ... scanning Line driver circuit, 100 ... wafer, 200 ... projector as electronic device, 305, 306 ... TFT as switching element.

Claims (4)

負荷のスイッチング動作を行う負荷回路と前記負荷の駆動を制御する駆動回路とが同一面上に形成されるアクティブマトリクス基板の製造方法であって、
透光性を有する基板上の、前記負荷回路が形成される領域のうち前記負荷回路に含まれるスイッチング素子が形成される領域を少なくとも含み、かつ前記駆動回路が形成される領域を含まない領域に、金属を含む島状の遮光膜を形成する工程と、
前記基板上に、前記遮光膜を覆って絶縁膜を形成する工程と、
前記絶縁膜上に珪素膜を形成する工程と、
前記基板の前記遮光膜が形成された側とは反対側から前記珪素膜にレーザー光を照射して結晶化させることにより、多結晶珪素膜を形成する工程とを含むことを特徴とするアクティブマトリクス基板の製造方法。
A method of manufacturing an active matrix substrate in which a load circuit that performs load switching operation and a drive circuit that controls driving of the load are formed on the same plane,
A region on the light-transmitting substrate that includes at least a region where a switching element included in the load circuit is formed and a region that does not include a region where the drive circuit is formed among regions where the load circuit is formed. A step of forming an island-shaped light shielding film containing a metal;
Forming an insulating film on the substrate so as to cover the light shielding film;
Forming a silicon film on the insulating film;
An active matrix comprising a step of forming a polycrystalline silicon film by irradiating the silicon film with laser light from the side opposite to the side on which the light shielding film is formed of the substrate to crystallize the silicon film. A method for manufacturing a substrate.
請求項1に記載のアクティブマトリクス基板の製造方法によって製造されたことを特徴とするアクティブマトリクス基板。   An active matrix substrate manufactured by the method for manufacturing an active matrix substrate according to claim 1. 請求項2に記載のアクティブマトリクス基板と、
前記アクティブマトリクス基板に対向配置された対向基板と、
前記アクティブマトリクス基板と前記対向基板との間に挟持された液晶とを備えることを特徴とする電気光学装置。
An active matrix substrate according to claim 2,
A counter substrate disposed opposite to the active matrix substrate;
An electro-optical device comprising: a liquid crystal sandwiched between the active matrix substrate and the counter substrate.
請求項3に記載の電気光学装置を備えることを特徴とする電子機器。
An electronic apparatus comprising the electro-optical device according to claim 3.
JP2006222291A 2006-03-22 2006-08-17 Active matrix substrate, manufacturing method thereof, electro-optical device and electronic equipment Withdrawn JP2007288122A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006222291A JP2007288122A (en) 2006-03-22 2006-08-17 Active matrix substrate, manufacturing method thereof, electro-optical device and electronic equipment

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006078254 2006-03-22
JP2006222291A JP2007288122A (en) 2006-03-22 2006-08-17 Active matrix substrate, manufacturing method thereof, electro-optical device and electronic equipment

Publications (1)

Publication Number Publication Date
JP2007288122A true JP2007288122A (en) 2007-11-01

Family

ID=38759565

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006222291A Withdrawn JP2007288122A (en) 2006-03-22 2006-08-17 Active matrix substrate, manufacturing method thereof, electro-optical device and electronic equipment

Country Status (1)

Country Link
JP (1) JP2007288122A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104900531A (en) * 2015-06-08 2015-09-09 京东方科技集团股份有限公司 Oxide thin-film transistor and array substrate, and manufacturing methods thereof, and display apparatus
CN110416313A (en) * 2019-07-19 2019-11-05 深圳市华星光电半导体显示技术有限公司 Thin film transistor base plate and preparation method thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104900531A (en) * 2015-06-08 2015-09-09 京东方科技集团股份有限公司 Oxide thin-film transistor and array substrate, and manufacturing methods thereof, and display apparatus
US10141444B2 (en) 2015-06-08 2018-11-27 Boe Technology Group Co., Ltd. Oxide thin-film transistor with illuminated OHMIC contact layers, array substrate and methods for manufacturing the same, and display device
CN110416313A (en) * 2019-07-19 2019-11-05 深圳市华星光电半导体显示技术有限公司 Thin film transistor base plate and preparation method thereof
US11239331B2 (en) 2019-07-19 2022-02-01 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Thin film transistor substrate and method of fabricating same

Similar Documents

Publication Publication Date Title
JP4373115B2 (en) Method for manufacturing semiconductor device
US7205182B2 (en) Method of manufacturing semiconductor device
US7141822B2 (en) Semiconductor device and method for manufacturing the same
JP5078205B2 (en) Laser irradiation device
JP4433405B2 (en) Manufacturing method of semiconductor device
US20120171795A1 (en) Method of manufacturing a semiconductor device
JP4433404B2 (en) Semiconductor device, liquid crystal device, electronic device, and manufacturing method of semiconductor device
JP4827305B2 (en) Method for manufacturing semiconductor device
JP4841740B2 (en) Method for manufacturing semiconductor device
JP2007288122A (en) Active matrix substrate, manufacturing method thereof, electro-optical device and electronic equipment
JP3908124B2 (en) Laser apparatus and laser irradiation method
JP3908153B2 (en) Method for manufacturing semiconductor device
JP2005322935A (en) Semiconductor device and its manufacturing method
JP4986351B2 (en) Semiconductor device
JP5520911B2 (en) Method for manufacturing semiconductor device
JP4593073B2 (en) Laser irradiation device
JP2007288121A (en) Active matrix substrate, manufacturing method thereof, electro-optical device and electronic equipment
JP4397582B2 (en) Method for manufacturing semiconductor device
JP3908128B2 (en) Method for manufacturing semiconductor device
JP4968996B2 (en) Method for manufacturing semiconductor device
JP4515088B2 (en) Method for manufacturing semiconductor device
JP4255639B2 (en) Method for manufacturing semiconductor device
JP2002261007A (en) Method of manufacturing semiconductor device
JP2002057344A (en) Method of manufacturing semiconductor device
JP4641598B2 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20091110