JP2008065284A5 - - Google Patents

Claims (7)

1. 絶縁基板上に第１の方向に延長されたゲート線及び前記ゲート線に接続されたゲート電極を含むゲート配線を形成し、
   前記絶縁基板上に前記ゲート線と交差するように第２の方向に延長されたデータ線、前記データ線に接続されたソース電極及び前記ソース電極と離隔されて設けられるドレイン電極を含み、前記ゲート配線と絶縁されているデータ配線を形成し、
   前記ゲート配線と前記データ配線上に各画素毎に前記ドレイン電極と接続された画素電極を形成し、
   前記ゲート配線又は前記データ配線の形成は、
   下部構造物上に銅を含む導電膜を積層し、
   前記導電膜上に前記配線を定義するフォトレジストパターンを形成し、前記フォトレジストパターンをエッチングマスクとして用いて前記導電膜をエッチングし、
   ブチルジグリコール５０重量％以上７０重量％以下、アルキルピロリドン２０重量％以上４０重量％以下、有機アミン化合物１重量％以上１０重量％以下、アミノプロピルモルホリン１重量％以上５重量％以下及びメルカプト化合物０．０１重量％以上０．５重量％以下を含むフォトレジスト剥離剤組成物を用いて前記フォトレジストパターンを剥離することを特徴とする薄膜トランジスタ基板の製造方法。
2. 前記アルキルピロリドンはＮ−メチルピロリドンであり、前記有機アミン化合物はジエタノールアミンであることを特徴とする請求項１に記載の薄膜トランジスタ基板の製造方法。
3. 前記フォトレジストパターンの剥離は、前記フォトレジストパターンについての前記フォトレジスト剥離剤組成物を噴射することによってなすことを特徴とする請求項１に記載の薄膜トランジスタ基板の製造方法。
4. 前記フォトレジストパターンの剥離は、６０秒以上１８０秒以下の間なされることを特徴とする請求項１に記載の薄膜トランジスタ基板の製造方法。
5. 前記フォトレジストパターンの剥離後に前記フォトレジストパターンの残留物を除去することを特徴とする請求項１に記載の薄膜トランジスタ基板の製造方法。
6. 前記フォトレジストパターンの残留物の除去は、超純水を噴射して前記フォトレジストパターンの残留物を洗浄することを特徴とする請求項５に記載の薄膜トランジスタ基板の製造方法。
7. 前記銅を含む導電膜はモリブデン／銅／窒化モリブデンの多層膜であり、前記ゲート配線又は前記データ配線はモリブデン／銅／窒化モリブデンの多層配線であることを特徴とする請求項１に記載の薄膜トランジスタ基板の製造方法。