JP2008062513A - インクジェットヘッド駆動ｉｃ - Google Patents

Abstract

【課題】容量性負荷である圧電素子の容量値を測定し測定値の変化により吐出不良を検出するインクジェットヘッド駆動ＩＣを提供する。
【解決手段】シリアルクロック及び印字信号であるシリアルデータを入力するシフトレジスタ２と、シフトレジスタ２のレジスト値を外部のＣＰＵからのラッチ信号でラッチするラッチ回路４と、ラッチ回路４の出力値をレベル変化するレベルシフタ６と、レベルシフタ６でオン／オフが制御され第１のトランスミッションゲート８を含み、第１のトランスミッションゲート８からの駆動パルスが外部のアクチュエータを駆動するインクジェットヘッド駆動ＩＣであって、ヘッドモニタのための第２のトランスミッションゲート１０が第１のトランスミッションゲート８と並行して設けられていることを特徴とするインクジェットヘッド駆動ＩＣを提供する。
【選択図】図１

Description

本発明は、画像記録装置若しくは画像形成装置におけるインクジェットヘッド駆動ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）に関する。

プリンタ、ファクシミリ、複写装置等の画像記録装置或いは画像形成装置として、インクジェット記録装置が広く普及している。このインクジェット記録装置は、インク滴を吐出するノズルと、このノズルが連通する加圧室と、アクチュエータとを備えるインクジェットヘッドを記録ヘッドとしている。そして、インクジェット記録装置は、記録ヘッドのアクチュエータを駆動して加圧室内インクを加圧することによってノズルからインク滴を吐出させる。アクチュエータは、加圧室内のインクを加圧する圧電素子などの電気機械変換素子、ヒータなどの電気熱変換素子、若しくは、加圧室の壁面を形成する振動板及びこれに対向する電極などからなる。記録ヘッドの駆動ＩＣとしては、高集積化が可能なＣＭＯＳプロセスで製造されたＩＣが一般的である。

一方、記録ヘッドには、圧電素子の故障、インクの乾燥など様々な要因によりインク滴を吐出しないこと（以下、吐出不良という。）が発生する。特許文献１及び特許文献２には、記録ヘッドにおける吐出を検出する手段が開示されている。

特許文献２で開示される吐出不良検出方式では、搬送ベルトに備わるテスト印字領域にテストパターンを印字し、印字部の下流側に備えられたラインセンサにより該テストパターンを読み取る。その読み取り結果から吐出不良ノズルを検出するためにラインセンサが必要となり、制御が複雑となる。また、ラインセンサが必要であることからコストアップが避けられない。

特許文献１では、駆動回路により駆動されるアクチュエータと、前記アクチュエータの駆動により変位する振動板とを有し、アクチュエータの駆動によりキャビティ内の液体をノズルから液滴として吐出する複数の液滴吐出ヘッドを備える液滴吐出装置が開示される。この液体吐出装置は、少なくとも電源投入の際、前記振動板の残留振動を検出し、該検出された前記振動板の残留振動の振動パターンに基づいて、前記液滴吐出ヘッドの吐出異常を検出するものである。

特許文献１の液体吐出装置は、ヘッド駆動波形生成手段と吐出異常検出手段とを切り替える構成を有しており、前記吐出異常検出手段は、発振回路を備え、前記振動板の残留振動によって変化する静電容量成分に基づいて該発振回路を発振させ、その発振周波数によって異常を検出する。

特許文献１の液体吐出装置におけるヘッド駆動波形生成手段と吐出異常検出手段との切り替え手段について、特許文献１には具体的な記述はない。ここで、各ヘッドに切り替え手段があることが示唆されていることから、駆動ＩＣの内部に切り替え手段がトランスミッションゲートで構成されていることが想定される。

一方、吐出異常検出手段は、ヘッド部の容量を基にして、ＲＣ発振回路、若しくはＬＣ発振回路で構成されることが開示されている。しかし、この場合、前述のようにヘッドと吐出異常検出手段の間には、トランスミッションゲートが存在するため、図１６に示すようにトランスミッションゲートの抵抗、及び温度による抵抗値の変動により、正確な発振周波数が生成されなくなる可能性が高い。上記抵抗（値）の影響を少なくするには、トランスミッションゲートのＯＮ抵抗を下げる必要がある。すなわち、トランスミッションゲートを構成するトランジスタを大きくする必要があり、このことはコストアップを招く。

なお、図１６は、特許文献１の液体吐出装置における吐出異常検出手段の動作時のドライブ回路の等価回路化を想定した回路図である。
特開２００４−２９９３４１公報 特開２００５−１０４１４７公報

本発明の目的は、駆動ＩＣに備わるトランスミッションゲートの一部と、付加的に設定されたトランスミッションゲートとを利用して、容量性負荷である圧電素子の容量値を測定し測定値の変化により吐出不良を検出するインクジェットヘッド駆動ＩＣを提供することである。

本発明は、上記の目的を達成するために為されたものである。本発明に係る請求項１に記載のインクジェットヘッド駆動ＩＣは、
シリアルクロック及び印字信号であるシリアルデータを入力するシフトレジスタと、
シフトレジスタのレジスト値を外部のＣＰＵからのラッチ信号でラッチするラッチ回路と、
ラッチ回路の出力値をレベル変化するレベルシフタと、
レベルシフタでオン／オフが制御され第１のトランスミッションゲートを含み、
第１のトランスミッションゲートからの駆動パルスが外部のアクチュエータを駆動するインクジェットヘッド駆動ＩＣであって、
ヘッドモニタのための第２のトランスミッションゲートが第１のトランスミッションゲートと並行して設けられていることを特徴とする。

本発明に係る請求項２に記載のインクジェットヘッド駆動ＩＣは、
ヘッドモニタ時には、第１のトランスミッションゲートの一部と、第２のトランスミッションゲートが動作するように選択されるセレクタが設けられていることを特徴とする請求項１に記載のインクジェットヘッド駆動ＩＣである。

本発明に係る請求項３に記載のインクジェットヘッド駆動ＩＣは、
各チャンネルの第２のトランスミッションゲートに係る電圧波形を複数の抵抗で分圧する分圧回路が、各チャンネルに係る回路部分に設けられていることを特徴とする請求項１又は２に記載のインクジェットヘッド駆動ＩＣである。

本発明に係る請求項４に記載のインクジェットヘッド駆動ＩＣは、
各チャンネルの第２のトランスミッションゲートに係る電圧波形のＨｉｇｈ／Ｌｏｗが、スレッシュ電圧によって判別されることを特徴とする請求項３に記載のインクジェットヘッド駆動ＩＣである。

本発明を利用することにより、インクジェットヘッド駆動ＩＣにおいて、本来備わるトランスミッションゲートの一部と、追加的に備えられる極小さなトランスミッションゲートとにより、大幅なコストアップも無く容量性ヘッドの異常検出ができるようになる。

以下、図面を参照して本発明に係る好適な実施形態を説明する。まず、その前提として、従来のインクジェットヘッド駆動装置及びインクジェットヘッド駆動ＩＣの例を概略説明する。

図４は、１ヘッド当たり１２８ノズルを有するインクジェットヘッドを駆動する従来のインクジェットヘッド駆動装置のブロック図である。インクジェットヘッド駆動装置は、マイクロコンピュータであるＣＰＵ２０と、ＣＰＵ２０から与えられる波形データをＤ／Ａ（デジタル／アナログ）変換するＤ／Ａ変換器２１と、Ｄ／Ａ変換器２１の出力を増幅する増幅用トランジスタ２２、２３と、ＲＯＭ２６と、ＰＩＯ（パラレル入出力回路）２７と、駆動ＩＣ２４とを含む。駆動ＩＣ２４は圧電素子であるヘッド２５の個別電極５５に駆動パルスを印加し、ヘッド２５の振動板５０は共通電極として接地されている。

ＲＯＭ２６には予め駆動波形のパラメータが格納されており、ＣＰＵ２０がこれを読み出して波形データとしてＤ／Ａ変換器２１に与えることで、所要の形状の駆動パルスが生成出力される。

駆動ＩＣ２４は、ＰＩＯ（パラレル入出力回路）２７を介して与えられる各種データ及び信号に基づいて、ヘッドの各ノズル２５に対応するアクチュエータ（振動板５０と電極５５）に対して駆動パルスを印加する。

図３は、従来技術のインクジェットヘッド駆動ＩＣの概略の回路図である。駆動ＩＣ２４は、図３に示すように、ＣＰＵ２０からのシリアルクロックＣＬＫ及び印字信号であるシリアルデータＳＤを入力するシフトレジスタ２と、シフトレジスタ２のレジスト値をＣＰＵ２０からのラッチ信号ＬＡＴでラッチするラッチ回路４と、ラッチ回路４の出力値をレベル変化するレベルシフタ６と、このレベルシフト６でオン／オフが制御されるトランスミッションゲート８とからなる。

そして、シフトレジスタ２にシリアルデータＳＤとそれに同期したクロック信号ＣＬＫが入力され、クロック信号ＣＬＫにより、入力されたシリアルデータＳＤがシフトされる。即ち、チャンネル数（１２８個）のクロック信号ＣＬＫとシリアルデータＳＤを入力することで、ヘッド２５の１２８個の各チャンネルＣＨ１〜ＣＨ１２８のＯＮ／ＯＦＦに対応した信号が、ラッチ回路４に出力される。

その後、ラッチ信号ＬＡＴがラッチ回路４に入力されることで、各チャンネルのＯＮ／ＯＦＦ信号が、ラッチ回路４に取り込まれ保持される。その信号は、トランスミッションイネーブル信号ＥＮがＯＮすることで、レベルシフタ６により駆動パルスの電圧レベルに変換される。その出力信号に応じて、トランスミッションゲート８がＯＮ／ＯＦＦすることで、駆動パルスＶｐが出力されてヘッド２５のチャンネルＣＨ１〜ＣＨ１２８の個別電極５５に出力される。前記駆動パルスＶｐがヘッドの各ノズル２５に対応するアクチュエータを駆動するので、この駆動パルス波形がインクの吐出を決定するために重要である。

そこで、図３で示されるトランスミッションゲート８では、駆動パルスが正確にヘッドへ伝えられるために、できだけゲートのＯＮ抵抗が低いことが望ましい。図６は、トランスミッションゲート８の詳細図である。トランスミッションゲート８は、ＮｃｈＭＯＳトランジスタＴｒ１、Ｔｒ２、Ｔｒ３と、ＰｃｈＭＯＳトランジスタＴｒ４、Ｔｒ５、Ｔｒ６から構成される。トランスミッションゲートのＯＮ抵抗を低くするには、トランジスタのゲート幅を広くするのが好ましく、更に、実際のＩＣのレイアウトを効率的にするには、複数の（通常３個以上の）トランジスタをパラレルに配置するのが好ましい。

図７は、３２ＣＨ（チャンネル）分の駆動ＩＣのレイアウト図の例である。図から明白なように、ＯＮ抵抗を低くするためにトランスミッションゲートのサイズを大きくする必要があることから、全体の８割程度までトランスミッションゲートのエリアが占めている。図８は、１ＣＨのトランスミッションゲートのＮｃｈＭＯＳトランジスタの部分のレイアウト図の例である。トランジスタＴｒ１、Ｔｒ２、Ｔｒ３が並列に配置されていることがわかる。図８の例では、トランジスタＴｒ１、Ｔｒ２、Ｔｒ３の各ゲート幅は、例えば、５００ｕｍであり、このときのＯＮ抵抗は、例えば、１００Ω以下である。もちろん、このＯＮ抵抗は、ＩＣの製造プロセスなどにより変動する。

図１２は、トランスミッションゲートのＯＮ抵抗により駆動波形の変化がどの程度発生するかを示したグラフである。縦軸が電圧（Ｖ）で、横軸が時間（秒）を示す。Ｖｐが駆動波形であり、Ｖｐ−７５ｏｈｍがＯＮ抵抗７５Ω時の波形、Ｖｐ−３００ｏｈｍがＯＮ抵抗３００Ω時の波形である。図から明らかなように、ＯＮ抵抗が低い７５Ωの方が、駆動波形に近い波形がヘッドに印加される。

ヘッドの容量値をＣ、トランスミッションゲートのＯＮ抵抗をＲとすると、理論上、以下の数１に沿った過渡現象Ｅが波形に現れる。
［数１］
Ｅ＝１−ｅｘｐ（−ｔ／ＣＲ）

［第１の実施形態］
図１は、本発明の第１の実施形態に係るインクジェットヘッド駆動ＩＣの概略の回路図である。駆動ＩＣは、シリアルクロックＣＬＫ及び印字信号であるシリアルデータＳＤを入力するシフトレジスタ２と、シフトレジスタ２のレジスト値をＣＰＵ２０からのラッチ信号ＬＡＴでラッチするラッチ回路４と、ラッチ回路４の出力値をレベル変化するレベルシフタ６と、このレベルシフト６でオン／オフが制御されるトランスミッションゲート８、１０（第１のトランスミッションゲート８、第２のトランスミッションゲート１０）とから構成される。

そして、シフトレジスタ２にシリアルデータＳＤとそれに同期したクロック信号ＣＬＫが入力され、クロック信号ＣＬＫにより、入力されたシリアルデータＳＤがシフトされる。即ち、チャンネル数（１２８個）のクロック信号ＣＬＫとシリアルデータＳＤを入力することで、ヘッド２５の１２８個の各チャンネルＣＨ１〜ＣＨ１２８のＯＮ／ＯＦＦに対応した信号が、ラッチ回路４に出力される。

その後、ラッチ信号ＬＡＴをラッチ回路４に入力されることで、各チャンネルのＯＮ／ＯＦＦ信号が、ラッチ回路４に取り込まれ保持される。その信号は、トランスミッションイネーブル信号ＥＮがＯＮすることで、レベルシフタ６により駆動パルスの電圧レベルに変換されて、後段のテスト入力ＴＳＴ信号のＯＮ／ＯＦＦによって、トランスミッションゲート４、５のＯＮ、ＯＦＦを決定する。

テスト入力ＴＳＴがＯＦＦの場合は、従来技術の例と同様に、トランスミッションゲート８がＯＮ（又はＯＦＦ）し、駆動パルスＶｐが出力されてヘッド２５のチャンネルＣＨ１〜ＣＨ１２８の個別電極５５に出力される。テスト入力ＴＳＴがＯＮの場合は、第１のトランスミッションゲート８の一部トランジスタと、第２のトランスミッションゲート１０とがＯＮされる。

図５は、本発明の第１の実施形態に係るインクジェットヘッド駆動ＩＣに含まれるトランスミッションゲート８の詳細図である。図５と以下の表１とを用いて、トランスミッションゲートの動作を説明する。
〔表１〕

図５に示されるトランジスタＴｒ１〜Ｔｒ８は、ＴＳＴ信号と、レベルシフタ６を経由してヘッドのＯＮ／ＯＦＦを示すＨＥＡＤＯＮ信号との組み合わせにより、表１のような動作となる。ＨＥＡＤＯＮ信号がＯＦＦであれば、ＴＳＴ信号の論理値に関係なく全てのトランジスタはＯＦＦとなる。ＨＥＡＤＯＮ信号がＯＮであれば、ＴＳＴ信号の論理値によってヘッドＯＮモード、又は、ヘッドモニタモードが選択される。ヘッドＯＮモードは、従来技術の例で示した動作である。ヘッドモニタモードが、本発明により追加されるモードである。

次に、ヘッドモニタモード時の動作について説明する。ヘッドモニタモードではＴｒ１、ＴＲ６がＯＮし、かつモニタ用のＴｒ７、Ｔｒ８がＯＮする。図９は、この状態（ヘッドモニタモード時）の駆動ＩＣを等価回路化した回路図である。図９において、Ｒ１がＴｒ１、Ｔｒ６の組み合わせで構成されるトランスミッションゲートのＯＮ抵抗を示し、Ｒ２がＴｒ７、Ｔｒ８の組み合わせで構成されるトランスミッションゲートのＯＮ抵抗を示す。

Ｔｒ１〜Ｔｒ６の全てのトランジスタがＯＮした時のＯＮ抵抗を７５Ωとした場合、Ｒ１のＯＮ抵抗は３００Ωとなる。Ｒ２のＯＮ抵抗は、トランジスタサイズを小さくするために１０ＫΩ以上であることが好ましい。

液滴吐出ヘッドの容量値を例えば２ｎＦであるとして、図９に示す等価回路での駆動波形の様子を、図１０に示す。ＶＰに入力される駆動波形は、液滴吐出ヘッドの容量にＲ１を通して充電されるために、過渡現象に沿った波形となり、ＴＣＯＭ端子にその波形が出力される。

ここで、液滴吐出ヘッドが故障しその容量値が変動した場合と、駆動ＩＣのトランスミッションゲートが故障しＯＮ抵抗が変動した場合との波形を、図１１に示す。液滴吐出ヘッドの容量値が０．２ｎＦに減少した場合が、Ｃ−０．２ｎＦの線で表され、トランスミッションゲートのＯＮ抵抗が１ＫΩになった場合が、Ｒ−１Ｋｏｈｍの線で表される。図１１において１ｕｓの時点の電圧を確認すると、正常時の電圧は約２８Ｖであり、液滴吐出ヘッドの容量値が０．２ｎＦに減少した場合の電圧は既に約３５Ｖに達しており、トランスミッションゲートのＯＮ抵抗が１ＫΩになった場合の電圧は未だ約１４Ｖである。

このような図１１に示される電圧差を利用することにより、液滴吐出ヘッドの容量値変動や、トランスミッションゲートのＯＮ抵抗の異常が判別できることがわかる。また、仮に液滴吐出ヘッドがショート故障モードになった場合には、電圧は０Ｖとなるから、その場合の判定が可能である。

図２は、本発明の第１の実施形態に係る、１ヘッド当たり１２８ノズルを有するインクジェットヘッドを駆動するインクジェットヘッド駆動装置のブロック図である。図２に示されるインクジェットヘッド駆動装置では、図４に示される従来例と比べて、駆動ＩＣ２４のＴＣＯＭからのモニタ電圧が、抵抗２６、２７で構成される抵抗分圧回路を介してＡ／Ｄ（アナログ／デジタル）変換器２８に接続されている点と、ＰＩＯ２７から駆動ＩＣ２４へＴＳＴが追加されて供給されている点とが異なる。従来例と同じ部位については前に説明しているので説明を省略する。

図２に示されるインクジェットヘッド駆動装置において、ＣＰＵ２０は先ずＴＳＴ端子をＯＮとして、駆動波形をＤ／Ａ変換器２１を介して駆動ＩＣ２４へ印加する。そして、ＣＰＵ２０が、駆動ＩＣ２４のＴＣＯＭの波形をＡ／Ｄ変換器２７を介して読み込み通常の波形と比較して異常を検出する。高速のサンプリングができないという欠点はあるが、Ａ／Ｄ変換器２８として逐次比較型ＡＤコンバータが、コストの上昇を抑えるのには好ましい。逐次比較型ＡＤコンバータを利用するには、ヘッドモニタモード時のトランスミッションゲートのＯＮ抵抗を大きくすればよい。ＯＮ抵抗を大きくすれば、波形の立ち上がりが緩慢になり、高速サンプリングが不要となるからである。

また、電圧検出の手段として、本発明の第１の実施形態に係るインクジェットヘッド駆動装置は、Ａ／Ｄ変換器２８を利用しているが、コンパレータを利用してもよい。また、駆動波形の電圧は、液滴吐出が発生しない電圧まで低下させることが好ましい。

［第２の実施形態］
図１３は、本発明の第２の実施形態に係るインクジェットヘッド駆動ＩＣの概略の回路図である。第２の実施形態に係るインクジェットヘッド駆動ＩＣは、第１の実施形態に係るインクジェットヘッド駆動ＩＣと略同様のものである。従って、同一部位には同一符号を付して説明を省略し、両者の差異を中心に説明する。

第２の実施形態に係るインクジェットヘッド駆動ＩＣには、各チャンネル（ＣＨ１〜ＣＨ１２８）の第２のトランスミッションゲートに係る電圧波形を、抵抗３３、３６で分圧する回路部分とセレクタ３０とが追加されている。セレクタ３０は、Ｓ＝０の時にＡ入力が選択され、Ｓ＝１の時にＢ入力が選択されるように構成されている。

図１４は、本発明の第２の実施形態に係るインクジェットヘッド駆動装置のブロック図である。図１４に示されるインクジェットヘッド駆動装置では、図４に示される従来例と比べて、ＴＳＴ端子とＳＯＵＴ端子が追加されている点が異なる。

更に、図１５は、本発明の第２の実施形態に係るインクジェットヘッド駆動ＩＣにおける制御タイミングの例である。なお、図１５では、説明の便宜上、ヘッドのチャンネルが４ＣＨであるとしている。

まず、ヘッドのＯＮ／ＯＦＦをシリアルデータＳＤ、クロックＣＬＫを使って駆動ＩＣ内のシフトレジスタ２に取り込ませる。次に、ＬＡＴ信号を入力し駆動ＩＣ内の各ラッチ回路４に各チャンネルのＯＮ／ＯＦＦの指示をラッチさせる。図１５のタイミング例では、４つ全てのチャンネルをＯＮさせるために、ＳＤは４チャンネル分の期間でＨｉｇｈを入力している。

次に、ＥＮ信号とＴＳＴ信号を入力してトランスミッションゲートをＯＮさせる。このときに、各チャンネルにＶｐの波形が現れる。図１５に示される各チャンネルの波形において、ＣＨ１とＣＨ３は正常な波形の例であり、ＣＨ２はヘッドの容量値が異常に大きくなった、若しくはショート故障が発生した場合の波形の例であり、ＣＨ４は駆動ＩＣとヘッドの接触不良等で見かけ上ヘッドの容量が小さくなった場合の波形の例である。

ここで、各チャンネルの電圧は、抵抗分圧されてセレクタ３０に入力されている。セレクタ３０はスレッシュ電圧によって入力のＨｉｇｈ／Ｌｏｗを判別することになる。

次に、ａのタイミングでＣＬＫが入力されると、セレクタ３０を介してシフトレジスタ２にａ時点でのセレクタ３０の出力が保持される。そして、ＴＳＴ、ＥＮをＯＦＦした後に、ＣＬＫを入力することでＳＯＵＴにＣＨ４〜ＣＨ１の順番でａ時点でのデータが出力される。

次に、同様の順番でＳＤ、ＣＬＫ、ＬＡＴ、ＴＳＴ、ＥＮで各チャンネルをＯＮさせる。このとき、ｂ時点のように、駆動波形の入力からＣＬＫの入力までのタイミングを、先のａのタイミング（即ち、先の駆動波形の入力からａまでのタイミング）よりも遅れさせることで、各チャンネルの電圧の異なる時点のデータが、シフトレジスタ２に取り込まれることになる。そして、ＴＳＴ、ＥＮをＯＦＦした後に、ＣＬＫを入力することでＳＯＵＴにＣＨ４〜ＣＨ１の順番でｂ時点でのデータが出力される。

図１４に示されるように、ＳＯＵＴはＰＩＯ２７を介してＣＰＵ２０に取り込まれる。ＣＰＵ２０は、例えば、ａ時点とｂ時点の論理データが反転していれば正常であると判断し、同一であれば異常が発生したと判断する。

本発明の第１の実施形態に係るインクジェットヘッド駆動ＩＣの概略の回路図である。 本発明の第１の実施形態に係る、１ヘッド当たり１２８ノズルを有するインクジェットヘッドを駆動するインクジェットヘッド駆動装置のブロック図である。 従来技術のインクジェットヘッド駆動ＩＣの概略の回路図である。 １ヘッド当たり１２８ノズルを有するインクジェットヘッドを駆動する従来のインクジェットヘッド駆動装置のブロック図である。 本発明の第１の実施形態に係るインクジェットヘッド駆動ＩＣに含まれるトランスミッションゲートの詳細図である。 従来技術のトランスミッションゲートの詳細図である。 ３２ＣＨ（チャンネル）分の駆動ＩＣのレイアウト図の例である。 １ＣＨのトランスミッションゲートのＮｃｈＭＯＳトランジスタの部分のレイアウト図の例である。 本発明に係るヘッドモニタモード時の駆動ＩＣを等価回路化した回路図である。 液滴吐出ヘッドの容量値を例えば２ｎＦであるとして、図９に示す等価回路での駆動波形の様子を示す図である。 本発明の第１の実施形態に係るインクジェットヘッド駆動装置において、液滴吐出ヘッドが故障しその容量値が変動した場合と、駆動ＩＣのトランスミッションゲートが故障しＯＮ抵抗が変動した場合との波形を示す図である。 トランスミッションゲートのＯＮ抵抗により駆動波形の変化がどの程度発生するかを示したグラフである。 本発明の第２の実施形態に係るインクジェットヘッド駆動ＩＣの概略の回路図である。 本発明の第２の実施形態に係るインクジェットヘッド駆動装置のブロック図である。 本発明の第２の実施形態に係るインクジェットヘッド駆動ＩＣにおける制御タイミングの例である。 従来技術の液体吐出装置における吐出異常検出手段の動作時のドライブ回路の等価回路化を想定した回路図である。

符号の説明

２・・・シフトレジスタ、４・・・ラッチ回路、６・・・レベルシフタ、８、１０・・・トランスミッションゲート、２０・・・ＣＰＵ、２１・・・Ｄ／Ａ変換器、２４・・・駆動ＩＣ、２６・・・ＲＯＭ、２７・・・ＰＩＯ（パラレル入出力回路）、２８・・・Ａ／Ｄ変換器。

Claims (4)

1. シリアルクロック及び印字信号であるシリアルデータを入力するシフトレジスタと、
   シフトレジスタのレジスト値を外部のＣＰＵからのラッチ信号でラッチするラッチ回路と、
   ラッチ回路の出力値をレベル変化するレベルシフタと、
   レベルシフタでオン／オフが制御され第１のトランスミッションゲートを含み、
   第１のトランスミッションゲートからの駆動パルスが外部のアクチュエータを駆動するインクジェットヘッド駆動ＩＣであって、
   ヘッドモニタのための第２のトランスミッションゲートが第１のトランスミッションゲートと並行して設けられていることを特徴とするインクジェットヘッド駆動ＩＣ。
2. ヘッドモニタ時には、第１のトランスミッションゲートの一部と、第２のトランスミッションゲートが動作するように選択されるセレクタが設けられていることを特徴とする請求項１に記載のインクジェットヘッド駆動ＩＣ。
3. 各チャンネルの第２のトランスミッションゲートに係る電圧波形を複数の抵抗で分圧する分圧回路が、各チャンネルに係る回路部分に設けられていることを特徴とする請求項１又は２に記載のインクジェットヘッド駆動ＩＣ。
4. 各チャンネルの第２のトランスミッションゲートに係る電圧波形のＨｉｇｈ／Ｌｏｗが、スレッシュ電圧によって判別されることを特徴とする請求項３に記載のインクジェットヘッド駆動ＩＣ。

Images