JP2008059449A5 - - Google Patents

Download PDF

Info

Publication number
JP2008059449A5
JP2008059449A5 JP2006237727A JP2006237727A JP2008059449A5 JP 2008059449 A5 JP2008059449 A5 JP 2008059449A5 JP 2006237727 A JP2006237727 A JP 2006237727A JP 2006237727 A JP2006237727 A JP 2006237727A JP 2008059449 A5 JP2008059449 A5 JP 2008059449A5
Authority
JP
Japan
Prior art keywords
write data
data
burst
memory
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006237727A
Other languages
English (en)
Japanese (ja)
Other versions
JP4921080B2 (ja
JP2008059449A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2006237727A priority Critical patent/JP4921080B2/ja
Priority claimed from JP2006237727A external-priority patent/JP4921080B2/ja
Priority to US11/840,912 priority patent/US7755951B2/en
Priority to CN2007101476782A priority patent/CN101135951B/zh
Publication of JP2008059449A publication Critical patent/JP2008059449A/ja
Publication of JP2008059449A5 publication Critical patent/JP2008059449A5/ja
Application granted granted Critical
Publication of JP4921080B2 publication Critical patent/JP4921080B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

JP2006237727A 2006-09-01 2006-09-01 メモリ制御回路及びメモリ制御方法 Expired - Fee Related JP4921080B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006237727A JP4921080B2 (ja) 2006-09-01 2006-09-01 メモリ制御回路及びメモリ制御方法
US11/840,912 US7755951B2 (en) 2006-09-01 2007-08-17 Data output apparatus, memory system, data output method, and data processing method
CN2007101476782A CN101135951B (zh) 2006-09-01 2007-08-31 数据输出设备和方法、存储器系统、数据处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006237727A JP4921080B2 (ja) 2006-09-01 2006-09-01 メモリ制御回路及びメモリ制御方法

Publications (3)

Publication Number Publication Date
JP2008059449A JP2008059449A (ja) 2008-03-13
JP2008059449A5 true JP2008059449A5 (enExample) 2009-10-08
JP4921080B2 JP4921080B2 (ja) 2012-04-18

Family

ID=39160065

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006237727A Expired - Fee Related JP4921080B2 (ja) 2006-09-01 2006-09-01 メモリ制御回路及びメモリ制御方法

Country Status (2)

Country Link
JP (1) JP4921080B2 (enExample)
CN (1) CN101135951B (enExample)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012014493A (ja) * 2010-07-01 2012-01-19 Sony Corp メモリ管理装置、メモリ管理方法及びプログラム
JP5629392B2 (ja) * 2011-12-22 2014-11-19 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ 記憶装置アクセス・システム
JP5962258B2 (ja) 2012-06-29 2016-08-03 富士通株式会社 データ変換方法、データ変換装置およびデータ変換プログラム
JP5778640B2 (ja) * 2012-08-10 2015-09-16 日本電信電話株式会社 フレーム検索処理装置および方法
CN102937935A (zh) * 2012-09-04 2013-02-20 邹粤林 一种固态存储系统及控制器、提高闪存芯片寿命的方法
JP6234247B2 (ja) * 2014-01-28 2017-11-22 キヤノン株式会社 画像処理装置、画像処理方法
JP6414497B2 (ja) * 2015-03-25 2018-10-31 アイシン・エィ・ダブリュ株式会社 メモリコントローラ
KR102491579B1 (ko) * 2016-01-22 2023-01-25 삼성전자주식회사 메모리 장치, 메모리 모듈 및 메모리 시스템
CN107402714B (zh) * 2016-05-20 2020-06-02 中芯国际集成电路制造(上海)有限公司 用于串行闪存的写操作的方法和串行闪存
CN109346116B (zh) * 2018-09-12 2020-10-09 上海华力集成电路制造有限公司 Sram防sso的输出自调节电路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08115254A (ja) * 1994-10-14 1996-05-07 Sony Corp メモリのアクセス方法及びメモリコントロール装置
US6813700B2 (en) * 2001-06-11 2004-11-02 Fujitsu Limited Reduction of bus switching activity using an encoder and decoder
US7133324B2 (en) * 2003-12-24 2006-11-07 Samsung Electronics Co., Ltd. Synchronous dynamic random access memory devices having dual data rate 1 (DDR1) and DDR2 modes of operation and methods of operating same

Similar Documents

Publication Publication Date Title
CN107845405B (zh) 用于闪存装置的错误更正码单元、自我测试方法及控制器
Jacobvitz et al. Coset coding to extend the lifetime of memory
JP4905866B2 (ja) 半導体記憶装置及びその動作方法
US8612667B2 (en) Method for performing data pattern management regarding data accessed by a controller of a flash memory, and associated memory device and controller thereof
JP5908375B2 (ja) 半導体記憶装置
KR101618925B1 (ko) 고착 고장을 갖는 메모리 셀에 비트를 저장하기 위한 기법
CN105340022A (zh) 用于校正数据错误的电路、设备及方法
KR101071797B1 (ko) 메모리 내 데이터 저장시 에너지 감소를 제공하는 방법, 장치 및 컴퓨터 판독가능한 기록 매체
JP2012504841A5 (enExample)
JP2008165805A (ja) フラッシュメモリ装置のｅｃｃ制御器及びそれを含むメモリシステム
WO2009053942A3 (en) Method, apparatus, computer program product and device providing semi-parallel low density parity check decoding using a block structured parity check matrix
CN101573694A (zh) 用于小数据结构的ecc保护的方法、系统和装置
JP2003115195A5 (enExample)
JP2008059449A5 (enExample)
JP2011525681A (ja) フラッシュメモリにおける高速低電力のデータ読み出し
KR102628009B1 (ko) 부분 페이지 압축을 위한 메모리 시스템
HK1218008A1 (zh) 對存儲在固態存儲器中的數據進行解碼
CN2720573Y (zh) 在动态随机存取内存的更新时脉中检测与修正错误的装置
TWI466127B (zh) 記憶體裝置控制器以及存取記憶體方法
KR101482684B1 (ko) 디코딩 방법 및 이를 포함하는 메모리 시스템의 동작 방법
JP2018520410A5 (enExample)
JP4921080B2 (ja) メモリ制御回路及びメモリ制御方法
US9396063B2 (en) Storage device and operating method thereof
WO2016088448A1 (ja) メモリコントローラ、メモリシステム、および、メモリコントローラの制御方法
TWI707354B (zh) 錯誤更正碼記憶體裝置和碼字存取方法