JP6414497B2 - メモリコントローラ - Google Patents
メモリコントローラ Download PDFInfo
- Publication number
- JP6414497B2 JP6414497B2 JP2015063178A JP2015063178A JP6414497B2 JP 6414497 B2 JP6414497 B2 JP 6414497B2 JP 2015063178 A JP2015063178 A JP 2015063178A JP 2015063178 A JP2015063178 A JP 2015063178A JP 6414497 B2 JP6414497 B2 JP 6414497B2
- Authority
- JP
- Japan
- Prior art keywords
- replacement
- bit string
- memory
- pattern
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0638—Organizing or formatting or addressing of data
- G06F3/064—Management of blocks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
- G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
- H03M5/02—Conversion to or from representation by pulses
- H03M5/04—Conversion to or from representation by pulses the pulses having two levels
- H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Quality & Reliability (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Computer Security & Cryptography (AREA)
- Dc Digital Transmission (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System (AREA)
- Communication Control (AREA)
Description
前記書込部が、前記信号ラインを介して前記メモリに書き込まれる伝送データのビット列の「1」と「0」との並びが置換対象として設定された対象パターンである場合に、前記メモリに書き込む以前に、前記対象パターンの初期ビット列を、「1」と「0」との並びが前記対象パターンとは異なる置換後パターンとなる置換ビット列に置き換える置換ユニットを備え、
前記読出部が、前記メモリから読み出したデータの前記置換ビット列を前記初期ビット列に復元する復元ユニットを備えている点にある。
またこの際、ソフトウエア的に対象パターン及び置換後パターンの設定を変更するだけで様々な周波数のノイズを低減することができる。従って、例えば信号ラインを覆うシールドを設け、或いは、回路設計によりノイズ対策を行う場合に比べ、容易に低減対象のノイズ周波数を変更することができる。従って、メモリ及びメモリコントローラの使用環境に応じて柔軟にノイズ対策を実施できる。
1.実施形態
〔基本構成〕
メモリコントローラCの実施形態について図面に基づいて説明する。図1にはメモリMに対してデータの読み書きを行うメモリコントローラCを示している。このメモリMとメモリコントローラCとは、パーソナルコンピュータに限らず、オーディオ機器や、車載のカーナビゲーション機器、携帯通信機器等に備えられるものを対象としている。
図1に示すように、メモリコントローラCは、データの読み書きのコマンドとアドレスを指定するコマンド・アドレス生成部5と、メモリMへの伝送データの書き込みを実行する書込部6と、メモリMからデータの読み出しを実行する読出部7とを備えている。
図5のフローチャートには、書込部6での書き込み処理の概要を示しており、図6のフローチャートには、読出部7での読み出し処理の概要を示している。
メモリコントローラCに伝送データを伝送してメモリMへの書き込み要求があった場合には、図5のフローチャートに示す書き込み処理が実行される。この書き込み処理では、複数のデータ伝送レーン(DG1、DG2)での伝送データのビット列(初期ビット列)が取得され、各々のパターンの判定が行われる。この判定の結果、予め設定されている対象パターンである場合には置き換え対象に設定する(#101、#102ステップ)。
図6に示すように、読み出し処理では、指定されたアドレス領域(指定アドレス領域)からデータが読み出された場合には、指定アドレス領域が記憶回路15に記憶されているアドレスデータにより特定されるアドレスに該当するかの判定が行われる(#201、#202ステップ)。
出現頻度テーブル13は、信号ラインDLを介してメモリMに転送される転送データの「1」と「0」のビット列が予め設定された複数の対象パターンの何れかに含まれるかの判定と、含まれる場合には何れの対象パターンであるかの判定とに用いられる。この出現頻度テーブル13は、出現頻度の高いパターンと、出現頻度が低いパターンとを記憶したデータ構造を有している。
(1)上記の実施形態では、複数のデータ伝送レーン(DG1、DG2)を備える場合に、データ伝送レーン(DG1、DG2)毎に1つの対象パターンと1つの置換後パターンを設定する場合を例として説明した。しかし、当然ながら、データ伝送レーン(DG1、DG2)毎に複数の対象パターンを設定すると共に、複数の対象パターンのそれぞれに対応して置換後パターンを設定しても好適である。当然ながら、データ伝送レーンが1つの場合に、複数の対象パターンと複数の置換後パターンを設定しても好適である。また、全てのデータ伝送レーン(DG1、DG2)について共通の1つ又は複数の対象パターンを設定してもよい。
以下、上記において説明したメモリコントローラの概要について説明する。
前記書込部(M)が、前記信号ライン(DL)を介して前記メモリ(M)に書き込まれる伝送データのビット列の「1」と「0」との並びが置換対象として設定された対象パターンである場合に、前記メモリ(M)に書き込む以前に、前記対象パターンの初期ビット列を、「1」と「0」との並びが前記対象パターンとは異なる置換後パターンとなる置換ビット列に置き換える置換ユニット(6b)を備え、
前記読出部(7)が、前記メモリ(M)から読み出したデータの前記置換ビット列を前記初期ビット列に復元する復元ユニット(7b)を備えている。
またこの際、ソフトウエア的に対象パターン及び置換後パターンの設定を変更するだけで様々な周波数のノイズを低減することができる。従って、例えば信号ライン(DL)を覆うシールドを設け、或いは、回路設計によりノイズ対策を行う場合に比べ、容易に低減対象のノイズ周波数を変更することができる。従って、メモリ(M)及びメモリコントローラ(C)の使用環境に応じて柔軟にノイズ対策を実施できる。
前記伝送データのビット列の「1」と「0」との並びが前記対象パターンであるかを判定するパターン判定モジュール(12)と、
前記パターン判定モジュール(12)で前記対象パターンであることを判定した場合に、前記初期ビット列を前記置換ビット列に置き換える置換モジュール(11)と、
前記置換モジュール(11)での置き換えを行った場合に、前記対象パターンと、前記置換ビット列が書き込まれる前記メモリ(M)のアドレスを特定するためのアドレスデータと、を関連付けて記憶させる記憶モジュール(14)と、を備え、
前記復元ユニット(7b)が、
前記アドレスデータに基づいて、前記メモリ(M)から読み出したデータの中に含まれる前記置換ビット列を特定する特定モジュール(22)と、
前記アドレスデータに関連付けられている前記対象パターンに基づいて、前記置換ビット列を置き換え前の前記初期ビット列に復元する復元モジュール(21)と、を備えると好適である。
前記出現頻度が、前記基準値(E)よりも低いパターンの中の少なくとも一つを、前記置換後パターンに設定すると好適である。
前記ノイズ周波数域のノイズを発生させるパターン以外のパターンの中の少なくとも一つを、前記置換後パターンに設定すると好適である。
前記置換ユニット(6b)は、前記第1伝送レーン(DG1)を介して伝送される前記置換ビット列の「1」と「0」との並びにより生じるオンオフ周波数と、前記第2伝送レーンを介して伝送される前記置換ビット列の「1」と「0」との並びにより生じるオンオフ周波数とが異なるように、前記第1伝送レーン(DG1)と前記第2伝送レーン(DG2)とで異なる前記置換後パターンを設定すると好適である。
前記置換ユニット(6b)は、前記第1伝送レーン(DG1)を介して伝送される前記置換ビット列の「1」と「0」との境界のタイミングと、前記第2伝送レーン(DG2)を介して伝送される前記置換ビット列の「1」と「0」との境界のタイミングとが異なるように、前記第1伝送レーン(DG1)と前記第2伝送レーン(DG2)とで異なる前記置換後パターンを設定すると好適である。
6b 置換ユニット
7 読出部
7b 復元ユニット
11 置換モジュール
12 パターン判定モジュール
14 記憶処理モジュール
21 復元モジュール
D データバス
DL 信号ライン
DG1 第1伝送レーン
DG2 第2伝送レーン
E 基準値
M メモリ
Claims (7)
- メモリのアドレスを指定し信号ラインを介してメモリにデータを書き込む書込部と、前記メモリのアドレスを指定し前記信号ラインを介して前記メモリからデータの読み出す読出部とを備え、
前記書込部が、前記信号ラインを介して前記メモリに書き込まれる伝送データのビット列の「1」と「0」との並びが置換対象として設定された対象パターンである場合に、前記メモリに書き込む以前に、前記対象パターンの初期ビット列を、「1」と「0」との並びが前記対象パターンとは異なる置換後パターンとなる置換ビット列に置き換える置換ユニットを備え、
前記読出部が、前記メモリから読み出したデータの前記置換ビット列を前記初期ビット列に復元する復元ユニットを備え、
前記置換ユニットが、
前記伝送データのビット列の「1」と「0」との並びが前記対象パターンであるかを判定するパターン判定モジュールと、
前記パターン判定モジュールで前記対象パターンであることを判定した場合に、前記初期ビット列を前記置換ビット列に置き換える置換モジュールと、
前記置換モジュールでの置き換えを行った場合に、前記対象パターンと、前記置換ビット列が書き込まれる前記メモリのアドレスを特定するためのアドレスデータと、を関連付けて記憶させる記憶モジュールと、を備え、
前記復元ユニットが、
前記アドレスデータに基づいて、前記メモリから読み出したデータの中に含まれる前記置換ビット列を特定する特定モジュールと、
前記アドレスデータに関連付けられている前記対象パターンに基づいて、前記置換ビット列を置き換え前の前記初期ビット列に復元する復元モジュールと、を備えているメモリコントローラ。 - メモリのアドレスを指定し信号ラインを介してメモリにデータを書き込む書込部と、前記メモリのアドレスを指定し前記信号ラインを介して前記メモリからデータの読み出す読出部とを備え、
前記書込部が、前記信号ラインを介して前記メモリに書き込まれる伝送データのビット列の「1」と「0」との並びが置換対象として設定された対象パターンである場合に、前記メモリに書き込む以前に、前記対象パターンの初期ビット列を、「1」と「0」との並びが前記対象パターンとは異なる置換後パターンとなる置換ビット列に置き換える置換ユニットを備え、
前記読出部が、前記メモリから読み出したデータの前記置換ビット列を前記初期ビット列に復元する復元ユニットを備え、
前記置換ユニットによる置き換え前のデータに含まれるビット列の「1」と「0」の並びのパターンの出現頻度が、予め定められた基準値よりも高いパターンの中の少なくとも一つを、前記対象パターンに設定し、
前記出現頻度が、前記基準値よりも低いパターンの中の少なくとも一つを、前記置換後パターンに設定しているメモリコントローラ。 - メモリのアドレスを指定し信号ラインを介してメモリにデータを書き込む書込部と、前記メモリのアドレスを指定し前記信号ラインを介して前記メモリからデータの読み出す読出部とを備え、
前記書込部が、前記信号ラインを介して前記メモリに書き込まれる伝送データのビット列の「1」と「0」との並びが置換対象として設定された対象パターンである場合に、前記メモリに書き込む以前に、前記対象パターンの初期ビット列を、「1」と「0」との並びが前記対象パターンとは異なる置換後パターンとなる置換ビット列に置き換える置換ユニットを備え、
前記読出部が、前記メモリから読み出したデータの前記置換ビット列を前記初期ビット列に復元する復元ユニットを備え、
前記信号ラインを複数備えると共に、複数の前記信号ラインにより第1伝送レーンと第2伝送レーンとを少なくとも含む複数のデータ伝送レーンが構成され、
前記置換ユニットは、前記第1伝送レーンを介して伝送される前記置換ビット列の「1」と「0」との並びにより生じるオンオフ周波数と、前記第2伝送レーンを介して伝送される前記置換ビット列の「1」と「0」との並びにより生じるオンオフ周波数とが異なるように、前記第1伝送レーンと前記第2伝送レーンとで異なる前記置換後パターンを設定しているメモリコントローラ。 - メモリのアドレスを指定し信号ラインを介してメモリにデータを書き込む書込部と、前記メモリのアドレスを指定し前記信号ラインを介して前記メモリからデータの読み出す読出部とを備え、
前記書込部が、前記信号ラインを介して前記メモリに書き込まれる伝送データのビット列の「1」と「0」との並びが置換対象として設定された対象パターンである場合に、前記メモリに書き込む以前に、前記対象パターンの初期ビット列を、「1」と「0」との並びが前記対象パターンとは異なる置換後パターンとなる置換ビット列に置き換える置換ユニットを備え、
前記読出部が、前記メモリから読み出したデータの前記置換ビット列を前記初期ビット列に復元する復元ユニットを備え、
前記信号ラインを複数備えると共に、複数の前記信号ラインにより第1伝送レーンと第2伝送レーンとを少なくとも含む複数のデータ伝送レーンが構成され、
前記置換ユニットは、前記第1伝送レーンを介して伝送される前記置換ビット列の「1」と「0」との境界のタイミングと、前記第2伝送レーンを介して伝送される前記置換ビット列の「1」と「0」との境界のタイミングとが異なるように、前記第1伝送レーンと前記第2伝送レーンとで異なる前記置換後パターンを設定しているメモリコントローラ。 - メモリのアドレスを指定し信号ラインを介してメモリにデータを書き込む書込部と、前記メモリのアドレスを指定し前記信号ラインを介して前記メモリからデータの読み出す読出部とを備え、
前記書込部が、前記信号ラインを介して前記メモリに書き込まれる伝送データのビット列の「1」と「0」との並びが置換対象として設定された対象パターンである場合に、前記メモリに書き込む以前に、前記対象パターンの初期ビット列を、「1」と「0」との並びが前記対象パターンとは異なる置換後パターンとなる置換ビット列に置き換える置換ユニットを備え、
前記読出部が、前記メモリから読み出したデータの前記置換ビット列を前記初期ビット列に復元する復元ユニットを備え、
前記書込部は、前記伝送データが書き込まれる前記アドレスが、前記メモリの記憶領域の中にある複数の区分領域のいずれに属するかに応じて、或いは、前記伝送データの送信元のデバイスが、前記メモリにアクセス可能な複数のデバイスの中のいずれであるかに応じて、前記対象パターン及び前記置換後パターンの少なくとも一方を異ならせているメモリコントローラ。 - 前記置換ユニットによる置き換え前のデータに含まれるビット列の「1」と「0」の並びのパターンのうち、予め定められたノイズ周波数域のノイズを発生させるパターンの中の少なくとも一つを、前記対象パターンに設定し、
前記ノイズ周波数域のノイズを発生させるパターン以外のパターンの中の少なくとも一つを、前記置換後パターンに設定している請求項1及び3から5のいずれか一項に記載のメモリコントローラ。 - 前記置換後パターンが、「0」だけが連続するビット列、又は、「1」だけが連続するビット列である請求項1から6のいずれか一項に記載のメモリコントローラ。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015063178A JP6414497B2 (ja) | 2015-03-25 | 2015-03-25 | メモリコントローラ |
PCT/JP2016/059472 WO2016153005A1 (ja) | 2015-03-25 | 2016-03-24 | メモリコントローラ |
US15/552,337 US20180024747A1 (en) | 2015-03-25 | 2016-03-24 | Memory controller |
EP16768908.2A EP3242211B1 (en) | 2015-03-25 | 2016-03-24 | Memory controller |
CN201680016795.2A CN107408066B (zh) | 2015-03-25 | 2016-03-24 | 存储器控制器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015063178A JP6414497B2 (ja) | 2015-03-25 | 2015-03-25 | メモリコントローラ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016184233A JP2016184233A (ja) | 2016-10-20 |
JP6414497B2 true JP6414497B2 (ja) | 2018-10-31 |
Family
ID=56977612
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015063178A Active JP6414497B2 (ja) | 2015-03-25 | 2015-03-25 | メモリコントローラ |
Country Status (5)
Country | Link |
---|---|
US (1) | US20180024747A1 (ja) |
EP (1) | EP3242211B1 (ja) |
JP (1) | JP6414497B2 (ja) |
CN (1) | CN107408066B (ja) |
WO (1) | WO2016153005A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7211273B2 (ja) | 2019-06-17 | 2023-01-24 | 株式会社アイシン | 半導体記憶装置 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004096376A (ja) * | 2002-08-30 | 2004-03-25 | Matsushita Electric Ind Co Ltd | データ圧縮方法、データ通信方法および半導体装置 |
JP4921080B2 (ja) * | 2006-09-01 | 2012-04-18 | キヤノン株式会社 | メモリ制御回路及びメモリ制御方法 |
JP5089129B2 (ja) * | 2006-10-18 | 2012-12-05 | キヤノン株式会社 | メモリシステム、データ書込み方法及びデータ読み出し方法 |
JP5233165B2 (ja) * | 2007-05-24 | 2013-07-10 | 富士ゼロックス株式会社 | データ伝送装置 |
JP2011015322A (ja) * | 2009-07-06 | 2011-01-20 | Renesas Electronics Corp | 半導体装置 |
JP5650497B2 (ja) * | 2010-10-29 | 2015-01-07 | パナソニック株式会社 | リフレッシュ制御装置、無線受信機および半導体集積回路 |
JP2012128778A (ja) * | 2010-12-17 | 2012-07-05 | Sony Corp | データ転送装置、メモリ制御装置、およびメモリシステム |
WO2012120813A1 (ja) * | 2011-03-08 | 2012-09-13 | ルネサスエレクトロニクス株式会社 | ビットパターン逆置換装置、コンピュータ装置、ビットパターン置換装置、ライタ装置、ビットパターン変換方法、及びプログラム |
US8666068B2 (en) * | 2011-10-20 | 2014-03-04 | Sandisk Technologies Inc. | Method for scrambling shaped data |
US20150178193A1 (en) * | 2012-07-11 | 2015-06-25 | Industry-University Cooperation Foundation, Hanyang University | Apparatus and method for managing flash memory by means of writing data pattern recognition |
US9311181B2 (en) * | 2012-11-15 | 2016-04-12 | Samsung Electronics Co., Ltd. | Memory controller changing partial data in memory device and method for changing partial data thereof |
CN103019873B (zh) * | 2012-12-03 | 2016-08-10 | 华为技术有限公司 | 一种存储器故障单元的替换方法及装置、数据存储系统 |
JP6317550B2 (ja) * | 2013-07-03 | 2018-04-25 | 株式会社メガチップス | Emi対策回路 |
JP6398801B2 (ja) * | 2015-03-09 | 2018-10-03 | 沖電気工業株式会社 | メモリ装置へのデータ書き込み/読み出し制御方法及びメモリ装置 |
JP6394458B2 (ja) * | 2015-03-25 | 2018-09-26 | アイシン・エィ・ダブリュ株式会社 | ノイズ分析装置およびメモリコントローラ |
-
2015
- 2015-03-25 JP JP2015063178A patent/JP6414497B2/ja active Active
-
2016
- 2016-03-24 EP EP16768908.2A patent/EP3242211B1/en not_active Not-in-force
- 2016-03-24 US US15/552,337 patent/US20180024747A1/en not_active Abandoned
- 2016-03-24 CN CN201680016795.2A patent/CN107408066B/zh not_active Expired - Fee Related
- 2016-03-24 WO PCT/JP2016/059472 patent/WO2016153005A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
EP3242211B1 (en) | 2018-11-21 |
US20180024747A1 (en) | 2018-01-25 |
JP2016184233A (ja) | 2016-10-20 |
WO2016153005A1 (ja) | 2016-09-29 |
EP3242211A4 (en) | 2017-12-27 |
CN107408066A (zh) | 2017-11-28 |
EP3242211A1 (en) | 2017-11-08 |
CN107408066B (zh) | 2020-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110059020B (zh) | 扩展内存的访问方法、设备以及系统 | |
KR101561769B1 (ko) | 스토리지 디바이스 및 데이터 처리 방법 | |
US8583856B2 (en) | Memory system | |
US9223680B2 (en) | Information processing apparatus and debugging method | |
JP2016042351A (ja) | コンピューティングシステムにおける動的なメモリアドレス再マッピング | |
US10635356B2 (en) | Data management method and storage controller using the same | |
CN114860329B (zh) | 动态一致性偏置配置引擎及方法 | |
US20090327613A1 (en) | System and Method for a Software Managed Cache in a Multiprocessing Environment | |
JP5658336B1 (ja) | ストアマージ処理装置、ストアマージ処理システム、ストアマージ処理方法、及び、ストアマージ処理プログラム | |
JP2014115851A (ja) | データ処理装置及びその制御方法 | |
JP6414497B2 (ja) | メモリコントローラ | |
US7598891B2 (en) | Data development device and data development method | |
KR102628851B1 (ko) | 반도체 장치 및 그것을 구비한 반도체 시스템 | |
JP6394458B2 (ja) | ノイズ分析装置およびメモリコントローラ | |
CN107577775A (zh) | 一种读取数据方法、装置、电子设备及可读存储介质 | |
JP2014002557A (ja) | 試験データ生成方法、試験方法、試験データ生成装置、および試験データ生成プログラム | |
US11307991B2 (en) | Apparatus and method and computer program product for generating a storage mapping table | |
US8065496B2 (en) | Method for updating information used for selecting candidate in LRU control | |
JP5953808B2 (ja) | 乱数処理装置、乱数処理方法、及びプログラム | |
CN109213692B (zh) | 存储装置管理系统以及存储装置管理方法 | |
US20170235688A1 (en) | Access control method, bus system, and semiconductor device | |
WO2020039927A1 (ja) | 不揮発性記憶装置、ホスト装置、及びデータ記憶システム | |
WO2017087002A1 (en) | Shared memory for distributed data | |
KR20160057296A (ko) | 링크드 리스트 어레이 하드웨어를 포함하는 장치와 이를 포함하는 시스템 | |
KR20060081440A (ko) | 데이터 처리장치 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171025 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180612 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180807 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180905 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180918 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6414497 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |