JP2008042898A - 信号分析器の同期化装置及びその方法 - Google Patents

Abstract

【課題】外部からの所定のフレーム構造を有する入力信号を分析するにあたって、外部からトリガー信号を入力されなくても、速い時間内に入力信号の同期を取れるようにすること。
【解決手段】入力信号をデジタル信号に変換するＡＤＣ１１と、前記デジタル信号を格納する信号格納部１２と、予め決められた周期ごとにトリガー信号を発生するトリガー信号発生部１３と、前記トリガー信号を基準として予め設定された信号取得時点より信号格納部１２からデジタル信号を取得する信号取得制御部１４と、取得され入力されたデジタル信号におけるフレームの開始位置を計算する信号分析段１５と、前記デジタル信号のフレームの開始位置を用いて、トリガー信号の発生時点とデジタル信号のフレームの開始位置との間の時間誤差を計算し、該時間誤差に基づく信号取得時点を信号取得制御部１４に設定する時間誤差計算部１６とを含んで構成される。
【選択図】図２

Description

本発明は、信号分析器の同期化装置及びその方法に関し、特に所定のフレーム構造を有する入力信号を分析する信号分析器の同期化装置及びその方法に関する。

一般的に、信号分析器（Ｓｉｇｎａｌ ａｎａｌｙｚｅｒ）とは、外部から入力された任意の入力信号に対してこれを構成する周波数の正弦波に分解し、その成分を分析する計測器を指すもので、使用用途によってスペクトル分析器（ｓｐｅｃｔｒｕｍ ａｎａｌｙｚｅｒ）、ネットワーク分析器（ｎｅｔｗｏｒｋ ａｎａｌｙｚｅｒ）、デジタル分析器（ｄｉｇｉｔａｌ ａｎａｌｙｚｅｒ）、周波数分析器（ｆｒｅｑｕｅｎｃｙ ａｎａｌｙｚｅｒ）または波形分析器（ｗａｖｅ ａｎａｌｙｚｅｒ）などに分類することができる。

図１は、従来の信号分析器を示した図である。

図１に示すように、信号分析段２には、アナログ・デジタル変換器（ａｎａｌｏｇ ｄｉｇｉｔａｌ ｃｏｎｖｅｒｔｅｒ：ＡＤＣ）１を介してデジタル形態に変換された入力信号が入力され、この入力信号を分析するために外部、つまり入力信号を発生し、送信した装置（図示せず。以下、送信段と称す。）から基準クロック信号および外部トリガー信号が入力される。ここで、外部トリガー信号は、入力信号の同期を取得するために使用される信号であって、入力信号をなすフレーム（ｆｒａｍｅ）の開始点に合わせて入力される信号であり、基準クロック信号は、システム内部で使用する種々のクロックを形成するときに基準クロックとして使用するために入力される信号である。即ち、信号分析段２は、外部トリガー信号および基準クロック信号に基づいて入力信号のいくつかのフレームを分析するようになっている。

しかしながら、上述の従来の信号分析器では、外部トリガー信号を受信することができない環境、例えば、移動通信基地局の場合には入力信号の同期を取得することができないため、正確な信号分析を行うことができないという問題点があった。

勿論、外部トリガー信号がなくても信号分析器自体に同期取得アルゴリズムを搭載してフレームの開始点を計算することも可能であるが、この場合、同期取得のための計算区間が１フレームの長さ以上になり、入力信号の同期を取るための所要時間が非常に長くなることから、信号分析器の効用性に問題が生じていた。

本発明は、上記の従来の問題点を解決するためになされたものであって、信号分析器が外部からの入力信号を分析するにあたって、外部からトリガー信号を入力されなくても、速い時間内に入力信号の同期を取ることができるようにした信号分析器の同期化装置及びその方法を提供することを目的とする。

上記目的を達成するために、本発明の信号分析器の同期化装置は、所定のフレーム構造を有する入力信号を分析する信号分析器の同期化装置であって、前記入力信号をデジタル信号に変換するアナログ・デジタル変換器と、前記デジタル信号を格納する信号格納部と、予め決められた周期ごとにトリガー信号を発生するトリガー信号発生部と、前記トリガー信号を基準として予め設定された信号取得時点より前記信号格納部からデジタル信号を取得する信号取得制御部と、前記信号取得制御部で取得され入力されたデジタル信号におけるフレームの開始位置を計算する信号分析段と、前記入力信号の送信段と前記信号分析段との間のクロック誤差および前記信号分析段で計算された前記デジタル信号のフレームの開始位置を用いて、前記トリガー信号の発生時点と前記デジタル信号のフレームの開始位置との間の時間誤差を計算し、該計算した時間誤差に基づく信号取得時点を前記信号取得制御部に設定する時間誤差計算部とを含んで構成されることを特徴とする。

ここで、前記信号分析器の同期化装置は、時分割複信（ＴＤＤ）システムに適用されることを特徴とする。

また、上記の目的を達成するために、本発明の信号分析器の同期化方法は、所定のフレーム構造を有する入力信号を分析する信号分析器の同期化方法であって、アナログ・デジタル変換器が前記入力信号をデジタル信号に変換する段階と、信号格納部が前記デジタル信号を格納する段階と、トリガー信号発生部が予め決められた周期ごとにトリガー信号を発生する段階と、信号取得制御部が前記トリガー信号を基準として予め設定された信号取得時点より前記信号格納部からデジタル信号を取得する段階と、信号分析段が前記信号取得制御部で取得され入力されたデジタル信号におけるフレームの開始位置を計算する段階と、時間誤差計算部が前記入力信号の送信段と前記信号分析段との間のクロック誤差および前記信号分析段で計算された前記デジタル信号のフレームの開始位置を用いて、前記トリガー信号の発生時点と前記デジタル信号のフレームの開始位置との間の時間誤差を計算し、該計算した時間誤差に基づく信号取得時点を前記信号取得制御部に設定する段階とを含むことを特徴とする。

本発明の信号分析器の同期化装置及びその方法によれば、内部的には、信号取得の基準点となるトリガー信号を予め決められた所定の周期ごとに発生させ、このトリガー信号に入力信号が同期したような効果により信号分析器の活用の幅が広くなる。即ち、無線通信環境に適合しており、外部トリガー信号やクロック同期信号なしに、信号分析器のみを有する場合でも、どこでも便利に信号を分析することができるという効果がある。

また、信号分析段では、信号取得制御部からフレームの開始位置を考慮した位置よりデジタル信号が入力されるようになるため、同期取得に必要な計算時間が大きく減少するようになり、入力されるデジタル信号に対する分析を直ちに行うことができる。

さらに、時間誤差計算部でフレームごとの分析時に、クロック同期化していない送受信段の間で発生し得るクロック誤差を考慮した時間値とフレームの開始位置とを利用して次のフレーム信号取得時に適用する時間誤差値を設定する過程を通じて、外部からトリガー信号及び基準クロック信号が入力されなくても、同期時間を失わずに時間維持（トラッキング）できるようになる。

次に、本発明に係る信号分析器の同期化装置及びその方法について図面を参照しながら説明する。

図２は、本発明の実施の形態の一例にかかる信号分析器の同期化装置の電気的なブロック構成を示すもので、本発明の信号分析器の同期化装置１０は、アナログ・デジタル変換器（ａｎａｌｏｇ ｄｉｇｉｔａｌ ｃｏｎｖｅｒｔｅｒ：ＡＤＣ）１１と、信号格納部１２と、トリガー信号発生部１３と、信号取得制御部１４と、信号分析段１５と、時間誤差計算部１６とを含んで構成されている。

ＡＤＣ１１は、外部から入力された、所定のフレーム構造を有するアナログ形態の入力信号をデジタル信号に変換し、信号格納部１２に出力する。信号格納部１２は、ＡＤＣ１１から入力されたデジタル信号を格納する。

トリガー信号発生部１３は、信号取得の基準点として使用されるトリガー信号を予め決められた周期、例えば携帯インターネット（ＷｉＢｒｏ）システムで１フレームに該当する５ミリ秒（ｍｓ）ごとに発生させ、信号取得制御部１４に出力する。

信号取得制御部１４は、トリガー信号発生部１３から入力されたトリガー信号を基準として予め設定された信号取得時点より信号格納部１２から前記デジタル信号を所望の長さ（ビット数）だけ取得し、信号分析段１５に出力する。

信号分析段１５は、信号取得制御部１４で取得され入力されたデジタル信号におけるフレームの開始位置を計算し、時間誤差計算部１６に出力するとともに、該フレームを分析する。

時間誤差計算部１６は、信号分析段１５から入力されたデジタル信号のフレームの開始位置に基づき、前記入力信号の送信段と信号分析段１５との間（送受信段の間）に発生し得るクロック誤差を考慮して、トリガー信号の発生時点と前記デジタル信号のフレームの開始位置との時間誤差を計算し、該計算した時間誤差に基づく信号取得時点（次のフレームの取得時に適用する信号取得時点）を信号取得制御部１４に設定する。

即ち、上記のように、フレームごとにフレームの開始位置および送受信段の間のクロック誤差を考慮して計算された信号取得の位置をトリガー信号の発生時点を基準として知らせ、この位置を基準としていくつかのサンプル区間で同期取得のための計算を行う一連のトラッキング（ｔｒａｃｋｉｎｇ）過程を介して、信号分析段１５は、入力されるデジタル信号に対して速い時間内に同期取得及び時間維持（ｔｒａｃｋｉｎｇ）を行うことができるようになる。

このような構成において、信号分析段１５は、信号取得制御部１４から入力されたデジタル信号におけるフレームの開始位置を計算する同期取得アルゴリズムおよび信号分析のための一連のアルゴリズムのみならず、分析するデータを読み取るために信号取得制御部１４に信号取得命令を送る部分から構成され、時間誤差計算部１６は、設定した信号取得時点に基づいて信号取得制御部１４に次のフレーム取得の開始位置を知らせる部分から構成される。

これにより、信号取得制御部１４は、信号分析段１５から信号取得の命令が来る場合、この命令に該当するトリガー信号を基準として時間誤差計算部１６から受信した時間位置より信号格納部１２のデータを取得し、信号分析段１５に出力するようになる。

ここで、本発明の信号分析器の同期化装置１０は、複信方式で信号を送／受信する時分割複信（Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ Ｄｕｐｌｅｘ：ＴＤＤ）システムまたは多重接続方式で信号を送／受信する直交周波数分割多重（Ｏｒｔｈｏｇｏｎａｌ Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘ：ＯＦＤＭ）システムに適用することが好ましい。

図３は、ＯＦＤＭを基盤とした携帯インターネットシステムにおける伝送フレームの構造を示す図である。図３に示すように、ＯＦＤＭを基盤とした携帯インターネットシステムでは、データの情報が時間領域（横軸）と周波数領域（縦軸）で示され、上向リンクと下向リンクは、それぞれ左側領域及び右側領域に時間によって区分される。

このような構造により、上向リンク区間は、大きく、プリアンブル（Ｐｒｅａｍｂｌｅ）区間、ＦＣＨ（Ｆｒａｍｅ Ｃｏｎｔｒｏｌ Ｈｅａｄｅｒ）区間、ＤＬ−ＭＡＰ（ＤｏｗｎＬｉｎｋ−ＭＡＰ）区間、ＵＬ−ＭＡＰ（ＵｐＬｉｎｋ−ＭＡＰ）区間、及びデータ転送区間に分けることができる。ここで、プリアンブル区間に転送されるデータは、同期のための信号及びシェル区分のための信号であって、携帯インターネット端末がデータを受信するときに最も始めに確認すべき情報である。標準によれば、プリアンブル区間で転送されるコードの種類は全部で１１４種であり、携帯インターネット端末は、このような１１４種のプリアンブルコードのうち、相関度の最も高い一つを選択した後、このように選択されたプリアンブルコードの情報を利用してＦＣＨ区間に近づくことができるようになる。

次に、ＦＣＨ区間内のデータは、ＤＬ−ＭＡＰのデータがどのような方式で変調されたか、さらに符号化の方法は何であるかなど、ＤＬ−ＭＡＰデータを復号するのに必要な情報を含んでいる。これに対し、ＤＬ−ＭＡＰ区間内のデータは、ＵＬ−ＭＡＰ区間及びデータ転送区間で各携帯インターネット端末に割当てられたデータ区間及び変調方法などを指示し、その他に携帯インターネット端末が選択した基地局の固有番号に関する情報を含んでいる。

図４は、本発明の実施の形態の一例にかかる信号分析器の同期化方法を示すためのフローチャートであり、図５は、本発明を基盤とした入力信号の同期化過程を説明するための信号波形の一例を示す図である。

まず、ステップＳ１１でＡＤＣ１１は、アナログ形態の入力信号をデジタル信号に変換して出力し、ステップＳ１２で信号格納部１２は、前記デジタル信号を格納し、ステップＳ１３でトリガー信号発生部１３は、予め決められた周期、例えば、入力信号の周期の５ｍｓごとにトリガー信号を発生する。

その後、ステップＳ１４で信号取得制御部１４は、入力されるトリガー信号を基準として予め設定された信号取得時点より信号格納部１２からデジタル信号を所望の長さだけ取得し、これを信号分析段１５に出力する。

次に、ステップＳ１５で信号分析段１５は、搭載された同期取得アルゴリズムに基づいて、信号取得制御部１４から入力されたデジタル信号におけるフレームの開始位置を計算する。例えば、入力信号が携帯インターネットシステムから転送したフレームである場合、信号分析段１５は、信号取得制御部１４から入力されたデジタル信号からトリガー信号発生時点を基準としてプリアンブル区間を検出するようになる。

次に、ステップＳ１６で時間誤差計算部１６は、クロック同期化していない送受信段の間に発生し得るクロック誤差を考慮した時間値と、ステップＳ１５で計算されたフレームの開始位置を用いて、次のフレーム信号取得時に適用する信号取得時点を設定する。即ち、図５に示すように、時間誤差計算部１６は、トリガー信号とデジタル信号の開始位置との間のずれた時間‘ｔ’を求める。

このようにして、信号取得制御部１４は、入力されるトリガー信号を基準として、ステップＳ１６で設定された信号取得時点より信号格納部１２からデジタル信号を所望の長さだけ取得し、これを信号分析段１５に出力する。よって、信号分析段１５は、外部からトリガー信号と基準クロック信号を受信しなくても、同期取得及びトラッキングできるようになる。

本発明の信号分析器の同期化装置及び方法は、上記の実施の形態に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。

従来の信号分析器の電気的なブロック構成図である。 本発明の実施の形態の一例にかかる信号分析器の同期化装置の電気的なブロック構成図である。 ＯＦＤＭを基盤とした携帯インターネットシステムにおける転送フレームの構造を示す図である。 本発明の実施の形態の一例にかかる信号分析器の同期化方法を示すためのフローチャートである。 本発明を基盤とした入力信号の同期化過程を説明するための信号波形の一例を示す図である。

符号の説明

１…ＡＤＣ
２…信号分析段
１０…信号分析器の同期化装置
１１…ＡＤＣ
１２…信号格納部
１３…トリガー信号発生部
１４…信号取得制御部
１５…信号分析段
１６…時間誤差計算部

Claims (3)

1. 所定のフレーム構造を有する入力信号を分析する信号分析器の同期化装置であって、
   前記入力信号をデジタル信号に変換するアナログ・デジタル変換器と、
   前記デジタル信号を格納する信号格納部と、
   予め決められた周期ごとにトリガー信号を発生するトリガー信号発生部と、
   前記トリガー信号を基準として予め設定された信号取得時点より前記信号格納部からデジタル信号を取得する信号取得制御部と、
   前記信号取得制御部で取得され入力されたデジタル信号におけるフレームの開始位置を計算する信号分析段と、
   前記入力信号の送信段と前記信号分析段との間のクロック誤差および前記信号分析段で計算された前記デジタル信号のフレームの開始位置を用いて、前記トリガー信号の発生時点と前記デジタル信号のフレームの開始位置との間の時間誤差を計算し、該計算した時間誤差に基づく信号取得時点を前記信号取得制御部に設定する時間誤差計算部とを含んで構成される
   ことを特徴とする信号分析器の同期化装置。
2. 前記信号分析器の同期化装置は、時分割複信（ＴＤＤ）システムに適用されることを特徴とする請求項１に記載の信号分析器の同期化装置。
3. 所定のフレーム構造を有する入力信号を分析する信号分析器の同期化方法であって、
   アナログ・デジタル変換器が前記入力信号をデジタル信号に変換する段階と、
   信号格納部が前記デジタル信号を格納する段階と、
   トリガー信号発生部が予め決められた周期ごとにトリガー信号を発生する段階と、
   信号取得制御部が前記トリガー信号を基準として予め設定された信号取得時点より前記信号格納部からデジタル信号を取得する段階と、
   信号分析段が前記信号取得制御部で取得され入力されたデジタル信号におけるフレームの開始位置を計算する段階と、
   時間誤差計算部が前記入力信号の送信段と前記信号分析段との間のクロック誤差および前記信号分析段で計算された前記デジタル信号のフレームの開始位置を用いて、前記トリガー信号の発生時点と前記デジタル信号のフレームの開始位置との間の時間誤差を計算し、該計算した時間誤差に基づく信号取得時点を前記信号取得制御部に設定する段階とを含む
   ことを特徴とする信号分析器の同期化方法。

Images