JP2008041097A5 - - Google Patents

Claims (28)

1. ゲートレベルで半導体集積回路をシミュレーションする方法において、
   装置のデータベースによって、第１供給電圧に対する情報を含む、前記半導体集積回路をモデリングするネットリストを提供する段階と、
   前記第１供給電圧を入力として具備し、また動作可能な（ｏｐｅｒａｂｌｅ）ロジックゲートのロジック機能（ｌｏｇｉｃ ｆｕｎｃｔｉｏｎ）及び前記第１供給電圧に対する前記ロジックゲートの反応（ｒｅａｃｔｉｏｎ）を記述するＨＤＬ（Ｈａｒｄｗａｒｅ ｄｅｓｃｒｉｐｔｉｏｎ ｌａｎｇｕａｇｅ）を具備するロジックゲートモジュールを提供する段階と、
   前記ネットリストと前記ロジックゲートモジュールに対するアクセスを利用して前記半導体集積回路をシミュレーションする段階と、を含むことを特徴とする方法。
2. 前記第１供給電圧に対する前記ロジックゲートの前記反応は前記ロジックゲートモジュールの等価の入力を具備する等価のロジックゲートの出力を記述する前記ロジックゲート モジュールの出力であることを特徴とする請求項１に記載の方法。
3. 前記第１供給電圧に対する前記ロジックゲートの前記反応は前記ロジックゲートモジュールのフローティング（ｆｌｏａｔｉｎｇ）状態出力を含むことを特徴とする請求項２に記載の方法。
4. 前記ネットリストは第２供給電圧に対する情報を含み、
   前記ロジックゲートモジュールは前記第２供給電圧を入力で具備し、前記ロジックゲートモジュールの前記ＨＤＬは前記第１供給電圧及び前記第２供給電圧に対する前記ロジックゲートの反応を記述することを特徴とする請求項１に記載の方法。
5. 前記第１供給電圧はＶｄｄであり、前記第２供給電圧はＶｓｓであることを特徴とする請求項４に記載の方法。
6. 前記ロジックゲートの前記反応は、次の条件(条件：Ｖｄｄはハイ状態であり、Ｖｓｓはロー状態である)が満足されない場合、前記ロジックゲートの状態を示す出力を含むことを特徴とする請求項５に記載の方法。
7. 前記ＨＤＬは、ＶｄｄとＶｓｓを演算子（ｏｐｅｒａｎｄ）で使用してブール（Ｂｏｏｌｅａｎ）演算を行うことを特徴とする請求項５に記載の方法。
8. 前記ＨＤＬは前記第１供給電圧と前記第２供給電圧を演算子（ｏｐｅｒａｎｄ）で使用してブール（Ｂｏｏｌｅａｎ）演算を行うことを特徴とする請求項４に記載の方法。
9. 前記ＨＤＬは前記第１供給電圧を演算子（ｏｐｅｒａｎｄ）で使用してブール（Ｂｏｏｌｅａｎ）演算を行うことを特徴とする請求項１に記載の方法。
10. 前記シミュレーションする段階は、ゲートレベルにおいての前記ネットリストを利用して前記ゲートレベルで前記半導体集積回路をシミュレーションする段階を含むことを特徴とする請求項１に記載の方法。
11. 前記半導体集積回路は、一つ以上の電圧島を含み、
    前記シミュレーションする段階は、前記１つ以上の電圧島をシミュレーションする段階を含むことを特徴とする請求項１に記載の方法。
12. 前記シミュレーションする段階は、前記ゲートレベルで前記ネットリストを利用して前記電圧島をシミュレーションする段階を含むことを特徴とする請求項１１に記載の方法。
13. 前記ネットリストは、第２供給電圧に対する情報を含み、
    前記第１供給電圧及び前記第２供給電圧は、それぞれ正（ｐｏｓｉｔｉｖｅ）の供給電圧であることを特徴とする請求項１１に記載の方法。
14. 前記第１供給電圧は、前記半導体集積回路の親地形（ｐａｒｅｎｔ ｔｅｒｒａｉｎ）が受信した正の供給電圧であり、前記第２供給電圧は前記電圧島が受信した正の供給電圧であることを特徴とする請求項１３に記載の方法。
15. 前記第１供給電圧及び前記第２供給電圧は、可変的であることを特徴とする請求項１４に記載の方法。
16. 前記第１供給電圧は可変的であることを特徴とする請求項１に記載の方法。
17. ゲートレベルで半導体集積回路をシミュレーションする方法において、
    第１供給電圧を入力で具備し、また、動作可能な（ｏｐｅｒａｂｌｅ）ロジックゲートのロジック機能及び前記第１供給電圧に対する前記ロジックゲートの反応（ｒｅａｃｔｉｏｎ）を記述するＨＤＬ（Ｈａｒｄｗａｒｅ ｄｅｓｃｒｉｐｔｉｏｎ ｌａｎｇｕａｇｅ）を具備するロジックゲートモジュールを提供する段階と、
    装置のデータベースによって、前記第１供給電圧に対する情報及び前記ロジックゲートモジュールに対する参照を含む、前記半導体集積回路をモデリングするネットリストを提供する段階と、
    前記ネットリストと前記ロジックゲートモジュールに対するアクセスを利用して前記半導体集積回路をシミュレーションする段階と、を含むことを特徴とする方法。
18. 前記第１供給電圧は、Ｖｄｄであり、前記ロジックゲートの前記反応はＶｄｄがハイ状態ではないと決定される場合、前記ロジックゲートの状態を示す出力を含むことを特徴とする請求項１７に記載の方法。
19. 前記第１供給電圧はＶｄｄであり、前記ＨＤＬは前記第１供給電圧を演算子（ｏｐｅｒａｎｄ）で使用してブール（Ｂｏｏｌｅａｎ）演算を行うことを特徴とする請求項１７に記載の方法。
20. ゲートレベルで半導体集積回路をシミュレーションする方法において、
    第１供給電圧を入力で具備し、また、ロジックゲートがハイ状態の前記第１供給電圧Ｖｄｄを受信するとき、ロジックゲート動作のロジック機能を記述して前記ロジックゲートがハイ状態ではない前記第１供給電圧Ｖｄｄを受信する場合、前記ロジックゲートの出力を記述するＨＤＬ（Ｈａｒｄｗａｒｅ ｄｅｓｃｒｉｐｔｉｏｎ ｌａｎｇｕａｇｅ）を具備するロジックゲートモジュールを提供する段階と、
    装置のデータベースによって、前記第１供給電圧Ｖｄｄに対する情報を含む、前記半導体集積回路をモデリングするネットリストを提供する段階と、
    前記ネットリストと前記ロジックゲートモジュールに対するアクセスを利用して前記半導体集積回路をシミュレーションする段階と、を含むことを特徴とする方法。
21. 前記ロジックゲートの出力は、前記ロジックゲートモジュールの等価の入力を具備する等価のロジックゲートの出力を記述することを特徴とする請求項２０に記載の方法。
22. 前記ロジックゲートの出力は、前記ロジックゲートモジュールのフローティング（ｆｌｏａｔｉｎｇ）状態出力を含むことを特徴とする請求項２１に記載の方法。
23. 前記ＨＤＬは、Ｖｄｄを演算子（ｏｐｅｒａｎｄ）で使用してブール（Ｂｏｏｌｅａｎ）演算を行うことを特徴とする請求項２０に記載の方法。
24. 半導体集積回路を製造する方法において、
    前記半導体集積回路のデザインをシミュレーションする段階と、
    前記シミュレーションする段階は、
    装置のデータベースによって、第１供給電圧に対する情報を含む、前記半導体集積回路をモデリングするネットリストを提供する段階と、
    前記第1供給電圧を入力として具備し、また、動作可能な（ｏｐｅｒａｂｌｅ）ロジックゲートのロジック機能（ｌｏｇｉｃ ｆｕｎｃｔｉｏｎ）及び前記第１供給電圧に対する前記ロジックゲートの反応（ｒｅａｃｔｉｏｎ）を記述するＨＤＬ（Ｈａｒｄｗａｒｅ ｄｅｓｃｒｉｐｔｉｏｎ ｌａｎｇｕａｇｅ）を具備するロジックゲートモジュールを提供する段階と、
    前記ネットリストと前記ロジックゲートモジュールに対するアクセスを利用して前記半導体集積回路をシミュレーションする段階と、を含み、
    前記シミュレーションの結果に基づいて前記半導体集積回路をデザインする段階と、
    前記半導体集積回路のレイアウトを生成することを含む前記半導体集積回路を製造する段階と、を含むことを特徴とする方法。
25. 前記第１供給電圧に対する前記ロジックゲートの前記反応は、前記ロジックゲートモジュールの等価の入力を具備する等価のロジックゲートの出力を記述する前記ロジックゲートモジュールの出力であることを特徴とする請求項２４に記載の方法。
26. 前記第１供給電圧に対する前記ロジックゲートの前記反応は、前記ロジックゲートモジュールのフローティング（ｆｌｏａｔｉｎｇ）状態出力を含むことを特徴とする請求項２５に記載の方法。
27. 前記第１供給電圧はＶｄｄであり、前記第２供給電圧はＶｓｓであり、
    前記ＨＤＬは、ＶｄｄとＶｓｓを演算子（ｏｐｅｒａｎｄ）で使用してブール（Ｂｏｏｌｅａｎ）演算を行うことを特徴とする請求項２３に記載の方法。
28. 前記第１供給電圧はＶｄｄであり、前記第２供給電圧はＶｓｓであり、
    前記ロジックゲートの前記反応は次の条件(条件:Ｖｄｄはハイ状態であり、Ｖｓｓはロー状態である)が満足されない場合、前記ロジックゲートの状態を示す出力を含むことを特徴とする請求項２３に記載の方法。