JP2008033992A - 記憶装置およびその制御方法 - Google Patents

Abstract

【課題】使用メモリ容量が少なく、高速で読み出し・書き込みが可能であり、低コストの記憶装置を提供する。
【解決手段】記憶媒体とプローブとの位置関係を制御する制御データを算出するための第１のデータを格納する第１メモリと、第１のデータから算出される、記憶媒体またはプローブの移動可能範囲内の代表的な位置における位置における記憶媒体またはプローブの動作を制御する第２のデータを格納する第２メモリと、第１メモリに格納された第１のデータを基に演算を行って演算結果を第２のデータとして第２メモリに書き込む演算部と、第２メモリに書き込まれた複数の第２のデータを基に線形補正演算を行って、記憶媒体またはプローブの動作を制御する第３のデータを作成し、該第３のデータを用いて制御データを作成し、該制御データに基づいて記憶媒体またはプローブの動作を制御する機械制御部と、を備える。
【選択図】 図１−１

Description

本発明は、記憶媒体と記録再生用プローブとが機械的に相対運動する記憶装置およびその制御方法に関するものである。

近年、ハードディスクドライブに代表される磁気記憶装置の記憶容量が増大することに伴い、記憶媒体上のビット当たりの面積の微細化が急激に進行している。そしてこのような微細化の進行には、記憶媒体上のビットパターンサイズの縮小と共に、微細化されたビットパターンに対応した高精度の読み出し・書き込み位置制御が必須であり、課題となっている。

従来、このような課題に対応して既存の回転ディスクを用いた磁気記憶装置の開発が続けられているが、最終的には、磁気配向分域壁の大きさや磁気配向の室温での熱揺らぎと言う物理的な理由で微細化の限界に至ると考えられており、その限界ビットパターンサイズは数ｎｍ程度と言われている。また、回転ディスクとこれにアクセスするアクチュエータとの相対位置精度に関しても、機械的な構造上、数ｎｍ程度で実用限界に至ると考えられている。

一方、このような回転ディスクを用いた磁気記憶装置の微細化限界を超える技術として、強誘電体の誘電分極や、相変化材料等の電気伝導度変化を記憶媒体に利用し、ｘ軸、ｙ軸の２軸に相対運動可能な複数のプローブを備えたマイクロ・エレクトロ・メカニカル・システムを用いて小型化を図る試みがある。強誘電体や相変化材料を利用することにより、ビットパターンサイズは１ｎｍ以下にまで微細化可能と言われており、大幅な記憶密度の向上が期待されている。しかし、データの読み書きを所望の速度で行うためには、多数のプローブを並列に制御する必要があり、このような制御システムの実用化には課題が残されている。（例えば、特許文献１、２参照）

例えば、記憶媒体表面の形状や、プローブ製造工程のばらつきに起因して、プローブと記憶媒体間との距離は、ｎｍオーダーではプローブ毎に少しずつ異なり、各プローブのｘ軸、ｙ軸の座標値に応じても異なる。したがって、記憶媒体とプローブとの相対位置の制御をｎｍレベルで行うためには、いわゆるルックアップテーブルを用意し、ルックアップテーブルに格納した制御情報を参照しつつ制御を行う必要がある。

特開２００４−１４０１６号公報 米国特許第５８３５４７７号明細書

しかし、このような従来の技術では、システム的にはプローブの数と記憶領域エリアとの積に高さ範囲を掛けた量の不揮発メモリを備える必要があり、必要な不揮発メモリ容量が膨大な量となる、という問題がある。

一方、この問題を解消するために、ルックアップテーブルに多項式近似等を用いてフィッティングを行い、その係数のみを不揮発メモリに保存しておき、制御時には、逐次多項式演算を行う手法も存在する。

しかし、この方法では、演算回路の負荷が大きな高次の演算をリアルタイムで行う必要があり、演算時間の増大、すなわち読み出し・書き込み時間の増大や、演算回路のコスト上昇を招く、という問題がある。

すなわち、従来のルックアップテーブルを用意する制御方法では、記憶媒体の他に大容量の不揮発メモリを備える必要が有るという問題を抱えている。一方、ルックアップテーブルに代えて多項式演算を行う方法では、読み出し・書き込みの高速化や、演算回路の低コスト化が問題であった。

本発明は、上記に鑑みてなされたものであって、使用メモリ容量が少なく、高速で読み出し・書き込みが可能であり、低コストの記憶装置を提供することを目的とする。

上述した課題を解決し、目的を達成するために、本発明は、記憶媒体とプローブとが機械的に相対運動する記憶装置であって、記憶媒体とプローブとの位置関係を制御する制御データを算出するための第１のデータを格納する第１メモリと、第１のデータから算出される、記憶媒体またはプローブの移動可能範囲内の代表的な位置における記憶媒体またはプローブの動作を制御する第２のデータを格納する第２メモリと、第１メモリに格納された第１のデータを基に演算を行って演算結果を第２のデータとして第２メモリに書き込む演算部と、第２メモリに書き込まれた複数の第２のデータを基に線形補正演算を行って、記憶媒体またはプローブの動作を制御する第３のデータを作成し、該第３のデータを用いて制御データを作成し、該制御データに基づいて記憶媒体またはプローブの動作を制御する機械制御部と、を備えることを特徴とする。

また、本発明は、記憶媒体とプローブとが機械的に相対運動する記憶装置を制御する記憶装置の制御方法であって、前記記憶媒体またはプローブの動作を制御する制御データを算出するための第１のデータを基に演算を行って、前記記憶媒体またはプローブの移動可能範囲内の代表的な位置における前記プローブの動作を制御する第２のデータを作成し、複数の前記第２のデータを基に線形補正演算を行って、前記記憶媒体またはプローブの移動可能範囲内の動作を制御する第３のデータを作成し、前記第３のデータを用いて前記制御データを作成し、前記制御データに基づいて前記記憶媒体またはプローブの動作を制御すること、を含むことを特徴とする。

本発明によれば、記憶装置を構成するシステムに必要な第１メモリの容量を抑制し、所望の精度で記憶媒体と記録再生用プローブの制御を行うことが可能となる。また、読み出し・書き込みの高速化を図ることが可能である。

したがって、本発明によれば、記憶媒体と記録再生用プローブが機械的に相対運動する記憶装置において、使用メモリ容量が少なく、高速で読み出し・書き込みが可能であり、低コストの記憶装置を提供することができる、という効果を奏する。

本発明は、記憶媒体と記録再生用プローブとが機械的に相対運動する記憶装置およびその制御方法に関するものである。以下に添付図面を参照して、本発明にかかる記憶装置およびその制御方法の最良な実施の形態を詳細に説明する。なお、本発明は以下の記述により限定されるものではなく、本発明の要旨を逸脱しない範囲において適宜変更可能である。

（第１の実施の形態）
図１−１は、本発明に関する技術の概略について説明する図であって、記憶媒体と記録再生用プローブとが機械的に相対運動する記憶装置の一例を示す概念図である。図１−１に示すように、この記憶装置は、記憶媒体１０１と、該記憶媒体１０１と対向配置されて複数の記録再生用プローブを備えた２次元プローブ・アレイ１０３と、マルチプレクサ・ドライバ１０５と、制御部１０７と、を備えて構成される。

ここで、２次元プローブ・アレイ１０３の各記録再生用プローブ１０９は、図１−２に示すように、所定の領域（たとえば図１−２に示す領域Ｂ）に含まれる複数の記録ビット領域１１１に対して記録・消去・再生を行うことを特徴する。なお、図１−２は、図１−１における領域Ａを拡大して示す図である。

この記憶装置では、記録再生用プローブ１０９と記憶媒体１０１との相対位置が、Ｘ軸、Ｙ軸、Ｚ軸の３軸で制御されている。記憶媒体１０１の領域は広いが、記録再生用プローブ１０９が二次元アレイ状に配列されているので、一個のプローブが担当する範囲（たとえば図１−２に示す領域Ｂ）は、二次元アレイのピッチと同程度であり、記憶媒体１０１の面積と比較すると大幅に縮小されている。

したがって、記憶媒体１０１を載置して移動するＸ軸・Ｙ軸ステージの移動距離が、この縮小された部分を包括すれば、記憶媒体１０１上の所望の領域に、記録再生用プローブ１０９のいずれか一個を到達させることが可能である。例えば、記憶媒体１０１の有効領域が１０ｍｍ角、２次元プローブ・アレイ１０３が１０μｍピッチで１０００×１０００個の記録再生用プローブ１０９を備えれば、Ｘ軸・Ｙ軸ステージは１０μｍ角の領域を移動できれば良い。

以上のように構成された記憶装置における具体的な情報の読み出し・書き込み（記憶再生）の手順は以下の様になる。まず、制御部１０７では、記憶媒体１０１上の読み出し・書き込みを行う記録ビット領域１１１のアドレス情報を受け取って、マルチプレクサ・ドライバ１０５を用いて、該当記録ビット領域１１１を担当する記録再生用プローブ１０９を選択する。そして、選択した記録再生用プローブ１０９の直下に該当記録ビット領域１１１が位置するように、Ｘ軸・Ｙ軸ステージを移動させて、記録再生用プローブ１０９と該当記録ビット領域１１１とを接触させる。

この状態で、記録再生用プローブ１０９に印加する電圧と、流れる電流の関係を測定することにより、該当記録ビット領域１１１の状態を読み出すことが可能であり、所定の書き込み電流または書き込み電圧を印加することにより、該当記録ビット領域１１１に情報の書き込みを行うことが可能である。そして、引き続き、異なる記録ビット領域１１１の読み出し・書き込みを行う際には、これらの手順を繰り返す。

しかし、現実の系では、記憶媒体１０１の表面はｎｍのレベルでは完全な平面ではなく、記録再生用プローブ１０９にも製造プロセスばらつきに起因する形状のばらつきがあるため、様々な補正が必要となる。例えば、記録再生用プローブ１０９の先端と記憶媒体１０１の表面との間の距離のばらつきに対応して、Ｚ軸方向の駆動量は記憶媒体上の領域依存性を持たせることが好ましい。

また、Ｘ軸方向およびＹ軸方向の移動を、駆動部の摩擦力を利用した、いわゆる摩擦駆動により行う場合には、駆動部の表面形状に依存して駆動のための摩擦力にステージ座標依存性が存在する。このため、駆動力の制御にも座標依存性、すなわち記憶媒体１０１上の領域依存性を持たせることが好ましい。

これらの観点から、いわゆるルックアップテーブルを用意し、ルックアップテーブルに格納した補正情報を参照しつつ制御を行う必要がある。しかし、この方法では、システム的には、記録再生用プローブの数と記憶領域エリアの積に高さ範囲を掛けた量の不揮発メモリを備える必要があり、必要な不揮発メモリ容量が膨大な量になる。本発明において不揮発メモリとは、電源を切った場合でも記憶内容を保持することができるメモリをいう。

一方、この問題を解消するために、ルックアップテーブルに多項式近似等を用いてフィッティングを行い、その係数のみを不揮発メモリに保存しておき、制御時には、逐次多項式演算を行う手法も存在する。しかし、この方法では、演算回路の負荷が大きな高次の演算をリアルタイムで行う必要があり、演算時間の増大、すなわち読み出し・書き込み時間の増大や、演算回路のコスト上昇を招く。

そこで、本発明者は、これらの問題を解決すべく、以下に述べる解決策を考案した。以下、本実施の形態にかかる記憶装置の特徴について説明する。

図２は、本発明の第１の実施形態にかかる記憶装置の制御部１０７の主要構成を説明するためのブロック図である。制御部１０７は、ＮＡＮＤフラッシュで構成された不揮発メモリ１３３と、ＤＲＡＭで構成されたワーキングメモリ１３５と、キャシュメモリを含むマイクロプロセッサユニットで構成された演算部１３７と、電源供給開示時に起動処理を司るパワーオンシーケンサ１３９と、機械制御部１２１と、がデータバス１３１を介してそれぞれ接続されており、相互にデータのやり取りを行うことが可能である。

不揮発メモリ１３３には、記憶媒体１０１と記録再生用プローブ１０９との位置関係を制御する制御データを算出するための第１の補正データを格納するメモリであり、機械制御に必要なルックアップテーブルを多項式近似した際に得られる係数が格納されている。例えば、不揮発メモリ１３３には、二次式：Ｆ（ｘ、ｙ）＝ａｘ²＋ｂｘｙ＋ｃｙ²＋ｄｘ＋ｅｙ＋ｆの場合であれば、｛ａ、ｂ、ｃ、ｄ、ｅ、ｆ｝の６個の数値が格納されている。そして、各数値を８ビットで表現すると、この係数を格納するためには、６個で４８ビットの記憶容量が不揮発メモリ１３３にあれば良い。

ワーキングメモリ１３５は、不揮発メモリ１３３に格納された第１の補正データから算出される、記憶媒体１０１または記録再生用プローブ１０９の移動可能範囲内の代表的な位置における記憶媒体１０１または記録再生用プローブ１０９の動作を制御する制御データを算出するための第２の補正データを格納するメモリである。

本発明においては、ワーキングメモリは揮発メモリにより構成することが可能である。また、本発明において揮発メモリは、電源を切った場合には記憶内容を保持することができないメモリをいう。

演算部１３７は、不揮発メモリ１３３に格納された第１の補正データを基に演算を行って第２の補正データを算出し、この演算結果からルックアップテーブルを作成してワーキングメモリ１３５に書き込む演算手段である。

電源供給開始時には、パワーオンシーケンサ１３９の指示により、不揮発メモリ１３３内に格納されている係数データが読み出され、演算部１３７においてこの係数データと格子点座標値とからルックアップテーブルが生成され、ワーキングメモリ１３５に格納される。

例えば、１０ｍｍ角の領域を１μｍ間隔の格子で区画して８ビットで表現されるルックアップテーブルを作成する場合を考えると、テーブルの大きさは１００００×１００００となり、約１００ＭＢのデータ領域を占有することとなる。そして、従来の記憶装置においては、このルックアップテーブルを全て不揮発メモリに構成すると約１００ＭＢの容量が必要となる。すなわち、従来の技術では、従来の記憶装置においては、必要な不揮発メモリ容量が膨大な量となる、という問題がある。

これに対して、本実施の形態にかかる記憶装置では、上述したようにわずか４８ビットの不揮発メモリ容量で、同等のルックアップテーブルを構成することが可能となる。これにより、本実施の形態にかかる記憶装置では、不揮発メモリ容量の増大を招くことなく、所望の精度を実現するルックアップテーブルを少ない容量の不揮発メモリで構成することができる。

機械制御部１２１は、センサ１２３とアクチュエータ１２５と制御回路１２７とを備えて構成されている。センサ１２３は、記憶媒体１０１と記録再生用プローブ１０９との位置関係の制御に関係するデータを取得する。アクチュエータ１２５は、記憶媒体１０１と記録再生用プローブ１０９との位置関係が所望の位置関係となるように、記憶媒体１０１（ステージ）をＸ軸・Ｙ軸・Ｚ軸方向に移動させる駆動制御、または記録再生用プローブ１０９（２次元プローブ・アレイ１０３）を移動させる駆動制御を行う。

制御回路１２７は、ワーキングメモリ１３５のルックアップテーブルに書き込まれた複数の補正データを基に線形補正演算を行って、記憶媒体１０１または記録再生用プローブ１０９の動作を制御するための第３の補正データを作成する。そして、該データと外部から入力される記憶媒体１０１または記録再生用プローブ１０９の目標移動位置データとセンサ１２３から入力されるデータとを基に演算を行って記憶媒体１０１または記録再生用プローブ１０９の動作を制御する制御データを作成する。また、制御回路１２７は、データバス１３１に接続されている。

アクチュエータ１２５は、制御回路１２７で作成された制御データに基づいて記憶媒体１０１または記録再生用プローブ１０９の動作を制御する。

記憶媒体１０１上のデータを読み出し・書き込みする際には、制御回路１２７が、外部から入力される記憶媒体１０１または記録再生用プローブ１０９の目標移動位置データと、センサ１２３から入力されるデータと、第３の補正データと、を基に記憶媒体１０１または記録再生用プローブ１０９の動作を制御する制御データを作成する。そして、この制御データをアクチュエータ１２５へ出力することで、アクチュエータ１２５に対して記憶媒体１０１上の所望の位置に記録再生用プローブ１０９が到達するように駆動を指示する。

なお、センサ１２３の出力としては、通常の位置検出センサやサーボ機構から得られる位置情報等を使用することが可能であり、必要に応じて、温度補正を加えるために、温度センサの出力を併用することも可能である。

このように、本実施の形態にかかる記憶装置では、記憶媒体１０１または記録再生用プローブ１０９の動作を制御する制御データを作成する過程で、記録再生用プローブ１０９の位置座標に対応する、ルックアップテーブル上の格納値を、ワーキングメモリ１３５から読み取り、アクチュエータ１２５への出力の演算に反映させている。

この際に、記録再生用プローブ１０９の位置座標がルックアップテーブルに格納された格子点と必ずしも一致するとは限らない。このため、実際には、記録再生用プローブ１０９の位置座標を取り囲む近傍の４個の格子点におけるルックアップテーブルの値を読み出し、一次補間を行うことにより、記録再生用プローブ１０９の位置座標におけるテーブル値とする。

この記憶装置では、このような一次補間を行うことにより、記録再生用プローブ１０９の全位置座標における補正データをメモリに保持しておく必要が無く、メモリの使用容量を少なくすることができる。

また、従来の記憶装置では、制御する都度、ルックアップテーブルに格納した多項式近似の係数から高次演算を行ってアクチュエータへの出力に反映させているため、演算処理時間の増大を招き、高速化が困難であるという問題がある。

それに対して、上述したルックアップテーブルを用いた一次補間は、演算が単純であるため演算部１３７における演算処理の高速化が可能であり、記憶媒体１０１と記録再生用プローブ１０９との相対移動の高速化、ひいては、読み出し・書き込み速度の高速化を、容易に実現することができる。すなわち、本実施の形態にかかる記憶装置においては、演算部１３７における演算処理の高速化、記憶媒体１０１と記録再生用プローブ１０９との相対移動の高速化、読み出し・書き込み速度の高速化、を容易に実現することが可能である。

したがって、本実施の形態にかかる記憶装置によれば、不揮発メモリ容量の増大を招くことなく少ないメモリ容量で、所望の精度で、記憶媒体と記録再生用プローブとの相対位置駆動の制御演算を高速で行うことが可能となり、高速・高記録密度の記憶装置を安価で実現することが可能となる。

図３は、上述した本実施の形態にかかる記憶装置を実現する構成例を示す概念図である。この構成においては、図１−１に示した例とは異なり、記憶媒体側ではなく、プローブ・アレイ側にアクチュエータが連結されている（（アクチュエータ＋プローブ・アレイ）２２５）。これは、プローブ・アレイに接続される各種の回路と、アクチュエータに接続される回路と、を同一基板において形成する方がコスト削減に有利である事に加え、Ｚ軸方向の駆動手段が記憶媒体側ではなく、プローブ側に配置されることにより、各記録再生用プローブのＺ軸方向の高さ制御を個別に行うことが可能となるためである。

図３に示した構成では、記憶媒体２０１は弾性支持体２０３により支持され、（アクチュエータ＋プローブ・アレイ）２２５と対向しており、アクチュエータの駆動により、プローブ・アレイとの相対位置を変化させることが可能である。なお、図３においては、図２に示した不揮発メモリ、ワーキングメモリ等の構成は省略してある。

このような記憶装置では、記憶装置に外部から与えられたコマンド（読み／書き、アドレス）に対応して、コマンドシーケンサ２０５から目標位置信号が制御回路２０７に送られる。制御回路２０７では、コマンドシーケンサ２０５から送られてきた目標位置座標と、位置センサ２０９から得られる現在のプローブ・アレイと記憶媒体２０１との相対位置座標の情報と、から対応するワーキングメモリ上のルックアップテーブルを参照し、アクチュエータ２２５への出力をデジタル情報として算出する。

算出された結果は、デジタル情報のままアクチュエータのＸ（Ｙ）軸方向ドライバ２１１およびＺ軸方向ドライバ２１３に送られ、ここでアナログ値に情報に変換される。ドライバ２１１、２１３のアナログ出力は、アクチュエータ２２５に印加される。アクチュエータ２２５は、このアナログ出力に基づいてプローブ・アレイ２２５を移動させる。これにより、プローブ・アレイ２２５と記憶媒体２０１との相対位置が変化し、プローブ・アレイ２２５が目標位置座標へ移動する。図示されていないが、この状態で所定のプローブをマルチプレクサを用いて選択し、読み出し・書き込みを行う。

図４は、図３に示した記憶装置の構成を実現する構成の一例を示す断面模式図である。図２に示した、不揮発メモリ１３３、ワーキングメモリ１３５、演算部１３７、パワーオンシーケンサ１３９、制御回路１２７と、図３に示したコマンドシーケンサ２０５、Ｘ（Ｙ）軸方向ドライバ２１１およびＺ軸方向ドライバ２１３等の回路部分を形成したＣＭＯＳ回路基板３０１に、Ｚ軸方向アクチュエータ（図示せず）を個々の記録再生用プローブに組み込んだプローブ・アレイが形成されたプローブ・アレイ基板３０３と、Ｘ軸方向アクチュエータ・Ｙ軸方向アクチュエータ３０５とを貼り合わせて、一つの部材としている。

このＣＭＯＳ回路基板３０１に、弾性支持体３０９により記憶媒体３０７と連結された枠３１１を押し付けて接合し、さらに該枠３１１の記憶媒体３０７側の面に封止基板３１３を接合することにより、記憶媒体３０７やプローブ・アレイ基板３０３が外気と触れない状態でパッケージングされている。

不揮発メモリ１３３に格納されるデータは、例えば、以下の手順で作成される。まず、ルックアップテーブルの各格子点位置において、ワーキングメモリの格納値を変化させながら、機械制御部１２１を動作させて、実際の読み出し・書き込みを行うことにより、各格子点位置での格納値の最適値を求める。すなわち、各格子点位置における読み出し・書き込みのエラーの最も少ない最適値を求める。

そして、得られた最適値の集合を用いて、演算部１３７において、通常の最小二乗法のアルゴリズムにより、多項式フィッティングを行い、一組の多項式係数を得る。得られた多項式係数はデータバス１３１を経由して不揮発メモリ１３３の所定の領域に書き込まれる。

なお、一度書き込まれたデータも、記録再生用プローブや記憶媒体の経時変化により、最適値が変化する可能性があるので、適宜前述の手順によって、最新の最適値に書き換えることが好ましい。この書き換え処理を起動するタイミングとしては、例えば、パワーオンシーケンサ１３９を起動した回数の情報を該パワーオンシーケンサ１３９に保持しておき、起動回数がある設定値を超えた場合に、パワーオンシーケンサ１３９が最適値の更新を指示する方法、実際のデータの読み書きの際に誤り訂正符号回路の訂正量がある設定値を連続して超える状態に陥った場合に更新を行う方法、などがある。

そして、設計上の系統誤差により、個々の記憶装置の多項式係数が有限の値を中心としてばらつきを有する場合には、多項式係数を固定値部分と変動値部分とに分けて、固定値部分はＲＯＭに格納し、変動値部分のみを不揮発メモリ１３３に格納することも可能である。これにより、不揮発メモリ１３３に格納する変数の数は変化しないが、固定値部分が差し引かれるので、必要な桁数が少なくなり、メモリ容量としては削減が可能となる利点がある。

さらに、ＲＯＭに格納された部分を、最適値のデフォルト値として利用することにより、最適値の探索範囲を狭くすることができるので、不揮発メモリ１３３に格納されるデータを求める時間を短縮することが可能となる利点もある。

また、ルックアップテーブルに格納されるデータの例としては、記録再生用プローブと記憶媒体間のＺ軸方向の距離、アクチュエータ駆動摩擦力、センサ・アクチュエータ側座標と実際の記録媒体上の記録マーク位置座標のずれ等がある。本発明は、これらのいずれの場合にも適用可能であり、複数のルックアップテーブルを用意して、複数のデータについて同時に適用することも可能である。

さらに、多項式近似は必要に応じて、三次、四次等の更に高次の近似式を用いることが可能であり、それぞれ１０個、１５個の係数データを使用する。Ｎ次の近似式には（Ｎ＋１）（Ｎ＋２）／２個の係数データを使用すれば良い。一般に、より高次の近似式を用いる方が、近似の精度は高くなるが、係数データ量が増加し、ルックアップテーブルを作成するために必要な演算時間は増加する。また、ｘとｙの単純なべき以外の関数、例えばルジャンドル関数等を基底関数として使用することも可能である。

なお、ルックアップテーブルの線形性が良く、少数の代表的な位置でのデータのみを用いても、十分な精度が確保可能な場合には、ルックアップテーブルを格納するワーキングメモリを不揮発メモリとすることも可能である。この場合、ブートアップ時に毎回ルックアップテーブルを再構成する必要がなくなるので、起動時間を短縮することが可能となり、不揮発メモリの大幅な増大を招くことなく必要な補正精度が得られる特徴がある。

記憶媒体の素材は、記憶原理に対応して、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）や、これらの少なくとも一つを含む合金からなる磁性体材料、チタン酸鉛、チタン酸バリウム、チタン酸ストロンチウム、チタン酸ストロンチウムバリウム、タンタル酸リチウム、ニオブ酸リチウム等からなる強誘電体材料、Ｇｅ−Ｓｂ−Ｔｅ、Ｉｎ−Ｓｂ−Ｔｅ、Ａｇ−Ｉｎ−Ｓｂ−Ｔｅ、Ｇｅ−Ｓｎ−Ｔｅ等のカルコゲン化合物からなる相変化材料、ＳｒＴｉ（Ｚｒ）Ｏ₃、Ｐｒ_0.7Ｃａ_0.3ＭｎＯ₃、ＮｉＯ、ＴｉＯ₂、ＨｆＯ₂、ＺｒＯ₂等からなる抵抗変化材料、ポリメタクリル酸メチル（ＰＭＭＡ）等の高分子ポリマーからなる形状変化材料等を用いることが可能である。

記憶原理に対応して、磁性体材料を記憶媒体に用いる場合には、記録再生用プローブ先端にも分極した磁性体材料が形成された記録再生用プローブを用い、記憶媒体へのトンネル電流の大小判定により読み出しを行い、記憶媒体への偏極電子注入により書き込みを行う。

強誘電体材料を記憶媒体に用いる場合には、記録再生用プローブに交流電圧を印加し、記憶媒体との間に形成される共振回路の共振周波数を検出することにより、記憶媒体の分極の有無を判定して読み出しを行い、記録再生用プローブ先端と記憶媒体間に印加される電場により、記憶媒体表面に分極を誘起することにより書き込みを行う。

相変化材料を記憶媒体に用いる場合には、記録再生用プローブと記憶媒体間に流れる電流の大小判定により読み出しを行い、記録再生用プローブと記憶媒体間に印加する電圧の大きさを、記憶媒体中を流れる電流によるジュール熱により相転移点以上に加熱可能な大きさ以上にすることにより書き込みを行う。

抵抗変化材料を記憶媒体に用いる場合には、記録再生用プローブと記憶媒体間に流れる電流の大小判定により読み出しを行い、記録再生用プローブと記憶媒体間に印加する電圧パルスの時間幅とピーク電圧を、抵抗状態変化が発生する大きさ以上にすることにより書き込みを行う。

形状変化材料を記憶媒体に用いる場合には、記録再生用プローブ支持梁の弾性変形量を、記録再生用プローブ支持梁に設けられたピエゾ素子を用いて電圧検出することにより読み出しを行い、記録再生用プローブ先端を記憶媒体に押し付けた状態で通電加熱することにより書き込みを行う。

実際の読み書きを行う際には、プローブ・アレイ中で同時に読み書きを行うのは一個の記録再生用プローブのみに限定する方法の他に、複数の記録再生用プローブに同時に読み書き動作を行う方法でも構わない。特に、プローブ・アレイの個々の記録再生用プローブに選択トランジスタを備え、選択トランジスタのゲートにワード線を、ソースにビット線を、ドレインに記録再生用プローブを接続する方法では、一本のワード線の選択により、ワード線を共有する選択トランジスタのドレインに接続されている個々の記録再生用プローブの電圧を個々のビット線の電位で制御可能であり、個々の記録再生用プローブを流れる電流も個々のビット線電流で検出可能である。このため一列の記録再生用プローブを同時に使用することが可能となるので、読み書きレートを大幅に速くすることができる利点がある。

プローブ・アレイの移動は、プローブ・アレイが記憶媒体表面からＺ軸方向に離間した状態でＸＹ平面方向の移動を行い、目標地点上に到達した後にＺ軸方向を近接させる方法でも良く、プローブ・アレイが記憶媒体表面に近接した状態でＺ軸方向の微調整を行いつつＸＹ平面方向の移動を行い、目標地点に直接到達する方法でも構わない。さらに、両者の中間で、長距離を移動する際には、プローブ・アレイが記憶媒体表面からＺ軸方向に離間した状態でＸＹ平面方向の移動を行い、近距離を移動する際にはプローブ・アレイが記憶媒体表面Ｚ軸方向に近接した状態でＸＹ平面方向の移動を行う方法でも構わない。

プローブ・アレイのＸＹ平面方向の移動を、プローブ・アレイが記憶媒体表面からＺ軸方向において離間した状態で行う場合には、記憶媒体上の情報の読み書きは、プローブ・アレイが静止した状態で行う事になる。

これに対して、プローブ・アレイが記憶媒体表面にＺ軸方向において近接した状態でプローブ・アレイのＸＹ平面方向の移動を行う場合には、情報の読み書きの際にはその都度プローブ・アレイの移動を停止して記録再生用プローブが静止した状態で読み書きを行う方法と、情報の読み書きの際にもプローブ・アレイの移動を停止せずに記録再生用プローブが移動しながらタイミングを調整しつつ読み書きを行う方法と、を用いることができる。

この場合、前者の方法は、制御は容易であるが、読み書きレートを早くすることが困難である、という特徴を有する。一方、後者の方法は、制御が複雑になり精度を上げることが困難になるが、読み書きレートを早くすることが容易である、という特徴を有する。したがって、要請される仕様に基き、好ましい方式を選択すればよい。

したがって、本発明によれば、記憶媒体と記録再生用プローブが機械的に相対運動する記憶装置において、使用メモリ容量が少なく、高速で読み出し・書き込みが可能であり、低コストの記憶装置を提供することができる、という効果を奏する。

（第２の実施の形態）
図５は、本発明の第２の実施形態にかかる記憶装置の制御部４０７の主要構成を説明するためのブロック図である。制御部４０７は、ＮＡＮＤフラッシュで構成された不揮発メモリ１３３と、ＤＲＡＭで構成されたワーキングメモリ４３５と、キャシュメモリを含むマイクロプロセッサユニットで構成された演算部１３７と、電源供給開示時に起動処理を司るパワーオンシーケンサ１３９と、機械制御部１２１と、がデータバス１３１を介してそれぞれ接続されており、相互にデータのやり取りを行うことが可能である。

また、機械制御部１２１は、センサ１２３とアクチュエータ１２５と制御回路１２７とを備えて構成されている。なお、図２に示した記憶装置と同様の構成要素に関しては図２と同じ符号を付して第１の実施の形態の説明を参照することとし、ここでは詳細な説明は省略する。以下では、第２の実施形態にかかる記憶装置が、図２に示した記憶装置と異なる点について説明する。

第２の実施形態にかかる記憶装置が、図２に示した記憶装置と異なる点は、ワーキングメモリ４３５が、いわゆるデュアルポートメモリにより構成されており、制御回路１２７が、データバスを介さずに、直接ワーキングメモリ４３５に格納された情報を参照することができる点である。

以上のように構成された第２の実施形態にかかる記憶装置においても、第１の実施の形態において説明した効果を得ることができる。すなわち、本実施の形態にかかる記憶装置によれば、不揮発メモリ容量の増大を招くことなく少ないメモリ容量で、所望の精度で、記憶媒体と記録再生用プローブとの相対位置駆動の制御演算を高速で行うことが可能となり、高速・高記録密度の記憶装置を安価で実現することが可能となる。

また、本実施の形態にかかる記憶装置によれば、ワーキングメモリ４３５がデュアルポートメモリにより構成されており、制御回路１２７がデータバスを介さずに直接ワーキングメモリ４３５に格納された情報を参照することができるため、制御回路１２７からの頻繁なルックアップテーブル参照をより高速に実行することができ、より読み出し・書き込みの高速化を図ることが可能となる。

なお、上記においてはプローブとして記録再生用プローブを例に説明したが、再生専用のプローブを用いることも当然可能である。

以上のように、本発明にかかる記憶装置は、ｘ軸、ｙ軸の２軸に相対運動可能な複数のプローブを備えたマイクロ・エレクトロ・メカニカル・システムなどに有用である。

記憶媒体と記録再生用プローブとが機械的に相対運動する記憶装置の一例を示す概念図である。 図１−１における領域Ａを拡大して示す図である。 本発明の第１の実施形態にかかる記憶装置の制御部の主要構成を説明するためのブロック図である。 本実施の第１の形態にかかる記憶装置の構成例を示す概念図である。 本実施の第１の形態にかかる記憶装置の断面模式図である。 本発明の第２の実施形態にかかる記憶装置の制御部の主要構成を説明するためのブロック図である。

符号の説明

１０１ 記憶媒体
１０３ ２次元プローブ・アレイ
１０５ マルチプレクサ・ドライバ
１０７ 制御部
１０９ 記録再生用プローブ
１１１ 記録ビット領域
１２１ 機械制御部
１２３ センサ
１２５ アクチェータ
１２７ 制御回路
１３１ データバス
１３３ 不揮発メモリ
１３５、４３５ ワーキングメモリ
１３７ 演算部
１３９ パワーオンシーケンサ
２０１ 記憶媒体
２０３ 弾性支持体
２０５ コマンドシーケンサ
２０７ 制御回路
２０９ 位置センサ
２１１ Ｘ（Ｙ）軸方向ドライバ
２１３ Ｚ軸方向ドライバ
２２５ アクチュエータ
２２５ プローブ・アレイ
３０１ 回路基板
３０３ プローブ・アレイ基板
３０５ アクチェータ
３０７ 記憶媒体
３０９ 弾性支持体
３１１ 枠
３１３ 封止基板

Claims (9)

1. 記憶媒体とプローブとが機械的に相対運動する記憶装置であって、
   前記記憶媒体とプローブとの位置関係を制御する制御データを算出するための第１のデータを格納する第１メモリと、
   前記第１のデータから算出される、前記記憶媒体またはプローブの移動可能範囲内の代表的な位置における前記記憶媒体またはプローブの動作を制御する第２のデータを格納する第２メモリと、
   前記第１メモリに格納された前記第１のデータを基に演算を行って演算結果を前記第２のデータとして前記第２メモリに書き込む演算部と、
   前記第２メモリに書き込まれた複数の前記第２のデータを基に線形補正演算を行って、前記記憶媒体またはプローブの動作を制御する第３のデータを作成し、該第３のデータを用いて前記制御データを作成し、該制御データに基づいて前記記憶媒体またはプローブの動作を制御する機械制御部と、
   を備えることを特徴とする記憶装置。
2. 前記第１メモリは、不揮発メモリであること
   を特徴とする請求項１に記載の記憶装置。
3. 前記演算部は、前記演算を起動時に行うこと
   を特徴とする請求項１に記載の記憶装置。
4. 前記演算部の行う前記演算が、二次以上の高次演算を含む多項式演算であること
   を特徴とする請求項１に記載の記憶装置。
5. 前記機械制御部は、
   前記記憶媒体またはプローブの動作の制御に関係するデータを取得するセンサ部と、
   前記第２メモリに書き込まれた複数の前記第２のデータを基に線形補正演算を行って、前記記憶媒体またはプローブの動作を制御する第３のデータを作成し、外部から入力される前記記憶媒体またはプローブの目標移動位置データと前記センサ部から入力されるデータと前記第３のデータとを基に演算を行って前記制御データを作成する制御回路部と、
   前記制御回路部において作成された前記制御データに基づいて前記記憶媒体またはプローブの動作を制御するアクチュエータ部と、
   を備えることを特徴とする請求項１に記載の記憶装置。
6. 記憶媒体とプローブとが機械的に相対運動する記憶装置を制御する記憶装置の制御方法であって、
   前記記憶媒体またはプローブの動作を制御する制御データを算出するための第１のデータを基に演算を行って、前記記憶媒体またはプローブの移動可能範囲内の代表的な位置における前記プローブの動作を制御する第２のデータを作成し、
   複数の前記第２のデータを基に線形補正演算を行って、前記記憶媒体またはプローブの移動可能範囲内の動作を制御する第３のデータを作成し、
   前記第３のデータを用いて前記制御データを作成し、
   前記制御データに基づいて前記記憶媒体またはプローブの動作を制御すること、
   を含むことを特徴とする記憶装置の制御方法。
7. 前記第１のデータを不揮発メモリに格納すること
   を特徴とする請求項６に記載の記憶装置の制御方法。
8. 前記第２のデータの作成を前記記憶装置の起動時に行うこと
   を特徴とする請求項６に記載の記憶装置の制御方法。
9. 前記第２のデータを作成するための演算が、二次以上の高次演算を含む多項式演算であること
   を特徴とする請求項６に記載の記憶装置の制御方法。

Images