JP2008031979A - 異常検出装置 - Google Patents

Abstract

【課題】グロープラグの通電異常を温度による影響を抑えつつ検出でき、かつ異常発生箇所を具体的に特定しやすい構成を提供する。
【解決手段】グロープラグ制御装置１は、複数のＦＥＴ２１〜２４と、このＦＥＴ２１〜２４を制御する制御装置１０を備えている。ＦＥＴ２１は、バッテリ３から複数のグロープラグ３１〜３４に電力を供給する複数の電力供給ライン４１〜４４にそれぞれ設けられ、グロープラグ３１〜３４の通電及び非通電を切り替える構成をなしている。制御装置１０は、複数のＦＥＴ２１〜２４のうち、いずれかのＦＥＴをオン状態としつつ他の一又は複数のＦＥＴをオフ状態とするタイミング制御が可能とされている。さらに、制御装置１０によるタイミング制御が行われている状態で、バッテリ３からグロープラグ３１〜３４への通電状態を検出するセンサ５及び検出回路５０が設けられており、これらセンサ５及び検出回路５０による検出結果に基づいて、複数のグロープラグ３１〜３４の一部の通電異常を判断している。
【選択図】図１

Description

本発明は、グロープラグを備えた自動車における異常検出装置に関する。

従来より、ディーゼル自動車に用いるグロープラグの通電制御を行う制御装置が提供されており、例えば、特許文献１の技術では、グロープラグの並列接続点の両端に生じる電圧を検出することにより故障診断を行う構成が開示されている。
特開平９−２９１８７３号公報

しかしながら、グロープラグの温度は通電時間と共に変化するため、通電時間と共にグロープラグ全体の電気抵抗も大きく変化してしまい、その結果、特許文献１のような故障診断方法で電圧検出を行う場合、並列接続点の両端電圧の変化に起因する検出誤差が問題となる。

このような問題に対し、温度変化の少ない通電終了直後に、上記並列接続点の両端電圧を検出することにより温度変化による影響を抑制する方法も考えられる。この方法によれば温度変化をある程度は抑制できるものの、グロープラグ群全体として少なからず温度変化を伴うことは依然として避けられず、高精度な検出を行うことは難しい。

また、上記のように並列接続点の両端電圧に基づいて通電異常を検出する場合、通電異常と判断された場合であっても、その通電異常が生じた部分を具体的に特定しにくく、異常に対する対処が行いにくいという問題もある。

本発明は上記のような事情に基づいてなされたものであって、グロープラグの通電異常を温度による影響を抑えつつ検出でき、かつ異常発生箇所を具体的に特定しやすい構成を提供することを目的とする。

上記の目的を達成するための手段として、請求項１の発明は、
バッテリから複数のグロープラグに電力を供給する複数の電力供給ラインにそれぞれ設けられ、前記グロープラグの通電及び非通電を切り替える複数のスイッチ手段と、
前記複数のスイッチ手段のうち、いずれかのスイッチ手段をオン状態としつつ他の一又は複数のスイッチ手段をオフ状態とするタイミング制御が可能な制御手段と、
前記制御手段による前記タイミング制御が行われている状態で、前記バッテリからの前記グロープラグへの通電状態を検出する通電状態検出手段と、
前記通電状態検出手段による検出結果に基づいて、前記複数のグロープラグのうちの一部の通電異常を判断する異常判断手段と、
を備えたことを特徴とする。

請求項２の発明は、請求項１に記載の異常検出装置において、
前記タイミング制御は、少なくともエンジン始動時における前記複数のスイッチ手段の初回の通電時に行われることを特徴とする。

請求項３の発明は、請求項２に記載の異常検出装置において、
前記制御手段は、エンジン始動時において前記複数のスイッチ手段における各スイッチ手段の初回の通電を間隔をあけて順次行うように制御し、
前記通電状態検出手段は、各スイッチ手段に係るグロープラグの通電異常を、当該各スイッチ手段の通電開始から次のスイッチ手段の通電開始が行われるまでの間に検出することを特徴とする。

請求項４の発明は、請求項１ないし請求項３のいずれかに記載の異常検出装置において、
前記異常判断手段は、各スイッチ手段に対応した各グロープラグの通電異常の判断を、当該各スイッチ手段のみしか通電されていない時間帯における前記通電状態検出手段による検出結果に基づいて行うことを特徴とする。

請求項５の発明は、請求項１ないし請求項４のいずれかに記載の異常検出装置において、
前記状態検出手段は、前記バッテリの電圧を検出する電圧検出手段を備え、
前記異常判断手段は、各スイッチ手段の通電時における、前記バッテリの電圧に基づいて各グロープラグへの通電ラインの短絡状態を検出することを特徴とする。

請求項６の発明は、請求項１ないし請求項５のいずれかに記載の異常検出装置において、
前記通電状態検出手段は、電流センサを有してなり、
前記異常判断手段は、前記電流センサにて検出された電流量に基づいて各グロープラグごとの断線判断を行うことを特徴とする。

請求項７の発明は、請求項１ないし請求項４のいずれかに記載の異常検出装置において、
前記通電状態検出手段は、前記スイッチ手段がオン状態となったときに通電する各グロープラグごとの通電ラインにそれぞれ設けられており、
前記異常判断手段は、前記通電状態検出手段による検出結果に基づいて各グロープラグごと異常判断を行うことを特徴とする。

請求項８の発明は、異常検出装置において、
バッテリから複数のグロープラグに電力を供給する複数の電力供給ラインにそれぞれ設けられ、前記グロープラグの通電及び非通電を切り替える複数のスイッチ手段と、
前記複数のスイッチ手段の各々をそれぞれ独立してオンオフ制御可能な制御手段と、
前記通電状態検出手段は、前記スイッチ手段がオン状態となったときに通電する各グロープラグごとの通電ラインにそれぞれ設けられた複数の通電状態検出手段と、
前記通電状態検出手段による検出結果に基づいて、各グロープラグの通電異常を判断する異常判断手段と、
が設けられていることを特徴とする。

請求項９の発明は、請求項７又は請求項８に記載の異常検出装置において、
前記通電状態検出手段は、前記通電ラインの遮断を検出する遮断検出手段を有することを特徴とする。

請求項１０の発明は、請求項７ないし請求項９のいずれかに記載の異常検出装置において、
前記通電状態検出手段は、前記通電ラインの過電流状態を検出する過電流検出手段を備えることを特徴とする。

請求項１１の発明は、請求項１ないし請求項１０のいずれかに記載の異常検出装置において、
前記制御手段は、前記スイッチ手段に対してＰＷＭ信号を出力すると共に、全てのスイッチ手段に対する前記ＰＷＭ信号のオン期間が互いに重ならないようにタイミング制御する構成をなしており、
前記異常判断手段は、前記スイッチ手段へのＰＷＭ信号のオン期間に、当該スイッチ手段と対応する通電状態検出手段にて異常検出されたか否かに基づいて、当該スイッチ手段と対応する前記グロープラグの異常を判断することを特徴とする。

請求項１２の発明は、請求項７ないし請求項１０のいずれかに記載の異常検出装置において、
前記制御手段は、マイクロコンピュータの内部に設けられると共に前記スイッチ手段に対してＰＷＭ信号を出力する構成をなし、かつ全てのスイッチ手段に対する前記ＰＷＭ信号のオン期間が互いに重ならないようにタイミング制御する構成をなしており、
前記異常判断手段は、
複数の前記通電状態検出手段のうちのいずれかにおいて通電異常が検出された場合に異常信号を前記マイクロコンピュータに対して出力する異常信号出力手段と、
前記マイクロコンピュータの内部に設けられると共に、前記スイッチ手段への前記ＰＷＭ信号のオン期間に前記異常信号出力手段によって前記異常信号が出力されたか否かに基づいて、そのオン期間とされた前記スイッチ手段と対応する前記グロープラグの異常を判定する判定手段と、
を備えたことを特徴とする。

＜請求項１の発明＞
請求項１の発明によれば、グロープラグ全体として通電異常を検出するのではなく、一部のみ、或いは単一のグロープラグのみの通電異常の検出が可能となるため、グロープラグ群全体を通電しながら異常検出を行う場合と比較して温度変化の影響を効果的に抑えることができる。また、多くの異常検出手段を設けることなく一部のグロープラグの異常を検出できるようになり、部品点数をそれほど多くすることなく、また装置構成をそれほど複雑化することなく異常発生箇所を具体的に特定できるようになる。

＜請求項２の発明＞
エンジン始動時における初回の通電時には各スイッチ手段の通電開始時に大きな突入電流が流れるが、請求項２のようにタイミング制御を行うようにすれば、タイミング制御により突入電流を分散させることができ、グロープラグの効率的な通電が可能となる。さらに、大きな突入電流が流れる初回の通電時に異常判断を行うようにすれば、正常時に対する異常時の変化（例えば正常時の電流量に対する断線時の電流の変化）が大きくなるため、異常をより正確に検出できるようになる。

＜請求項３の発明＞
請求項３の発明によれば、各スイッチ手段に対応したグロープラグの通電異常を、それぞれ個別に精度良く検出できるようになる。

＜請求項４の発明＞
請求項４の発明によれば、各スイッチ手段に対応した各グロープラグの通電異常を簡易な構成でより正確に検出できることとなる。

＜請求項５の発明＞
請求項５の発明によれば、各グロープラグへの通電における短絡異常を好適に検出できるようになる。このように短絡異常を個別に検出することで、異常が生じた場合に、より適切な対応をとることができる。

＜請求項６の発明＞
請求項６の発明によれば、各グロープラグの断線判断を簡易に実現できる。このように断線異常を個別に検出することで、異常が生じた場合に、より適切な対応をとることができる。

＜請求項７の発明＞
請求項７の発明によれば、各通電ラインの通電状態を良好に検出できるため、各グロープラグの通電異常を精度高く好適に検出できるようになる。

＜請求項８の発明＞
請求項８の発明によれば、グロープラグ全体として通電異常を検出するのではなく、一部のみ、或いは単一のグロープラグのみの通電異常の検出が可能となるため、グロープラグ群全体を通電しながら異常検出を行う場合と比較して温度変化の影響を効果的に抑えることができる。また装置構成をそれほど複雑化することなく異常発生箇所を具体的に特定できるようになる。

＜請求項９の発明＞
請求項９の発明によれば、遮断（断線）された通電ラインを具体的に特定できるようになる。

＜請求項１０の発明＞
請求項１０の発明によれば、過電流状態となった通電ラインを具体的に特定できるようになる。

＜請求項１１の発明＞
請求項１１の発明によれば、通電異常が生じているグロープラグをＰＷＭ信号のオン期間に基づいて特定できるようになる。従って、特別な検出時間を別途設ける必要がなく、効率的な異常検出が可能となる。

＜請求項１２の発明＞
請求項１２の発明によれば、マイクロコンピュータに設けられた制御手段によってスイッチ手段を好適に制御でき、他方、マイクロコンピュータにおいて異常信号入力用の端子を数多く設けなくても各グロープラグごとの異常検出ができるようになるため、マイクロコンピュータの端子を他の用途に有効利用しやすくなる。

＜実施形態１＞
本発明の実施形態１について図面を参照しつつ説明する。
１．全体構成
本発明の実施形態１に係るグロープラグ制御装置１を概念的に例示するブロック図である。図２は、検出回路５０を概念的に例示する回路図である。図３は、グロープラグ制御装置１による異常検出処理の流れを例示するフローチャートである。

グロープラグ制御装置１は異常検出装置の一例に相当するものである。このグロープラグ制御装置１は、パワーＭＯＳＦＥＴなどからなる複数のＦＥＴ２１，２２，２３，２４（ＦＥＴ２１，２２，２３，２４は、スイッチ手段の一例に相当する）と、これらＦＥＴ２１，２２，２３，２４を制御する制御装置１０とを備えている。また、バッテリ３と分岐点Ｐ６の間の共通ライン４６には電流量を検出する電流センサ５（後述）が設けられており、このセンサ５には後述する検出回路５０が接続され、センサ５からの検出信号が検出回路５０に入力されるようになっている。

センサ５は、公知の電流センサとして構成されるものであり、ここではバッテリ３からの共通ライン４６に流れる電流に対応した電圧レベルを検出回路５０に対して出力する構成をなしている。

検出回路５０は、共通ライン４６に流れる電流に対応した電圧レベルを微分する微分回路と比較回路によって構成されている。微分回路は、電流センサ５とコンパレータ５１の一方の入力端子との間に接続されるコンデンサ５４と、コンデンサ５４とコンパレータの入力端子との間のラインに一端が接続され、他端が接地された抵抗５３とにより、公知の微分回路として構成されている。

本実施形態の構成では、センサ５からの入力に基づき、微分回路から共通ライン４６での電流変動に応じた信号が出力されることとなるため、各ＦＥＴ２１，２２，２３，２４のオン時に共通ライン４６に流れる電流変化の有無（ゼロレベルから負荷に対応して流れる突入電流及び負荷電流までの変化の有無）を簡単な構成で検出することができる。

より詳しく言えば、微分回路からは電流変化に応じた微分出力がなされるようになっているため、各ＦＥＴ２１，２２，２３，２４のオン時の突入電流発生時にはこの微分回路から大きな出力がなされることとなり、この大出力を直接ないし間接的に検出すれば、正常時における各ＦＥＴ２１，２２，２３，２４のスイッチングに応じた電流変動を簡易にかつより正確に検出できることとなる。逆に言えば、断線異常を簡易にかつ正確に検出できるようになる。

その具体例として本実施形態では微分回路からの出力が、パルス生成回路として機能する比較回路に入力されるようになっている。この比較回路は、電流センサ５からの入力を受けるコンパレータ５１と、そのコンパレータ５１の他方の入力端子に一端が接続され他端が接地された抵抗５２によって構成されている。比較回路では、微分回路からの出力レベルが予め定められた閾値を超えている場合に制御装置１０に対して出力がなされるようになっている。この構成では、各電力供給ライン４１、４２、４３、４４に断線が生じていない通常時に、各ＦＥＴ２１，２２，２３，２４のオンに伴い共通ライン４６に大きな突入電流が流れ、それに応じて微分回路からはある程度の期間だけ上記の閾値を超える信号が出力されることとなる。

従って、この期間中（微分回路から閾値を超える出力がなされる期間中）コンパレータ５１からはオン信号が出力され、これがパルス信号として制御装置１０に入力されることとなる。正常時にはこのようなパルス信号が各ＦＥＴ２１，２２，２３，２４のオン毎に周期的に出力されパルス列を構成することとなる（図４参照）。一方、異常時には、その異常が生じている電力供給ラインのＦＥＴのオン時に大きな突入電流が流れないため、微分回路からは大きな出力が生じず、コンパレータ５１からはパルス信号が出力されないこととなる（パルス列の一部に抜けが生じることとなる）。制御装置１０では、各ＦＥＴ２１，２２，２３，２４をオンするタイミングを特定できるため、どのＦＥＴのオンタイミングでパルス信号が取得できなかったのかを検出すれば（パルス列のどの部分に抜けが生じているのかを検出すれば）、異常が生じている電力供給ラインを特定でき、どの気筒のグロープラグに不具合が生じているのかが判明することとなる。

なお、本実施形態では、微分回路によって各ＦＥＴのオン時の電流変化（突入電流発生から負荷電流までの変化の有無）を検出しており、微分回路からの電流変化に応じた信号を比較回路を介してパルス信号として制御装置１０に入力させているが、微分回路からの電流変化に応じた信号が制御装置１０にて取得可能な構成であれば比較回路を介さなくてもよい。

複数のＦＥＴ２１，２２，２３，２４は、直流電源として構成されるバッテリ３から複数のグロープラグ３１，３２，３３，３４に電力を供給する複数の電力供給ライン４１，４２，４３，４４にそれぞれ設けられ、これらグロープラグ３１，３２，３３，３４の通電及び非通電を切り替える構成をなしている。なお、グロープラグ３１，３２，３３，３４は公知の様々なグロープラグを採用でき、バッテリからの電力供給に応じて温度上昇する構成をなしている。

制御装置１０は、制御手段の一例に相当するものであり、各ＦＥＴ２１，２２，２３，２４の通電タイミングを制御する構成をなしている。なお、本実施形態では制御装置１０がマイクロコンピュータとして構成される例を示しているが、ＣＰＵと記憶手段とを備えた構成であればこの例に限定されない。

本実施形態では、各ＦＥＴ２１〜２４は、直流電源であるバッテリ３と各グロープラグ３１〜３４との間に介在して、ＦＥＴ２１〜２４をそれぞれ開閉することにより、バッテリ３からグロープラグ３１〜３４へ電流を供給又は遮断することができるようになっている。具体的には、ＦＥＴ２１〜２４の制御信号入力端子である各ゲート端子Ｇ１，Ｇ２，Ｇ３，Ｇ４は、それぞれ制御装置１０の出力端子Ｐ１，Ｐ２，Ｐ３，Ｐ４に接続しており、制御装置１０からの各ゲート端子Ｇ１，Ｇ２，Ｇ３，Ｇ４へのオン信号（本実施形態ではハイレベルの信号）に応じて各ＦＥＴ２１〜２４がオン状態となるように構成されている。

制御装置１０は、複数の端子（図１では、端子Ｐ１，Ｐ２，Ｐ３，Ｐ４を例示）と、ＣＰＵ１１と、記憶手段としてのＲＯＭ１２、ＲＡＭ１３を備えている。なお、図１では図示していないが、制御装置１０の内部又は外部に不揮発性メモリやＡ／Ｄ変換回路などが設けられていてもよい。

複数の電力供給ライン４１，４２，４３，４４は、バッテリ３に接続される共通ライン４６と複数のグロープラグ３１，３２，３３，３４のそれぞれとの間に接続されるものであり、本実施形態では４気筒分の電力供給ラインが設けられている。そして上述の通り各電力供給ライン４１，４２，４３，４４に、各ＦＥＴ２１，２２，２３，２４がそれぞれ接続されている。

２．制御概要
次に、図３、図４等を参照して制御の概要について説明する。図３は、各グロープラグ３１〜３４の通電制御の際に各ＦＥＴ２１〜３４に与えるパルスのタイミングチャートである。図４は、各グロープラグ３１〜３４に対応した各電力供給ライン４１〜４４に流れる電流量と経過時間との関係を示すグラフである。上述したように、グロープラグ制御装置１は、バッテリ３から複数のグロープラグに電力を供給する複数の電力供給ラインに複数のスイッチ手段が設けられており、このスイッチ手段に制御装置１０が接続されてている。

制御装置１０は、複数のスイッチ手段のうち、いずれかのスイッチ手段をオン状態としつつ他の一又は複数のスイッチ手段をオフ状態とするタイミング制御が可能とされている。センサ５及び検出回路５０は、制御装置１０による上記タイミング制御が行われている状態で、バッテリ３からグロープラグ３１，３２，３３，３４への通電状態を検出する構成をなしている。そして、センサ５及び検出回路５０による検出結果に基づいて、複数のグロープラグの一部の通電異常を判断する構成をなしている。なお、ＣＰＵ１１が、このような異常判断を行う異常判断手段に相当している。

図３のタイミングチャートに示すように、上記タイミング制御は、少なくともエンジン始動時における複数のＦＥＴ２１〜２４の初回の通電時に行われるようになっている。即ち、制御装置１０は、図３に示すように、エンジン始動時において複数のＦＥＴ２１〜２４における各ＦＥＴの初回の通電開始を間隔をあけて順次行うように制御し、センサ５及び検出回路５０は、各ＦＥＴ２１，２２，２３，２４に係る各グロープラグ３１，３２，３３，３４の通電異常を、当該各ＦＥＴの通電開始から次のＦＥＴの通電開始が行われるまでの間に検出する。

つまり、一番目のＦＥＴ２１の通電開始時Ｂ１から次のＦＥＴ２２の通電開始時Ｂ２までの間に当該ＦＥＴ２１に係るグロープラグ３１の通電異常を検出する。同様に、二番目のＦＥＴ２２の通電開始時Ｂ２から次のＦＥＴ２３の通電開始時Ｂ３までの間に当該ＦＥＴ２２に係るグロープラグ３２の通電異常を検出し、三番目のＦＥＴ２３に係るグロープラグ３３、四番目のＦＥＴ２４に係るグロープラグ３４も同様に行う。

異常判断手段に相当するＣＰＵ１１は、電流センサとして構成されるセンサ５にて検出された電流量に基づき、通電異常として各グロープラグ３１，３２，３３，３４ごとの断線判断を行っている。

また、制御装置１０は、図３のように、エンジン始動時における各ＦＥＴの初回の通電開始を間隔をあけて順次行う制御に加え、複数のＦＥＴ２１，２２，２３，２４のうちの一部のスイッチ群を共にオン状態とするように制御を行っている。例えば、１気筒目のグロープラグ３１の初回通電期間Ｐ１（ＦＥＴ２１の初回のオン時間）と２気筒目のグロープラグ３２の初回通電期間Ｐ２（ＦＥＴ２２の初回のオン時間）の一部が重なっており、第２気筒目のグロープラグ３２の異常判断はこの重なり期間Ｔ４における検出結果に基づいて行う。

同様に、２気筒目のグロープラグ３２の初回通電期間Ｐ２と３気筒目のグロープラグ３３の初回通電期間Ｐ３とが重なっており、２気筒目のグロープラグの通電異常の判断は、この重なり期間Ｔ５における検出結果に基づいて行う。また、第３気筒目のグロープラグ３３の初回通電期間Ｐ３と第４気筒目のグロープラグ３４の初回通電期間Ｐ４とが重なっており、更に１気筒目のＰＷＭ制御時のオン信号Ｓ１のオン期間Ｔ１も重なっている。

１気筒目のグロープラグ３１のみに通電される期間Ｔ３において検出回路５０から正常信号の出力があった場合、１気筒目のグロープラグ３１に至る電力供給路が断線状態でないことが判明する。一方、期間Ｔ３において正常信号が出力されない場合、グロープラグ３１が通電されておらず、グロープラグ３１に至る電力供給路のいずれかに断線が発生していることが判明する。

また、１気筒目のグロープラグ３１の初回通電期間Ｐ１と２気筒目のグロープラグ３２の初回通電期間Ｐ２の重なり期間Ｔ４において、検出回路５０から正常信号の出力があった場合、２気筒目のグロープラグ３２に至る電力供給路が断線状態でないことが判明する。期間Ｔ４において正常信号の出力がなかった場合、２気筒目のグロープラグ３２が通電されておらず、グロープラグ３２に至る電力供給路のいずれかに断線が発生していることが判明する。

なお、本実施形態では、期間Ｔ４（１気筒目のグロープラグ３１への突入電流が減少する時間）において通常時（１気筒目のグロープラグ３１への通電に異常が発生していないとき）に一気筒目のグロープラグ３１へ流れる電流（最大でレベルＬ２程度の電流（図４参照）に対応してコンパレータ５０に入力される電圧レベルよりもコンパレータ５０の閾値電圧レベルが高く設定されている。つまり、最大でレベルＬ２程度の電流が共通ラインに流れても、コンパレータ５０から正常信号は出力されない。

また、グロープラグ３２へ突入電流（最大でレベルＬ３程度の電流（図４参照））が流れているときにコンパレータ５０に入力される電圧レベルよりも閾値電圧レベルが低く設定されている。従って、期間Ｔ４において正常信号が出力された場合、グロープラグ３２への通電が正常であることが判明し、期間Ｔ４において正常信号が出力されなかった場合、グロープラグ３２への通電が異常（グロープラグ３２へ至る電力供給路に断線が発生）であることが判明する。

同様に、２気筒目のグロープラグ３２の初回通電期間Ｐ２と３気筒目のグロープラグ３３の初回通電期間Ｐ３の重なり期間Ｔ５において、検出回路５０から正常信号の出力があった場合、３気筒目のグロープラグ３２に至る電力供給路が断線状態でないことが判明する。

本実施形態では、期間Ｔ５（２気筒目のグロープラグ３２への突入電流が減少する時間）において通常時（２気筒目のグロープラグ３２への通電に異常が発生していないとき）に２気筒目のグロープラグ３２へ流れる電流（最大でレベルＬ４程度の電流（図４参照））に対応してコンパレータ５０に入力される電圧レベルよりもコンパレータ５０の閾値電圧レベルが高く設定されている。また、グロープラグ３３へ突入電流（最大でレベルＬ５程度の電流（図４参照））が流れているときにコンパレータ５０に入力される電圧レベルよりも閾値電圧レベルが低く設定されているため、期間Ｔ５において正常信号が出力された場合、グロープラグ３３への通電が正常であることが判明し、期間Ｔ５において正常信号が出力されなかった場合、グロープラグ３３への通電が異常（グロープラグ３３へ至る電力供給路に断線が発生）であることが判明する。

３気筒目のグロープラグ３３の初回通電期間Ｐ３と４気筒目のグロープラグ３４の初回通電期間Ｐ４の重なり期間Ｔ６において、検出回路５０から正常信号の出力があった場合、４気筒目のグロープラグ３２に至る電力供給路が断線状態でないことが判明する。

本実施形態では、期間Ｔ５（３気筒目のグロープラグ３３への突入電流が減少する時間）において通常時（３気筒目のグロープラグ３３への通電に異常が発生していないとき）に３気筒目のグロープラグ３１へ流れる電流（最大でレベルＬ６程度の電流（図４参照））と、通常時（１気筒目のグロープラグ３１への通電に異常が発生していないとき）に１気筒目のグロープラグ３１のオン時間Ｔ７（ＰＷＭ制御時のオン時間）の電流（最大でレベルＬ８程度の電流（図４参照））とを加えた電流に対応したコンパレータ５０への入力電圧レベルよりもコンパレータ５０の閾値電圧レベルが高く設定されており、また、グロープラグ３４へ突入電流が流れているときにコンパレータ５０に入力される電圧レベルよりも閾値電圧レベルが低く設定されている。従って、期間Ｔ６において正常信号が出力された場合、グロープラグ３４への通電が正常であることが判明し、期間Ｔ６において正常信号が出力されなかった場合、グロープラグ３４への通電が異常（グロープラグ３４へ至る電力供給路に断線が発生）であることが判明する。

なお、本実施形態で扱っている初回の通電開始タイミングＢ１〜Ｂ４は、基準時間からの経過時間を示すものであり、例えばイグニッションスイッチＩＧのオン時などを基準時間とすることができる。また、ここでは基準時間を設けてその基準時間からの遅れ時間を設定することにより各グロープラグ３１〜３４の始動タイミングを設定する例を示したが、各グロープラグ３１〜３４の始動タイミングを異ならせうる構成であればタイミングの設定方法はこれに限定されない。

図５は、グロープラグ３１〜３４へ流れる電流の総電流量と経過時間との関係を示している。
本実施形態では、初回の通電開始時に全てのグロープラグ３１〜３４の始動タイミングが異なるように制御される。従って、図５に示すように、初回の通電開始時に各グロープラグ３１〜３４のそれぞれに大きな突入電流が流れたとしても、突入電流のピークが重ならず、総電流量に制約があっても各グロープラグの突入電流が制限されにくくなる。つまり、仮に全てのグロープラグ３１から３４の初回の通電タイミングが同一であると、図５の破線に示すように総電流量のピークレベルが極めて大きくなり、バッテリの劣化や充電不足の影響を受けやすくなってしまうが、本実施形態のように各グロープラグ３１〜３４の通電開始タイミングを異ならせるようにすればピークレベルが抑えられるため、バッテリの劣化や充電不足の影響が抑えられ、このような問題を効果的に解消できる。

次に、図６を参照して、異常検出処理の流れについて説明する。
図６は、異常検出処理の一例を示すフローチャートである。なお、当該異常検出処理とは別に、図３に示すＦＥＴ２１〜２４のタイミング制御処理が制御装置１０にてなされており、当該異常検出処理はこのタイミング制御処理と並列で実行される。

異常検出処理は、例えばイグニッションスイッチＩＧのオンをトリガとして制御装置１０にて開始される。スイッチＩＧがオンすると、まずＳ１０にて１気筒目の通電開始がなされたかを判断する。即ち、上述のタイミング制御処理によりＦＥＴ２１の初回の通電が開始されたかを判断し、開始された場合にはＳ１０にてＹｅｓに進む。開始されていなければＳ１０にてＮｏに進み、ＦＥＴ２１の初回通電が開始されるまで実質的に待機状態となる。

Ｓ１０にてＹｅｓに進んだ後、Ｓ２０にて異常判断を行う。即ち、上述したように、期間Ｔ３において正常信号が出力されたか否かを判断する。期間Ｔ３にてコンパレータ５０から正常信号が出力された場合、異常検出がなされなかったものとしてＳ２０にてＮｏに進む。一方、期間Ｔ３にてコンパレータ５０から正常信号が出力されなかった場合、異常検出があったものとしてＳ２０にてＹｅｓに進み１気筒目の異常対応処理を行う（Ｓ３０）。ここでは、１気筒目に断線異常があった旨の情報を記憶手段（ＲＡＭや不揮発性メモリなど）に記憶する処理を行っている。

Ｓ２０にてＮｏに進んだ場合、或いはＳ３０の処理が終了すると、上述のタイミング制御処理によりＦＥＴ２２の初回の通電が開始されたかを判断し、開始された場合にはＳ４０にてＹｅｓに進む。開始されていなければＳ４０にてＮｏに進み、ＦＥＴ２２の初回通電が開始されるまで実質的に待機状態となる。Ｓ４０にてＹｅｓの場合、Ｓ５０にて異常判断を行う。即ち、上述したように、期間Ｔ４において正常信号が出力されたか否かを判断する。期間Ｔ４にてコンパレータ５０から正常信号が出力された場合、異常検出がなされなかったものとしてＳ５０にてＮｏに進む。一方、期間Ｔ４にてコンパレータ５０から正常信号が出力されなかった場合、異常検出があったものとしてＳ５０にてＹｅｓに進み２気筒目の異常対応処理を行う（Ｓ６０）。ここでは、２気筒目に断線異常があった旨の情報を記憶手段（ＲＡＭや不揮発性メモリなど）に記憶する処理を行っている。

Ｓ５０にてＮｏに進んだ場合、或いはＳ６０の処理が終了すると、上述のタイミング制御処理によりＦＥＴ２３の初回の通電が開始されたかを判断し、開始された場合にはＳ７０にてＹｅｓに進む。開始されていなければＳ７０にてＮｏに進み、ＦＥＴ２３の初回通電が開始されるまで実質的に待機状態となる。Ｓ７０にてＹｅｓの場合、Ｓ８０にて異常判断を行う。即ち、上述したように、期間Ｔ５において正常信号が出力されたか否かを判断する。期間Ｔ５にてコンパレータ５０から正常信号が出力された場合、異常検出がなされなかったものとしてＳ８０にてＮｏに進む。一方、期間Ｔ５にてコンパレータ５０から正常信号が出力されなかった場合、異常検出があったものとしてＳ８０にてＹｅｓに進み３気筒目の異常対応処理を行う（Ｓ９０）。ここでは、３気筒目に断線異常があった旨の情報を記憶手段（ＲＡＭや不揮発性メモリなど）に記憶する処理を行っている。

Ｓ８０にてＮｏに進んだ場合、或いはＳ９０の処理が終了すると、上述のタイミング制御処理によりＦＥＴ２４の初回の通電が開始されたかを判断し、開始された場合にはＳ１００にてＹｅｓに進む。開始されていなければＳ１００にてＮｏに進み、ＦＥＴ２４の初回通電が開始されるまで実質的に待機状態となる。Ｓ１００にてＹｅｓの場合、Ｓ１１０にて異常判断を行う。即ち、上述したように、期間Ｔ６においてコンパレータ５０から正常信号が出力されたか否かを判断する。期間Ｔ６にてコンパレータ５０から正常信号が出力された場合、異常検出がなされなかったものとしてＳ１１０にてＮｏに進む。一方、期間Ｔ６にてコンパレータ５０から正常信号が出力されなかった場合、異常検出があったものとしてＳ１１０にてＹｅｓに進み４気筒目の異常対応処理を行う（Ｓ１２０）。ここでは、４気筒目に断線異常があった旨の情報を記憶手段（ＲＡＭや不揮発性メモリなど）に記憶する処理を行っている。

以上のような処理により、異常があったグロープラグを特定でき、その情報が記憶手段に記憶されることとなる。なお、情報が記憶された場合、それを表示部による表示などにより報知してもよい。

以上のように、本実施形態の構成によれば、グロープラグ全体として通電異常を検出するのではなく、単一のグロープラグのみの通電異常の検出が可能となるため、グロープラグ群全体を通電しながら異常検出を行う場合と比較して温度変化の影響を効果的に抑えることができる。また、多くの異常検出手段を設けることなく一部のグロープラグの異常を検出できるようになり、部品点数をそれほど多くすることなく、また装置構成をそれほど複雑化することなく異常発生箇所を具体的に特定できるようになる。

本実施形態では、制御装置１０によタイミング制御は、複数のＦＥＴ２１〜２４の初回の通電時に行われる。エンジン始動時における初回の通電時には各ＦＥＴ２１〜２４の通電開始時に大きな突入電流が流れるが、本実施形態のようにタイミング制御を行うようにすれば、このタイミング制御により突入電流を分散させることができ、グロープラグ３１〜３４の効率的な通電が可能となる。さらに、大きな突入電流が流れる初回の通電時に異常判断を行うようにすれば、正常時に対する異常時のの変化（例えば正常時の電流量に対する断線時の電流の変化）が大きくなるため、異常をより正確に検出できるようになる。

制御装置１０は、エンジン始動時において複数のＦＥＴ２１〜２４における各ＦＥＴの初回の通電を間隔をあけて順次行うように制御し、通電状態検出手段に相当するセンサ５及び検出回路５０は、各ＦＥＴ２１〜２４に係るグロープラグ３１〜３４の通電異常を、当該各ＦＥＴの通電開始から次のＦＥＴの通電開始が行われるまでの間に検出している。これにより各ＦＥＴに対応したグロープラグ３１〜３４の通電異常を、それぞれ個別に精度良く検出できるようになる。

また、電流センサからなるセンサ５と検出回路５０によって通電状態検出手段が構成されており、異常判断手段に相当するＣＰＵ１１は、センサ５にて検出された電流量に基づいて各グロープラグごとの断線判断を行っている。この構成によれば、各グロープラグの断線判断を簡易に実現でき、断線異常を個別に検出することで、異常が生じた場合に、より適切な対応をとることができる。

＜実施形態２＞
次に、実施形態２について説明する。
本実施形態では、通電状態検出手段として、実施形態１に示したセンサ５及び検出回路５０に加え、バッテリ３の電圧を検出する電圧センサ７が設けられている。本実施形態では、電圧センサ７が設けられ、電圧検出結果が制御装置１０に入力される点、図６のＳ２０、Ｓ５０、Ｓ８０、Ｓ１１０における異常判断の具体的方法、Ｓ３０、Ｓ６０．Ｓ９０、Ｓ１２０における異常対応処理の具体的内容のみが実施形態１と異なり、そのほかは実施形態１と同様である。よって、実施形態２では、図１を図７に変更し、図２〜図６は実施形態１と同様の図が用いられることを前提として説明する。

本実施形態では、バッテリ２の電圧を検出する公知の電圧センサ７が設けられて、制御装置１０にバッテリ３の電圧レベルが入力されるようになっている。なお、電圧センサ７は、例えば公知の直流電圧計などを用いることができ、本実施形態では、バッテリ３の端子電圧レベルが図示しないＡ／Ｄ変換器を介して制御装置１０に入力されるようになっている。

本実施形態では、図６の異常判断において断線異常のみならず、短絡異常をも検出している。即ち、図６のように実施形態１と同様の異常検出処理を実行した上で、Ｓ２０の異常判断において、センサ５及び検出回路５０による検出結果に基づく断線判断に加え、バッテリ３の端子電圧レベルに基づく短絡判断をも実行している。即ち、Ｓ２０においてグロープラグ３１に対する初回の通電開始直後にバッテリ３の端子電圧が予め定められた所定の電圧低下を生じるか否かをも判断している。予め定められた所定の電圧低下は、本実施形態では、通電前の電圧レベルに対する閾値以上の電圧低下としている。よって、Ｓ２０では、Ｔ３において検出回路５０から正常信号が出力されなかった場合に加え、グロープラグ３１に対する初回の通電開始直後にバッテリ３の端子電圧が閾値以上電圧低下した場合にもＹｅｓに進むようにしている。そして本実施形態に係るＳ３０では、１気筒目に異常が発生したこと及びその異常種別（断線であるか短絡であるか）を特定できる情報を記憶手段に記憶する。

２気筒目のＳ５０及びＳ６０、３気筒目のＳ８０及びＳ９０、４気筒目のＳ１１０及びＳ１２０でも同様の処理が行われる。即ち、本実施形態２に係るＳ５０では、Ｔ４において検出回路５０から正常信号が出力されなかった場合に加え、グロープラグ３２に対する初回の通電開始直後にバッテリ３の端子電圧が、グロープラグ３２の通電開始前から閾値以上電圧低下した場合にもＹｅｓに進む。そして本実施形態２に係るＳ６０では、２気筒目に異常が発生したこと及びその異常種別（断線であるか短絡であるか）を特定できる情報を記憶手段に記憶する。

本実施形態２に係るＳ８０では、Ｔ５において検出回路５０から正常信号が出力されなかった場合に加え、グロープラグ３３に対する初回の通電開始直後にバッテリ３の端子電圧が、グロープラグ３３の通電開始前から閾値以上電圧低下した場合にもＹｅｓに進む。そして本実施形態２に係るＳ９０では、３気筒目に異常が発生したこと及びその異常種別（断線であるか短絡であるか）を特定できる情報を記憶手段に記憶する。

本実施形態２に係るＳ１１０では、Ｔ６において検出回路５０から正常信号が出力されなかった場合に加え、グロープラグ３４に対する初回の通電開始直後にバッテリ３の端子電圧が、グロープラグ３４の通電開始前から閾値以上電圧低下した場合にもＹｅｓに進む。そして本実施形態２に係るＳ１２０では、４気筒目に異常が発生したこと及びその異常種別（断線であるか短絡であるか）を特定できる情報を記憶手段に記憶する。

以上のように、本実施形態では、バッテリの電圧を検出し、異常判断手段に相当するＣＰＵ１１は、各グロープラグ３１〜３４の通電時における、バッテリ３の電圧に基づいて（より詳しくはバッテリ３の電圧低下に基づいて）各グロープラグ３１〜３４への通電ラインの短絡状態を検出している。よって、各グロープラグ３１〜３４への通電における短絡異常を好適に検出できるようになる。このように短絡異常を個別に検出することで、異常が生じた場合に、より適切な対応をとることができる。

＜実施形態３＞
次に、実施形態３について説明する。
実施形態３のグロープラグ制御装置１００は、通電状態検出手段の構成が実施形態１と異なっているが、それ以外は実施形態１と同様である。よって同様の部分については同一の符号を付し、詳細な説明は省略する。

実施形態３のグロープラグ制御装置１００は、実施形態１と同様に、バッテリ３から複数のグロープラグ３１〜３４に電力を供給する複数の電力供給ライン４１〜４４が設けられており、これら複数の電力供給ライン４１〜４４にスイッチ手段としてのＦＥＴ２１〜２４がそれぞれ接続されている。各ＦＥＴ２１〜２４は、これらＦＥＴ２１〜２４に接続される各グロープラグ３１〜３４の通電及び非通電を切り替える構成をなしている。

マイクロコンピュータとして構成される制御装置１０は、制御手段の一例に相当しており、複数のＦＥＴ２１〜２４の各々をそれぞれ独立してオンオフ制御可能とされている。例えば、この制御装置１０により複数のＦＥＴ２１〜２４のうち、いずれかのＦＥＴをオン状態としつつ他の一又は複数のＦＥＴをオフ状態とするタイミング制御が可能とされている。

本実施形態の通電状態検出手段は、ＦＥＴ２１〜２４（スイッチ手段）がオン状態となったときに通電する各グロープラグごとの通電ライン６１〜６４にそれぞれ設けられている。具体的には、各通電ライン６１〜６４にそれぞれ接続された抵抗７１〜７４と、抵抗７１〜７４のそれぞれの両端電圧が入力される検出回路８１〜８４とを備えた構成をなしている。

即ち、抵抗７１と検出回路８１のペアによって通電ライン６１に対応した通電状態検出手段が構成され、抵抗７２と検出回路８２のペアによって通電ライン６２に対応した通電状態検出手段が構成され、抵抗７３と検出回路８３のペアによって通電ライン６３に対応した通電状態検出手段が構成され、抵抗７４と検出回路８４のペアによって通電ライン６４に対応した通電状態検出手段が構成されている。なお、以下の説明では、通電ライン６１〜６４を通電ライン６０と総称し、抵抗７１〜７４を抵抗７０と総称し、検出回路８１〜８４を検出回路８０と総称することとする。図９では、各検出回路８０（検出回路８１〜８４にて用いられる共通構成）を示している。

通電状態検出手段として構成される抵抗７０及び検出回路８０は、通電ライン６０の遮断を検出すると共に、通電ライン６０の過電流状態をも検出する構成をなしている。具体的には、図９のように、抵抗７０は、通電ライン６０の電圧レベルを検出するためのシャント抵抗として構成されるものであり、各ＦＥＴ２１〜２４と各グロープラグ３１〜３４の間において直列に接続されている。抵抗７０の両端の電圧値は検出回路８０に入力され、公知の電圧増幅回路として構成される増幅器８５によって増幅される。

そして、増幅器８５によって増幅された増幅電圧信号Ｖａは比較器８６、８７にそれぞれ入力される。比較器８６は、通電ライン６０の過電流を検出する過電流検出手段の一例に相当しており、増幅器８５からの増幅電圧信号Ｖａが第１閾値Ｖ１を超えている場合に異常信号Ｖｄ１を出力する。即ち、通電ライン６０に流れる電流レベルが第１閾値Ｖ１に対応した所定の第１電流レベル以上の場合には、異常信号Ｖｄ１が出力されるため、この異常信号Ｖｄ１によって過電流状態を知ることができる。

また、比較器８７は、通電ライン６０の遮断（断線）を検出する遮断検出手段の一例に相当しており、増幅器８５からの増幅電圧信号Ｖａが第２閾値Ｖ２未満の場合に異常信号Ｖｄ２を出力する。即ち、通電ライン６０の電流レベルが第２閾値Ｖ２に対応した所定の第２電流レベル以下の場合には異常信号Ｖｄ２が出力されるため、この異常信号Ｖｄ２によって断線状態を知ることができる。

比較器８６、８７からの出力はＯＲ回路８８に入力されるようになっている。即ち、比較器８６、８７の少なくともいずれかから異常信号が出力される場合には、ＯＲ回路８８から異常信号Ｖｄ３が出力される。ＯＲ回路８８からの出力は、ＡＮＤ回路８９に入力されるようになっている。このＡＮＤ回路８９は、ＯＲ回路８８からの出力と、当該検出回路８０に対応するＦＥＴへのオン信号（例えば、検出回路８１であれば、ＦＥＴ２１へのオン信号）とが入力され、このＦＥＴへのオン信号とＯＲ回路８８からの異常信号Ｖｄ３とがいずれも出力されている場合に異常信号Ｖｄ４を出力するようになっている。

次に、異常判断について説明する。
本実施形態の制御装置１０は、図１０に示すようなタイミングでＦＥＴ２１〜２４に対してＰＷＭ信号を出力する構成をなしている。このＰＷＭ信号は、全てのＦＥＴ２１〜２４においてＰＷＭ信号のオン期間Ｔ１（オン信号Ｓ１が出力されている期間）が互いに重ならないようにタイミング制御されている。このように制御装置１０によってタイミング制御が行われている状態で、バッテリ３からグロープラグ３１〜３４への通電状態を上記抵抗７０、検出回路８０によって検出しており、その検出結果に基づき、制御装置１０内のＣＰＵ１１により各グロープラグ３１〜３４の通電異常を判断している。

図８、図９に示すように、本実施形態では、異常信号出力手段の一例に相当するＯＲ回路９０が設けられており、複数の通電状態検出手段のうちのいずれかにおいて通電異常が検出された場合に異常信号を制御装置１０（マイクロコンピュータ）に対して出力するようになっている。より詳しくは、各検出回路８１〜８４の出力が、ＯＲ回路９０に入力されるようになっており、いずれかの検出回路８１〜８４にて異常信号Ｖｄ４（図９参照）が出力される場合にはＯＲ回路９０から制御装置１０の端子Ｐ６へと異常信号Ｖｄ５が出力される。

制御装置１０（マイクロコンピュータ）の内部に設けられたＣＰＵ１１は判定手段の一例に相当しており、各ＦＥＴ２１〜２４へのＰＷＭ信号のオン期間にＯＲ回路９０（異常信号出力手段）によって異常信号が出力されたか否かに基づいて、そのオン期間とされたＦＥＴと対応するグロープラグの異常を判定している。

即ち、図１０に示す各ＦＥＴ２１〜２４へのＰＷＭ信号のオン期間Ｔ１において、オン期間Ｔ１とされたＦＥＴと対応する通電状態検出手段にて異常検出されたか否かに基づいて、オン期間Ｔ１とされたＦＥＴと対応するグロープラグ（当該ＦＥＴのオンにより通電されるグロープラグ）の異常を判断している。例えば、ＦＥＴ２１へのＰＷＭ信号のオン期間Ｔ１においては、ＦＥＴ２１と対応する抵抗７１及び検出回路８１によって異常検出されたか否かに基づいて、オン期間Ｔ１とされたＦＥＴ２１と対応するグロープラグ３１の異常を判断している。

つまり、本実施形態に係る構成では、いずれかのＦＥＴがオン期間Ｔ１とされた場合、そのオン期間Ｔ１とされるＦＥＴに対応したグロープラグのみが通電されるため（即ち、そのオン期間とされるＦＥＴに接続される通電ラインのみが通電されるため）、出力される異常信号は、その通電されるグロープラグについてのものである。そして、制御装置１０では、どのＦＥＴがオン期間Ｔ１となっているかを具体的に特定できるため、異常信号Ｖｄ５が出力されるタイミングによって異常となっているグロープラグを具体的に特定できるのである。

以上のように、本実施形態の構成によれば、グロープラグ全体として通電異常を検出するのではなく、一部のみ、或いは単一のグロープラグのみの通電異常の検出が可能となるため、グロープラグ群全体を通電しながら異常検出を行う場合と比較して温度変化の影響を効果的に抑えることができる。また装置構成をそれほど複雑化することなく異常発生箇所を具体的に特定できるようになる。

また、本実施形態では、通電ライン６０の遮断を検出する遮断検出手段としての比較器８７を有しているため、遮断（断線）された通電ラインに係るグロープラグを具体的に特定できるようになる。

また、通電ライン６０の過電流状態を検出する過電流検出手段としての比較器８６を有しているため、過電流状態となった通電ラインに係るグロープラグをも具体的に特定できるようになる。

また、制御装置１０により、ＦＥＴ２１〜２４（スイッチ手段）に対してＰＷＭ信号が出力され、全てのスイッチ手段に対するＰＷＭ信号のオン期間Ｔ１が互いに重ならないようにタイミング制御されている。そして、異常判断手段は、ＦＥＴへのＰＷＭ信号のオン期間Ｔ１に、そのオン期間Ｔ１とされたＦＥＴ（スイッチ手段）と対応する通電状態検出手段にて異常検出されたか否かに基づいて、そのオン期間Ｔ１とされたＦＥＴと対応するグロープラグの異常を判断している。従って、通電異常が生じているグロープラグをＰＷＭ信号のオン期間Ｔ１に基づいて精度高く特定できるようになり、かつ異常検出のための特別な検出時間を別途設ける必要がなく、効率的な異常検出が可能となる。

さらに、異常判断手段は、複数の通電状態検出手段のうちのいずれかにおいて通電異常が検出された場合に、異常信号を制御装置１０（マイクロコンピュータ）に対して出力する異常信号出力手段としてのＯＲ回路９０を備えている。また、ＦＥＴへのＰＷＭ信号のオン期間Ｔ１に異常信号出力手段によって異常信号が出力されたか否かに基づいて、そのオン期間Ｔ１とされたＦＥＴと対応するグロープラグの異常を判定するＣＰＵ１１（ＣＰＵ１１は、判定手段の一例に相当する）が制御装置１０（マイクロコンピュータ）内部に設けられている。従って、制御装置１０（マイクロコンピュータ）において異常信号入力用の端子を数多く設けなくても各グロープラグごとの異常検出を好適に行うことができ、制御装置１０（マイクロコンピュータ）の端子を他の用途に有効利用しやすくなる。

＜他の実施形態＞
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。

（１）なお、上記実施形態では、各グロープラグ３１〜３４に対する通電異常を当該異常検出の対象となるグロープラグ以外の一部のグロープラグを通電しつつ行っていたが、各ＦＥＴ２１〜２４に対応した各グロープラグ３１〜３４の通電異常の判断を、各ＦＥＴのみしか通電されていない時間帯における通電状態検出手段による検出結果に基づいて行ってもよい。つまり、１気筒目のグロープラグ３１に対応したＦＥＴ２１がオン状態となっているとき、かつ他のＦＥＴ２２〜２４が全てオフ状態となっているときのセンサ５及び検出回路５０による検出結果に基づいてグロープラグ３１に対する通電異常を判断するようにしてもよい。同様に、２気筒目のグロープラグ３２に対応したＦＥＴ２２がオン状態となっているとき、かつ他のＦＥＴ２１，２３，２４が全てオフ状態となっているときのセンサ５及び検出回路５０による検出結果に基づいてグロープラグ３２に対する通電異常を判断できる。また、３気筒目のグロープラグ３３に対応したＦＥＴ２３がオン状態となっているとき、かつ他のＦＥＴ２１，２２，２４が全てオフ状態となっているときのセンサ５及び検出回路５０による検出結果に基づいてグロープラグ３３に対する通電異常を判断できる。また、４気筒目のグロープラグ３４に対応したＦＥＴ２４がオン状態となっているとき、かつ他のＦＥＴ２１，２２，２３が全てオフ状態となっているときのセンサ５及び検出回路５０による検出結果に基づいてグロープラグ３４に対する通電異常を判断できる。このようにすれば、各ＦＥＴに対応したグロープラグに対する通電異常を簡易な構成でより正確に検出できることとなる。

（２）実施形態３では、各検出回路８１〜８４からの出力をＯＲ回路９０に入力させるようにしたが、図１１のように各検出回路８１〜８４の出力を直接制御装置１０（マイクロコンピュータ）の端子Ｐ７〜Ｐ１０に入力するようにしてもよい。この場合、実施形態３のように、制御装置１０によって全てのＦＥＴ２１〜２４においてＰＷＭ信号のオン期間Ｔ１（オン信号Ｓ１が出力されている期間）が互いに重ならないようにタイミング制御してもよいが、いずれか若しくは全てのＦＥＴのオン期間が一部又は全部重なるようにしてもよい。即ち、この構成では、検出回路８１〜８４から異常信号が入力された端子が特定できれば異常となっているグロープラグを特定できるため、あえてオン期間をずらす必要はない。

本発明の実施形態１に係るグロープラグ制御装置を概念的に例示するブロック図 検出回路５０を概念的に例示する回路図 各グロープラグ３１〜３４の通電制御の際に各ＦＥＴ２１〜３４に与えるパルスのタイミングチャート 各グロープラグ３１〜３４に対応した各電力供給ライン４１〜４４に流れる電流量と経過時間との関係を示すグラフ グロープラグ３１〜３４へ流れる電流の総電流量と経過時間との関係を示すグラフ 実施形態１における異常検出処理の流れを例示するフローチャート 本発明の実施形態２に係るグロープラグ制御装置を概念的に例示するブロック図 本発明の実施形態３に係るグロープラグ制御装置を概念的に例示するブロック図 図８のグロープラグ制御装置の検出回路を概略的に例示する回路図 図８のグロープラグ制御装置において各グロープラグ３１〜３４の通電制御の際に各ＦＥＴ２１〜３４に与えるパルスのタイミングチャート 図８のグロープラグ制御装置を変形した変形例を示す図

符号の説明

１，１００…グロープラグ制御装置（異常検出装置）
３…バッテリ
５…センサ（通電状態検出手段、電流センサ）
１０…制御装置（制御手段）
１１…ＣＰＵ（異常判断手段）
２１，２２，２３，２４…ＦＥＴ（スイッチ手段）
３１，３２，３３，３４…グロープラグ
４１，４２，４３，４４…電力供給ライン
５０…検出回路（通電状態検出手段）
６１〜６４…通電ライン
７１〜７４…抵抗（通電状態検出手段）
８１〜８４…検出回路（通電状態検出手段）
８９…ＡＮＤ回路
９０…ＯＲ回路（異常信号出力手段）

Claims (12)

1. バッテリから複数のグロープラグに電力を供給する複数の電力供給ラインにそれぞれ設けられ、前記グロープラグの通電及び非通電を切り替える複数のスイッチ手段と、
   前記複数のスイッチ手段のうち、いずれかのスイッチ手段をオン状態としつつ他の一又は複数のスイッチ手段をオフ状態とするタイミング制御が可能な制御手段と、
   前記制御手段による前記タイミング制御が行われている状態で、前記バッテリからの前記グロープラグへの通電状態を検出する通電状態検出手段と、
   前記通電状態検出手段による検出結果に基づいて、前記複数のグロープラグのうちの一部の通電異常を判断する異常判断手段と、
   を備えたことを特徴とする異常検出装置。
2. 前記タイミング制御は、少なくともエンジン始動時における前記複数のスイッチ手段の初回の通電時に行われることを特徴とする請求項１に記載の異常検出装置。
3. 前記制御手段は、エンジン始動時において前記複数のスイッチ手段における各スイッチ手段の初回の通電開始を間隔をあけて順次行うように制御し、
   前記通電状態検出手段は、各スイッチ手段に係るグロープラグの通電異常を、当該各スイッチ手段の通電開始から次のスイッチ手段の通電開始が行われるまでの間に検出することを特徴とする請求項２に記載の異常検出装置。
4. 前記異常判断手段は、各スイッチ手段に対応した各グロープラグの通電異常の判断を、当該各スイッチ手段のみしか通電されていない時間帯における前記通電状態検出手段による検出結果に基づいて行うことを特徴とする請求項１ないし請求項３のいずれかに記載の異常検出装置。
5. 前記通電状態検出手段は、前記バッテリの電圧を検出する電圧検出手段を備え、
   前記異常判断手段は、各スイッチ手段の通電時における、前記バッテリの電圧に基づいて各グロープラグへの通電ラインの短絡状態を検出することを特徴とする請求項１ないし請求項４のいずれかに記載の異常検出装置。
6. 前記通電状態検出手段は、電流センサを有してなり、
   前記異常判断手段は、前記電流センサにて検出された電流量に基づいて各グロープラグごとの断線判断を行うことを特徴とする請求項１ないし請求項５のいずれかに記載の異常検出装置。
7. 前記通電状態検出手段は、各スイッチ手段がオン状態となったときに通電する各グロープラグごとの通電ラインにそれぞれ設けられており、
   前記異常判断手段は、前記通電状態検出手段による検出結果に基づいて各グロープラグごと異常判断を行うことを特徴とする請求項１ないし請求項４のいずれかに記載の異常検出装置。
8. バッテリから複数のグロープラグに電力を供給する複数の電力供給ラインにそれぞれ設けられ、前記グロープラグの通電及び非通電を切り替える複数のスイッチ手段と、
   前記複数のスイッチ手段の各々をそれぞれ独立してオンオフ制御可能な制御手段と、
   前記スイッチ手段がオン状態となったときに通電する各グロープラグごとの通電ラインにそれぞれ設けられた複数の通電状態検出手段と、
   前記通電状態検出手段による検出結果に基づいて、各グロープラグの通電異常を判断する異常判断手段と、
   を備えたことを特徴とする異常検出装置。
9. 前記通電状態検出手段は、前記通電ラインの遮断を検出する遮断検出手段を有することを特徴とする請求項７又は請求項８に記載の異常検出装置。
10. 前記通電状態検出手段は、前記通電ラインの過電流状態を検出する過電流検出手段を備えることを特徴とする請求項７ないし請求項９のいずれかに記載の異常検出装置。
11. 前記制御手段は、前記スイッチ手段に対してＰＷＭ信号を出力すると共に、全てのスイッチ手段に対する前記ＰＷＭ信号のオン期間が互いに重ならないようにタイミング制御する構成をなしており、
    前記異常判断手段は、前記スイッチ手段へのＰＷＭ信号のオン期間に、当該スイッチ手段と対応する通電状態検出手段にて異常検出されたか否かに基づいて、当該スイッチ手段と対応する前記グロープラグの異常を判断することを特徴とする請求項１ないし請求項１０のいずれかに記載の異常検出装置。
12. 前記制御手段は、マイクロコンピュータを有してなると共に前記スイッチ手段に対してＰＷＭ信号を出力する構成をなし、かつ全てのスイッチ手段に対する前記ＰＷＭ信号のオン期間が互いに重ならないようにタイミング制御する構成をなしており、
    前記異常判断手段は、
    複数の前記通電状態検出手段のうちのいずれかにおいて通電異常が検出された場合に異常信号を前記マイクロコンピュータに対して出力する異常信号出力手段と、
    前記マイクロコンピュータの内部に設けられると共に、前記スイッチ手段への前記ＰＷＭ信号のオン期間に前記異常信号出力手段によって前記異常信号が出力されたか否かに基づいて、そのオン期間とされた前記スイッチ手段と対応する前記グロープラグの異常を判定する判定手段と、
    を備えたことを特徴とする請求項７ないし請求項１０のいずれかに記載の異常検出装置。

Images