JP2008029704A - Pachinko game machine - Google Patents

Pachinko game machine Download PDF

Info

Publication number
JP2008029704A
JP2008029704A JP2006208382A JP2006208382A JP2008029704A JP 2008029704 A JP2008029704 A JP 2008029704A JP 2006208382 A JP2006208382 A JP 2006208382A JP 2006208382 A JP2006208382 A JP 2006208382A JP 2008029704 A JP2008029704 A JP 2008029704A
Authority
JP
Japan
Prior art keywords
data
command
control circuit
symbol
cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006208382A
Other languages
Japanese (ja)
Other versions
JP5076389B2 (en
Inventor
Masahisa Wada
昌久 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Okumura Yu Ki Co Ltd
Original Assignee
Okumura Yu Ki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Okumura Yu Ki Co Ltd filed Critical Okumura Yu Ki Co Ltd
Priority to JP2006208382A priority Critical patent/JP5076389B2/en
Publication of JP2008029704A publication Critical patent/JP2008029704A/en
Application granted granted Critical
Publication of JP5076389B2 publication Critical patent/JP5076389B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Pinball Game Machines (AREA)
  • Display Devices Of Pinball Game Machines (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To easily detect the displacement of performance data in a memory. <P>SOLUTION: Image data are detected from a VROM and a checksum is computed on the basis of the detected result of the image data. On the basis of the accumulation of the computed result of the checksum, a sum counter S is computed and the computed result of the sum counter S is displayed at a decorative pattern display device. Thus, even when the image data are displaced in the image data of a low using frequency, a tester can easily find the displacement of the image data on the basis of the comparison of the display result of the sum counter S with an accurate checksum. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は複数の図柄要素のそれぞれを可変状態および可変停止状態で順に表示する図柄遊技の映像を図柄表示器に表示する構成のパチンコ遊技機に関する。   The present invention relates to a pachinko gaming machine configured to display on a symbol display an image of a symbol game in which each of a plurality of symbol elements is sequentially displayed in a variable state and a variable stop state.

上記パチンコ遊技機には図柄表示器に図柄遊技の映像を表示するときにビデオデータ等の演出データを再生し、図柄遊技の映像を演出データの再生結果に基づいて演出する構成のものがある。このパチンコ遊技機の場合には演出データの作成結果をメモリに電気的に記録して使用している。このため、メモリの演出データが使用途中で作成結果に対して変位し、演出データの作成結果に応じた内容の演出を行うことができなくなる虞がある。この変位が使用頻度の低い演出データで発生したときには演出データの変位を確認する機会が少なくなるので、演出データの変位を容易に発見することができない。
特開平7−31737号公報
Some of the pachinko gaming machines have a configuration in which effect data such as video data is reproduced when an image of a symbol game is displayed on a symbol display, and an image of the symbol game is rendered based on a reproduction result of the effect data. In the case of this pachinko machine, the production result of the production data is electrically recorded in the memory and used. For this reason, there is a possibility that the effect data in the memory may be displaced with respect to the creation result during use, and the effect corresponding to the creation result of the effect data cannot be performed. When this displacement occurs in effect data that is not frequently used, the chance of confirming the displacement of the effect data is reduced, so that the displacement of the effect data cannot be easily found.
JP 7-31737 A

従来のパチンコ遊技機には大当りおよび外れを判定する制御プログラムが保存されたプログラムメモリに識別データを記録し、書込み不能な専用メモリに判定データを記録し、プログラムメモリの識別データおよび専用メモリの判定データ相互間の同一性に基づいてプログラムメモリの不正交換の有無を判断する構成のものがある。この従来のパチンコ遊技機は識別データの変位および判定データの変位のそれぞれが発生しないことを前提にプログラムメモリの不正交換の有無を判断するものであり、メモリの演出データが使用途中で変位したことを検出することはできない。   In conventional pachinko machines, identification data is recorded in a program memory in which a control program for determining big hits and misses is stored, and determination data is recorded in a non-writable dedicated memory. There is a configuration in which the presence or absence of unauthorized exchange of program memory is determined based on the identity between data. This conventional pachinko machine determines whether or not the program memory has been tampered with on the premise that neither the displacement of the identification data nor the displacement of the judgment data occurs, and the effect data in the memory is displaced during use Cannot be detected.

本発明は上記事情に鑑みてなされたものであり、その目的は、メモリの演出データが使用途中で変位したことを容易に検出することが可能なパチンコ遊技機を提供することにある。   The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a pachinko gaming machine that can easily detect that memory effect data has been displaced during use.

1.請求項1記載のパチンコ遊技機の説明
請求項1記載のパチンコ遊技機は[1]始動口〜[12]チェックサム表示手段を備えたところに特徴を有している。
[1]始動口は遊技盤に設けられたものであり、遊技球が入球可能なものである。図2の符号18は遊技盤の一例であり、図2の符号24は始動口の一例である。
[2]可変入球口は遊技盤に設けられたものであり、遊技球が入球不能な閉鎖状態および遊技球が入球可能な開放状態相互間で切換えられるものである。図2の入賞口台板26は遊技球が入賞不能な閉鎖状態および遊技球が入賞可能な開放状態に相互に切換えられる特別入賞口を有するものであり、特別入賞口は可変入球口に相当する。
[3]当落判定手段は遊技球が始動口に入球することに基づいて可変入球口を開放する大当りおよび可変入球口を開放しない外れを判定するものであり、図11のステップS52は当落判定手段の一例である。
[4]図柄表示器は遊技盤に設けられたものであり、複数の図柄要素を可変状態および可変停止状態で順に表示する図柄遊技の映像が表示されるものである。図2の装飾図柄表示器32は図柄表示器の一例である。
[5]図柄遊技手段は図柄表示器に図柄遊技の映像を表示するものであり、当落判定手段が大当りを判定したときには複数の図柄要素が予め決められた大当りの組合せとなるように複数の図柄要素のそれぞれを停止表示し、当落判定手段が外れを判定したときには複数の図柄要素が大当りの組合せとは相違する外れの組合せとなるように複数の図柄要素のそれぞれを停止表示するものである。図3のVDP84は図柄遊技手段の一例であり、図32はVDP84が装飾図柄表示器32に表示する図柄遊技の映像の一例である。
[6]メモリは図柄遊技の映像を演出するための演出データが記録されたものである。図3のVROM85〜VROM92のそれぞれはメモリの一例であり、VROM85に記録された装飾図柄遊技用のビデオデータ〜VROM92に記録された装飾図柄遊技用のビデオデータのそれぞれは図柄遊技の映像の背景となる演出映像を表示するための演出データに相当する。
[7]演出データ選択手段はメモリから演出データを選択するものである。図3のVDP84は演出データ選択手段の一例であり、VROM85〜VROM92のそれぞれからビデオデータを選択する。
[8]演出手段は演出データ選択手段の選択結果に応じた演出データを再生することに基づいて図柄遊技の映像を演出するものである。図3のVDP84は演出手段の一例であり、ビデオデータの選択結果を再生することに基づいて装飾図柄表示器32に図柄遊技の背景となる演出映像を表示する。
[9]カウンタ更新手段はカウンタを予め決められた初期値を基準に定量ずつ順に更新するものであり、図37のステップS459はカウンタ更新手段の一例である。このカウンタ更新手段はアドレスカウンタAにジャンプアドレスカウンタΔAを加算することに基づいてアドレスカウンタAを初期値「0」を基準にジャンプアドレスカウンタΔAずつ順に更新するものであり、アドレスカウンタAはカウンタに相当し、ジャンプアドレスカウンタΔAは定量に相当する。
[10]データ検出手段はカウンタ更新手段がカウンタを更新する毎にメモリのうちカウンタの更新結果に応じたアドレスから演出データを検出するものである。図3のVDP84はデータ検出手段の一例であり、図37のステップS456でデータ要求コマンド2が送信されることに基づいて図37のステップS455で送信されたアドレスカウンタAに応じたビデオデータを検出する。
[11]チェックサム演算手段はデータ検出手段が演出データを検出する毎にチェックサムを演算し、チェックサムの演算結果を累積するものである。図37のステップS458および図37のステップS459の両者はチェックサム演算手段の一例であり、サムカウンタSはチェックサムの累積結果に相当する。
[12]チェックサム表示手段は図柄表示器にチェックサム演算手段の累積結果を表示するものである。図3のVDP84はチェックサム表示手段の一例であり、図45はVDP84が装飾図柄表示器32に表示するチェックサムSの映像を示している。
1. Description of pachinko gaming machine according to claim 1 The pachinko gaming machine according to claim 1 is characterized in that it includes [1] start-up port to [12] checksum display means.
[1] The start port is provided in the game board, and a game ball can be entered therein. Reference numeral 18 in FIG. 2 is an example of a game board, and reference numeral 24 in FIG. 2 is an example of a starting port.
[2] The variable entrance is provided in the game board and can be switched between a closed state where the game ball cannot enter and an open state where the game ball can enter. 2 has a special winning opening that can be switched between a closed state where game balls cannot be won and an open state where game balls can be won. The special winning opening corresponds to a variable winning opening. To do.
[3] The winning determination means determines whether or not to open the variable entrance and whether or not to release the variable entrance based on the game ball entering the start opening, and step S52 in FIG. It is an example of a winning determination means.
[4] The symbol display is provided on the game board, and displays a symbol game image that sequentially displays a plurality of symbol elements in a variable state and a variable stop state. The decorative symbol display 32 of FIG. 2 is an example of a symbol display.
[5] The symbol game means displays an image of the symbol game on the symbol display, and when the winning determination means determines a big hit, a plurality of symbol elements are combined in a predetermined big hit. Each of the elements is stopped and displayed, and each of the plurality of symbol elements is stopped and displayed so that when the winning determination means determines that it is out, the plurality of symbol elements are out of combination different from the jackpot combination. 3 is an example of the symbol game means, and FIG. 32 is an example of the image of the symbol game displayed on the decorative symbol display 32 by the VDP 84.
[6] The memory is recorded with effect data for effecting the design game video. Each of the VROM 85 to VROM 92 in FIG. 3 is an example of a memory, and each of the decorative design game video data recorded in the VROM 85 to the decorative design game video data recorded in the VROM 92 is the background of the video of the design game. It corresponds to the production data for displaying the production video.
[7] The effect data selecting means is for selecting effect data from the memory. VDP 84 in FIG. 3 is an example of effect data selection means, and selects video data from each of VROM 85 to VROM 92.
[8] The effect means produces an image of the symbol game based on reproducing the effect data corresponding to the selection result of the effect data selection means. The VDP 84 in FIG. 3 is an example of effect means, and displays an effect image as a background of the symbol game on the decorative symbol display 32 based on reproducing the selection result of the video data.
[9] The counter updating means updates the counter in a quantitative manner with reference to a predetermined initial value, and step S459 in FIG. 37 is an example of the counter updating means. This counter updating means updates the address counter A sequentially by the jump address counter ΔA based on the initial value “0” based on the addition of the jump address counter ΔA to the address counter A. Correspondingly, the jump address counter ΔA corresponds to quantification.
[10] The data detection means detects effect data from an address corresponding to the counter update result in the memory every time the counter update means updates the counter. VDP 84 in FIG. 3 is an example of data detection means, and detects video data corresponding to address counter A transmitted in step S455 of FIG. 37 based on the transmission of data request command 2 in step S456 of FIG. To do.
[11] The checksum calculation means calculates the checksum every time the data detection means detects the effect data, and accumulates the checksum calculation results. Both step S458 in FIG. 37 and step S459 in FIG. 37 are examples of checksum calculation means, and the sum counter S corresponds to the checksum accumulation result.
[12] The checksum display means displays the accumulated result of the checksum calculation means on the symbol display. 3 is an example of the checksum display means, and FIG. 45 shows an image of the checksum S displayed by the VDP 84 on the decorative symbol display 32.

請求項1記載のパチンコ遊技機によれば、メモリから演出データが検出される毎にチェックサムが演算される。このチェックサムの演算結果が累積され、図柄表示器にチェックサムの累積結果が表示される。このため、演出データの変位が使用頻度の低い演出データで発生したときであっても検査者がチェックサムの表示結果を正確なチェックサムと比較することに基づいて演出データの変位を容易に発見することができる。しかも、チェックサムの演算結果そのものが表示されるので、メモリが誤使用されているか否かも確認することができる。さらに、メモリから演出データが定量に相当する間隔で間欠的に検出される。このため、メモリから全ての演出データを検出する場合に比べて演出データの検出からチェックサムの累積に至る処理時間が短縮されるので、検査者が演出データの変位の有無を確認するのに要する検査時間が短縮される。
2.請求項2記載のパチンコ遊技機の説明
請求項2記載のパチンコ遊技機はカウンタ更新手段が指定手段の指定結果に応じて定量を変えるところに特徴を有している。この指定手段は定量を相互に異なる複数の選択肢のうちから指定するものであり、図3のジャンプアドレススイッチ136は指定手段の一例である。この請求項2記載のパチンコ遊技機によれば、メモリから演出データが定量の指定結果に応じた間隔で間欠的に検出される。このため、検査者がチェックサムの精度および検査時間の双方を考慮して複数の定量のいずれかを指定することが可能になるので、利便性が向上する。
3.請求項3記載のパチンコ遊技機の説明
請求項3記載のパチンコ遊技機はチェックサム比較手段および報知手段を備えたところに特徴を有している。チェックサム比較手段はチェックサム演算手段の累積結果を正確なチェックサムと比較するものであり、図37のステップS462はチェックサム比較手段の一例である。報知手段はチェックサム比較手段の比較結果を報知するものである。図3のVDP84は報知手段の一例であり、チェックサムの比較結果を装飾図柄表示器32に表示することで報知する。この請求項3記載のパチンコ遊技機によれば、チェックサムの累積結果が正確なチェックサムと自動的に比較され、両者の比較結果が検査者に報知される。このため、検査者がチェックサムの表示結果を正確なチェックサムと比較することに基づいて演出データの変位の有無を確認する手間が不要になるので、利便性が向上する。
According to the pachinko gaming machine according to the first aspect, the checksum is calculated every time the effect data is detected from the memory. The checksum calculation result is accumulated, and the checksum accumulation result is displayed on the symbol display. For this reason, even when production data displacement occurs in production data with low frequency of use, the inspector easily finds production data displacement based on comparing the checksum display result with the correct checksum. can do. In addition, since the checksum calculation result itself is displayed, it can be confirmed whether or not the memory is misused. Further, the effect data is intermittently detected from the memory at intervals corresponding to the fixed amount. For this reason, since the processing time from the detection of the production data to the accumulation of the checksum is shortened compared with the case where all the production data is detected from the memory, it is necessary for the inspector to confirm the presence or absence of the displacement of the production data. Inspection time is shortened.
2. Description of pachinko gaming machine according to claim 2 The pachinko gaming machine according to claim 2 is characterized in that the counter updating means changes the quantity according to the designation result of the designation means. This designation means designates quantification from a plurality of different options, and the jump address switch 136 in FIG. 3 is an example of the designation means. According to the pachinko gaming machine according to the second aspect, the effect data is intermittently detected from the memory at intervals corresponding to the quantitative designation result. For this reason, since the inspector can designate any of a plurality of fixed amounts in consideration of both the accuracy of the checksum and the inspection time, convenience is improved.
3. Description of the Pachinko Game Machine According to Claim 3 The pachinko game machine according to claim 3 is characterized in that it is provided with checksum comparison means and notification means. The checksum comparison means compares the accumulated result of the checksum calculation means with an accurate checksum, and step S462 in FIG. 37 is an example of the checksum comparison means. The notification means notifies the comparison result of the checksum comparison means. The VDP 84 in FIG. 3 is an example of a notification unit, and notifies the result of displaying the checksum comparison result on the decorative symbol display 32. According to the pachinko gaming machine according to the third aspect, the accumulated checksum is automatically compared with the accurate checksum, and the comparison result between the two is notified to the inspector. For this reason, it is not necessary for the inspector to confirm the presence or absence of the displacement of the effect data based on comparing the checksum display result with the accurate checksum, so that convenience is improved.

[1]機械的構成および電気的構成の説明
パチンコホールの台島には、図1に示すように、外枠1が設置されている。この外枠1は前後面が開口する四角筒状をなすものであり、外枠1の前端面には前枠2が左側部の垂直な軸を中心に回動可能に装着されている。この前枠2の前面には横長な長方形状の上皿板3および横長な長方形状の下皿板4が上下2段に固定されており、上皿板3の前面には上面が開口する上皿5が固定され、下皿板4の前面には上面が開口する下皿6が固定されている。
[1] Description of Mechanical Configuration and Electrical Configuration As shown in FIG. 1, an outer frame 1 is installed on the Taijima island of the pachinko hall. The outer frame 1 has a rectangular tube shape whose front and rear surfaces are open. A front frame 2 is mounted on the front end surface of the outer frame 1 so as to be rotatable about a vertical axis on the left side. A horizontally long rectangular upper plate 3 and a horizontally long rectangular lower plate 4 are fixed to the front surface of the front frame 2 in two upper and lower stages, and an upper surface is opened on the front surface of the upper plate 3. A dish 5 is fixed, and a lower dish 6 whose upper surface is open is fixed to the front surface of the lower dish plate 4.

下皿板4の前面には右端部に位置してハンドル台7が固定されており、ハンドル台7には発射ハンドル8が前後方向へ延びる軸を中心に回動可能に装着されている。このハンドル台7の後方には発射ソレノイド9が固定されており、発射ソレノイド9には打球槌10が連結されている。この発射ソレノイド9は打球槌10の駆動源に相当するものであり、発射ハンドル8が回動操作されたときには発射ソレノイド9に駆動電源が印加され、打球槌10が駆動することに基づいて上皿5内の遊技球を上皿5内から弾き出す。   A handle base 7 is fixed to the front surface of the lower plate 4 at the right end, and a firing handle 8 is mounted on the handle base 7 so as to be rotatable about an axis extending in the front-rear direction. A firing solenoid 9 is fixed to the rear of the handle base 7, and a ball striking rod 10 is connected to the firing solenoid 9. The firing solenoid 9 corresponds to a driving source of the hitting ball 10, and when the shooting handle 8 is rotated, a driving power is applied to the firing solenoid 9, and the upper plate is driven based on the driving of the hitting ball 10. Play the game balls in 5 out of the upper plate 5.

前枠2の前面には窓枠11が装着されている。この窓枠11は円形孔状の窓部12を有するものであり、窓部12の内周面には透明なガラス窓13が固定されている。この窓枠11の後面には左上隅部および右上隅部のそれぞれに位置してスピーカ14が固定されており、各スピーカ14の前方には網状のスピーカカバー15が配置されている。これら各スピーカカバー15は窓枠11に固定されたものであり、各スピーカ14が再生する効果音は前方のスピーカカバー15を通して放出される。窓枠11には各スピーカカバー15の下方に位置して2個のランプカバー16が固定されており、各ランプカバー16の後方には複数の電飾LED17(図3参照)が配置されている。これら各電飾LED17は窓枠11に固定されたものであり、各ランプカバー16は後方の電飾LED17が発光することに基づいて照明される。   A window frame 11 is mounted on the front surface of the front frame 2. This window frame 11 has a circular hole-shaped window portion 12, and a transparent glass window 13 is fixed to the inner peripheral surface of the window portion 12. Speakers 14 are fixed to the rear surface of the window frame 11 at the upper left corner and the upper right corner, respectively, and a net-like speaker cover 15 is disposed in front of each speaker 14. Each speaker cover 15 is fixed to the window frame 11, and the sound effect reproduced by each speaker 14 is emitted through the front speaker cover 15. Two lamp covers 16 are fixed to the window frame 11 below the speaker covers 15, and a plurality of illumination LEDs 17 (see FIG. 3) are arranged behind the lamp covers 16. . Each of these illumination LEDs 17 is fixed to the window frame 11, and each lamp cover 16 is illuminated based on the fact that the illumination LEDs 17 on the rear side emit light.

前枠2には、図2に示すように、遊技盤18が装着されており、遊技盤18は窓枠11のガラス窓13により前方から覆われている。この遊技盤18の前面には外レール19および内レール20が固定されている。これら外レール19および内レール20相互間には円弧状の発射通路21が形成されており、打球槌10が弾いた遊技球は発射通路21を通して遊技領域22内に放出される。この遊技領域22内には複数の障害釘23が固定されており、遊技領域22内に放出された遊技球は障害釘23に当りながら遊技領域22内を落下する。この遊技領域22は外レール19および内レール20によって囲まれた領域のうち発射通路21を除く円形状の領域を称するものであり、遊技球が転動可能な最大範囲である転動領域に相当する。   As shown in FIG. 2, a game board 18 is attached to the front frame 2, and the game board 18 is covered from the front by the glass window 13 of the window frame 11. An outer rail 19 and an inner rail 20 are fixed to the front surface of the game board 18. An arc-shaped launch passage 21 is formed between the outer rail 19 and the inner rail 20, and the game ball bounced by the hitting ball 10 is discharged into the game area 22 through the launch passage 21. A plurality of obstacle nails 23 are fixed in the game area 22, and the game balls released into the game area 22 fall in the game area 22 while hitting the obstacle nails 23. This game area 22 refers to a circular area excluding the launch passage 21 among areas surrounded by the outer rail 19 and the inner rail 20, and corresponds to a rolling area that is the maximum range in which the game ball can roll. To do.

遊技領域22内には始動口24が固定されている。この始動口24は上面が開口するポケット状をなすものであり、遊技領域22内を転動する遊技球は始動口24内に上面から入賞可能にされている。この始動口24内には始動口センサ25(図3参照)が固定されており、始動口センサ25は始動口24内に遊技球が入賞したことを検出して始動信号を出力する。遊技領域22内には、図2に示すように、入賞口台板26が固定されており、入賞口台板26には前面が開口する四角筒状の特別入賞口が固定されている。この特別入賞口内にはカウントセンサ27(図3参照)が固定されており、カウントセンサ27は遊技球が特別入賞口内に入賞したことを検出してカウント信号を出力する。   A start port 24 is fixed in the game area 22. The start port 24 has a pocket shape with an upper surface opened, and a game ball rolling in the game area 22 can be won in the start port 24 from the upper surface. A start port sensor 25 (see FIG. 3) is fixed in the start port 24, and the start port sensor 25 detects that a game ball has won in the start port 24 and outputs a start signal. As shown in FIG. 2, a prize opening base plate 26 is fixed in the game area 22, and a square cylindrical special winning opening whose front surface is open is fixed to the prize opening base plate 26. A count sensor 27 (see FIG. 3) is fixed in the special winning opening, and the count sensor 27 detects that the game ball has won the special winning opening and outputs a count signal.

入賞口台板26には、図2に示すように、扉28が下端部の水平な軸を中心に回動可能に装着されている。この扉28は特別入賞口ソレノイド29(図3参照)に連結されており、特別入賞口ソレノイド29は扉28を垂直状態に回動操作することに基づいて特別入賞口の前面を遊技球が入賞不能に閉鎖し、扉28を前方へ倒れた水平状態に回動操作することに基づいて特別入賞口の前面を遊技球が入賞可能に開放する。即ち、特別入賞口は遊技球が入賞不能な閉鎖状態および遊技球が入賞可能な開放状態に切換わるものであり、可変入球口に相当する。   As shown in FIG. 2, a door 28 is attached to the winning prize base plate 26 so as to be rotatable about a horizontal axis at the lower end. The door 28 is connected to a special prize opening solenoid 29 (see FIG. 3). The special prize opening solenoid 29 is operated by rotating the door 28 in a vertical state so that a game ball wins the front of the special prize opening. The game ball is opened in such a way that the front of the special winning opening can be won based on the closing of the door 28 and turning the door 28 in a horizontal state where the door 28 is tilted forward. That is, the special winning opening is switched to a closed state in which the game ball cannot be won and an open state in which the game ball can be won, and corresponds to a variable winning opening.

入賞口台板26には、図2に示すように、特別図柄表示器30が固定されている。この特別図柄表示器30はLED表示器から構成されたものであり、特別図柄表示器30には特別図柄が表示される。遊技領域22内には表示台枠31が固定されており、表示台枠31には図柄表示器に相当する装飾図柄表示器32が固定されている。この装飾図柄表示器32は特別図柄表示器30に比べて大きな表示領域を有するカラー液晶表示器から構成されたものであり、装飾図柄表示器32には装飾図柄が表示される。この装飾図柄は左列の図柄要素と中列の図柄要素と右列の図柄要素の3列の組合せ図柄から構成されたものであり、大当りおよび外れを識別する識別図柄に相当する。   As shown in FIG. 2, a special symbol display 30 is fixed to the winning prize base plate 26. The special symbol indicator 30 is composed of an LED indicator, and the special symbol indicator 30 displays a special symbol. A display frame 31 is fixed in the game area 22, and a decorative symbol display 32 corresponding to a symbol display is fixed to the display frame 31. The decorative symbol display 32 is composed of a color liquid crystal display having a display area larger than that of the special symbol display 30, and the decorative symbol display 32 displays the decorative symbol. This decorative symbol is composed of a combination symbol of three columns, that is, a symbol element in the left column, a symbol element in the middle column, and a symbol element in the right column, and corresponds to an identification symbol for identifying the big hit and miss.

図3のメイン制御回路50は遊技内容を制御する最上位の制御手段であり、CPU51とROM52とRAM53を有している。このメイン制御回路50のROM52には制御プログラムおよび制御データが記録されており、CPU51はRAM53をワークエリアとしてROM52の制御プログラムおよび制御データに基づいて制御動作を実行する。出力回路54は始動口センサ25からの始動信号およびカウントセンサ27からのカウント信号のそれぞれを波形成形してメイン制御回路50に出力するものであり、メイン制御回路50は出力回路54からの始動信号およびカウント信号のいずれかを検出することに基づいて賞球コマンドを設定する。タイマ回路55はメイン制御回路50に一定の時間間隔(4msec)でパルス信号を出力するものであり、メイン制御回路50はタイマ回路55からのパルス信号を検出する毎にタイマ割込処理を実行する。   The main control circuit 50 in FIG. 3 is the highest-level control means for controlling game contents, and includes a CPU 51, ROM 52, and RAM 53. A control program and control data are recorded in the ROM 52 of the main control circuit 50, and the CPU 51 executes a control operation based on the control program and control data in the ROM 52 using the RAM 53 as a work area. The output circuit 54 forms a waveform of each of the start signal from the start port sensor 25 and the count signal from the count sensor 27 and outputs it to the main control circuit 50. The main control circuit 50 outputs the start signal from the output circuit 54. And a prize ball command is set based on detecting either of the count signals. The timer circuit 55 outputs a pulse signal to the main control circuit 50 at a constant time interval (4 msec). The main control circuit 50 executes a timer interrupt process every time a pulse signal from the timer circuit 55 is detected. .

ソレノイド回路56は特別入賞口ソレノイド29を通断電するものであり、メイン制御回路50はソレノイド回路56を駆動制御することに基づいて特別入賞口の扉28を開閉操作する。LED回路57は特別図柄表示器30に特別図柄を表示するものであり、メイン制御回路50はLED回路57を駆動制御することに基づいて特別図柄表示器30の表示内容を制御する。このメイン制御回路50のCPU51は当落判定手段に相当するものである。   The solenoid circuit 56 cuts off the special prize opening solenoid 29, and the main control circuit 50 opens and closes the special prize opening door 28 based on driving control of the solenoid circuit 56. The LED circuit 57 displays a special symbol on the special symbol display 30, and the main control circuit 50 controls the display content of the special symbol display 30 based on driving control of the LED circuit 57. The CPU 51 of the main control circuit 50 corresponds to a winning determination unit.

払出制御回路60は賞品球の払出動作を制御するものであり、CPU61とROM62とRAM63を有している。この払出制御回路60のROM62には制御プログラムおよび制御データが記録されており、CPU61はRAM63をワークエリアとしてROM62の制御プログラムおよび制御データに基づいて賞品球の払出動作を実行する。この払出制御回路60はメイン制御回路50から賞球コマンドの設定結果が送信されるものであり、賞球コマンドの設定結果を検出することに基づいて駆動信号を設定する。モータ回路64は払出制御回路60から駆動信号の設定結果が与えられるものであり、払出制御回路60からの駆動信号の設定結果に基づいて払出モータ65を駆動する。この払出モータ65は遊技球を上皿5内に賞品球として払出す賞球払出装置の駆動源に相当するものであり、上皿5内には払出モータ65が駆動することに基づいて賞球コマンドに応じた個数の賞品球が払出される。   The payout control circuit 60 controls the payout operation of the prize balls, and has a CPU 61, a ROM 62, and a RAM 63. A control program and control data are recorded in the ROM 62 of the payout control circuit 60, and the CPU 61 executes a prize ball payout operation based on the control program and control data in the ROM 62 using the RAM 63 as a work area. The payout control circuit 60 transmits a result of setting a prize ball command from the main control circuit 50, and sets a drive signal based on detecting the result of setting a prize ball command. The motor circuit 64 is provided with a drive signal setting result from the payout control circuit 60, and drives the payout motor 65 based on the drive signal setting result from the payout control circuit 60. The payout motor 65 corresponds to a drive source of a prize ball payout device for paying out game balls as prize balls into the upper plate 5, and prize balls are driven into the upper plate 5 based on driving of the payout motor 65. The number of prize balls according to the command is paid out.

演出制御回路70は装飾図柄遊技の演出内容を総括的に制御するものであり、CPU71とROM72とRAM73を有している。この演出制御回路70のROM72には制御プログラムおよび制御データが記録されており、CPU71はRAM73をワークエリアとしてROM72の制御プログラムおよび制御データに基づいて処理動作を実行する。この演出制御回路70はメイン制御回路50からコマンドの設定結果が送信されるものであり、メイン制御回路50から送信されるコマンドの設定結果を検出することに基づいてコマンドを設定する。タイマ回路74は演出制御回路70に一定の時間間隔(4msec)でパルス信号を出力するものであり、演出制御回路70はタイマ回路74からのパルス信号を検出する毎にタイマ割込処理を実行する。   The effect control circuit 70 comprehensively controls the effect contents of the decorative symbol game, and includes a CPU 71, a ROM 72, and a RAM 73. A control program and control data are recorded in the ROM 72 of the effect control circuit 70, and the CPU 71 executes processing operations based on the control program and control data in the ROM 72 using the RAM 73 as a work area. The effect control circuit 70 transmits a command setting result from the main control circuit 50, and sets a command based on detecting the command setting result transmitted from the main control circuit 50. The timer circuit 74 outputs a pulse signal to the effect control circuit 70 at a constant time interval (4 msec). The effect control circuit 70 executes a timer interrupt process every time a pulse signal from the timer circuit 74 is detected. .

図柄制御回路80はCPU81とPROM82とPRAM83とVDP84とVROM85〜VROM92とVRAM93を有している。この図柄制御回路80のVROM85〜VROM92のそれぞれはメモリに相当するものであり、VROM85〜VROM92のそれぞれには、図4に示すように、画像データとして装飾図柄遊技用のビデオデータと大当り遊技用のビデオデータとスプライトデータが予め記録されている。各ビデオデータは装飾図柄表示器32に動画を表示するものであり、予め決められた形式に圧縮して保存されている。各スプライトデータは背景となるビデオデータの画像の前方に重ねて表示されるものであり、表示位置を指定することに基づいて背景に対して移動表示される。これら各画像データはパーソナルコンピュータを利用して作成されたものであり、画像データの作成結果はVROM85〜VROM92のそれぞれに電気的に記録されている。尚、VROM85〜VROM92のそれぞれに記録された装飾図柄遊技用のビデオデータは演出データに相当するものである。   The symbol control circuit 80 includes a CPU 81, PROM 82, PRAM 83, VDP 84, VROM 85 to VROM 92 and VRAM 93. Each of the VROM 85 to VROM 92 of the symbol control circuit 80 corresponds to a memory. As shown in FIG. 4, each of the VROM 85 to VROM 92 has video data for decorative symbol game and video data for jackpot game as image data. Video data and sprite data are recorded in advance. Each video data is used to display a moving image on the decorative symbol display 32 and is compressed and stored in a predetermined format. Each sprite data is displayed superimposed on the front of the video data image as the background, and is moved and displayed with respect to the background based on the designation of the display position. Each of these image data is created using a personal computer, and the creation result of the image data is electrically recorded in each of the VROM 85 to VROM 92. The decorative design game video data recorded in each of the VROM 85 to VROM 92 corresponds to effect data.

図柄制御回路80のCPU81はカウンタ更新手段とチェックサム演算手段とチェックサム比較手段のそれぞれに相当するものであり、演出制御回路70から送信されるコマンドの設定結果に基づいてコマンドを設定し、VDP84にコマンドの設定結果を送信する。このVDP84は図柄遊技手段と演出データ選択手段と演出手段とデータ検出手段とチェックサム表示手段と報知手段のそれぞれに相当するものであり、CPU81から送信されるコマンドの設定結果に応じた画像データをVROM85〜VROM92のいずれかから検出し、画像データの検出結果に基づいて画像信号を生成する。このVDP84は画像信号の設定結果をLCD回路96(図3参照)に出力するものであり、LCD回路96はVDP84から送信される画像信号の設定結果に応じた画像を装飾図柄表示器32に表示する。タイマ回路97(図3参照)は図柄制御回路80に一定の時間間隔(4msec)でパルス信号を出力するものであり、図柄制御回路80のCPU81はタイマ回路97からのパルス信号を検出する毎にタイマ割込処理を実行する。   The CPU 81 of the symbol control circuit 80 corresponds to each of a counter update means, a checksum calculation means, and a checksum comparison means. The CPU 81 sets a command based on a command setting result transmitted from the effect control circuit 70, and the VDP 84 Send the command setting result to. The VDP 84 corresponds to the symbol game means, the effect data selection means, the effect means, the data detection means, the checksum display means, and the notification means, and the image data corresponding to the setting result of the command transmitted from the CPU 81 is obtained. Detection is performed from any one of the VROM 85 to VROM 92, and an image signal is generated based on the detection result of the image data. The VDP 84 outputs an image signal setting result to the LCD circuit 96 (see FIG. 3). The LCD circuit 96 displays an image corresponding to the image signal setting result transmitted from the VDP 84 on the decorative symbol display 32. To do. The timer circuit 97 (see FIG. 3) outputs a pulse signal to the symbol control circuit 80 at a constant time interval (4 msec), and the CPU 81 of the symbol control circuit 80 detects the pulse signal from the timer circuit 97 each time. Execute timer interrupt processing.

図柄制御回路80のPROM82はプログラムメモリに相当するものである。このPROM82には、図5に示すように、プログラム領域94およびデータ領域95が設定されており、データ領域95にはCPU用の複数のデータおよびVDP用の複数のデータが記録されている。プログラム領域94にはCPU用の制御プログラムおよびVDP用の制御プログラムの双方が記録されており、CPU81はPRAM83をワークエリアとしてPROM82のCPU用の制御プログラムおよびCPU用のデータに基づいて処理動作を実行し、VDP84はVRAM93をワークエリアとしてPROM82のVDP用の制御プログラムおよびVDP用のデータに基づいて処理動作を実行する。   The PROM 82 of the symbol control circuit 80 corresponds to a program memory. As shown in FIG. 5, a program area 94 and a data area 95 are set in the PROM 82, and a plurality of data for CPU and a plurality of data for VDP are recorded in the data area 95. Both the CPU control program and the VDP control program are recorded in the program area 94, and the CPU 81 executes processing operations based on the CPU control program and CPU data in the PROM 82 using the PRAM 83 as a work area. The VDP 84 executes the processing operation based on the VDP control program and the VDP data stored in the PROM 82 using the VRAM 93 as a work area.

音制御回路110は、図3に示すように、CPU111とROM112とRAM113を有している。この音制御回路110のCPU111は演出制御回路70から送信されるコマンドの設定結果に応じた音データをROM112から検出し、音データの検出結果に基づいて音信号を生成してスピーカ回路114に出力するものであり、スピーカ回路114は音信号に応じた音を両スピーカ14から出力する。このCPU111の一連の動作はROM112に記録された制御プログラムおよび制御データに基づいて行われるものであり、RAM113はCPU111のワークメモリとして機能する。   As shown in FIG. 3, the sound control circuit 110 has a CPU 111, a ROM 112, and a RAM 113. The CPU 111 of the sound control circuit 110 detects sound data corresponding to the setting result of the command transmitted from the effect control circuit 70 from the ROM 112, generates a sound signal based on the detection result of the sound data, and outputs the sound signal to the speaker circuit 114. The speaker circuit 114 outputs a sound corresponding to the sound signal from both speakers 14. The series of operations of the CPU 111 is performed based on the control program and control data recorded in the ROM 112, and the RAM 113 functions as a work memory for the CPU 111.

電飾制御回路120はCPU121とROM122とRAM123を有している。この電飾制御回路120のCPU121は演出制御回路70から送信されるコマンドの設定結果に応じた電飾データをROM122から検出し、電飾データの検出結果に基づいて電飾信号を生成してLED回路124に出力するものであり、LED回路124は複数の電飾LED17を電飾信号に応じた内容で発光させる。このCPU121の一連の動作はROM122に記録された制御プログラムおよび制御データに基づいて行われるものであり、RAM123はCPU121のワークメモリとして機能する。
[2]遊技機能の説明
[2−1]特別図柄遊技機能
遊技者が上皿5内に遊技球を投入して発射ハンドル8を回動操作すると、遊技盤18の遊技領域22内に遊技球が発射され、障害釘23に当りながら落下する。この遊技球が始動口24内に入賞したときには賞球払出装置から設定個数の遊技球が上皿5内に賞品球として払出され、特別図柄遊技が開始される。この特別図柄遊技は特別図柄表示器30に特別図柄を変動状態および変動停止状態で順に表示するものであり、特別図柄の変動停止時の態様には、図12に示すように、外れの態様および大当りの態様の2種類が設定されている。
[2−2]大当り遊技機能
特別図柄表示器30に特別図柄が大当りの態様で停止表示されたときには大当り遊技が開始される。この大当り遊技は特別入賞口を開放し、特別入賞口内に遊技球が入賞することを許容する遊技者有利の状態を発生させるものであり、特別入賞口は上限値(例えば10個)の遊技球が入賞する個数条件または開放時間が上限値(例えば30sec)に達する時間条件が満足されるまで開放状態に保持される。この特別入賞口の個数条件および時間条件を基準とする開閉動作は大当りラウンドと称されるものであり、大当りラウンドは固定的な設定回数(例えば15回)だけ繰返される。この大当りラウンドの繰返しは大当り遊技に相当するものであり、各回の大当りラウンド中には装飾図柄表示器32に大当り遊技を映像的に演出する大当りラウンド表示が行われ、両スピーカ14から大当り遊技を音的に演出する効果音が出力され、複数の電飾LED17が大当りラウンド表示の表示内容に応じて発光する。
[2−3]特別図柄遊技保留機能
特別図柄遊技を即座に開始できない特別図柄遊技中および大当り遊技中に遊技球が始動口24内に入賞したときには特別図柄遊技が保留される。この特別図柄遊技の保留回数には上限値(例えば4回)が設定されており、保留回数が上限値に到達した状態で遊技球が始動口24内に入賞したときには特別図柄遊技が保留されない。この特別図柄遊技が保留されない遊技球の入賞を無効な入賞と称し、特別図柄遊技が保留される入賞を有効な入賞と称する。
[2−4]装飾図柄遊技機能(図柄遊技機能)
遊技球が始動口24内に入賞したときには特別図柄遊技に連動して装飾図柄遊技が開始される。この装飾図柄遊技は装飾図柄表示器32に映像を表示し、両スピーカ14から装飾図柄表示器32の映像に応じた効果音を出力し、複数の電飾LED17を装飾図柄表示器32の映像に応じて発光させることで組成されるものである。この装飾図柄遊技の映像は装飾図柄を変動状態および変動停止状態で順に表示し、装飾図柄の変動停止時の態様に基づいて外れおよび大当りの判定結果を遊技者に報知するものである。この装飾図柄の変動開始は特別図柄の変動開始に時間的に同期して行われ、装飾図柄の変動停止は特別図柄の変動停止に時間的に同期して行われるものであり、特別図柄が外れの態様で変動停止するときには装飾図柄が完全外れの組合せおよび外れリーチの組合せのいずれかで変動停止し、特別図柄が大当りの態様で変動停止するときには装飾図柄が大当りの組合せで変動停止する。
[3]メイン制御回路50の内部処理
[3−1]メイン処理
メイン制御回路50のCPU51は電源が投入されると、図6のステップS1の電源投入処理でRAM53の全データを初期設定し、ステップS2でタイマ割込フラグの設定状態を判断する。このタイマ割込フラグはCPU51がタイマ回路55からのパルス信号を受信することに基づいてタイマ割込処理でオンするものであり、CPU51はステップS2でタイマ割込フラグのオンを検出したときにはステップS3へ移行し、タイマ割込フラグをオフする。
The illumination control circuit 120 includes a CPU 121, a ROM 122, and a RAM 123. The CPU 121 of the illumination control circuit 120 detects the illumination data corresponding to the setting result of the command transmitted from the effect control circuit 70 from the ROM 122, generates an illumination signal based on the detection result of the illumination data, and generates the LED. The LED circuit 124 causes the plurality of illumination LEDs 17 to emit light according to the illumination signal. A series of operations of the CPU 121 is performed based on a control program and control data recorded in the ROM 122, and the RAM 123 functions as a work memory of the CPU 121.
[2] Description of Game Function [2-1] Special Symbol Game Function When a player inserts a game ball into the upper plate 5 and rotates the launch handle 8, the game ball enters the game area 22 of the game board 18. Is fired and falls while hitting the obstacle nail 23. When this game ball wins in the start opening 24, a predetermined number of game balls are paid out as prize balls into the upper plate 5 from the prize ball payout device, and a special symbol game is started. In this special symbol game, the special symbol is displayed in order on the special symbol display 30 in a variable state and a variable stop state. Two types of big hits are set.
[2-2] Jackpot Game Function When the special symbol is stopped and displayed on the special symbol display unit 30 in a jackpot manner, the jackpot game is started. This jackpot game is to open a special winning opening and generate an advantageous state for a player to allow a game ball to win in the special winning opening. The special winning opening has an upper limit (for example, 10) game balls. Is held in an open state until the number condition for winning or the time condition for reaching the upper limit value (for example, 30 sec) is satisfied. The opening / closing operation based on the number condition and the time condition of the special prize opening is called a big hit round, and the big hit round is repeated a fixed number of times (for example, 15 times). The repetition of the big hit round is equivalent to the big hit game. During each big hit round, the big hit round display for visualizing the big hit game on the decorative symbol display 32 is performed. Sound effects that produce sound are output, and the plurality of illumination LEDs 17 emit light according to the display content of the big hit round display.
[2-3] Special Symbol Game Holding Function When a game ball wins in the start port 24 during a special symbol game where a special symbol game cannot be started immediately or during a big hit game, the special symbol game is held. An upper limit value (for example, 4 times) is set for the number of times that the special symbol game is held, and the special symbol game is not held when the game ball is won in the start port 24 while the number of times the hold has reached the upper limit value. A winning of a game ball in which the special symbol game is not held is referred to as an invalid winning, and a winning in which the special symbol game is held is referred to as an effective winning.
[2-4] Decorative design game function (design game function)
When the game ball wins in the start opening 24, the decorative symbol game is started in conjunction with the special symbol game. In this decorative symbol game, an image is displayed on the decorative symbol display 32, sound effects corresponding to the image on the decorative symbol display 32 are output from both speakers 14, and a plurality of illumination LEDs 17 are displayed on the decorative symbol display 32. It is composed by emitting light accordingly. The video of the decorative symbol game displays the decorative symbol in order in a variation state and a variation stop state, and informs the player of the determination result of losing and jackpot based on the mode when the variation of the decorative symbol is stopped. The decorative symbol variation start is performed in time synchronization with the special symbol variation start, and the decorative symbol variation stop is performed in synchronization with the special symbol variation stop in time. When the variation is stopped in this manner, the decoration symbol is stopped by the combination of the completely out of the combination or out of reach combination, and when the special symbol is suspended in the big hit manner, the decorative symbol is fluctuated and stopped by the big hit combination.
[3] Internal processing of main control circuit 50 [3-1] Main processing When the power is turned on, the CPU 51 of the main control circuit 50 initializes all data in the RAM 53 in the power-on processing in step S1 of FIG. In step S2, the setting state of the timer interrupt flag is determined. The timer interrupt flag is turned on by timer interrupt processing based on the CPU 51 receiving a pulse signal from the timer circuit 55. When the CPU 51 detects the timer interrupt flag being turned on in step S2, the CPU 51 executes step S3. And the timer interrupt flag is turned off.

CPU51はステップS3でタイマ割込フラグをオフすると、ステップS4の入力処理〜ステップS6のデータ取得処理を順に実行する。このステップS6のデータ取得処理を終えたときにはステップS7の大当り判定処理〜ステップS12の大当り遊技処理のいずれかをメイン制御フラグの設定状態に基づいて択一的に実行し、ステップS7の大当り判定処理〜ステップS12の大当り遊技処理のいずれかを終えたときにはステップS2に復帰する。このメイン制御フラグはステップS1の電源投入処理で大当り判定処理に初期設定されるものであり、CPU51はステップS2に復帰したときにはタイマ割込フラグのオンを新たに検出することに基づいてステップS3へ移行する。
[3−2]入力処理
図7はステップS4の入力処理の詳細を示すものであり、CPU51は図7のステップS21で出力回路54からの始動信号の出力状態を判断する。ここで始動信号がないことを判断したときにはステップS22で始動信号フラグをオフし、始動信号があることを判断したときにはステップS23で始動信号フラグをオンする。即ち、遊技球が始動口24内に入賞したときには出力回路54から始動信号が出力され、始動信号フラグがオンされる。
[3−3]カウンタ更新処理
CPU51は図6のステップS5のカウンタ更新処理へ移行すると、ランダムカウンタR1の計測値〜ランダムカウンタR3の計測値のそれぞれに「1」を加算する。これらランダムカウンタR1〜R3の加算内容は次の通りである。
(1)ランダムカウンタR1は変動パターンを選択する乱数値に相当するものであり、図8に示すように、初期値「0」から上限値「100」に加算された後に初期値「0」に戻して循環的に加算される。
(2)ランダムカウンタR2は外れの判定時に判定結果を完全外れおよび外れリーチに振分ける乱数値に相当するものであり、初期値「0」から上限値「49」に加算された後に初期値「0」に戻して循環的に加算される。
(3)ランダムカウンタR3は大当りの発生の有無を抽選する乱数値に相当するものであり、初期値「0」から上限値「328」に加算された後に初期値「0」に戻して循環的に加算される。
[3−4]データ取得処理
図9は図6のステップS6のデータ取得処理の詳細を示すものであり、CPU51は図9のステップS31で始動信号フラグの設定状態を判断する。例えば遊技球が始動口24内に入賞したときには図7の入力処理で始動信号フラグがオンされている。この場合にはCPU51は図9のステップS31で始動信号フラグのオンを判断し、ステップS32でランダムカウンタR1〜R3のそれぞれの計測値を取得する。
When the CPU 51 turns off the timer interrupt flag in step S3, the CPU 51 sequentially executes the input process in step S4 to the data acquisition process in step S6. When the data acquisition process of step S6 is completed, any one of the jackpot determination process of step S7 to the jackpot game process of step S12 is executed alternatively based on the set state of the main control flag, and the jackpot determination process of step S7 When one of the big hit game processes in Step S12 is completed, the process returns to Step S2. The main control flag is initially set to the jackpot determination process in the power-on process in step S1, and the CPU 51 proceeds to step S3 based on newly detecting the timer interrupt flag being turned on when returning to step S2. Transition.
[3-2] Input Processing FIG. 7 shows details of the input processing in step S4. The CPU 51 determines the output state of the start signal from the output circuit 54 in step S21 in FIG. If it is determined that there is no start signal, the start signal flag is turned off in step S22. If it is determined that there is a start signal, the start signal flag is turned on in step S23. That is, when the game ball wins in the start port 24, a start signal is output from the output circuit 54, and the start signal flag is turned on.
[3-3] Counter Update Processing When the CPU 51 proceeds to the counter update processing in step S5 in FIG. 6, it adds “1” to each of the measured value of the random counter R1 to the measured value of the random counter R3. The addition contents of these random counters R1 to R3 are as follows.
(1) The random counter R1 corresponds to a random value for selecting a variation pattern. As shown in FIG. 8, the random counter R1 is added from the initial value “0” to the upper limit value “100” and then changed to the initial value “0”. Return and add cyclically.
(2) The random counter R2 corresponds to a random value that assigns the determination result to complete detachment and detachment reach at the time of determination of detachment, and is added to the upper limit value “49” from the initial value “0” and then the initial value “ It returns to 0 and is added cyclically.
(3) Random counter R3 corresponds to a random value for drawing whether or not a big hit has occurred, and is added to initial value “0” from initial value “0” and then returned to initial value “0” to circulate Is added to
[3-4] Data Acquisition Processing FIG. 9 shows details of the data acquisition processing in step S6 of FIG. 6, and the CPU 51 determines the setting state of the start signal flag in step S31 of FIG. For example, when a game ball wins in the start port 24, the start signal flag is turned on in the input process of FIG. In this case, the CPU 51 determines that the start signal flag is turned on in step S31 of FIG. 9, and acquires the measured values of the random counters R1 to R3 in step S32.

メイン制御回路50のRAM53には、図10に示すように、保留データエリア1〜保留データエリア4が設定されている。これら保留データエリア1〜保留データエリア4のそれぞれはランダムカウンタR1〜R3の取得結果を保存しておくものであり、CPU51は図9のステップS33へ移行したときには保留データエリア1にランダムカウンタR1〜R3が保存されているか否かを判断する。ここで保留データエリア1にランダムカウンタR1〜R3が保存されていないことを判断したときにはステップS34へ移行し、ランダムカウンタR1〜R3の取得結果を保留データエリア1に記録する。   In the RAM 53 of the main control circuit 50, the reserved data area 1 to the reserved data area 4 are set as shown in FIG. Each of the hold data area 1 to the hold data area 4 stores the acquisition results of the random counters R1 to R3. When the CPU 51 proceeds to step S33 in FIG. It is determined whether or not R3 is stored. If it is determined that the random counters R1 to R3 are not stored in the hold data area 1, the process proceeds to step S34, and the acquisition results of the random counters R1 to R3 are recorded in the hold data area 1.

CPU51は図9のステップS33で保留データエリア1にランダムカウンタR1〜R3が保存されていることを判断すると、ステップS35で保留データエリア2にランダムカウンタR1〜R3が保存されているか否かを判断する。ここで保留データエリア2にランダムカウンタR1〜R3が保存されていないことを判断したときにはステップS36へ移行し、ランダムカウンタR1〜R3の取得結果を保留データエリア2に記録する。   When the CPU 51 determines that the random counters R1 to R3 are stored in the reserved data area 1 in step S33 of FIG. 9, the CPU 51 determines whether or not the random counters R1 to R3 are stored in the reserved data area 2 in step S35. To do. Here, when it is determined that the random counters R1 to R3 are not stored in the reserved data area 2, the process proceeds to step S36, and the acquisition results of the random counters R1 to R3 are recorded in the reserved data area 2.

CPU51はステップS35で保留データエリア2にランダムカウンタR1〜R3が保存されていることを判断すると、ステップS37で保留データエリア3にランダムカウンタR1〜R3が保存されているか否かを判断する。ここで保留データエリア3にランダムカウンタR1〜R3が保存されていないことを判断したときにはステップS38へ移行し、ランダムカウンタR1〜R3の取得結果を保留データエリア3に記録する。   When the CPU 51 determines that the random counters R1 to R3 are stored in the reserved data area 2 in step S35, the CPU 51 determines whether or not the random counters R1 to R3 are stored in the reserved data area 3 in step S37. Here, when it is determined that the random counters R1 to R3 are not stored in the hold data area 3, the process proceeds to step S38, and the acquisition results of the random counters R1 to R3 are recorded in the hold data area 3.

CPU51はステップS37で保留データエリア3にランダムカウンタR1〜R3が保存されていることを判断すると、ステップS39で保留データエリア4にランダムカウンタR1〜R3が保存されているか否かを判断する。ここで保留データエリア4にランダムカウンタR1〜R3が保存されていないことを判断したときにはステップS40へ移行し、ランダムカウンタR1〜R3の取得結果を保留データエリア4に記録する。即ち、ランダムカウンタR1〜R3の保存数には上限値「4組」が設定されており、上限組のランダムカウンタR1〜R3がRAM53に保存されている状態で遊技球が始動口24内に入賞したときにはステップS41でランダムカウンタR1〜R3の取得結果がクリアされ、遊技球が始動口24内に入賞したことが無効化される。
[3−5]大当り判定処理
CPU51はメイン制御フラグが大当り判定処理にセットされていることを判断すると、図6のステップS6のデータ取得処理からステップS7の大当り判定処理へ移行する。図11はステップS7の大当り判定処理の詳細を示すものであり、CPU51は図11のステップS51で保留データエリア1にランダムカウンタR1〜R3が保存されているか否かを判断する。ここで保留データエリア1にランダムカウンタR1〜R3が保存されていることを判断したときにはステップS52へ移行し、保留データエリア1からランダムカウンタR3の保存結果を検出し、ランダムカウンタR3の検出結果をROM52に予め記録された大当り値「7」と比較する。
When the CPU 51 determines that the random counters R1 to R3 are stored in the hold data area 3 in step S37, the CPU 51 determines whether or not the random counters R1 to R3 are stored in the hold data area 4 in step S39. When it is determined that the random counters R1 to R3 are not stored in the reserved data area 4, the process proceeds to step S40, and the acquisition results of the random counters R1 to R3 are recorded in the reserved data area 4. That is, the upper limit value “4 sets” is set for the number of stored random counters R1 to R3, and the game ball wins in the start port 24 with the upper limit set of random counters R1 to R3 stored in the RAM 53. When this is done, the acquisition results of the random counters R1 to R3 are cleared in step S41, and the fact that the game ball has won in the start port 24 is invalidated.
[3-5] Big-hit determination process When the CPU 51 determines that the main control flag is set to the big-hit determination process, the CPU 51 proceeds from the data acquisition process in step S6 in FIG. 6 to the big-hit determination process in step S7. FIG. 11 shows details of the big hit determination process in step S7, and the CPU 51 determines whether or not the random counters R1 to R3 are stored in the reserved data area 1 in step S51 of FIG. When it is determined that the random counters R1 to R3 are stored in the reserved data area 1, the process proceeds to step S52, the storage result of the random counter R3 is detected from the reserved data area 1, and the detection result of the random counter R3 is determined. The big hit value “7” recorded in the ROM 52 in advance is compared.

CPU51はステップS52でランダムカウンタR3の検出結果が大当り値「7」と同一であることを判断すると、大当りと判定する。そして、ステップS53で大当りフラグをオンし、ステップS54で特別図柄を大当りの態様(図12参照)に設定する。次にステップS55で演出制御回路70に大当りコマンドを送信し、ステップS56でメイン制御フラグに変動パターン設定処理をセットする。   When the CPU 51 determines in step S52 that the detection result of the random counter R3 is the same as the jackpot value “7”, it determines that the jackpot is a jackpot. In step S53, the jackpot flag is turned on, and in step S54, the special symbol is set to the jackpot mode (see FIG. 12). In step S55, a big hit command is transmitted to the effect control circuit 70, and in step S56, a variation pattern setting process is set in the main control flag.

CPU51はステップS52でランダムカウンタR3の検出結果が大当り値「7」と相違していることを判断したときには外れと判定し、ステップS57で大当りフラグをオフし、ステップS58で特別図柄を外れの態様(図12参照)に設定する。そして、ステップS59で保留データエリア1からランダムカウンタR2の保存結果を検出し、ランダムカウンタR2の検出結果をROM52に予め記録された5個の外れリーチ値「0〜4」のそれぞれと比較する。ここでランダムカウンタR2の検出結果が5個の外れリーチ値「0〜4」のいずれかと同一であることを判断したときには外れリーチと判定し、ステップS60で外れリーチフラグをオンする。次にステップS61で演出制御回路70に外れリーチコマンドを送信し、ステップS56でメイン制御フラグに変動パターン設定処理をセットする。   When the CPU 51 determines in step S52 that the detection result of the random counter R3 is different from the big hit value “7”, the CPU 51 determines that it is off, turns off the big hit flag in step S57, and removes the special symbol in step S58. (See FIG. 12). In step S59, the storage result of the random counter R2 is detected from the hold data area 1, and the detection result of the random counter R2 is compared with each of the five outlier reach values “0 to 4” recorded in the ROM 52 in advance. Here, when it is determined that the detection result of the random counter R2 is the same as any one of the five outreach values “0 to 4”, it is determined as outreach, and the outreach flag is turned on in step S60. Next, in step S61, a detach reach command is transmitted to the effect control circuit 70, and in step S56, a variation pattern setting process is set in the main control flag.

CPU51はステップS59でランダムカウンタR2の検出結果が5個の外れリーチ値「0〜4」のいずれとも相違していることを判断したときには完全外れと判定し、ステップS62で外れリーチフラグをオフする。そして、ステップS63で演出制御回路70に完全外れコマンドを送信し、ステップS56でメイン制御フラグに変動パターン設定処理をセットする。
[3−6]変動パターン設定処理
CPU51はメイン制御フラグが変動パターン設定処理にセットされていることを検出すると、図6のステップS6のデータ取得処理からステップS8の変動パターン設定処理へ移行する。図13はステップS8の変動パターン設定処理の詳細を示すものであり、CPU51は図13のステップS71で大当りフラグの設定状態を判断する。例えば直前の大当り判定処理で大当りを判定したときにはステップS71で大当りフラグのオンを判断し、ステップS72へ移行する。
When the CPU 51 determines in step S59 that the detection result of the random counter R2 is different from any of the five outreach values “0 to 4”, it determines that it is completely out, and turns off the outreach flag in step S62. . In step S63, a complete out command is transmitted to the effect control circuit 70, and in step S56, a variation pattern setting process is set in the main control flag.
[3-6] Fluctuation Pattern Setting Processing When the CPU 51 detects that the main control flag is set in the variation pattern setting processing, the CPU 51 proceeds from the data acquisition processing in step S6 in FIG. 6 to the variation pattern setting processing in step S8. FIG. 13 shows the details of the variation pattern setting process of step S8, and the CPU 51 determines the setting state of the big hit flag in step S71 of FIG. For example, when a big hit is determined in the previous big hit determination process, it is determined in step S71 that the big hit flag is on, and the process proceeds to step S72.

メイン制御回路50のROM52には大当り用の変動パターンテーブルおよび外れ用の変動パターンテーブルが記録されている。これら各変動パターンテーブルはランダムカウンタR1と変動パターンと変動表示時間の相関関係を示すものであり、CPU51はステップS72へ移行したときにはROM52から大当り用の変動パターンテーブルを選択する。図14の(a)は大当り用の変動パターンテーブルの記録内容を示すものであり、CPU51は図13のステップS72で大当り用の変動パターンテーブルを選択したときにはステップS74で保留データエリア1からランダムカウンタR1の保存結果を検出し、大当り用の変動パターンテーブルからランダムカウンタR1の検出結果に応じた大当り用の変動パターンを選択する。そして、ステップS75へ移行し、大当り用の変動パターンテーブルから変動パターンの選択結果に応じた変動表示時間を選択する。例えばランダムカウンタR1の検出結果が「40」であるときには変動パターンP1が選択され、変動パターンの選択結果がP1であるときには変動表示時間「60.0sec」が選択される。   In the ROM 52 of the main control circuit 50, a variation pattern table for big hits and a variation pattern table for disconnection are recorded. Each of these variation pattern tables shows the correlation between the random counter R1, the variation pattern, and the variation display time. When the CPU 51 proceeds to step S72, the variation pattern table for big hit is selected from the ROM 52. FIG. 14A shows the recording contents of the big hit variation pattern table. When the CPU 51 selects the big hit variation pattern table in step S72 in FIG. 13, the random counter is counted from the reserved data area 1 in step S74. The stored result of R1 is detected, and the big hit variation pattern corresponding to the detection result of the random counter R1 is selected from the big hit variation pattern table. Then, the process proceeds to step S75, and the variation display time corresponding to the variation pattern selection result is selected from the variation pattern table for big hits. For example, when the detection result of the random counter R1 is “40”, the variation pattern P1 is selected, and when the variation pattern selection result is P1, the variation display time “60.0 sec” is selected.

CPU51は直前の大当り判定処理で外れリーチまたは完全外れを判定したときには図13のステップS71で大当りフラグのオフを判断し、ステップS73でROM52から外れ用の変動パターンテーブルを選択する。そして、ステップS74で保留データエリア1からランダムカウンタR1の保存結果を検出し、外れ用の変動パターンテーブルから外れ用の変動パターンを選択する。   When the CPU 51 determines a missed reach or complete miss in the last big hit judging process, it judges that the big hit flag is turned off in step S71 of FIG. 13, and selects a fluctuation pattern table for coming off from the ROM 52 in step S73. In step S74, the storage result of the random counter R1 is detected from the reserved data area 1, and the deviation variation pattern is selected from the variation pattern table for deviation.

図14の(b)は外れ用の変動パターンテーブルの記録内容を示すものである。この変動パターンテーブルの変動パターンP5〜P8のそれぞれは外れリーチの判定時に選択対象となる外れリーチ用のものであり、CPU51は直前の大当り判定処理で外れリーチを判定したときには大当りフラグのオフおよび外れリーチフラグのオンを順に判断し、図13のステップS74で変動パターンP5〜P8のうちからランダムカウンタR1の検出結果に応じたものを選択する。そして、ステップS75へ移行し、変動パターンの選択結果に応じた変動表示時間を選択する。図14の(b)の変動パターンP9は完全外れの判定時に選択対象となる完全外れ用のものであり、CPU51は直前の大当り判定処理で完全外れを判定したときには大当りフラグのオフおよび外れリーチフラグのオフを順に判断し、図13のステップS74でランダムカウンタR1の検出結果に拘らず完全外れ用の変動パターンP9を選択する。そして、ステップS75へ移行し、変動パターンの選択結果P9に応じた変動表示時間を選択する。   FIG. 14B shows the recorded contents of the variation pattern table for detachment. Each of the variation patterns P5 to P8 in the variation pattern table is for a reach reach to be selected at the time of determination of a miss reach, and when the CPU 51 judges a miss reach in the last jackpot determination process, the big hit flag is turned off and missed. The turn-on of the reach flag is judged in order, and in step S74 in FIG. 13, one corresponding to the detection result of the random counter R1 is selected from the variation patterns P5 to P8. Then, the process proceeds to step S75, and the variation display time corresponding to the variation pattern selection result is selected. The variation pattern P9 in FIG. 14 (b) is for the complete losing to be selected when determining the complete losing, and when the CPU 51 determines the complete losing in the previous big deciding process, the big hit flag is turned off and the detach reach flag. Are turned on in order, and in step S74 of FIG. 13, the variation pattern P9 for complete deviation is selected regardless of the detection result of the random counter R1. Then, the process proceeds to step S75, and the variation display time corresponding to the variation pattern selection result P9 is selected.

CPU51はステップS75で変動表示時間を選択すると、ステップS76で変動パターンの選択結果を変動パターンコマンドとして演出制御回路70に送信する。そして、ステップS77で変動表示時間の選択結果をタイマT1にセットし、ステップS78で保留データエリア1に保存されているランダムカウンタR1〜R3のそれぞれをクリアする。   When the CPU 51 selects the variation display time in step S75, the variation pattern selection result is transmitted to the effect control circuit 70 as a variation pattern command in step S76. In step S77, the selection result of the variable display time is set in the timer T1, and each of the random counters R1 to R3 stored in the hold data area 1 is cleared in step S78.

CPU51はステップS78で保留データエリア1に保存されているランダムカウンタR1〜R3のそれぞれをクリアすると、ステップS79で保留データエリア2の保存データを保留データエリア1にシフトし、ステップS80で保留データエリア3の保存データを保留データエリア2にシフトする。そして、ステップS81で保留データエリア4の保存データを保留データエリア3にシフトし、ステップS82でメイン制御フラグに特別図柄変動開始処理をセットする。これら保留データエリア1〜保留データエリア4のそれぞれはランダムカウンタR1等が保存されていない状態でデフォルトデータが保存されるものであり、保留データエリア2〜保留データエリア4のそれぞれにランダムカウンタR1等が保存されているときにはステップS79〜ステップS81のそれぞれでランダムカウンタR1等がシフトされ、ランダムカウンタR1等が保存されていないときにはデフォルトデータがシフトされる。
[3−7]特別図柄変動開始処理
CPU51はメイン制御フラグが特別図柄変動開始処理にセットされていることを検出すると、図6のステップS6のデータ取得処理からステップS9の特別図柄変動開始処理へ移行する。図15はステップS9の特別図柄変動開始処理の詳細を示すものであり、CPU51はステップS91でLED回路57に特別図柄変動開始信号を出力する。すると、LED回路57は特別図柄変動開始信号を検出することに同期して特別図柄の変動表示を開始する。この特別図柄の変動表示は特別図柄を「大当りの態様」および「外れの態様」で交互に可変表示するものである。
When the CPU 51 clears each of the random counters R1 to R3 stored in the reserved data area 1 in step S78, the stored data in the reserved data area 2 is shifted to the reserved data area 1 in step S79, and the reserved data area is determined in step S80. 3 saved data is shifted to the reserved data area 2. In step S81, the data stored in the reserved data area 4 is shifted to the reserved data area 3. In step S82, a special symbol variation start process is set in the main control flag. In each of the reserved data area 1 to the reserved data area 4, default data is stored in a state where the random counter R1 or the like is not stored, and a random counter R1 or the like is stored in each of the reserved data area 2 to the reserved data area 4. Is stored, the random counter R1 is shifted in each of steps S79 to S81, and the default data is shifted when the random counter R1 is not stored.
[3-7] Special symbol variation start process When the CPU 51 detects that the main control flag is set in the special symbol variation start process, the process proceeds from the data acquisition process in step S6 in FIG. 6 to the special symbol variation start process in step S9. Transition. FIG. 15 shows details of the special symbol variation start process in step S9, and the CPU 51 outputs a special symbol variation start signal to the LED circuit 57 in step S91. Then, the LED circuit 57 starts the special symbol variation display in synchronization with the detection of the special symbol variation start signal. In this special symbol variation display, the special symbol is variably displayed alternately in a “big hit mode” and a “outgoing mode”.

CPU51はステップS91で特別図柄変動開始信号を出力すると、ステップS92で演出制御回路70に装飾図柄遊技開始コマンドを送信する。そして、ステップS93へ移行し、メイン制御フラグに特別図柄変動停止処理をセットする。この装飾図柄遊技開始コマンドは装飾図柄遊技の開始指令に相当するものであり、演出制御回路70は装飾図柄遊技開始コマンドを受信することに基づいて図柄制御回路80と音制御回路110と電飾制御回路120のそれぞれにコマンドを送信する。
[3−8]特別図柄変動停止処理
CPU51はメイン制御フラグが特別図柄変動停止処理にセットされていることを検出すると、図6のステップS6のデータ取得処理からステップS10の特別図柄変動停止処理へ移行する。図16はステップS10の特別図柄変動停止処理の詳細を示すものであり、CPU51は図16のステップS101でタイマT1の計測値から設定値ΔT(4msec)を減算することに基づいて特別図柄遊技の残り時間を更新する。そして、ステップS102へ移行し、タイマT1の減算結果を「0」と比較する。この特別図柄遊技は装飾図柄遊技に時間的に同期して行われるものであり、特別図柄遊技の残り時間は装飾図柄遊技の残り時間と同一である。
When the CPU 51 outputs the special symbol variation start signal in step S91, the CPU 51 transmits a decorative symbol game start command to the effect control circuit 70 in step S92. And it transfers to step S93 and sets a special symbol fluctuation | variation stop process to a main control flag. This decoration symbol game start command is equivalent to a decoration symbol game start command, and the effect control circuit 70 receives the decoration symbol game start command, and the symbol control circuit 80, the sound control circuit 110, and the illumination control. A command is transmitted to each of the circuits 120.
[3-8] Special Symbol Fluctuation Stop Process When the CPU 51 detects that the main control flag is set in the special symbol fluctuation stop process, the process proceeds from the data acquisition process in step S6 in FIG. 6 to the special symbol fluctuation stop process in step S10. Transition. FIG. 16 shows the details of the special symbol fluctuation stopping process of step S10. The CPU 51 subtracts the set value ΔT (4 msec) from the measured value of the timer T1 in step S101 of FIG. Update remaining time. Then, the process proceeds to step S102, and the subtraction result of the timer T1 is compared with “0”. This special symbol game is performed in time synchronization with the decorative symbol game, and the remaining time of the special symbol game is the same as the remaining time of the decorative symbol game.

CPU51はステップS102でタイマT1の減算結果が「0」であることを検出すると、特別図柄遊技の終了を判断する。そして、ステップS103へ移行し、LED回路57に特別図柄変動停止信号を出力する。この特別図柄変動停止信号は特別図柄の変動表示を大当り判定処理の選択結果で停止することを指示するものであり、大当り判定処理で大当りが判定されたときには特別図柄が図12の大当りの態様で停止表示され、大当り判定処理で外れリーチおよび完全外れのいずれかが判定されたときには特別図柄が図12の外れの態様で停止表示される。   When the CPU 51 detects that the subtraction result of the timer T1 is “0” in step S102, it determines the end of the special symbol game. Then, the process proceeds to step S 103, and a special symbol fluctuation stop signal is output to the LED circuit 57. This special symbol fluctuation stop signal instructs to stop the special symbol fluctuation display according to the selection result of the big hit determination process, and when the big hit is determined in the big hit determination process, the special symbol is in the big hit state of FIG. When it is displayed in a stopped state and it is determined in the jackpot determination process that either outreach or complete out is determined, the special symbol is stopped and displayed in a manner of out of FIG.

CPU51は図16のステップS103でLED回路57に特別図柄変動停止信号を出力すると、ステップS104で演出制御回路70に装飾図柄遊技停止コマンドを送信する。この装飾図柄遊技停止コマンドは装飾図柄遊技の停止指令に相当するものであり、演出制御回路70は装飾図柄遊技停止コマンドを検出することに基づいて図柄制御回路80と音制御回路110と電飾制御回路12のそれぞれにコマンドを送信する。即ち、装飾図柄遊技は特別図柄の変動開始に同期して始まり、特別図柄の変動停止に同期して終わるものであり、特別図柄の変動表示時間は装飾図柄遊技の所要時間に相当する。   When the CPU 51 outputs a special symbol variation stop signal to the LED circuit 57 in step S103 of FIG. 16, the CPU 51 transmits a decorative symbol game stop command to the effect control circuit 70 in step S104. The decorative symbol game stop command corresponds to a decorative symbol game stop command, and the effect control circuit 70 detects the decorative symbol game stop command and controls the symbol control circuit 80, the sound control circuit 110, and the illumination control. A command is transmitted to each of the circuits 12. That is, the decorative symbol game starts in synchronization with the start of variation of the special symbol and ends in synchronization with the stop of variation of the special symbol, and the variation display time of the special symbol corresponds to the time required for the decorative symbol game.

CPU51はステップS104で装飾図柄遊技停止コマンドを送信すると、ステップS105でタイマT2にウェイト時間(2.0sec)をセットする。そして、ステップS106へ移行し、メイン制御フラグにウェイト処理をセットする。このウェイト時間はメイン制御回路50のROM52に記録されたものであり、特別図柄遊技が保留されている場合に保留された次の特別図柄遊技を開始するまでの待機時間を称する。
[3−9]ウェイト処理
CPU51はメイン制御フラグがウェイト処理にセットされていることを検出すると、図6のステップS6のデータ取得処理からステップS11のウェイト処理へ移行する。図17はステップS11のウェイト処理の詳細を示すものであり、CPU51は図17のステップS111でタイマT2の計測値から設定値ΔT(4msec)を減算することに基づいて残りウェイト時間を更新する。そして、ステップS112へ移行し、タイマT2の減算結果を「0」と比較する。
When the CPU 51 transmits a decorative symbol game stop command in step S104, the wait time (2.0 sec) is set in the timer T2 in step S105. Then, the process proceeds to step S106, and wait processing is set in the main control flag. This wait time is recorded in the ROM 52 of the main control circuit 50, and refers to the waiting time until the next special symbol game that is held when the special symbol game is held.
[3-9] Wait Process When the CPU 51 detects that the main control flag is set to the wait process, the CPU 51 proceeds from the data acquisition process in step S6 in FIG. 6 to the wait process in step S11. FIG. 17 shows the details of the wait process in step S11. The CPU 51 updates the remaining wait time based on subtracting the set value ΔT (4 msec) from the measured value of the timer T2 in step S111 in FIG. Then, the process proceeds to step S112, and the subtraction result of the timer T2 is compared with “0”.

CPU51はステップS112でタイマT2の減算結果が「0」であることを検出すると、ステップS113で大当りフラグの設定状態を判断する。ここで大当りフラグのオンを判断したときにはステップS114へ移行し、メイン制御フラグに大当り遊技処理をセットする。そして、ステップS115で演出制御回路70に大当り遊技開始コマンドを送信し、ステップS117で大当りフラグをオフし、ステップS118で外れリーチフラグをオフする。この大当り遊技開始コマンドは大当り遊技の演出開始指令に相当するものであり、演出制御回路70は大当り遊技開始コマンドを検出することに基づいて図柄制御回路80と音制御回路110と電飾制御回路120のそれぞれにコマンドを送信する。   When the CPU 51 detects that the subtraction result of the timer T2 is “0” in step S112, it determines the set state of the big hit flag in step S113. When it is determined that the big hit flag is turned on, the process proceeds to step S114, and the big hit game process is set in the main control flag. In step S115, a big hit game start command is transmitted to the effect control circuit 70, the big hit flag is turned off in step S117, and the outreach flag is turned off in step S118. The jackpot game start command corresponds to a jackpot game effect start command, and the effect control circuit 70 detects the jackpot game start command, and then the symbol control circuit 80, the sound control circuit 110, and the illumination control circuit 120. Send a command to each of the

CPU51はステップS113で大当りフラグのオフを判断すると、ステップS116でメイン制御フラグに大当り判定処理をセットする。そして、ステップS117で大当りフラグをオフし、ステップS118で外れリーチフラグをオフする。
[3−10]大当り遊技処理
CPU51はメイン制御フラグが大当り遊技処理にセットされていることを検出すると、図6のステップS6のデータ取得処理からステップS12の大当り遊技処理へ移行する。図18はステップS12の大当り遊技処理の詳細を示すものであり、CPU51は図18のステップS121で大当りラウンドを実行する。この大当りラウンドは特別入賞口を開放する遊技者有利の状態を生成するものであり、特別入賞口内に上限値(例えば10個)の遊技球が入賞あるいは特別入賞口の開放時間が上限値(例えば30sec)に到達することに基づいて終了する。この大当りラウンドは上限回(例えば15回)だけ繰返されるものであり、CPU51はステップS122へ移行したときには大当りラウンドの繰返し回数を上限回と比較する。ここで「繰返し回数=上限回」を判断したときにはステップS123へ移行する。
When the CPU 51 determines that the big hit flag is off in step S113, the big hit determination process is set in the main control flag in step S116. In step S117, the big hit flag is turned off, and in step S118, the outreach flag is turned off.
[3-10] Jackpot Game Process When the CPU 51 detects that the main control flag is set to the jackpot game process, the CPU 51 proceeds from the data acquisition process in step S6 in FIG. 6 to the jackpot game process in step S12. FIG. 18 shows the details of the big hit game process at step S12, and the CPU 51 executes the big hit round at step S121 in FIG. This jackpot round generates an advantageous state for the player to open the special winning opening, and the upper limit value (for example, 10) of the game balls in the special winning opening is the upper limit value (for example, the opening time of the special winning opening) 30 seconds). This jackpot round is repeated for an upper limit (for example, 15 times), and the CPU 51 compares the number of times of the jackpot round with the upper limit when the process proceeds to step S122. If “repetition count = upper limit count” is determined here, the process proceeds to step S123.

CPU51はステップS123へ移行すると、演出制御回路70に大当り遊技停止コマンドを送信し、ステップS124でメイン制御フラグを大当り判定処理にセットする。この大当り遊技停止コマンドは大当り遊技の演出停止指令に相当するものであり、演出制御回路70は大当り遊技停止コマンドを検出することに基づいて図柄制御回路80と音制御回路110と電飾制御回路120のそれぞれにコマンドを送信する。
[4]演出制御回路70の内部処理
[4−1]メイン処理
演出制御回路70のCPU71は電源が投入されると、図19のステップS201の電源投入処理でRAM73の全データを初期設定する。そして、ステップS202へ移行し、タイマ割込フラグの設定状態を判断する。このタイマ割込フラグはCPU71がタイマ回路74からのパルス信号を受信することに基づいてタイマ割込処理でオンするものであり、CPU71はステップS202でタイマ割込フラグのオフを検出したときにはステップS203のカウンタ更新処理1へ移行し、ステップS202でタイマ割込フラグのオンを検出したときにはステップS204へ移行する。このステップS204でタイマ割込フラグをオフし、ステップS205のカウンタ更新処理2およびステップS206のコマンド処理を当該順序で実行する。
[4−2]INT割込処理
演出制御回路70のCPU71はメイン制御回路50からのストローブ信号(INT信号)を受信すると、INT割込処理を起動する。このストローブ信号はメイン制御回路50がコマンドと共に送信するものであり、CPU71はINT割込処理を起動したときには図20のステップS211でコマンドを受信し、ステップS212でコマンドの受信結果をRAM73に記録する。そして、ステップS213へ移行し、コマンド処理フラグをコマンドの受信結果に応じてセットする。このコマンド処理フラグはステップS201の電源投入処理でコマンド待ち処理に初期設定されるものであり、図21はメイン制御回路50から送信されるコマンドの種類とコマンド処理フラグの設定内容との関係を示している。
When proceeding to step S123, the CPU 51 transmits a big hit game stop command to the effect control circuit 70, and sets the main control flag to the big hit determination process at step S124. The jackpot game stop command corresponds to a jackpot game effect stop command, and the effect control circuit 70 detects the jackpot game stop command and thereby the symbol control circuit 80, the sound control circuit 110, and the illumination control circuit 120. Send a command to each of the
[4] Internal process of effect control circuit 70 [4-1] Main process When the power is turned on, the CPU 71 of the effect control circuit 70 initializes all data in the RAM 73 in the power-on process of step S201 in FIG. Then, the process proceeds to step S202, and the setting state of the timer interrupt flag is determined. This timer interrupt flag is turned on by timer interrupt processing based on the CPU 71 receiving a pulse signal from the timer circuit 74. When the CPU 71 detects that the timer interrupt flag is turned off in step S202, step S203 is executed. If the timer interrupt flag is detected to be on in step S202, the process proceeds to step S204. In step S204, the timer interrupt flag is turned off, and the counter update process 2 in step S205 and the command process in step S206 are executed in this order.
[4-2] INT Interrupt Processing When receiving the strobe signal (INT signal) from the main control circuit 50, the CPU 71 of the effect control circuit 70 starts the INT interrupt processing. The strobe signal is transmitted together with the command by the main control circuit 50. When the CPU 71 starts the INT interrupt processing, the CPU 71 receives the command in step S211 in FIG. 20, and records the command reception result in the RAM 73 in step S212. . Then, the process proceeds to step S213, and the command processing flag is set according to the command reception result. This command processing flag is initially set to command waiting processing in the power-on processing in step S201, and FIG. 21 shows the relationship between the type of command transmitted from the main control circuit 50 and the setting contents of the command processing flag. ing.

CPU71はメイン制御回路50からの大当りコマンドと外れリーチコマンドと完全外れコマンドのいずれかを受信したときにはコマンド処理フラグを当落コマンド処理にセットし、変動パターンコマンドを受信したときにはコマンド処理フラグを変動パターンコマンド処理にセットし、装飾図柄遊技開始コマンドを受信したときにはコマンド処理フラグを装飾図柄遊技開始コマンド処理にセットする。また、装飾図柄遊技停止コマンドを受信したときにはコマンド処理フラグを装飾図柄遊技停止コマンド処理にセットし、大当り遊技開始コマンドを受信したときにはコマンド処理フラグを大当り遊技開始コマンド処理にセットし、大当り遊技停止コマンドを受信したときにはコマンド処理フラグを大当り遊技停止コマンド処理にセットする。
[4−3]カウンタ更新処理1
図22はステップS203のカウンタ更新処理1の詳細を示すものであり、CPU71は図22のステップS221でランダムカウンタR11の現在の計測値に「1」を加算する。このランダムカウンタR11は装飾図柄の各列の図柄要素を設定するためのものであり、3桁のカウンタから構成されている。このランダムカウンタR11の1桁目は、図23に示すように、「0」から「7」に加算された後に「0」に戻して循環的に加算され、2桁目は1桁目が「7」から「0」に加算される桁上げ毎に「1」だけ加算され、3桁目は2桁目が「7」から「0」に加算される桁上げ毎に「1」だけ加算される。
The CPU 71 sets the command processing flag to the winning command process when receiving a big hit command, a miss reach command, or a complete miss command from the main control circuit 50, and sets the command processing flag to the fluctuation pattern command when a fluctuation pattern command is received. When the decorative symbol game start command is received, the command processing flag is set in the decorative symbol game start command processing. Also, when a decorative symbol game stop command is received, the command processing flag is set to the decorative symbol game stop command processing, and when a big hit game start command is received, the command processing flag is set to the big hit game start command processing, and the big hit game stop command is set. Is received, the command processing flag is set to the big hit game stop command processing.
[4-3] Counter update process 1
FIG. 22 shows details of the counter update process 1 in step S203, and the CPU 71 adds “1” to the current measured value of the random counter R11 in step S221 in FIG. This random counter R11 is for setting a symbol element of each column of decorative symbols, and is composed of a three-digit counter. As shown in FIG. 23, the first digit of the random counter R11 is cyclically added by adding “0” to “7” and then returning to “0”. “1” is added for each carry added from “7” to “0”, and “1” is added for the third digit every time the carry is added from “7” to “0”. The

CPU71は図22のステップS221でランダムカウンタR11を更新すると、ステップS222でランダムカウンタR11の更新結果の1桁目と3桁目とを比較する。ここで両者が相違していることを検出したときにはステップS223へ移行し、ランダムカウンタR11の更新結果をRAM73の完全外れ図柄エリアに格納する。即ち、完全外れ図柄エリアは、図23に示すように、左列および右列が相違する完全外れ図柄の基礎データが格納されるものであり、完全外れ図柄エリアの格納データは次回のステップS223で更新される。   When the CPU 71 updates the random counter R11 in step S221 of FIG. 22, the first digit and the third digit of the update result of the random counter R11 are compared in step S222. If it is detected that the two are different from each other, the process proceeds to step S223, and the update result of the random counter R11 is stored in the completely out of symbol area of the RAM 73. That is, as shown in FIG. 23, the complete out symbol area stores basic data of complete out symbols having different left and right columns. The stored data in the complete out symbol area is stored in the next step S223. Updated.

CPU71は図22のステップS222でランダムカウンタR11の1桁目と3桁目とが同一であることを検出すると、ステップS224でランダムカウンタR11の1桁目と2桁目を比較する。ここで両者が相違していることを検出したときにはステップS225へ移行し、ランダムカウンタR11の更新結果をRAM73の外れリーチ図柄エリアに格納する。即ち、外れリーチ図柄エリアは、図23に示すように、左列および右列が同一で中列が相違する外れリーチ図柄の基礎データが格納されるものであり、外れリーチ図柄エリアの格納データは次回のステップS225で更新される。
[4−4]カウンタ更新処理2
CPU71は図19のステップS205のカウンタ更新処理2へ移行すると、ランダムカウンタR12の計測値およびランダムカウンタR13の計測値のそれぞれに「1」を加算する。ランダムカウンタR12は大当り図柄を抽選する乱数値に相当するものであり、初期値「0」から上限値「7」に加算された後に初期値「0」に戻して循環的に加算される。ランダムカウンタR13は演出パターンコマンドを抽選する乱数値に相当するものであり、初期値「0」から上限値「30」に加算された後に初期値「0」に戻して循環的に加算される。
[4−5]コマンド処理
図24は図19のステップS206のコマンド処理の詳細を示すものであり、CPU71はステップS206のコマンド処理では図24のステップS301のコマンド待ち処理〜ステップS307の大当り遊技停止コマンド処理をコマンド処理フラグの設定状態に基づいて択一的に実行する。
[4−6−1]コマンド待ち処理
CPU71はコマンド処理フラグがコマンド待ち処理にセットされていることを検出すると、図24のステップS301のコマンド待ち処理を経て図19のステップS202に復帰する。このコマンド待ち処理はメイン制御回路50からのコマンドを待つ処理であり、実質的な処理動作が行われない。
[4−6−2]当落コマンド処理
メイン制御回路50が図11の大当り判定処理で演出制御回路70に大当りコマンドと外れリーチコマンドと完全外れコマンドのいずれかを送信したときには演出制御回路70のCPU71がコマンド処理フラグをコマンド待ち処理から当落コマンド処理に書き換える。このコマンド処理フラグが当落コマンド処理にセットされた状態ではCPU71は図24のコマンド処理でステップS302の当落コマンド処理を実行する。図25はステップS302の当落コマンド処理の詳細を示すものであり、CPU71はステップS321でRAM73からコマンドの受信結果を検出する。そして、ステップS322へ移行し、コマンドの検出結果を大当りコマンドと比較する。ここでコマンドの検出結果が大当りコマンドであることを判断したときにはステップS323へ移行し、装飾図柄を大当りの組合せに設定する。
When the CPU 71 detects that the first digit and the third digit of the random counter R11 are the same in step S222 in FIG. 22, the CPU 71 compares the first digit and the second digit of the random counter R11 in step S224. If it is detected that the two are different, the process proceeds to step S225, and the update result of the random counter R11 is stored in the outlier reach symbol area of the RAM 73. That is, as shown in FIG. 23, the outreach symbol area stores basic data of outreach symbols in which the left and right columns are the same and the middle column is different. It is updated in the next step S225.
[4-4] Counter update process 2
CPU71 will add "1" to each of the measured value of random counter R12, and the measured value of random counter R13, if it transfers to the counter update process 2 of step S205 of FIG. The random counter R12 corresponds to a random value for drawing a jackpot symbol, and is added from the initial value “0” to the upper limit value “7”, then returned to the initial value “0” and added cyclically. The random counter R13 corresponds to a random value for drawing the effect pattern command, and is added from the initial value “0” to the upper limit value “30” and then returned to the initial value “0” and added cyclically.
[4-5] Command Processing FIG. 24 shows the details of the command processing in step S206 in FIG. 19, and the CPU 71 executes the command processing in step S206 in FIG. Command processing is alternatively executed based on the setting state of the command processing flag.
[4-6-1] Command Waiting Processing When the CPU 71 detects that the command processing flag is set in the command waiting processing, the CPU 71 returns to step S202 in FIG. 19 through the command waiting processing in step S301 in FIG. This command waiting process is a process of waiting for a command from the main control circuit 50, and no substantial processing operation is performed.
[4-6-2] Winning Command Processing When the main control circuit 50 transmits any of the big hit command, the outreach reach command, and the complete outage command to the effect control circuit 70 in the big hit determination processing of FIG. 11, the CPU 71 of the effect control circuit 70 Rewrites the command processing flag from command waiting processing to winning command processing. In a state where this command processing flag is set in the winning command processing, the CPU 71 executes the winning command processing in step S302 in the command processing of FIG. FIG. 25 shows details of the winning command process in step S302, and the CPU 71 detects the reception result of the command from the RAM 73 in step S321. Then, the process proceeds to step S322, and the command detection result is compared with the jackpot command. If it is determined that the command detection result is a jackpot command, the process proceeds to step S323, where the decorative symbol is set to a jackpot combination.

図26は演出制御回路70のROM72に記録された大当り図柄テーブルを示すものである。この大当り図柄テーブルにはランダムカウンタR12および図柄要素の相関関係が記録されており、CPU71は図25のステップS323でランダムカウンタR12の計測値を取得し、図26の大当り図柄テーブルからランダムカウンタR12の取得結果に応じた図柄要素を選択し、左列の図柄要素と中列の図柄要素と右列の図柄要素のそれぞれを図柄要素の選択結果に設定する。例えばランダムカウンタR12の取得結果が「6」であるときには図柄要素として「7」が選択され、左列の図柄要素と中列の図柄要素と右列の図柄要素のそれぞれが共通の「7」に設定され、装飾図柄が大当りの組合せ「777」に設定される。   FIG. 26 shows a jackpot symbol table recorded in the ROM 72 of the effect control circuit 70. In this jackpot symbol table, the correlation between the random counter R12 and symbol elements is recorded, and the CPU 71 obtains the measured value of the random counter R12 in step S323 of FIG. 25, and the random counter R12 of the random counter R12 from the jackpot symbol table of FIG. A symbol element corresponding to the acquisition result is selected, and each of the symbol element in the left column, the symbol element in the middle column, and the symbol element in the right column is set as a symbol element selection result. For example, when the acquisition result of the random counter R12 is “6”, “7” is selected as the symbol element, and the symbol element in the left column, the symbol element in the middle column, and the symbol element in the right column are all set to “7”. The decorative symbol is set to the jackpot combination “777”.

CPU71は図25のステップS322でコマンドの検出結果が大当りコマンドと相違していることを判断すると、ステップS324でコマンドの検出結果を外れリーチコマンドと比較する。ここでコマンドの検出結果が外れリーチコマンドであることを判断したときにはステップS325へ移行し、RAM73の外れリーチ図柄エリアからランダムカウンタR11の計測値を取得する。そして、ランダムカウンタR11の検出結果の3桁目と2桁目と1桁目のそれぞれに「1」を加算し、左列の図柄要素を3桁目の加算結果に設定し、中列の図柄要素を2桁目の加算結果に設定し、右列の図柄要素を1桁目の加算結果に設定する。例えばランダムカウンタR11の3桁目が「1」であるときには左列の図柄要素が「2」に設定され、ランダムカウンタR11の2桁目が「0」であるときには中列の図柄要素が「1」に設定され、ランダムカウンタR11の1桁目が「1」であるときには右列の図柄要素が「2」に設定され、装飾図柄が外れリーチの組合せ「212」に設定される。   When the CPU 71 determines in step S322 in FIG. 25 that the command detection result is different from the jackpot command, the CPU 71 compares the command detection result with the reach command in step S324. If it is determined that the command detection result is an outreach command, the process proceeds to step S325, and the measured value of the random counter R11 is acquired from the outreach symbol area of the RAM 73. Then, “1” is added to each of the third digit, the second digit, and the first digit of the detection result of the random counter R11, the symbol element of the left column is set as the addition result of the third digit, and the symbol of the middle column is set. The element is set to the addition result of the second digit, and the symbol element in the right column is set to the addition result of the first digit. For example, when the third digit of the random counter R11 is “1”, the symbol element in the left column is set to “2”, and when the second digit of the random counter R11 is “0”, the symbol element in the middle column is “1”. When the first digit of the random counter R11 is “1”, the symbol element in the right column is set to “2”, and the decorative symbol is set to the combination “212” of the outlier.

CPU71は図25のステップS324でコマンドの検出結果が外れリーチコマンドと相違していることを判断すると、完全外れコマンドであると判断する。この場合にはステップS326へ移行し、RAM73の完全外れ図柄エリアからランダムカウンタR11の計測値を取得する。そして、ランダムカウンタR11の検出結果の3桁目と2桁目と1桁目のそれぞれに「1」を加算し、左列の図柄要素を3桁目の加算結果に設定し、中列の図柄要素を2桁目の加算結果に設定し、右列の図柄要素を1桁目の加算結果に設定する。例えばランダムカウンタR11の3桁目が「1」であるときには左列の図柄要素が「2」に設定され、ランダムカウンタR11の2桁目が「7」であるときには中列の図柄要素が「8」に設定され、ランダムカウンタR11の1桁目が「3」であるときには右列の図柄要素が「4」に設定され、装飾図柄が完全外れの組合せ「284」に設定される。   If the CPU 71 determines in step S324 in FIG. 25 that the command detection result is different from the detach reach command, the CPU 71 determines that the command is a complete detach command. In this case, the process proceeds to step S326, and the measurement value of the random counter R11 is acquired from the completely out of symbol area of the RAM 73. Then, “1” is added to each of the third digit, the second digit, and the first digit of the detection result of the random counter R11, the symbol element of the left column is set as the addition result of the third digit, and the symbol of the middle column is set. The element is set to the addition result of the second digit, and the symbol element in the right column is set to the addition result of the first digit. For example, when the third digit of the random counter R11 is “1”, the symbol element of the left column is set to “2”, and when the second digit of the random counter R11 is “7”, the symbol element of the middle column is “8”. When the first digit of the random counter R11 is “3”, the symbol element in the right column is set to “4”, and the decoration symbol is set to the completely out-of-combination combination “284”.

CPU71は装飾図柄を大当りの組合せと外れリーチの組合せと完全外れの組合せのいずれかに設定すると、図25のステップS327でRAM73に記録されているコマンドの受信結果(大当りコマンド,外れリーチコマンド,完全外れコマンド)をクリアする。そして、ステップS328で左列の図柄要素の設定結果と中列の図柄要素の設定結果と右列の図柄要素の設定結果のそれぞれを図柄制御回路80に送信し、ステップS329でコマンド処理フラグにコマンド待ち処理をセットする。
[4−6−3]変動パターンコマンド処理
メイン制御回路50が図13の変動パターン設定処理で演出制御回路70に変動パターンコマンドを送信したときには演出制御回路70のCPU71がコマンド処理フラグをコマンド待ち処理から変動パターンコマンド処理に書き換える。このコマンド処理フラグが変動パターンコマンド処理にセットされた状態ではCPU71は図24のコマンド処理でステップS303の変動パターンコマンド処理を実行する。図27はステップS303の変動パターンコマンド処理の詳細を示すものであり、CPU71はステップS331でRAM73から変動パターンコマンドの受信結果を検出し、ステップS332でランダムカウンタR13の計測値を取得し、ステップS333へ移行する。
When the CPU 71 sets the decoration symbol to one of the combination of jackpot, combination of outreach and complete combination, the reception result of command recorded in the RAM 73 in step S327 in FIG. 25 (jacket command, outreach reach command, complete Clear command). In step S328, the setting result of the left column, the setting of the symbol element in the middle column, and the setting result of the symbol element in the right column are transmitted to the symbol control circuit 80, and a command processing flag is sent to the command processing flag in step S329. Set wait processing.
[4-6-3] Variation Pattern Command Processing When the main control circuit 50 transmits a variation pattern command to the effect control circuit 70 in the variation pattern setting process of FIG. 13, the CPU 71 of the effect control circuit 70 sets the command processing flag to a command waiting process. To change pattern command processing. In a state where this command processing flag is set in the variation pattern command processing, the CPU 71 executes the variation pattern command processing in step S303 in the command processing of FIG. FIG. 27 shows details of the variation pattern command processing in step S303. The CPU 71 detects the reception result of the variation pattern command from the RAM 73 in step S331, acquires the measurement value of the random counter R13 in step S332, and step S333. Migrate to

演出制御回路70のROM72には、図28に示すように、演出パターンテーブルが記録されている。この演出パターンテーブルは変動パターンコマンドとランダムカウンタR13と演出パターンコマンドの相関関係を示すものであり、CPU71は図27のステップS333へ移行したときには演出パターンテーブルから変動パターンコマンドの受信結果およびランダムカウンタR13の取得結果の双方に応じた演出パターンコマンドを選択する。例えば変動パターンコマンドの受信結果が「P1」でランダムカウンタR13の取得結果が「11」であるときには演出パターンコマンドC1−2が選択される。   In the ROM 72 of the effect control circuit 70, an effect pattern table is recorded as shown in FIG. This effect pattern table shows the correlation between the variation pattern command, the random counter R13, and the effect pattern command. When the CPU 71 proceeds to step S333 in FIG. 27, the reception result of the variation pattern command from the effect pattern table and the random counter R13. The effect pattern command corresponding to both of the acquired results is selected. For example, when the reception result of the variation pattern command is “P1” and the acquisition result of the random counter R13 is “11”, the effect pattern command C1-2 is selected.

CPU71はステップS333で演出パターンコマンドを選択すると、ステップS334で図柄制御回路80と音制御回路110と電飾制御回路120のそれぞれに演出パターンコマンドの選択結果を送信する。そして、ステップS335でRAM73に記録されている変動パターンコマンドの受信結果をクリアし、ステップS336でコマンド処理フラグをコマンド待ち処理にセットする。   When the CPU 71 selects an effect pattern command in step S333, the effect pattern command selection result is transmitted to each of the symbol control circuit 80, the sound control circuit 110, and the illumination control circuit 120 in step S334. In step S335, the reception result of the variation pattern command recorded in the RAM 73 is cleared. In step S336, the command processing flag is set to command waiting processing.

音制御回路110のROM112には装飾図柄遊技用の複数の音データが記録されている。これら各音データには演出パターンコマンドC1―1〜C9―1のいずれかが割付けられており、音制御回路110のCPU111は演出制御回路70からの演出パターンコマンドを受信したときには演出パターンコマンドの受信結果に応じた音データをROM112から選択し、音データの選択結果をRAM113に記録する。電飾制御回路120のROM122には装飾図柄遊技用の複数の電飾データが記録されている。これら各電飾データには演出パターンコマンドC1―1〜C9―1のいずれかが割付けられており、電飾制御回路120のCPU121は演出制御回路70からの演出パターンコマンドを受信したときには演出パターンコマンドの受信結果に応じた電飾データをROM122から選択し、電飾データの選択結果をRAM123に記録する。   The ROM 112 of the sound control circuit 110 stores a plurality of sound data for decorative design games. Any one of the production pattern commands C1-1 to C9-1 is assigned to each sound data, and when the CPU 111 of the sound control circuit 110 receives the production pattern command from the production control circuit 70, it receives the production pattern command. Sound data corresponding to the result is selected from the ROM 112, and the sound data selection result is recorded in the RAM 113. In the ROM 122 of the illumination control circuit 120, a plurality of illumination data for decoration symbol games is recorded. Any one of the effect pattern commands C1-1 to C9-1 is assigned to each of the illumination data, and when the CPU 121 of the illumination control circuit 120 receives the effect pattern command from the effect control circuit 70, the effect pattern command Is selected from the ROM 122 and the selection result of the decoration data is recorded in the RAM 123.

図柄制御回路80のVROM85〜VROM92のそれぞれには、図4に示すように、ビデオデータV1―1〜V9―1が分配して記録されており、図柄制御回路80のCPU81は演出制御回路70から送信される演出パターンコマンドの設定結果を受信したときにはビデオデータV1―1〜V9―1のいずれかを選択するためのビデオコマンドを設定してVDP84に送信する。図29は図柄制御回路80のPROM82に予め記録されたビデオコマンドテーブルを示している。このビデオコマンドテーブルは演出パターンコマンドおよびビデオコマンドの相関関係を示すものであり、CPU81はビデオコマンドテーブルから演出パターンコマンドの受信結果に応じたビデオコマンドを選択してVDP84に送信する。   As shown in FIG. 4, video data V1-1 to V9-1 are distributed and recorded in each of the VROM 85 to VROM 92 of the symbol control circuit 80, and the CPU 81 of the symbol control circuit 80 receives from the effect control circuit 70. When the setting result of the effect pattern command to be transmitted is received, a video command for selecting one of the video data V1-1 to V9-1 is set and transmitted to the VDP 84. FIG. 29 shows a video command table recorded in advance in the PROM 82 of the symbol control circuit 80. This video command table shows the correlation between the effect pattern command and the video command, and the CPU 81 selects a video command corresponding to the reception result of the effect pattern command from the video command table and transmits it to the VDP 84.

VDP84はCPU81からのビデオコマンドを受信したときにはVROM85〜VROM92のいずれかからビデオコマンドの受信結果に応じたビデオデータを選択し、ビデオデータの選択結果を解凍してVRAM93に保存する。このVRAM93のビデオデータはメイン制御回路50から装飾図柄遊技開始コマンドが送信されることに同期して再生開始され、メイン制御回路50から装飾図柄遊技停止コマンドが送信されることに同期して再生停止されるものであり、ビデオデータV1−1〜V9−1のそれぞれの再生時間は装飾図柄遊技開始コマンドが送信されてから装飾図柄遊技停止コマンドが送信されるまでの所要時間である変動表示時間と同一値に設定されている。例えばビデオデータV1―1は演出制御回路70が演出パターンコマンドC1―1を設定したときに選択されるものであり、ビデオデータV1―1の再生時間は変動パターンP1の変動表示時間と同一値「60.0sec」に設定されている。
[4−6−4]装飾図柄遊技開始コマンド処理
メイン制御回路50が図15の特別図柄変動開始処理で演出制御回路70に装飾図柄遊技開始コマンドを送信したときには演出制御回路70のCPU71がコマンド処理フラグをコマンド待ち処理から装飾図柄遊技開始コマンド処理に書換える。このコマンド処理フラグが装飾図柄遊技開始コマンド処理にセットされた状態ではCPU71は図24のコマンド処理でステップS304の装飾図柄遊技開始コマンド処理を実行する。
When receiving a video command from the CPU 81, the VDP 84 selects video data corresponding to the reception result of the video command from any one of the VROM 85 to VROM 92, decompresses the video data selection result, and stores it in the VRAM 93. The video data in the VRAM 93 is started to be played in synchronization with the decoration symbol game start command transmitted from the main control circuit 50, and is stopped in synchronization with the decoration symbol game stop command transmitted from the main control circuit 50. Each of the playback times of the video data V1-1 to V9-1 is a variable display time which is a time required from when the decorative symbol game start command is transmitted until when the decorative symbol game stop command is transmitted. It is set to the same value. For example, the video data V1-1 is selected when the effect control circuit 70 sets the effect pattern command C1-1, and the reproduction time of the video data V1-1 is the same as the change display time of the change pattern P1. 60.0 sec ".
[4-6-4] Decoration Symbol Game Start Command Processing When the main control circuit 50 transmits a decoration symbol game start command to the effect control circuit 70 in the special symbol variation start processing of FIG. 15, the CPU 71 of the effect control circuit 70 performs command processing. The flag is rewritten from the command waiting process to the decorative symbol game start command process. In a state where this command processing flag is set in the decorative symbol game start command processing, the CPU 71 executes the decorative symbol game start command processing in step S304 in the command processing of FIG.

図30はステップS304の装飾図柄遊技開始コマンド処理の詳細を示すものであり、CPU71は図30のステップS341で図柄制御回路80と音制御回路110と電飾制御回路120のそれぞれに装飾図柄遊技開始コマンドを送信する。そして、ステップS342でRAM73に記録されている装飾図柄遊技開始コマンドの受信結果をクリアし、ステップS343でコマンド処理フラグにコマンド待ち処理をセットする。   FIG. 30 shows details of the decorative symbol game start command processing in step S304. The CPU 71 starts the decorative symbol game start in each of the symbol control circuit 80, the sound control circuit 110, and the electrical decoration control circuit 120 in step S341 in FIG. Send a command. In step S342, the reception result of the decorative symbol game start command recorded in the RAM 73 is cleared. In step S343, command waiting processing is set in the command processing flag.

音制御回路110のCPU111は装飾図柄遊技開始コマンドを受信したときにはRAM113に記録されている音データを再生し、両スピーカ14から音データに応じた効果音を出力する。電飾制御回路120のCPU121は装飾図柄遊技開始コマンドを受信したときにはRAM123に記録されている電飾データを再生し、複数の電飾LED17を電飾データに応じたパターンで点滅させる。   When the CPU 111 of the sound control circuit 110 receives the decoration symbol game start command, it reproduces the sound data recorded in the RAM 113 and outputs sound effects corresponding to the sound data from both speakers 14. When the CPU 121 of the illumination control circuit 120 receives the decoration symbol game start command, it reproduces the illumination data recorded in the RAM 123 and blinks the plurality of illumination LEDs 17 in a pattern corresponding to the illumination data.

図柄制御回路80のCPU81は装飾図柄遊技開始コマンドを受信すると、PRAM83に装飾図柄遊技開始コマンドの受信結果を記録し、VDP84にコマンドを送信する。この処理はCPU81がPROM82に予め記録されたCPU用の制御プログラムに基づいて実行するものであり、VDP84はCPU81からのコマンドを受信したときにはPROM82に予め記録されたVDP用の制御プログラムに基づいて装飾図柄表示器32に装飾図柄遊技の映像を表示する。   When receiving the decorative symbol game start command, the CPU 81 of the symbol control circuit 80 records the reception result of the decorative symbol game start command in the PRAM 83 and transmits the command to the VDP 84. This process is executed by the CPU 81 based on a CPU control program recorded in the PROM 82 in advance, and when the VDP 84 receives a command from the CPU 81, the VDP 84 is decorated based on the VDP control program recorded in the PROM 82 in advance. An image of the decorative symbol game is displayed on the symbol display 32.

図31はPROM82に予め記録されたCPU用の制御プログラムの一例を示している。この制御プログラムはCPU81がタイマ回路97からのパルス信号を検出する毎に実行するものであり、CPU81はステップS411で装飾図柄遊技フラグの設定状態を判断する。この装飾図柄遊技フラグは装飾図柄遊技の実行状態でオンされ、装飾図柄遊技の停止状態でオフされるものであり、CPU81は装飾図柄遊技の停止状態ではステップS411で装飾図柄遊技フラグのオフを判断してステップS412へ移行する。   FIG. 31 shows an example of a control program for the CPU recorded in the PROM 82 in advance. This control program is executed whenever the CPU 81 detects a pulse signal from the timer circuit 97, and the CPU 81 determines the setting state of the decorative symbol game flag in step S411. The decorative symbol game flag is turned on when the decorative symbol game is executed, and is turned off when the decorative symbol game is stopped. In the stopped state of the decorative symbol game, the CPU 81 determines whether the decorative symbol game flag is turned off in step S411. Then, the process proceeds to step S412.

CPU81はステップS412へ移行すると、PRAM83に装飾図柄遊技開始コマンドの受信結果が記録されているか否かを判断する。この装飾図柄遊技開始コマンドは演出制御回路70が図30の装飾図柄遊技開始コマンド処理で送信するものであり、CPU81は図31のステップS412でPRAM83に装飾図柄遊技開始コマンドの受信結果が記録されていることを判断したときにはステップS413へ移行し、装飾図柄遊技フラグをオンする。そして、ステップS414へ移行し、タイマT21を「0」にリセットする。   When the CPU 81 proceeds to step S412, it determines whether or not the reception result of the decorative symbol game start command is recorded in the PRAM 83. This decoration symbol game start command is transmitted by the effect control circuit 70 in the decoration symbol game start command process of FIG. 30, and the CPU 81 records the reception result of the decoration symbol game start command in the PRAM 83 in step S412 of FIG. When it is determined that there is, the process proceeds to step S413, and the decorative symbol game flag is turned on. Then, the process proceeds to step S414, and the timer T21 is reset to “0”.

CPU81はステップS414でタイマT21をリセットすると、ステップS415でVDP84に再生開始コマンドを送信する。すると、VDP84はVRAM93に記録されているビデオデータの解凍結果を再生開始し、装飾図柄表示器32にビデオデータに応じた装飾図柄遊技の背景の演出映像を表示する。図32はVDP84がビデオデータV1―1を再生することに基づいて装飾図柄表示器32に表示する演出映像を示すものである。この場合にはリングの映像が表示され、リング上に2人のレスラーのそれぞれが入場する映像が表示される。次に一方のレスラーが他方のレスラーに技を掛ける物語調の映像が表示され、一方のレスラーが他方のレスラーを倒す結末で物語調の映像が終了する。   When the CPU 81 resets the timer T21 in step S414, the CPU 81 transmits a reproduction start command to the VDP 84 in step S415. Then, the VDP 84 starts reproducing the decompression result of the video data recorded in the VRAM 93 and displays the effect image of the background of the decorative symbol game corresponding to the video data on the decorative symbol display 32. FIG. 32 shows an effect image displayed on the decorative symbol display 32 based on the VDP 84 reproducing the video data V1-1. In this case, an image of the ring is displayed, and an image of each of the two wrestlers entering the ring is displayed. Next, a story-like video is displayed in which one wrestler works on the other wrestler, and the story-like video ends when one wrestler defeats the other.

CPU81は図31のステップS415でVDP84に再生開始コマンドを送信すると、ステップS416でVDP84に変動開始コマンドを送信する。そして、ステップS417へ移行し、PRAM83に記録されている装飾図柄遊技開始コマンドの受信結果をクリアする。VDP84は変動開始コマンドを受信したときにはビデオデータにスプライトデータを重ね、左列の図柄要素と中列の図柄要素と右列の図柄要素のそれぞれを変動表示する。これら各列の変動表示は縦一例に並ぶ8種類の図柄要素「1」「2」「3」「4」「5」「6」「7」「8」を縦方向に表示範囲が移動するようにスクロール表示するものであり、各列の図柄要素は上から下へ移動しながら「1」→「2」→「3」→「4」→「5」→「6」→「7」→「8」→「1」・・・の順序で循環的に変化する。   When the CPU 81 transmits a reproduction start command to the VDP 84 in step S415 of FIG. 31, the CPU 81 transmits a fluctuation start command to the VDP 84 in step S416. Then, the process proceeds to step S417, and the reception result of the decorative symbol game start command recorded in the PRAM 83 is cleared. When the VDP 84 receives the change start command, the VDP 84 superimposes the sprite data on the video data, and variably displays the symbol elements in the left column, the symbol elements in the middle column, and the symbol elements in the right column. The variable display of these columns is such that the display range is moved vertically in eight types of symbol elements “1”, “2”, “3”, “4”, “5”, “6”, “7”, and “8” arranged in a vertical example. The symbol elements in each column are “1” → “2” → “3” → “4” → “5” → “6” → “7” → “ It changes cyclically in the order of “8” → “1”.

CPU81はステップS411で装飾図柄遊技フラグのオンを判断すると、ステップS418でタイマT21に単位時間ΔT(4msec)を加算する。そして、ステップS419へ移行し、タイマT21の加算結果をPROM82に予め記録された左列の変動停止時間と比較する。ここで「T21=左列の変動停止時間」を判断したときにはステップS420へ移行し、VDP84に左列の図柄要素の設定結果を送信する。この左列の図柄要素は演出制御回路70が図25の当落コマンド処理で送信したものであり、CPU81は図31のステップS420でVDP84に左列の図柄要素の設定結果を送信したときにはステップS421へ移行し、VDP84に左列の変動停止コマンドを送信する。すると、VDP84は左列の変動表示を図柄要素の受信結果で停止し、装飾図柄表示器32の左列に演出制御回路70の設定結果に応じた図柄要素を静止状態で表示する。   When the CPU 81 determines that the decorative symbol game flag is turned on in step S411, the CPU 81 adds unit time ΔT (4 msec) to the timer T21 in step S418. Then, the process proceeds to step S419, and the addition result of the timer T21 is compared with the fluctuation stop time in the left column recorded in advance in the PROM 82. If “T21 = variation stop time in the left column” is determined, the process proceeds to step S420, and the setting result of the symbol elements in the left column is transmitted to the VDP 84. The symbol elements in the left column are those transmitted by the effect control circuit 70 in the winning command processing of FIG. 25. When the CPU 81 transmits the setting result of the symbol elements in the left column to the VDP 84 in step S420 of FIG. 31, the process proceeds to step S421. Shift to the VDP 84 and send the fluctuation stop command in the left column. Then, the VDP 84 stops the fluctuation display of the left column at the reception result of the symbol element, and displays the symbol element corresponding to the setting result of the effect control circuit 70 in a stationary state on the left column of the decorative symbol display 32.

CPU81はステップS422へ移行すると、タイマT21の加算結果をPROM82に予め記録された右列の変動停止時間(>左列の変動停止時間)と比較する。ここで「T21=右列の変動停止時間」を判断したときにはステップS423へ移行し、VDP84に右列の図柄要素の設定結果を送信する。この右列の図柄要素は演出制御回路70が図25の当落コマンド処理で送信したものであり、CPU81は図31のステップS423でVDP84に右列の図柄要素の設定結果を送信したときにはステップS424へ移行し、VDP84に右列の変動停止コマンドを送信する。すると、VDP84は右列の変動表示を図柄要素の受信結果で停止し、装飾図柄表示器32の右列に演出制御回路70の設定結果に応じた図柄要素を静止状態で表示する。   When the CPU 81 proceeds to step S422, it compares the addition result of the timer T21 with the fluctuation stop time in the right column (> the fluctuation stop time in the left column) recorded in advance in the PROM 82. Here, when “T21 = variation stop time in the right column” is determined, the process proceeds to step S423, and the setting result of the symbol elements in the right column is transmitted to the VDP 84. The symbol elements in the right column are those transmitted by the effect control circuit 70 in the winning command process of FIG. 25. When the CPU 81 transmits the setting result of the symbol elements in the right column to the VDP 84 in step S423 in FIG. 31, the process proceeds to step S424. Shift to the VDP 84 and send the change stop command in the right column. Then, the VDP 84 stops the change display of the right column at the reception result of the symbol element, and displays the symbol element corresponding to the setting result of the effect control circuit 70 on the right column of the decorative symbol display 32 in a stationary state.

CPU81はステップS425へ移行すると、タイマT21の加算結果をPROM82に予め記録された中列の変動停止時間(>右列の変動停止時間)と比較する。ここで「T21=中列の変動停止時間」を判断したときにはステップS426へ移行し、VDP84に中列の図柄要素の設定結果を送信する。この中列の図柄要素は演出制御回路70が図25の当落コマンド処理で送信したものであり、CPU81は図31のステップS426でVDP84に中列の図柄要素の設定結果を送信したときにはステップS427へ移行し、VDP84に中列の変動停止コマンドを送信する。すると、VDP84は中列の変動表示を図柄要素の受信結果で停止し、装飾図柄表示器32の中列に演出制御回路70の設定結果に応じた図柄要素を静止状態で表示する。   When the CPU 81 proceeds to step S425, the addition result of the timer T21 is compared with the middle column variation stop time (> right column variation stop time) recorded in advance in the PROM 82. When “T21 = middle row fluctuation stop time” is determined, the process proceeds to step S426, and the setting result of the middle row symbol elements is transmitted to the VDP 84. The middle row symbol elements are those sent by the effect control circuit 70 in the winning command process of FIG. 25. When the CPU 81 sends the setting result of the middle row symbol elements to the VDP 84 in step S426 of FIG. 31, the process goes to step S427. Then, the middle row change stop command is transmitted to the VDP 84. Then, the VDP 84 stops the change display of the middle row at the reception result of the symbol elements, and displays the symbol elements corresponding to the setting result of the effect control circuit 70 in the stationary state on the middle row of the decorative symbol display 32.

CPU81はステップS428へ移行すると、PRAM83に装飾図柄遊技停止コマンドの受信結果が記録されているか否かを判断する。この装飾図柄遊技停止コマンドは演出制御回路70がメイン制御回路50からの装飾図柄遊技停止コマンドを受信することに基づいて図24のステップS305の装飾図柄遊技停止コマンド処理で送信するものであり、CPU81は図31のステップS428でPRAM83に装飾図柄遊技停止コマンドの受信結果が記録されていることを判断したときにはステップS429へ移行し、VDP84に再生停止コマンドを送信する。すると、VDP84はビデオデータの再生処理を停止し、今回の装飾図柄遊技を終える。   When the CPU 81 proceeds to step S428, it determines whether or not the reception result of the decorative symbol game stop command is recorded in the PRAM 83. This decoration symbol game stop command is transmitted by the decoration symbol game stop command process in step S305 of FIG. 24 based on the fact that the effect control circuit 70 receives the decoration symbol game stop command from the main control circuit 50, and the CPU 81 If it is determined in step S428 in FIG. 31 that the reception result of the decorative symbol game stop command is recorded in the PRAM 83, the process proceeds to step S429, and a playback stop command is transmitted to the VDP 84. Then, the VDP 84 stops the reproduction process of the video data and ends the decoration symbol game this time.

CPU81はステップS429でVDP84に再生停止コマンドを送信すると、ステップS430でPRAM83に記録されている装飾図柄遊技停止コマンドの受信結果をクリアする。そして、ステップS431へ移行し、装飾図柄遊技フラグをオフする。
[4−6−5]装飾図柄遊技停止コマンド処理
メイン制御回路50が図16の特別図柄変動停止処理で演出制御回路70に装飾図柄遊技停止コマンドを送信したときには演出制御回路70のCPU71がコマンド処理フラグをコマンド待ち処理から装飾図柄遊技停止コマンド処理に書き換える。このコマンド処理フラグが装飾図柄遊技停止コマンド処理にセットされた状態ではCPU71は図24のコマンド処理でステップS305の装飾図柄遊技停止コマンド処理を実行する。
When the CPU 81 transmits a reproduction stop command to the VDP 84 in step S429, the reception result of the decorative symbol game stop command recorded in the PRAM 83 is cleared in step S430. Then, the process proceeds to step S431, and the decorative symbol game flag is turned off.
[4-6-5] Decoration Symbol Game Stop Command Processing When the main control circuit 50 transmits a decoration symbol game stop command to the effect control circuit 70 in the special symbol fluctuation stop processing of FIG. 16, the CPU 71 of the effect control circuit 70 performs command processing. The flag is rewritten from the command waiting process to the decorative symbol game stop command process. In a state where this command processing flag is set in the decorative symbol game stop command processing, the CPU 71 executes the decorative symbol game stop command processing in step S305 in the command processing of FIG.

図33はステップS305の装飾図柄遊技停止コマンド処理の詳細を示すものであり、CPU71はステップS351で図柄制御回路80と音制御回路110と電飾制御回路120のそれぞれに装飾図柄遊技停止コマンドを送信し、ステップS352でRAM73に記録されている装飾図柄遊技停止コマンドをクリアする。そして、ステップS353へ移行し、コマンド処理フラグをコマンド待ち処理にセットする。   FIG. 33 shows details of the decorative symbol game stop command processing in step S305, and the CPU 71 transmits a decorative symbol game stop command to each of the symbol control circuit 80, the sound control circuit 110, and the electrical decoration control circuit 120 in step S351. In step S352, the decorative symbol game stop command recorded in the RAM 73 is cleared. Then, the process proceeds to step S353, and the command processing flag is set to command waiting processing.

図柄制御回路80のCPU81は演出制御回路70からの装飾図柄遊技停止コマンドを受信すると、PRAM83に装飾図柄遊技停止コマンドの受信結果を記録する。そして、図31の装飾図柄遊技処理でVDP84に再生停止コマンドを送信し、VDP84は再生停止コマンドを受信することに基づいて装飾図柄遊技用のビデオデータの再生処理を停止する。音制御回路110のCPU111は演出制御回路70からの装飾図柄遊技停止コマンドを受信したときには装飾図柄遊技用の音データの再生処理を停止し、電飾制御回路120のCPU121は演出制御回路70からの装飾図柄遊技停止コマンドを受信したときには装飾図柄遊技用の電飾データの再生処理を停止する。
[4−6−6]大当り遊技開始コマンド処理
メイン制御回路50が図17のウェイト処理で演出制御回路70に大当り遊技開始コマンドを送信したときには演出制御回路70のCPU71がコマンド処理フラグをコマンド待ち処理から大当り遊技開始コマンド処理に書き換える。このコマンド処理フラグが大当り遊技開始コマンド処理にセットされた状態ではCPU71は図24のコマンド処理でステップS306の大当り遊技開始コマンド処理を実行する。
When the CPU 81 of the symbol control circuit 80 receives the decorative symbol game stop command from the effect control circuit 70, it records the reception result of the decorative symbol game stop command in the PRAM 83. Then, the reproduction stop command is transmitted to the VDP 84 in the decorative symbol game process of FIG. 31, and the VDP 84 stops the reproduction process of the video data for the decorative symbol game based on the reception of the reproduction stop command. When the CPU 111 of the sound control circuit 110 receives the decoration symbol game stop command from the effect control circuit 70, the CPU 111 of the decoration control circuit 120 stops the reproduction process of the sound data for the decoration symbol game. When the decoration symbol game stop command is received, the reproduction process of the decoration data for the decoration symbol game is stopped.
[4-6-6] Jackpot Game Start Command Processing When the main control circuit 50 transmits a jackpot game start command to the effect control circuit 70 in the wait process of FIG. 17, the CPU 71 of the effect control circuit 70 sets the command processing flag to a command waiting process. To jackpot game start command processing. In a state where this command processing flag is set to the jackpot game start command process, the CPU 71 executes the jackpot game start command process of step S306 in the command process of FIG.

図34はステップS306の大当り遊技開始コマンド処理の詳細を示すものであり、CPU71はステップS361で図柄制御回路80と音制御回路110と電飾制御回路120のそれぞれに大当り遊技開始コマンドを送信する。そして、ステップS362でRAM73に記録されている大当り遊技開始コマンドの受信結果をクリアし、ステップS363でコマンド処理フラグをコマンド待ち処理にセットする。   FIG. 34 shows the details of the jackpot game start command processing in step S306, and the CPU 71 transmits a jackpot game start command to each of the symbol control circuit 80, the sound control circuit 110, and the illumination control circuit 120 in step S361. In step S362, the reception result of the big hit game start command recorded in the RAM 73 is cleared, and in step S363, the command processing flag is set to command waiting processing.

図柄制御回路80のCPU81は大当り遊技開始コマンドを受信すると、VDP84に大当り遊技開始コマンドを送信する。すると、VDP84は大当り遊技用のビデオデータを再生開始し、装飾図柄表示器32に大当り遊技用の演出映像を表示する。このビデオデータはVROM85〜VROM92のそれぞれに記録されたものであり、VDP84は大当り遊技用のビデオデータをVROM85〜VROM92のそれぞれから予め決められた順序で選択し、ビデオデータを選択順に再生する。   When receiving the jackpot game start command, the CPU 81 of the symbol control circuit 80 transmits the jackpot game start command to the VDP 84. Then, the VDP 84 starts playing the big hit game video data and displays the big hit game effect video on the decorative symbol display 32. This video data is recorded in each of the VROM 85 to VROM 92, and the VDP 84 selects video data for big hit games from the VROM 85 to VROM 92 in a predetermined order, and reproduces the video data in the selected order.

音制御回路110のCPU111は大当り遊技開始コマンドを受信すると、ROM112から大当り遊技用の音データを選択する。そして、音データの選択結果を再生し、両スピーカ14から大当り遊技用の効果音を出力する。電飾制御回路120のCPU121は大当り遊技開始コマンドを受信すると、ROM122から大当り遊技用の電飾データを選択する。そして、電飾データの選択結果を再生し、複数の電飾LED17を大当り遊技用の電飾パターンで点滅させる。
[4−6−7]大当り遊技停止コマンド処理
メイン制御回路50が図18の大当り遊技処理で演出制御回路70に大当り遊技停止コマンドを送信したときには演出制御回路70のCPU71がコマンド処理フラグをコマンド待ち処理から大当り遊技停止コマンド処理に書き換える。このコマンド処理フラグが大当り遊技停止コマンド処理にセットされた状態ではCPU71は図24のコマンド処理でステップS307の大当り遊技停止コマンド処理を実行する。図35はステップS307の大当り遊技停止コマンド処理の詳細を示すものであり、CPU71はステップS371で図柄制御回路80と音制御回路110と電飾制御回路120のそれぞれに大当り遊技停止コマンドを送信する。そして、ステップS372でRAM73に記録されている大当り遊技停止コマンドの受信結果をクリアし、ステップS373でコマンド処理フラグをコマンド待ち処理にセットする。
When the CPU 111 of the sound control circuit 110 receives the jackpot game start command, it selects sound data for the jackpot game from the ROM 112. Then, the selection result of the sound data is reproduced, and sound effects for the big hit game are output from both speakers 14. When the CPU 121 of the electrical decoration control circuit 120 receives the jackpot game start command, it selects electrical data for the jackpot game from the ROM 122. And the selection result of electrical decoration data is reproduced | regenerated and the several electrical decoration LED17 is made to blink by the electrical decoration pattern for jackpot games.
[4-6-7] Jackpot Game Stop Command Processing When the main control circuit 50 transmits a jackpot game stop command to the effect control circuit 70 in the jackpot game process of FIG. 18, the CPU 71 of the effect control circuit 70 waits for a command processing flag. Rewrite from processing to jackpot game stop command processing. In a state where this command processing flag is set to the jackpot game stop command process, the CPU 71 executes the jackpot game stop command process of step S307 in the command process of FIG. FIG. 35 shows details of the big hit game stop command processing in step S307, and the CPU 71 transmits a big hit game stop command to each of the symbol control circuit 80, the sound control circuit 110, and the illumination control circuit 120 in step S371. In step S372, the reception result of the big hit game stop command recorded in the RAM 73 is cleared, and in step S373, the command processing flag is set to command waiting processing.

図柄制御回路80のCPU81は大当り遊技停止コマンドを受信すると、VDP84に大当り遊技停止コマンドを送信する。すると、VDP84は大当り遊技停止コマンドを受信し、大当り遊技用のビデオデータの再生処理を停止する。音制御回路110のCPU111は大当り遊技停止コマンドを受信すると、大当り遊技用の音データの再生処理を停止し、電飾制御回路120のCPU121は大当り遊技停止コマンドを受信したときには大当り遊技用の電飾データの再生処理を停止する。
[5]図柄制御回路80の内部処理
図柄制御回路80には、図3に示すように、検査制御回路130がコネクタ140を介して着脱可能に接続される。この検査制御回路130はマイクロコンピュータを主体に構成されたものであり、CPU131とROM132とRAM133を有している。この検査制御回路130はパチンコ遊技機を出荷する前に図柄制御回路80のVROM85〜VROM92のそれぞれを検査する目的で図柄制御回路80に接続されるものであり、パチンコ遊技機を出荷するときには図柄制御回路80から取外される。この検査制御回路130には検査モードスイッチ134および検査開始スイッチ135のそれぞれが接続されており、検査制御回路130のCPU131は検査モードスイッチ134が操作されたことを判断したときには図柄制御回路80に検査モードコマンドを送信し、検査開始スイッチ135が操作されたことを判断したときには図柄制御回路80に検査開始コマンドを送信する。
When the CPU 81 of the symbol control circuit 80 receives the jackpot game stop command, it transmits the jackpot game stop command to the VDP 84. Then, the VDP 84 receives the jackpot game stop command and stops the playback processing of the jackpot game video data. When the CPU 111 of the sound control circuit 110 receives the jackpot game stop command, it stops the reproduction processing of the sound data for the jackpot game. When the CPU 121 of the electrical control circuit 120 receives the jackpot game stop command, the jackpot game electrical decoration is received. Stop the data playback process.
[5] Internal Process of Symbol Control Circuit 80 As shown in FIG. 3, the inspection control circuit 130 is detachably connected to the symbol control circuit 80 via a connector 140. The inspection control circuit 130 is mainly composed of a microcomputer, and has a CPU 131, a ROM 132, and a RAM 133. This inspection control circuit 130 is connected to the symbol control circuit 80 for the purpose of inspecting each of the VROM 85 to VROM 92 of the symbol control circuit 80 before shipping the pachinko gaming machine. When the pachinko gaming machine is shipped, the symbol control circuit 130 is controlled. Disconnected from circuit 80. Each of the inspection mode switch 134 and the inspection start switch 135 is connected to the inspection control circuit 130. When the CPU 131 of the inspection control circuit 130 determines that the inspection mode switch 134 has been operated, the symbol control circuit 80 is inspected. When the mode command is transmitted and it is determined that the inspection start switch 135 is operated, the inspection start command is transmitted to the symbol control circuit 80.

検査制御回路130にはジャンプアドレススイッチ136が接続されている。このジャンプアドレススイッチ136は4回路のスイッチを1パッケージに収めたディップスイッチからなるものであり、検査制御回路130のCPU131はジャンプアドレススイッチ136の設定内容に応じてジャンプアドレスコマンド1とジャンプアドレスコマンド2とジャンプアドレスコマンド3とジャンプアドレスコマンド4のいずれかを図柄制御回路80に送信する。このジャンプアドレススイッチ136は指定手段に相当するものである。   A jump address switch 136 is connected to the inspection control circuit 130. The jump address switch 136 is a dip switch in which four circuit switches are housed in one package. The CPU 131 of the inspection control circuit 130 determines the jump address command 1 and the jump address command 2 in accordance with the set contents of the jump address switch 136. Any one of the jump address command 3 and the jump address command 4 is transmitted to the symbol control circuit 80. This jump address switch 136 corresponds to a designation means.

図36はPROM82に予め記録されたCPU用の制御プログラムの一例を示すものであり、図柄制御回路80のCPU81は電源が投入されたときにはステップS401の電源投入処理でPRAM83の全てのデータを初期設定する。そして、ステップS402へ移行し、検査モードフラグの設定状態を判断する。この検査モードフラグはCPU81がステップS401の電源投入処理でオフ状態に初期設定するものであり、検査制御回路130からの検査モードコマンドを受信することに基づいてステップS407でオンする。   FIG. 36 shows an example of the CPU control program recorded in advance in the PROM 82. When the power is turned on, the CPU 81 of the symbol control circuit 80 initializes all data in the PRAM 83 in the power-on process in step S401. To do. Then, the process proceeds to step S402, and the setting state of the inspection mode flag is determined. This inspection mode flag is initially set to the off state by the power-on process of step S401 by the CPU 81, and is turned on in step S407 based on the reception of the inspection mode command from the inspection control circuit 130.

CPU81はステップS402で検査モードフラグのオフを判断すると、ステップS403でタイマ割込みフラグの設定状態を判断する。このタイマ割込フラグはCPU81がタイマ回路97からのパルス信号を受信することに基づいてタイマ割込み処理でオンするものであり、CPU81はステップS403でタイマ割込みフラグのオンを判断したときにはステップS404へ移行し、タイマ割込みフラグをオフする。そして、ステップS405へ移行し、図31の装飾図柄遊技処理を実行する。   When the CPU 81 determines that the inspection mode flag is turned off in step S402, the CPU 81 determines the setting state of the timer interrupt flag in step S403. The timer interrupt flag is turned on by timer interrupt processing based on the CPU 81 receiving a pulse signal from the timer circuit 97. When the CPU 81 determines that the timer interrupt flag is turned on in step S403, the process proceeds to step S404. The timer interrupt flag is turned off. And it transfers to step S405 and performs the decoration symbol game process of FIG.

CPU81は図36のステップS403でタイマ割込みフラグのオフを判断すると、ステップS406で検査モードコマンドの有無を判断する。例えば検査者が検査制御回路130の接続状態で検査モードスイッチ134を操作したときには検査制御回路130から図柄制御回路80に検査モードコマンドが送信される。この場合にはCPU81はステップS406で検査モードコマンドが有ることを判断し、ステップS407で検査モードフラグをオンする。   When the CPU 81 determines in step S403 in FIG. 36 that the timer interrupt flag is turned off, the CPU 81 determines in step S406 whether there is an inspection mode command. For example, when the inspector operates the inspection mode switch 134 with the inspection control circuit 130 connected, an inspection mode command is transmitted from the inspection control circuit 130 to the symbol control circuit 80. In this case, the CPU 81 determines that there is an inspection mode command in step S406, and turns on the inspection mode flag in step S407.

CPU81は検査モードフラグのオン状態ではステップS402からステップS408へ移行し、検査処理を実行する。図37はステップS408の検査処理の詳細を示すものであり、CPU81は図37のステップS441で検査開始コマンドの有無を判断する。例えば検査者が検査制御回路130の接続状態で検査開始スイッチ135を操作したときには検査制御回路130から図柄制御回路80に検査開始コマンドが送信される。この場合にはCPU81はステップS441で検査開始コマンドが有ることを判断し、ステップS442へ移行する。   When the inspection mode flag is on, the CPU 81 proceeds from step S402 to step S408, and executes inspection processing. FIG. 37 shows details of the inspection process in step S408, and the CPU 81 determines whether or not there is an inspection start command in step S441 in FIG. For example, when the inspector operates the inspection start switch 135 with the inspection control circuit 130 connected, an inspection start command is transmitted from the inspection control circuit 130 to the symbol control circuit 80. In this case, the CPU 81 determines in step S441 that there is an inspection start command, and proceeds to step S442.

CPU81はステップS442へ移行すると、検査制御回路130にデータ要求コマンド1を送信する。このデータ要求コマンド1はジャンプアドレススイッチ136の設定状態を送信することを要求するものであり、検査制御回路130はデータ要求コマンド1を受信したときにはジャンプアドレススイッチ136の設定内容に応じてジャンプアドレスコマンド1〜ジャンプアドレスコマンド4のいずれかをCPU81に送信する。   In step S442, the CPU 81 transmits a data request command 1 to the inspection control circuit 130. This data request command 1 requests transmission of the setting state of the jump address switch 136. When the test control circuit 130 receives the data request command 1, the jump address command 1 is set according to the setting contents of the jump address switch 136. Any one of 1 to jump address command 4 is transmitted to the CPU 81.

CPU81はステップS442で検査制御回路130にデータ要求コマンド1を送信すると、ステップS443で検査制御回路130からのジャンプアドレスコマンドの有無を判断する。ここでジャンプアドレスコマンドを受信したときにはステップS444でジャンプアドレスコマンドの受信結果をPRAM83に記録し、ステップS445へ移行する。   When the CPU 81 transmits the data request command 1 to the inspection control circuit 130 in step S442, the CPU 81 determines whether or not there is a jump address command from the inspection control circuit 130 in step S443. If a jump address command is received, the reception result of the jump address command is recorded in the PRAM 83 in step S444, and the process proceeds to step S445.

図柄制御回路80のPROM82にはジャンプアドレスデータが予め記録されている。このジャンプアドレスデータは、図38に示すように、ジャンプアドレスコマンドおよびジャンプ値(定量に相当する)の相関関係を示すものであり、CPU81は図37のステップS445へ移行したときにはPRAM83からジャンプアドレスコマンドの受信結果を検出し、図38のジャンプアドレスデータからジャンプアドレスコマンドの検出結果に応じたジャンプ値を選択する。そして、図37のステップS446へ移行し、ジャンプ値の選択結果をジャンプアドレスカウンタΔAにセットする。例えばジャンプアドレスコマンド1の検出時にはジャンプ値A1(1000)が選択され、ジャンプアドレスカウンタΔAにジャンプ値A1がセットされる。   Jump address data is recorded in advance in the PROM 82 of the symbol control circuit 80. As shown in FIG. 38, this jump address data indicates the correlation between the jump address command and the jump value (corresponding to a fixed amount). When the CPU 81 proceeds to step S445 in FIG. And the jump value corresponding to the detection result of the jump address command is selected from the jump address data of FIG. Then, the process proceeds to step S446 in FIG. 37, and the jump value selection result is set in the jump address counter ΔA. For example, when the jump address command 1 is detected, the jump value A1 (1000) is selected, and the jump value A1 is set in the jump address counter ΔA.

CPU81は図37のステップS446でジャンプアドレスカウンタΔAを設定すると、ステップS447でPROM82に予め記録された初期値「1」をROMカウンタNに設定する。このROMカウンタNはVROM85〜VROM92のそれぞれを特定するための変数として機能するものであり、図39に示すように、「N=1」はVROM85に相当し、「N=2」はVROM86に相当し、「N=3」はVROM87に相当し、「N=4」はVROM88に相当し、「N=5」はVROM89に相当し、「N=6」はVROM90に相当し、「N=7」はVROM91に相当し、「N=8」はVROM92に相当する。   When the CPU 81 sets the jump address counter ΔA in step S446 in FIG. 37, the CPU 81 sets the initial value “1” recorded in advance in the PROM 82 in the ROM counter N in step S447. The ROM counter N functions as a variable for specifying each of the VROM 85 to VROM 92. As shown in FIG. 39, “N = 1” corresponds to the VROM 85, and “N = 2” corresponds to the VROM 86. “N = 3” corresponds to the VROM 87, “N = 4” corresponds to the VROM 88, “N = 5” corresponds to the VROM 89, “N = 6” corresponds to the VROM 90, and “N = 7”. “Corresponds to the VROM 91, and“ N = 8 ”corresponds to the VROM 92.

CPU81は図37のステップS447でROMカウンタNに初期値をセットすると、ステップS448でROMカウンタNの設定結果をPROM82に予め決められた上限値「8」と比較する。ここで「N≦8」を判断したときにはステップS449へ移行し、PROM82に予め記録された初期値「0」をサムカウンタSに設定する。このサムカウンタSはチェックサムの累積値に相当するものであり、CPU81はステップS449でサムカウンタSを初期設定したときにはステップS450へ移行し、PROM82に予め記録された初期値「0」をアドレスカウンタAに設定する。このアドレスカウンタAはサムカウンタSを累積するためのデータの取得先を特定する変数として機能するものであり、CPU81はステップS450でアドレスカウンタAを初期設定したときにはステップS451へ移行する。   When the CPU 81 sets an initial value to the ROM counter N in step S447 in FIG. 37, the setting result of the ROM counter N is compared with an upper limit value “8” predetermined in the PROM 82 in step S448. If “N ≦ 8” is determined here, the process proceeds to step S449, and the initial value “0” recorded in advance in the PROM 82 is set in the sum counter S. This sum counter S corresponds to the accumulated value of the check sum. When the CPU 81 initializes the sum counter S in step S449, the CPU 81 proceeds to step S450 and uses the initial value “0” recorded in advance in the PROM 82 as the address counter. Set to A. The address counter A functions as a variable for specifying a data acquisition destination for accumulating the sum counter S. When the address counter A is initially set in step S450, the CPU 81 proceeds to step S451.

図柄制御回路80のPROM82には、図40に示すように、エンドアドレスデータが予め記録されている。このエンドアドレスデータはVROM85の最終のアドレスAend1とVROM86の最終のアドレスAend2とVROM87の最終のアドレスAend3とVROM88の最終のアドレスAend4とVROM89の最終のアドレスAend5とVROM90の最終のアドレスAend6とVROM91の最終のアドレスAend7とVROM92の最終のアドレスAend8のそれぞれが記録されたものであり、最終のアドレスAend1〜最終のアドレスAend8のそれぞれにはROMカウンタNが設定されている。   In the PROM 82 of the symbol control circuit 80, end address data is recorded in advance as shown in FIG. This end address data includes the final address Aend1 of VROM 85, the final address Aend2 of VROM 86, the final address Aend3 of VROM 87, the final address Aend4 of VROM 88, the final address Aend5 of VROM 89, the final address Aend6 of VROM 90 and the final address of VROM 91. Address Aend7 and the final address Aend8 of the VROM 92 are recorded, and a ROM counter N is set for each of the final address Aend1 to the final address Aend8.

CPU81は図37のステップS451へ移行すると、ROMカウンタNの設定結果に応じたエンドアドレスを図40のエンドアドレスデータから選択する。そして、図37のステップS452へ移行し、エンドアドレスの選択結果をエンドアドレスカウンタAeに設定する。例えば「N=1」であるときにはエンドアドレスAend1が選択され、エンドアドレスカウンタAeにAend1が設定される。   When the CPU 81 proceeds to step S451 in FIG. 37, the end address corresponding to the setting result of the ROM counter N is selected from the end address data in FIG. Then, the process proceeds to step S452 in FIG. 37, and the end address selection result is set in the end address counter Ae. For example, when “N = 1”, the end address Aend1 is selected, and Aend1 is set in the end address counter Ae.

CPU81は図37のステップS452でエンドアドレスカウンタAeを設定すると、ステップS453でアドレスカウンタAの設定結果をエンドアドレスカウンタAeの設定結果と比較する。ここで「A≦Ae」を判断したときにはステップS454へ移行し、VDP84にROMカウンタNの設定結果を送信する。そして、ステップS455でVDP84にアドレスカウンタAの設定結果を送信し、ステップS456でVDP84にデータ要求コマンド2を送信する。このデータ要求コマンド2はVROM85〜VROM92のうちRONカウンタNの受信結果に応じたものからアドレスカウンタAの受信結果に応じたアドレスの画像データを送信することを要求するものであり、VDP84は「N=1」の受信時にはVROM85のうちアドレスカウンタAの受信結果に応じたアドレスから画像データを検出し、「N=2」の受信時にはVROM86のうちアドレスカウンタAの受信結果に応じたアドレスから画像データを検出し、「N=3」の受信時にはVROM87のうちアドレスカウンタAの受信結果に応じたアドレスから画像データを検出し、「N=4」の受信時にはVROM88のうちアドレスカウンタAの受信結果に応じたアドレスから画像データを検出し、「N=5」の受信時にはVROM89のうちアドレスカウンタAの受信結果に応じたアドレスから画像データを検出し、「N=6」の受信時にはVROM90のうちアドレスカウンタAの受信結果に応じたアドレスから画像データを検出し、「N=7」の受信時にはVROM91のうちアドレスカウンタAの受信結果に応じたアドレスから画像データを検出し、「N=8」の受信時にはVROM92のうちアドレスカウンタAの受信結果に応じたアドレスから画像データを検出する。これら各画像データは1バイトの単位で検出されるものであり、VDP84は1バイトの画像データの検出結果をCPU81に送信する。   When the CPU 81 sets the end address counter Ae in step S452 of FIG. 37, the setting result of the address counter A is compared with the setting result of the end address counter Ae in step S453. When “A ≦ Ae” is determined here, the process proceeds to step S454, and the setting result of the ROM counter N is transmitted to the VDP 84. In step S455, the setting result of the address counter A is transmitted to the VDP 84, and the data request command 2 is transmitted to the VDP 84 in step S456. This data request command 2 requests transmission of image data at an address corresponding to the reception result of the address counter A from VROM 85 to VROM 92 according to the reception result of the RON counter N. = 1 ”is received, image data is detected from an address corresponding to the reception result of the address counter A in the VROM 85, and when“ N = 2 ”is received, image data is detected from an address corresponding to the reception result of the address counter A in the VROM 86. When "N = 3" is received, image data is detected from the address corresponding to the reception result of the address counter A in the VROM 87, and when "N = 4" is received, the reception result of the address counter A in the VROM 88 is detected. The image data is detected from the corresponding address, and when receiving “N = 5”, VROM 9, the image data is detected from the address corresponding to the reception result of the address counter A. When “N = 6” is received, the image data is detected from the address corresponding to the reception result of the address counter A in the VROM 90. = 7 "is received, image data is detected from the address corresponding to the reception result of the address counter A in the VROM 91. When" N = 8 "is received, image data is detected from the address corresponding to the reception result of the address counter A in the VROM 92. Is detected. Each of these image data is detected in units of 1 byte, and the VDP 84 transmits a detection result of 1 byte of image data to the CPU 81.

CPU81はステップS456でVDP84にデータ要求コマンド2を送信すると、ステップS457でVDP84からの画像データの有無を判断する。ここでVDP84からの画像データを受信したときにはステップS458へ移行し、画像データの受信結果に基づいてチェックサムを演算する。このチェックサムはデジタルデータを数値とみなして合計を演算したものであり、CPU81はステップS458でチェックサムを演算したときにはステップS459でチェックサムの演算結果をサムカウンタSに加算することに基づいてチェックサムを累積する。そして、ステップS460でアドレスカウンタAにジャンプアドレスカウンタΔAの設定結果を加算し、ステップS453に復帰する。   When CPU 81 transmits data request command 2 to VDP 84 in step S456, CPU 81 determines whether or not there is image data from VDP 84 in step S457. Here, when the image data from the VDP 84 is received, the process proceeds to step S458, and the checksum is calculated based on the reception result of the image data. This checksum is obtained by calculating the sum by regarding digital data as a numerical value. When the checksum is calculated in step S458, the checksum is checked based on adding the checksum calculation result to the sum counter S in step S459. Accumulate the thumb. In step S460, the setting result of the jump address counter ΔA is added to the address counter A, and the process returns to step S453.

即ち、ステップS453〜ステップS460では先頭のアドレスからエンドアドレスカウンタAeの設定結果に応じた最終のアドレスまでアドレスカウンタΔAの設定結果に応じた間隔で画像データが間欠的に検出され、画像データが検出される毎にチェックサムが演算される。このチェックサムがサムカウンタSに加算されることに基づいてチェックサムが累積される。このサムカウンタSの更新処理はVROM85〜VROM92のうちROMカウンタNの設定結果に応じたものを対象に実行されるものであり、CPU81はステップS453で「アドレスカウンタA≦エンドアドレスカウンタAe」ではないことを判断したときにはステップS461へ移行する。   That is, in steps S453 to S460, image data is intermittently detected at intervals according to the setting result of the address counter ΔA from the head address to the final address corresponding to the setting result of the end address counter Ae, and the image data is detected. Each time the checksum is calculated, the checksum is calculated. The checksum is accumulated based on the addition of the checksum to the sum counter S. This updating process of the sum counter S is executed for the VROM 85 to VROM 92 corresponding to the setting result of the ROM counter N, and the CPU 81 does not satisfy “address counter A ≦ end address counter Ae” in step S453. If it is determined, the process proceeds to step S461.

図柄制御回路80のPROM82には、図41に示すように、サム判定値データが記録されている。このサム判定値データは複数のサム判定値を有するものであり、各サム判定値にはROMカウンタNおよびジャンプ値が設定されている。これら各サム判定値は正確なチェックサムの累積結果を称するものであり、正確なチェックサムはVROM85〜92のそれぞれに対してジャンプ値A1〜A3毎に演算され、VROM85〜92のそれぞれに対してジャンプ値A1〜A3毎に累積されている。例えばサム判定値S1(85)は、図42に示すように、VROM85の画像データを先頭のアドレス「0000H」を基準にジャンプ値A1の間隔で間欠的に検出し、複数の画像データの検出結果のそれぞれに対してチェックサムを演算し、複数のチェックサムの演算結果を累積した正常なチェックサムであり、サム判定値S1(85)には、図41に示すように、「ROMカウンタN=1」およびジャンプ値A1のそれぞれが設定されている。   Sum determination value data is recorded in the PROM 82 of the symbol control circuit 80 as shown in FIG. This sum determination value data has a plurality of sum determination values, and a ROM counter N and a jump value are set for each sum determination value. Each of these sum determination values refers to the result of accumulating accurate checksums. The accurate checksum is calculated for each of the jump values A1 to A3 for each of the VROMs 85 to 92, and for each of the VROMs 85 to 92. Accumulated for each jump value A1 to A3. For example, as shown in FIG. 42, the sum determination value S1 (85) is obtained by detecting the image data of the VROM 85 intermittently at an interval of the jump value A1 with reference to the top address “0000H”, and detecting a plurality of image data Is a normal checksum obtained by accumulating a plurality of checksum calculation results. As shown in FIG. 41, the sum determination value S1 (85) includes “ROM counter N = Each of “1” and jump value A1 is set.

CPU81は図37のステップS461へ移行すると、図41のサム判定値データからROMカウンタNの設定結果およびジャンプ値の選択結果の双方に応じたサム判定値を検出する。そして、図37のステップS462へ移行し、サム判定値の検出結果をサムカウンタSの累積結果と比較する。例えば「ROMカウンタN=1」および「ジャンプ値=A1」であるときにはサム判定値S1(85)が検出され、サム判定値S1(85)がサムカウンタSの累積結果と比較される。   When the CPU 81 proceeds to step S461 in FIG. 37, the sum determination value corresponding to both the setting result of the ROM counter N and the jump value selection result is detected from the sum determination value data in FIG. Then, the process proceeds to step S462 in FIG. 37, and the detection result of the sum determination value is compared with the accumulation result of the sum counter S. For example, when “ROM counter N = 1” and “jump value = A1”, the sum determination value S1 (85) is detected, and the sum determination value S1 (85) is compared with the accumulated result of the sum counter S.

図柄制御回路80のPROM82には、図43に示すように、チェックデータ「O」〜「!」が記録されている。チェックデータ「O」はチェック図柄「O」を装飾図柄表示器32に表示するための画像データからなるものであり、チェックデータ「O」には「ROMカウンタN=1」が設定されている。チェックデータ「K」はチェック図柄「K」を装飾図柄表示器32に表示するための画像データからなるものであり、チェックデータ「K」には「N=2」が設定されている。チェックデータ「U」はチェック図柄「U」を装飾図柄表示器32に表示するための画像データからなるものであり、チェックデータ「U」には「N=3」が設定されている。チェックデータ「M」はチェック図柄「M」を装飾図柄表示器32に表示するための画像データからなるものであり、チェックデータ「M」には「N=4」が設定されている。チェックデータ「u」はチェック図柄「u」を装飾図柄表示器32に表示するための画像データからなるものであり、チェックデータ「u」には「N=5」が設定されている。チェックデータ「R」はチェック図柄「R」を装飾図柄表示器32に表示するための画像データからなるものであり、チェックデータ「R」には「N=6」が設定されている。チェックデータ「A」はチェック図柄「A」を装飾図柄表示器32に表示するための画像データからなるものであり、チェックデータ「A」には「N=7」が設定されている。チェックデータ「!」はチェック図柄「!」を装飾図柄表示器32に表示するための画像データからなるものであり、チェックデータ「!」には「N=8」が設定されている。   In the PROM 82 of the symbol control circuit 80, as shown in FIG. 43, check data “O” to “!” Are recorded. The check data “O” is image data for displaying the check symbol “O” on the decorative symbol display 32, and “ROM counter N = 1” is set in the check data “O”. The check data “K” is composed of image data for displaying the check symbol “K” on the decorative symbol display 32, and “N = 2” is set in the check data “K”. The check data “U” is composed of image data for displaying the check symbol “U” on the decorative symbol display 32, and “N = 3” is set in the check data “U”. The check data “M” is image data for displaying the check symbol “M” on the decorative symbol display 32, and “N = 4” is set in the check data “M”. The check data “u” is image data for displaying the check symbol “u” on the decorative symbol display 32, and “N = 5” is set in the check data “u”. The check data “R” is composed of image data for displaying the check symbol “R” on the decorative symbol display 32, and “N = 6” is set in the check data “R”. The check data “A” is image data for displaying the check symbol “A” on the decorative symbol display 32, and “N = 7” is set in the check data “A”. The check data “!” Is image data for displaying the check symbol “!” On the decorative symbol display 32, and “N = 8” is set in the check data “!”.

CPU81は図37のステップS462で「サムカウンタS=サム判定値」を判断すると、ステップS463で図43のチェックデータからROMカウンタNの設定結果に応じたものを選択する。そして、図37のステップS464へ移行し、VDP84にチェックデータの選択結果を送信する。例えば「N=1」の設定時にはチェックデータ「O」が選択され、VDP84にチェックデータ「O」が送信される。   When the CPU 81 determines “sum counter S = sum determination value” in step S462 in FIG. 37, the CPU 81 selects the check data in FIG. 43 according to the setting result of the ROM counter N in step S463. Then, the process proceeds to step S464 in FIG. 37, and the check data selection result is transmitted to the VDP 84. For example, when “N = 1” is set, the check data “O” is selected, and the check data “O” is transmitted to the VDP 84.

CPU81はステップS464でチェックデータの選択結果をVDP84に送信すると、ステップS465でVDP84にチェックデータ表示コマンドを送信する。すると、VDP84はチェックデータの受信結果に応じた表示位置にチェックデータの受信結果を表示する。この表示位置はPROM82に表示位置データ1として記録されたものであり、図44に示すように、チェックデータ「O」は表示位置C1に表示され、チェックデータ「K」は表示位置C2に表示され、チェックデータ「U」は表示位置C3に表示され、チェックデータ「M」は表示位置C4に表示され、チェックデータ「u」は表示位置C5に表示され、チェックデータ「R」は表示位置C6に表示され、チェックデータ「A」は表示位置C7に表示され、チェックデータ「!」は表示位置C8に表示される。   When the CPU 81 transmits the check data selection result to the VDP 84 in step S464, the CPU 81 transmits a check data display command to the VDP 84 in step S465. Then, the VDP 84 displays the check data reception result at a display position corresponding to the check data reception result. This display position is recorded as display position data 1 in the PROM 82. As shown in FIG. 44, the check data “O” is displayed at the display position C1, and the check data “K” is displayed at the display position C2. , Check data “U” is displayed at display position C3, check data “M” is displayed at display position C4, check data “u” is displayed at display position C5, and check data “R” is displayed at display position C6. The check data “A” is displayed at the display position C7, and the check data “!” Is displayed at the display position C8.

CPU81は図37のステップS466へ移行すると、VDP84にROMカウンタNの設定結果を送信する。そして、ステップS467でVDP84にサム値データを送信し、ステップS468でVDP84にサム値データ表示コマンドを送信する。サム値データはサムカウンタSの演算結果を16進の数値で表示するための画像データであり、VDP84はサム値データ表示コマンドを受信したときにはROMカウンタNの受信結果に応じた表示位置にサム値データの受信結果を表示する。この表示位置はPROM82に表示位置データ2として記録されたものであり、図44に示すように、「N=1」の受信時にはサム値データが表示位置S1に表示され、「N=2」の受信時にはサム値データが表示位置S2に表示され、「N=3」の受信時にはサム値データが表示位置S3に表示され、「N=4」の受信時にはサム値データが表示位置S4に表示され、「N=5」の受信時にはサム値データが表示位置S5に表示され、「N=6」の受信時にはサム値データが表示位置S6に表示され、「N=7」の受信時にはサム値データが表示位置S7に表示され、「N=8」の受信時にはサム値データが表示位置S8に表示される。   CPU81 will transmit the setting result of ROM counter N to VDP84, if it transfers to step S466 of FIG. In step S467, the sum value data is transmitted to the VDP 84, and in step S468, the sum value data display command is transmitted to the VDP 84. The sum value data is image data for displaying the calculation result of the sum counter S as a hexadecimal value. When the VDP 84 receives the sum value data display command, the sum value is displayed at the display position corresponding to the reception result of the ROM counter N. Displays the data reception result. This display position is recorded as display position data 2 in the PROM 82. As shown in FIG. 44, when "N = 1" is received, the sum value data is displayed at the display position S1, and "N = 2" The sum value data is displayed at the display position S2 when receiving, the sum value data is displayed at the display position S3 when receiving “N = 3”, and the sum value data is displayed at the display position S4 when receiving “N = 4”. When receiving “N = 5”, the sum value data is displayed at the display position S5. When receiving “N = 6”, the sum value data is displayed at the display position S6. When receiving “N = 7”, the sum value data is displayed. Is displayed at the display position S7. When “N = 8” is received, the sum value data is displayed at the display position S8.

CPU81は図37のステップS468でVDP84にサム値データ表示コマンドを送信すると、ステップS469でROMカウンタNに「1」を加算する。そして、ステップS448に復帰し、ROMカウンタNの加算結果を上限値「8」と比較する。例えばVROM85〜VROM92のそれぞれについてサムカウンタSの演算処理とサム値データの送信処理とサム値データ表示コマンドの送信処理が実行された状態ではROMカウンタNが「9」に加算されている。この場合にはCPU81はステップS448で「N≦8」ではないことを判断し、ステップS470へ移行する。   When the CPU 81 transmits a sum value data display command to the VDP 84 in step S468 of FIG. 37, “1” is added to the ROM counter N in step S469. Then, the process returns to step S448, and the addition result of the ROM counter N is compared with the upper limit value “8”. For example, for each of the VROM 85 to VROM 92, the ROM counter N is added to “9” in the state in which the calculation processing of the sum counter S, the transmission processing of the sum value data, and the transmission processing of the sum value data display command are executed. In this case, the CPU 81 determines that “N ≦ 8” is not satisfied in step S448, and proceeds to step S470.

即ち、VROM85のサムカウンタSの累積結果がサム判定値の選択結果と同一であるときには表示位置C1にチェックデータ「O」が表示され、両者が相違しているときにはチェックデータ「O」が表示されない。このVROM85のサムカウンタSの累積結果はサム判定値の選択結果と同一であるか否かに拘らず表示位置S1に16進の数値で表示される。VROM86のサムカウンタSの累積結果がサム判定値の選択結果と同一であるときには表示位置C2にチェックデータ「K」が表示され、両者が相違しているときにはチェックデータ「K」が表示されない。このVROM86のサムカウンタSの累積結果はサム判定値の選択結果と同一であるか否かに拘らず表示位置S2に16進の数値で表示される。VROM87のサムカウンタSの累積結果がサム判定値の検出結果と同一であるときには表示位置C3にチェックデータ「U」が表示され、両者が相違しているときにはチェックデータ「U」が表示されない。このVROM87のサムカウンタSの累積結果はサム判定値の選択結果と同一であるか否かに拘らず表示位置S3に16進の数値で表示される。VROM88のサムカウンタSの累積結果がサム判定値の検出結果と同一であるときには表示位置C4にチェックデータ「M」が表示され、両者が相違しているときにはチェックデータ「M」が表示されない。このVROM88のサムカウンタSの累積結果はサム判定値の選択結果と同一であるか否かに拘らず表示位置S4に16進の数値で表示される。   That is, when the accumulated result of the sum counter S of the VROM 85 is the same as the sum determination value selection result, the check data “O” is displayed at the display position C1, and when the two are different, the check data “O” is not displayed. . The accumulated result of the sum counter S of the VROM 85 is displayed as a hexadecimal value at the display position S1 regardless of whether or not the sum determination value selection result is the same. When the accumulation result of the sum counter S of the VROM 86 is the same as the sum determination value selection result, the check data “K” is displayed at the display position C2, and when the two are different, the check data “K” is not displayed. The accumulated result of the sum counter S of the VROM 86 is displayed as a hexadecimal value at the display position S2 regardless of whether or not the sum determination value selection result is the same. When the accumulated result of the sum counter S of the VROM 87 is the same as the detection result of the sum determination value, the check data “U” is displayed at the display position C3, and when the two are different, the check data “U” is not displayed. The accumulated result of the sum counter S of the VROM 87 is displayed as a hexadecimal value at the display position S3 regardless of whether or not the sum determination result of the sum determination value is the same. When the accumulated result of the sum counter S of the VROM 88 is the same as the detection result of the sum determination value, the check data “M” is displayed at the display position C4, and when the two are different, the check data “M” is not displayed. The accumulated result of the sum counter S of the VROM 88 is displayed as a hexadecimal value at the display position S4 regardless of whether or not it is the same as the sum determination value selection result.

VROM89のサムカウンタSの累積結果がサム判定値の検出結果と同一であるときには表示位置C5にチェックデータ「u」が表示され、両者が相違しているときにはチェックデータ「u」が表示されない。このVROM89のサムカウンタSの累積結果はサム判定値の選択結果と同一であるか否かに拘らず表示位置S5に16進の数値で表示される。VROM90のサムカウンタSの累積結果がサム判定値の検出結果と同一であるときには表示位置C6にチェックデータ「R」が表示され、両者が相違しているときにはチェックデータ「R」が表示されない。このVROM90のサムカウンタSの累積結果はサム判定値の選択結果と同一であるか否かに拘らず表示位置S6に16進の数値で表示される。VROM91のサムカウンタSの演算結果がサム判定値の検出結果と同一であるときには表示位置C7にチェックデータ「A」が表示され、両者が相違しているときにはチェックデータ「A」が表示されない。このVROM91のサムカウンタSの累積結果はサム判定値の選択結果と同一であるか否かに拘らず表示位置S7に16進の数値で表示される。VROM92のサムカウンタSの演算結果がサム判定値の検出結果と同一であるときには表示位置C8にチェックデータ「!」が表示され、両者が相違しているときにはチェックデータ「!」が表示されない。このVROM92のサムカウンタSの累積結果はサム判定値の選択結果と同一であるか否かに拘らず表示位置S8に16進の数値で表示される。   When the accumulated result of the sum counter S of the VROM 89 is the same as the detection result of the sum determination value, the check data “u” is displayed at the display position C5, and when the two are different, the check data “u” is not displayed. The cumulative result of the sum counter S of the VROM 89 is displayed as a hexadecimal value at the display position S5 regardless of whether or not it is the same as the sum determination value selection result. When the accumulated result of the sum counter S of the VROM 90 is the same as the detection result of the sum determination value, the check data “R” is displayed at the display position C6, and when the two are different, the check data “R” is not displayed. The accumulation result of the sum counter S of the VROM 90 is displayed as a hexadecimal value at the display position S6 regardless of whether or not the sum determination value selection result is the same. When the calculation result of the sum counter S of the VROM 91 is the same as the detection result of the sum determination value, the check data “A” is displayed at the display position C7, and when the two are different, the check data “A” is not displayed. The cumulative result of the sum counter S of the VROM 91 is displayed as a hexadecimal value at the display position S7 regardless of whether or not it is the same as the sum determination value selection result. When the calculation result of the sum counter S of the VROM 92 is the same as the detection result of the sum determination value, the check data “!” Is displayed at the display position C8, and when the two are different, the check data “!” Is not displayed. The accumulation result of the sum counter S of the VROM 92 is displayed as a hexadecimal value at the display position S8 regardless of whether or not the sum determination value selection result is the same.

CPU81は図37のステップS470へ移行すると、PROM82に予め記録されたバージョンデータを検出する。このバージョンデータはPROM82の更新日時を示すものであり、CPU81はバージョンデータを検出したときにはステップS471でVDP84にバージョンデータの検出結果を送信し、ステップS472でVDP84にバージョンデータ表示コマンドを送信する。このバージョンデータには、図44に示すように、表示位置Vが設定されている。この表示位置VはPROM82に表示位置データ3として予め記録されたものであり、VDP84はバージョンデータ表示コマンドを受信したときにはバージョンデータの受信結果を表示位置Vに表示する。   When the CPU 81 proceeds to step S470 in FIG. 37, it detects the version data recorded in advance in the PROM 82. The version data indicates the update date and time of the PROM 82. When the version data is detected, the CPU 81 transmits the detection result of the version data to the VDP 84 in step S471, and transmits a version data display command to the VDP 84 in step S472. In this version data, a display position V is set as shown in FIG. This display position V is recorded in advance as display position data 3 in the PROM 82, and the VDP 84 displays the reception result of the version data at the display position V when the version data display command is received.

図45の(a)および(b)のそれぞれはCPU81からVDP84にバージョンデータ表示コマンドが送信された直後の装飾図柄表示器32の表示内容を示すものであり、VROM85のサムカウンタSの累積結果〜VROM92のサムカウンタSの累積結果のそれぞれがサム判定値と同一であるときには、図45の(a)に示すように、チェック図柄「O」〜チェック図柄「!」が背景の非表示状態で横一列に表示され、チェック図柄「O」の下方〜チェック図柄「!」の下方のそれぞれにサムカウンタSの累積結果が表示される。VROM85のサムカウンタSの累積結果〜VROM92のサムカウンタSの累積結果のいずれかがサム判定値と相違しているときには、図45の(b)に示すように、チェック図柄「O」〜チェック図柄「!」のうち記録不良状態にあるVROMに対応するものが非表示状態になり、VROM85のサムカウンタSの累積結果〜VROM92のサムカウンタSの累積結果のそれぞれが図44の表示位置データに応じた表示位置に表示される。   45 (a) and 45 (b) show the display contents of the decorative symbol display 32 immediately after the version data display command is transmitted from the CPU 81 to the VDP 84, and the accumulated results of the sum counter S of the VROM 85 When each of the accumulated results of the sum counter S of the VROM 92 is the same as the sum determination value, as shown in FIG. 45A, the check symbol “O” to the check symbol “!” Are displayed in the background non-display state. The accumulated results of the sum counter S are displayed in a row and below the check symbol “O” to below the check symbol “!”. When any of the accumulated results of the sum counter S of the VROM 85 to the accumulated value of the sum counter S of the VROM 92 is different from the sum determination value, as shown in FIG. 45 (b), the check symbol “O” to the check symbol Of the “!”, The one corresponding to the VROM in the recording failure state is not displayed, and each of the accumulated result of the sum counter S of the VROM 85 to the accumulated result of the sum counter S of the VROM 92 corresponds to the display position data of FIG. Displayed at the selected display position.

CPU81は図37のステップS472でVDP84にバージョンデータ表示コマンドを送信すると、ステップS473で検査モードフラグをオフする。この検査モードフラグのオフ状態ではCPU81は図36のステップS402からステップS403へ移行し、ステップS403でタイマ割込みフラグのオンを検出する毎にステップS405の装飾図柄遊技処理を実行する。即ち、装飾図柄表示器32の各チェックデータと各サムカウンタSとバージョンデータのそれぞれはステップS405の装飾図柄遊技処理でCPU81からVDP84に再生開始コマンドが送信されることに基づいてVDP84が消去するものであり、ステップS405の装飾図柄遊技処理でCPU81からVDP84に再生開始コマンドが送信されるまでは継続的に表示される。   When the CPU 81 transmits a version data display command to the VDP 84 in step S472 in FIG. 37, the inspection mode flag is turned off in step S473. In the OFF state of the inspection mode flag, the CPU 81 proceeds from step S402 to step S403 in FIG. 36, and executes the decorative symbol game process of step S405 every time the timer interrupt flag is detected to be ON in step S403. That is, each check data, each thumb counter S, and version data of the decorative symbol display 32 are erased by the VDP 84 based on the reproduction start command transmitted from the CPU 81 to the VDP 84 in the decorative symbol game processing of step S405. It is continuously displayed until the reproduction start command is transmitted from the CPU 81 to the VDP 84 in the decorative symbol game process of step S405.

上記実施例1によれば次の効果を奏する。
VROM85〜VROM92のそれぞれから複数の画像データを検出し、VROM85〜VROM92のそれぞれについて各画像データの検出結果のチェックサムを演算した。そして、VROM85〜VROM92のそれぞれについて複数のチェックサムの演算結果を累積することに基づいてサムカウンタSを演算し、VROM85〜VROM92のそれぞれについて装飾図柄表示器32にサムカウンタSの演算結果を表示した。このため、画像データの変位が使用頻度の低い画像データで発生したときであっても検査者がサムカウンタSの表示結果を正確なチェックサムと比較することに基づいて画像データの変位を容易に発見することができる。
According to the said Example 1, there exists the following effect.
A plurality of image data was detected from each of the VROM 85 to VROM 92, and a checksum of the detection result of each image data was calculated for each of the VROM 85 to VROM 92. Then, the sum counter S is calculated based on accumulating a plurality of checksum calculation results for each of the VROM 85 to VROM 92, and the calculation result of the sum counter S is displayed on the decorative symbol display 32 for each of the VROM 85 to VROM 92. . For this reason, even when the displacement of the image data occurs in the image data that is not frequently used, the inspector can easily displace the image data based on comparing the display result of the sum counter S with an accurate checksum. Can be found.

サムカウンタSの演算結果そのものを装飾図柄表示器32に表示したので、VROM85〜VROM92のそれぞれが誤使用されているか否かを確認することができる。しかも、PROM82にバージョンデータを記録し、装飾図柄表示器32にサムカウンタSの演算結果と共にバージョンデータを表示したので、VROM85〜VROM92のそれぞれがバージョンデータに整合するものであるか否かも確認することが可能になる。   Since the calculation result itself of the thumb counter S is displayed on the decorative symbol display 32, it can be confirmed whether or not each of the VROM 85 to VROM 92 is misused. Moreover, since the version data is recorded in the PROM 82 and the version data is displayed together with the calculation result of the sum counter S on the decorative symbol display 32, it is also confirmed whether each of the VROM 85 to VROM 92 matches the version data. Is possible.

VROM85〜VROM92のそれぞれから画像データを一定の間隔ΔAで間欠的に検出した。このため、VROM85〜VROM92のそれぞれから全ての画像データを検出する場合に比べて画像データの検出からサムカウンタSの累積に至るCPU81の処理時間が短縮されるので、検査者が画像データの変位の有無を確認するのに要する検査時間が短縮される。しかも、VROM85〜VROM92のそれぞれから画像データをジャンプアドレススイッチ136の設定結果に応じた間隔ΔAで間欠的に検出した。このため、検査者がサムカウンタSの精度および検査時間の双方を考慮してディップスイッチ136を操作することで間隔A1〜A4のいずれかを選択することが可能になるので、利便性が向上する。   Image data was intermittently detected from each of the VROM 85 to VROM 92 at a constant interval ΔA. For this reason, the processing time of the CPU 81 from the detection of the image data to the accumulation of the sum counter S is shortened as compared with the case where all the image data is detected from each of the VROM 85 to VROM 92. The inspection time required to confirm the presence or absence is shortened. In addition, image data from each of the VROM 85 to VROM 92 is intermittently detected at an interval ΔA corresponding to the setting result of the jump address switch 136. For this reason, since the inspector can select one of the intervals A1 to A4 by operating the dip switch 136 in consideration of both the accuracy of the thumb counter S and the inspection time, convenience is improved. .

サムカウンタSの累積結果を正確なサム判定値と比較し、両者の比較結果を装飾図柄表示器32にチェック図柄「O」〜チェック図柄「!」のそれぞれとして表示した。このため、検査者がサムカウンタSの表示結果を正確なチェックサムと比較することに基づいて画像データの変位の有無を確認する手間が不要になるので、利便性が向上する。   The accumulated result of the sum counter S was compared with an accurate sum determination value, and the comparison result between the two was displayed on the decorative symbol display 32 as a check symbol “O” to a check symbol “!”. This eliminates the need for the inspector to confirm the presence / absence of displacement of the image data based on comparing the display result of the sum counter S with an accurate check sum, thereby improving convenience.

VROM85用のチェックデータ〜VROM92用のチェックデータのそれぞれを相互に異なる図柄を表示するものに設定し、VROM85用のチェックデータ〜VROM92用のチェックデータのそれぞれを予め決められた固定的な表示位置に表示した。このため、チェック図柄「O」〜チェック画像「!」のそれぞれに基づいてVROMを特定することが可能になるので、VROM85〜VROM92のいずれが記録不良状態にあるかを新たに検査することなくVROM85〜VROM92のいずれかを交換する等の異常処置を行うことが可能になる。   Each of the check data for VROM 85 to the check data for VROM 92 is set to display different symbols, and each of the check data for VROM 85 to the check data for VROM 92 is set at a predetermined fixed display position. displayed. For this reason, since it becomes possible to specify the VROM based on each of the check symbol “O” to the check image “!”, The VROM 85 without newly inspecting which of the VROM 85 to VROM 92 is in a recording failure state. It becomes possible to perform an abnormality treatment such as replacing any one of the VROM 92.

図柄制御回路80のPROM82には、図46に示すように、相互に同一な長方形状のチェック図柄を相互に異なる色彩で表示するための複数のチェックデータが記録されており、図柄制御回路80のCPU81は図37のステップS462で「サムカウンタS=サム判定値」を判断したときにはステップS463で図46のチェックデータからROMカウンタNの設定結果に応じたものを選択し、VDP84にチェックデータの選択結果を送信する。例えば「N=1」の設定時には白色のチェックデータが選択され、VDP84に白色のチェックデータが送信される。「N=2」の設定時には黄色のチェックデータが選択され、VDP84に黄色のチェックデータが送信される。「N=3」の設定時には水色のチェックデータが選択され、VDP84に水色のチェックデータが送信される。「N=4」の設定時には緑色のチェックデータが選択され、VDP84に緑色のチェックデータが送信される。「N=5」の設定時には紫色のチェックデータが選択され、VDP84に紫色のチェックデータが送信される。「N=6」の設定時には赤色のチェックデータが選択され、VDP84に赤色のチェックデータが送信される。「N=7」の設定時には青色のチェックデータが選択され、VDP84に青色のチェックデータが送信される。「N=8」の設定時には黒色のチェックデータが選択され、VDP84に黒色のチェックデータが送信される。   The PROM 82 of the symbol control circuit 80 stores a plurality of check data for displaying the same rectangular check symbols in mutually different colors, as shown in FIG. When the CPU 81 determines “sum counter S = sum determination value” in step S462 in FIG. 37, the CPU 81 selects the check data in FIG. 46 according to the setting result of the ROM counter N in step S463, and selects the check data in the VDP 84. Send the result. For example, when “N = 1” is set, white check data is selected, and the white check data is transmitted to the VDP 84. When “N = 2” is set, yellow check data is selected, and yellow check data is transmitted to the VDP 84. When “N = 3” is set, light blue check data is selected, and light blue check data is transmitted to the VDP 84. When “N = 4” is set, the green check data is selected, and the green check data is transmitted to the VDP 84. When “N = 5” is set, purple check data is selected, and purple check data is transmitted to the VDP 84. When “N = 6” is set, red check data is selected and red check data is transmitted to the VDP 84. When “N = 7” is set, the blue check data is selected, and the blue check data is transmitted to the VDP 84. When “N = 8” is set, black check data is selected, and black check data is transmitted to the VDP 84.

CPU81は図37のステップS464でチェックデータを送信すると、ステップS465でチェックデータ表示コマンドを送信する。すると、VDP84はチェックデータの受信結果に応じた表示位置にチェックデータの受信結果を表示する。この表示位置は、図46に示すように、PROM82に表示位置データ11として予め記録されたものであり、図47に示すように、白色のチェックデータは表示位置C11に表示され、黄色のチェックデータは表示位置C12に表示され、水色のチェックデータは表示位置C13に表示され、緑色のチェックデータは表示位置C14に表示され、紫色のチェックデータは表示位置C15に表示され、赤色のチェックデータは表示位置C16に表示され、青色のチェックデータは表示位置C17に表示され、黒色のチェックデータは表示位置C18に表示される。   When the CPU 81 transmits check data in step S464 of FIG. 37, the CPU 81 transmits a check data display command in step S465. Then, the VDP 84 displays the check data reception result at a display position corresponding to the check data reception result. As shown in FIG. 46, this display position is recorded in advance as display position data 11 in the PROM 82. As shown in FIG. 47, the white check data is displayed at the display position C11, and the yellow check data is displayed. Is displayed at display position C12, light blue check data is displayed at display position C13, green check data is displayed at display position C14, purple check data is displayed at display position C15, and red check data is displayed. Displayed at the position C16, the blue check data is displayed at the display position C17, and the black check data is displayed at the display position C18.

表示位置C11〜C18のそれぞれは白色のチェックデータ〜黒色のチェックデータの全てが装飾図柄表示器32に同時に表示されたときに全てのチェック図柄から単一の正方形状の絵柄が構成されるように設定されたものであり、VROM85〜VROM92のそれぞれに画像データが正常に記録されているときには、図48の(a)に示すように、装飾図柄表示器32に正方形状の単一の絵柄が表示され、VROM85〜VROM92のいずれかに画像データが正常に記録されていないときには、図48の(b)に示すように、正方形状の単一の絵柄が一部欠損する異常状態で表示される。   Each of the display positions C11 to C18 is configured such that when all of the white check data to black check data are displayed on the decorative design indicator 32 at the same time, a single square pattern is formed from all the check symbols. When the image data is normally recorded in each of the VROM 85 to VROM 92, a single square pattern is displayed on the decorative symbol display 32 as shown in FIG. When the image data is not normally recorded in any of the VROM 85 to VROM 92, as shown in FIG. 48 (b), the image is displayed in an abnormal state in which a part of a single square pattern is missing.

上記実施例2によれば次の効果を奏する。
VROM85用の白色のチェックデータ〜VROM92用の黒色のチェックデータの全てが装飾図柄表示器32に同時に表示されたときに全てのチェック図柄から単一の正方形状の絵柄が構成されるようにPROM82にチェックデータを記録した。このため、装飾図柄表示器32に正方形状の絵柄が表示されているか否かに基づいてVROM85の記録状態〜VROM92の記録状態のそれぞれを一挙に検査することができるので、チェック図柄の正常性をチェック図柄毎に目視で確認する手間が不要になる。しかも、VROM85用のチェックデータ〜VROM92用のチェックデータを相互に異なる色彩に設定した。このため、白色のチェック図柄〜黒色のチェック図柄のそれぞれに基づいてVROMを特定することが可能になるので、VROM85〜VROM92のいずれが記録不良状態にあるかを新たに検査することなくVROM85〜VROM92のいずれかを交換する等の異常処置を行うことが可能になる。
According to the said Example 2, there exist the following effects.
When all of the white check data for VROM 85 to the black check data for VROM 92 are simultaneously displayed on the decorative design indicator 32, the PROM 82 is configured so that a single square pattern is constructed from all the check symbols. Recorded check data. For this reason, since each of the recording state of the VROM 85 to the recording state of the VROM 92 can be inspected at a time based on whether or not the square design is displayed on the decorative design display 32, the normality of the check design can be improved. There is no need to visually check each check pattern. Moreover, the check data for VROM 85 to the check data for VROM 92 are set to different colors. For this reason, since it becomes possible to specify the VROM based on each of the white check symbol to the black check symbol, the VROM 85 to VROM 92 can be checked without newly checking which one of the VROM 85 to VROM 92 is in a recording failure state. It is possible to perform an abnormality treatment such as replacing any of the above.

上記実施例2においては、VROM85用のチェックデータ〜VROM92用のチェックデータの全てが装飾図柄表示器32に同時に表示されたときに全てのチェック図柄から単一の動物の絵柄・植物の絵柄・人物の絵柄等が構成されるようにPROM82にチェックデータを記録しても良い。   In the second embodiment, when all of the check data for VROM 85 to the check data for VROM 92 are simultaneously displayed on the decorative design display 32, a single animal design / plant design / person is selected from all the check designs. The check data may be recorded in the PROM 82 so that the pattern or the like is configured.

図柄制御回路80のCPU81は図49のステップS462で「サムカウンタS=サム判定値」を判断すると、ステップS474でLEDコマンドを選択する。このLEDコマンドはROMカウンタNの設定結果に応じて選択されるものであり、図50に示すように、「N=1」の設定時にはLEDコマンド1が選択され、「N=2」の設定時にはLEDコマンド2が選択され、「N=3」の設定時にはLEDコマンド3が選択され、「N=4」の設定時にはLEDコマンド4が選択され、「N=5」の設定時にはLEDコマンド5が選択され、「N=6」の設定時にはLEDコマンド6が選択され、「N=7」の設定時にはLEDコマンド7が選択され、「N=8」の設定時にはLEDコマンド8が選択される。これらLEDコマンド1〜LEDコマンド8はPROM82にLEDコマンドデータとして予め記録されたものである。   When the CPU 81 of the symbol control circuit 80 determines “sum counter S = sum determination value” in step S462 of FIG. 49, the LED command is selected in step S474. This LED command is selected in accordance with the setting result of the ROM counter N. As shown in FIG. 50, the LED command 1 is selected when “N = 1” is set, and when “N = 2” is set. LED command 2 is selected, LED command 3 is selected when “N = 3” is set, LED command 4 is selected when “N = 4” is set, and LED command 5 is selected when “N = 5” is set The LED command 6 is selected when “N = 6” is set, the LED command 7 is selected when “N = 7” is set, and the LED command 8 is selected when “N = 8” is set. These LED command 1 to LED command 8 are recorded in advance as LED command data in the PROM 82.

CPU81は図49のステップS474でLEDコマンドを選択すると、ステップS475でLEDコマンドの選択結果をLED回路に送信する。このLED回路には、図51に示すように、チェックLED151〜チェックLED158が接続されており、LED回路はLEDコマンド1を受信したときにはチェックLED151を点灯し、LEDコマンド2を受信したときにはチェックLED152を点灯し、LEDコマンド3を受信したときにはチェックLED153を点灯し、LEDコマンド4を受信したときにはチェックLED154を点灯し、LEDコマンド5を受信したときにはチェックLED155を点灯し、LEDコマンド6を受信したときにはチェックLED156を点灯し、LEDコマンド7を受信したときにはチェックLED157を点灯し、LEDコマンド8を受信したときにはチェックLED158を点灯する。即ち、装飾図柄表示器32にはVROM85のサムカウンタSの累積結果〜VROM92のサムカウンタSの累積結果のそれぞれに加えてPROM82のバージョンデータは表示されるものの各サムカウンタSの累積結果が正常であるか否かの判定結果は表示されない。   When the CPU 81 selects an LED command in step S474 of FIG. 49, the CPU 81 transmits the LED command selection result to the LED circuit in step S475. As shown in FIG. 51, check LED 151 to check LED 158 are connected to this LED circuit. The LED circuit lights check LED 151 when LED command 1 is received, and checks LED 152 when LED command 2 is received. Turns on and checks LED 153 when LED command 3 is received, checks LED 154 when LED command 4 is received, checks LED 155 when LED command 5 is received, checks when LED command 6 is received The LED 156 is turned on. When the LED command 7 is received, the check LED 157 is turned on. When the LED command 8 is received, the check LED 158 is turned on. That is, in addition to the accumulated result of the sum counter S of the VROM 85 to the accumulated result of the sum counter S of the VROM 92, the decorative symbol display 32 displays the version data of the PROM 82 but the accumulated result of each sum counter S is normal. The determination result of whether or not there is not displayed.

チェックLED151〜チェックLED158のそれぞれは検査基板150の後面に一列に搭載されたものである。この検査基板150は遊技盤18の後面側に装着されたものであり、チェックLED151〜チェックLED158のそれぞれは遊技者が遊技を行っているときには前方から視覚的に認識不能にされている。即ち、チェックLED151〜チェックLED158のそれぞれは検査者が前方から前枠2を回動操作し、遊技盤18の後面側を前方に露出することで視覚的に認識可能になる。   Each of the check LED 151 to the check LED 158 is mounted in a row on the rear surface of the inspection board 150. This inspection board 150 is mounted on the rear side of the game board 18, and each of the check LED 151 to the check LED 158 is visually unrecognizable from the front when the player is playing a game. That is, each of the check LED 151 to the check LED 158 can be visually recognized when the inspector rotates the front frame 2 from the front and exposes the rear side of the game board 18 to the front.

上記実施例3によれば次の効果を奏する。
遊技盤18の後面側にチェックLED151〜チェックLED158を装着し、チェックLED151〜チェックLED158を点灯することに基づいてサムカウンタSが正常であるか否かの判定結果を報知した。このため、検査者がVROM85の検査結果〜VROM92の検査結果のそれぞれを確認するために遊技盤18の後面側をわざわざ開放する必要ができるので、VROM85の検査結果〜VROM92の検査結果のそれぞれが検査者以外に不用意に知られることがなくなる。
According to the said Example 3, there exist the following effects.
The check LED 151 to the check LED 158 are mounted on the rear side of the game board 18, and the determination result as to whether or not the thumb counter S is normal is notified based on turning on the check LED 151 to the check LED 158. For this reason, since the inspector can bother to open the rear side of the game board 18 in order to confirm each of the inspection result of the VROM 85 to the inspection result of the VROM 92, each of the inspection result of the VROM 85 to the inspection result of the VROM 92 is inspected. It will not be inadvertently known to anyone other than the user.

上記実施例1〜3のそれぞれにおいては、VROM85〜VROM92のそれぞれについてサムカウンタSおよびサム判定値相互間の比較結果を装飾図柄表示器32に文字で表示しても良い。例えばVROM85のサムカウンタSがサム判定値と同一であるときには「VROM(85)OK」を表示し、VROM85のサムカウンタSがサム判定値と相違しているときには「VROM(85)NG」を表示する。   In each of the first to third embodiments, the comparison result between the sum counter S and the sum determination value for each of the VROM 85 to VROM 92 may be displayed on the decorative symbol display 32 by characters. For example, when the sum counter S of the VROM 85 is the same as the sum judgment value, “VROM (85) OK” is displayed, and when the sum counter S of the VROM 85 is different from the sum judgment value, “VROM (85) NG” is displayed. To do.

上記実施例1〜3のそれぞれにおいては、図柄制御回路80のCPU81が検査制御回路130からの検査終了コマンドを受信することに基づいて装飾図柄表示器32の各チェックデータと各サムカウンタSとバージョンデータのそれぞれを消去して検査フラグをオフする構成としても良い。   In each of the first to third embodiments, the check data, the sum counter S, and the version of the decorative symbol display 32 based on the fact that the CPU 81 of the symbol control circuit 80 receives the inspection end command from the inspection control circuit 130. A configuration may be adopted in which each of the data is erased and the inspection flag is turned off.

上記実施例1〜3のそれぞれにおいては、メイン制御回路50に検査モードスイッチ134と検査開始スイッチ135とジャンプアドレススイッチ136のそれぞれを接続し、検査モードスイッチ134が操作されたときにはメイン制御回路50から演出制御回路70を通して図柄制御回路80に検査モードコマンドおよびジャンプアドレスコマンドのそれぞれを送信し、検査開始スイッチ135が操作されたときにはメイン制御回路50から演出制御回路70を通して図柄制御回路80に検査開始コマンドを送信する構成としても良い。   In each of the first to third embodiments, the inspection mode switch 134, the inspection start switch 135, and the jump address switch 136 are connected to the main control circuit 50. When the inspection mode switch 134 is operated, the main control circuit 50 Each of the inspection mode command and the jump address command is transmitted to the symbol control circuit 80 through the effect control circuit 70. When the inspection start switch 135 is operated, the inspection start command is sent from the main control circuit 50 to the symbol control circuit 80 through the effect control circuit 70. May be configured to transmit.

上記実施例1〜3のそれぞれにおいては、演出制御回路70に検査モードスイッチ134と検査開始スイッチ135とジャンプアドレススイッチ136のそれぞれを接続し、検査モードスイッチ134が操作されたときには演出制御回路70から図柄制御回路80に検査モードコマンドおよびジャンプアドレスコマンドのそれぞれを送信し、検査開始スイッチ135が操作されたときには演出制御回路70から図柄制御回路80に検査開始コマンドを送信する構成としても良い。   In each of the first to third embodiments, the inspection mode switch 134, the inspection start switch 135, and the jump address switch 136 are connected to the effect control circuit 70. When the inspection mode switch 134 is operated, the effect control circuit 70 Each of the inspection mode command and the jump address command may be transmitted to the symbol control circuit 80, and the inspection start command may be transmitted from the effect control circuit 70 to the symbol control circuit 80 when the inspection start switch 135 is operated.

上記実施例1〜3のそれぞれにおいては、図柄制御回路80に検査モードスイッチ134と検査開始スイッチ135とジャンプアドレススイッチ136のそれぞれを直接的に接続し、検査モードスイッチ134が操作されたときには図柄制御回路80が検査モードスイッチ134の操作を直接的に検出すると共にジャンプアドレススイッチ136の設定内容を直接的に検出し、検査開始スイッチ135が操作されたときには図柄制御回路80が検査開始スイッチ135の操作を直接的に検出する構成としても良い。   In each of the first to third embodiments, the test mode switch 134, the test start switch 135, and the jump address switch 136 are directly connected to the symbol control circuit 80, and the symbol control is performed when the test mode switch 134 is operated. The circuit 80 directly detects the operation of the inspection mode switch 134 and also directly detects the setting contents of the jump address switch 136. When the inspection start switch 135 is operated, the symbol control circuit 80 operates the inspection start switch 135. It is good also as a structure which detects this directly.

図柄制御回路80のCPU81は図52のステップS401の電源投入処理を終えると、ステップS408の検査処理へ移行する。図53はステップS408の検査処理の詳細を示すものであり、CPU81は検査開始コマンドを受信することなく検査処理を自動的に開始する。このステップS408の検査処理を終えたときには図52のステップS403でタイマ割込みフラグの設定状態を判断し、タイマ割込みフラグのオンを検出する毎にステップS405の装飾図柄遊技処理を実行する。即ち、図柄制御回路80のCPU81は電源が投入される毎にVROM85〜VROM92のそれぞれについてサムカウンタSを自動的に累積し、VROM85〜VROM92のそれぞれについてサムカウンタSの累積結果を装飾図柄表示器32に自動的に表示するものであり、検査制御回路130は廃止されている。   When the CPU 81 of the symbol control circuit 80 finishes the power-on process in step S401 in FIG. 52, the CPU 81 proceeds to the inspection process in step S408. FIG. 53 shows the details of the inspection process in step S408, and the CPU 81 automatically starts the inspection process without receiving an inspection start command. When the inspection process of step S408 is completed, the setting state of the timer interrupt flag is determined in step S403 of FIG. 52, and the decoration symbol game process of step S405 is executed every time the timer interrupt flag is detected to be on. That is, every time the power is turned on, the CPU 81 of the symbol control circuit 80 automatically accumulates the sum counter S for each of the VROM 85 to VROM 92, and the accumulated result of the sum counter S for each of the VROM 85 to VROM 92 is displayed on the decorative symbol display 32. The inspection control circuit 130 is abolished.

図54はメイン制御回路50のメイン処理を示すものであり、メイン制御回路50のCPU51はステップS0でROM52に予め記録された検査待ち時間が経過するまで待機する。この検査待ち時間は図柄制御回路80のCPU81が図52のステップS1の電源投入処理を開始してからステップS408の検査処理を終えるまでの所要時間に余裕時間を加えた値に設定されたものであり、CPU51は図54のステップS0で検査待ち時間が経過したことを判断したときにはステップS1へ移行する。即ち、メイン制御回路50と演出制御回路70と図柄制御回路80と音制御回路110と電飾制御回路120のそれぞれは共通の電源基板から電源が同時に投入されることに基づいて同時に起動するものであり、メイン制御回路50は図柄制御回路80が検査処理を終えた後に演出制御回路70にコマンドを送信可能な状態になる。   FIG. 54 shows the main processing of the main control circuit 50. The CPU 51 of the main control circuit 50 stands by until the inspection waiting time recorded in advance in the ROM 52 elapses in step S0. This inspection waiting time is set to a value obtained by adding a margin time to the time required from the start of the power-on process of step S1 in FIG. 52 by the CPU 81 of the symbol control circuit 80 to the completion of the inspection process of step S408. Yes, the CPU 51 proceeds to step S1 when determining that the inspection waiting time has elapsed in step S0 of FIG. That is, the main control circuit 50, the effect control circuit 70, the symbol control circuit 80, the sound control circuit 110, and the illumination control circuit 120 are activated simultaneously when power is simultaneously turned on from a common power supply board. Yes, the main control circuit 50 is ready to send a command to the effect control circuit 70 after the symbol control circuit 80 finishes the inspection process.

上記実施例4によれば次の効果を奏する。
図柄制御回路80のVDP84が電源投入毎にVROM85のサムカウンタS〜VROM92のサムカウンタSのそれぞれを装飾図柄表示器32に自動的に表示する構成としたので、検査制御回路130が不要になる。しかも、メイン制御回路50が検査待ち時間の経過後に演出制御回路70にコマンドを送信するように構成した。このため、図柄制御回路80のCPU81が検査処理を実行している最中に演出制御回路70から図柄制御回路80にコマンドが送信されることがなくなるので、検査処理が途中で中断することがなくなる。
According to the said Example 4, there exists the following effect.
Since the VDP 84 of the symbol control circuit 80 is configured to automatically display each of the sum counter S of the VROM 85 to the sum counter S of the VROM 92 every time the power is turned on, the inspection control circuit 130 becomes unnecessary. Moreover, the main control circuit 50 is configured to transmit a command to the effect control circuit 70 after the inspection waiting time has elapsed. For this reason, since the command is not transmitted from the effect control circuit 70 to the symbol control circuit 80 while the CPU 81 of the symbol control circuit 80 is executing the inspection process, the inspection process is not interrupted in the middle. .

メイン制御回路50のCPU51は電源が投入されると、図55のステップS13でリセットスイッチの操作状態を判断する。このリセットスイッチは電源を投入するための電源スイッチと同一の基板に搭載されたものであり、例えば電源スイッチが単独で操作されたときにはCPU51はステップS13でリセットスイッチのオフを判断し、ステップS2でタイマ割込みフラグの設定状態を判断する。   When the power is turned on, the CPU 51 of the main control circuit 50 determines the operation state of the reset switch in step S13 of FIG. This reset switch is mounted on the same board as the power switch for turning on the power. For example, when the power switch is operated alone, the CPU 51 determines that the reset switch is turned off in step S13, and in step S2. Determine the setting state of the timer interrupt flag.

CPU51は電源スイッチおよびリセットスイッチの双方が同時に操作されたときにはステップS13でリセットスイッチのオンを判断する。そして、ステップS14で演出制御回路70にリセットコマンドを送信し、ステップS0へ移行する。ここで検査待ち時間が経過したことを判断したときにはステップS1へ移行し、RAM53の全データを初期設定する。即ち、RAM53の全データは電源の遮断状態でバックアップ電源が印加されることに基づいてバックアップされるものであり、電源スイッチが単独操作されたときにはリセットされず、電源スイッチおよびリセットスイッチが同時操作されたときにはリセットされる。   When both the power switch and the reset switch are operated simultaneously, the CPU 51 determines whether the reset switch is on in step S13. And a reset command is transmitted to the production | presentation control circuit 70 by step S14, and it transfers to step S0. If it is determined that the inspection waiting time has elapsed, the process proceeds to step S1 to initialize all data in the RAM 53. That is, all the data in the RAM 53 is backed up based on the application of the backup power in the power-off state, and is not reset when the power switch is operated alone, but the power switch and the reset switch are operated simultaneously. It is reset when

演出制御回路70のCPU71は電源が投入されると、図56のステップS207でメイン制御回路50からのリセットコマンドの有無を判断する。ここでリセットコマンドが有ることを判断したときにはステップS208へ移行し、図柄制御回路80にリセットコマンドを送信する。そして、ステップS201へ移行し、RAM73の全データを初期設定する。即ち、RAM73の全データは電源の遮断状態でバックアップ電源が印加されることに基づいてバックアップされるものであり、メイン制御回路50からリセットコマンドが送信されなかったときにはリセットされず、メイン制御回路50からリセットコマンドが送信されたときにはリセットされる。
図柄制御回路80のCPU81は電源が投入されると、図57のステップS400で演出制御回路70からのリセットコマンドの有無を判断する。ここでリセットコマンドが有ることを判断したときにはステップS401へ移行し、PRAM83の全データを初期設定する。そして、ステップS408へ移行し、検査処理を自動的に開始する。即ち、PRAM83の全データは電源の遮断状態でバックアップ電源が印加されることに基づいてバックアップされるものであり、メイン制御回路50からリセットコマンドが送信されなかったときにはリセットされ、メイン制御回路50からリセットコマンドが送信されたときにはリセットされる。このバックアップデータのリセット時には検査処理が自動的に実行され、装飾図柄表示器32にVROM85のサムカウンタS〜VROM92のサムカウンタSのそれぞれが表示され、各サムカウンタSの累積結果が正常であるか否かの判定結果およびバージョンデータが表示される。
When the power is turned on, the CPU 71 of the effect control circuit 70 determines whether or not there is a reset command from the main control circuit 50 in step S207 of FIG. If it is determined that there is a reset command, the process proceeds to step S208, and the reset command is transmitted to the symbol control circuit 80. Then, the process proceeds to step S201, and all data in the RAM 73 is initialized. That is, all the data in the RAM 73 is backed up based on the application of backup power in the power-off state, and is not reset when the reset command is not transmitted from the main control circuit 50, and the main control circuit 50 It is reset when a reset command is sent from.
When the power is turned on, the CPU 81 of the symbol control circuit 80 determines whether or not there is a reset command from the effect control circuit 70 in step S400 of FIG. If it is determined that there is a reset command, the process proceeds to step S401, and all data in the PRAM 83 are initialized. Then, the process proceeds to step S408, and the inspection process is automatically started. That is, all the data in the PRAM 83 is backed up based on the application of the backup power supply in the power-off state, and is reset when the reset command is not transmitted from the main control circuit 50, and from the main control circuit 50. It is reset when a reset command is sent. When the backup data is reset, the inspection process is automatically executed, and the decorative symbol display 32 displays each of the sum counter S of the VROM 85 to the sum counter S of the VROM 92, and whether the accumulated result of each sum counter S is normal. The determination result and the version data are displayed.

図柄制御基板100には、図58に示すように、コネクタ101が搭載されている。このコネクタ101には対のコネクタ102が着脱可能に嵌合されており、演出制御回路70はコネクタ101およびコネクタ102のそれぞれを介して図柄制御基板100の図柄制御回路80に接続されている。この図柄制御基板100のコネクタ101は検査制御回路130のコネクタ140が着脱可能に嵌合されるものであり、VROM85〜VROM92のそれぞれを検査するときには図柄制御基板100のコネクタ101から演出制御回路70のコネクタ102を取外し、図柄制御基板100のコネクタ101に検査制御回路130のコネクタ140を嵌合する。そして、検査モードスイッチ134と検査開始スイッチ135とジャンプアドレススイッチ136のそれぞれを操作し、検査制御回路130からコネクタ101を通して図柄制御回路80に検査モードコマンドとジャンプアドレスコマンドと検査開始コマンドのそれぞれを送信する。   A connector 101 is mounted on the symbol control board 100 as shown in FIG. A pair of connectors 102 is detachably fitted to the connector 101, and the effect control circuit 70 is connected to the symbol control circuit 80 of the symbol control board 100 via the connector 101 and the connector 102. The connector 101 of the symbol control board 100 is detachably fitted with the connector 140 of the inspection control circuit 130. When inspecting each of the VROM 85 to VROM 92, the connector 101 of the symbol control board 100 is connected to the effect control circuit 70. The connector 102 is removed, and the connector 140 of the inspection control circuit 130 is fitted to the connector 101 of the symbol control board 100. Then, each of the inspection mode switch 134, the inspection start switch 135, and the jump address switch 136 is operated, and each of the inspection mode command, the jump address command, and the inspection start command is transmitted from the inspection control circuit 130 to the symbol control circuit 80 through the connector 101. To do.

上記実施例6によれば次の効果を奏する。
図柄制御基板100のコネクタ101に検査制御回路130のコネクタ140を嵌合し、検査制御回路130を図柄制御回路80にコネクタ101を介して接続する構成とした。このため、図柄制御基板100に検査制御回路130専用のコネクタを搭載する必要がなくなるので、違法信号の入力経路となる非接続状態のコネクタがパチンコ遊技機の使用時に発生することがなくなる。
According to the said Example 6, there exist the following effects.
The connector 140 of the inspection control circuit 130 is fitted to the connector 101 of the symbol control board 100, and the inspection control circuit 130 is connected to the symbol control circuit 80 via the connector 101. For this reason, it is not necessary to mount a connector dedicated to the inspection control circuit 130 on the symbol control board 100, so that an unconnected connector that becomes an illegal signal input path does not occur when the pachinko gaming machine is used.

演出制御基板150は演出制御回路70が搭載されたものであり、演出制御基板150には、図59に示すように、コネクタ151が搭載されている。このコネクタ151には対のコネクタ152が着脱可能に嵌合されており、演出制御回路70はコネクタ151およびコネクタ152のそれぞれを介してメイン制御回路50に接続されている。この演出制御基板150のコネクタ151は検査制御回路130のコネクタ140が着脱可能に嵌合されるものであり、VROM85〜VROM92のそれぞれを検査するときには演出制御基板150のコネクタ151からメイン制御回路50のコネクタ152を取外し、演出制御基板150のコネクタ151に検査制御回路130のコネクタ140を嵌合する。そして、検査モードスイッチ134と検査開始スイッチ135とジャンプアドレススイッチ136のそれぞれを操作することに基づいて検査制御回路130からコネクタ151を通して演出制御回路70に検査モードコマンドと検査開始コマンドとジャンプアドレスコマンドのそれぞれを送信し、演出制御回路70から図柄制御回路80に検査モードコマンドと検査開始コマンドとジャンプアドレスコマンドのそれぞれを送信する。   The effect control board 150 is provided with the effect control circuit 70, and the effect control board 150 is provided with a connector 151 as shown in FIG. A pair of connectors 152 is detachably fitted to the connector 151, and the effect control circuit 70 is connected to the main control circuit 50 via the connector 151 and the connector 152. The connector 151 of the effect control board 150 is detachably fitted with the connector 140 of the inspection control circuit 130. When inspecting each of the VROM 85 to VROM 92, the connector 151 of the effect control board 150 is connected to the main control circuit 50. The connector 152 is removed, and the connector 140 of the inspection control circuit 130 is fitted to the connector 151 of the effect control board 150. The inspection mode command 134, the inspection start command, and the jump address command are transmitted from the inspection control circuit 130 to the effect control circuit 70 through the connector 151 based on the operation of the inspection mode switch 134, the inspection start switch 135, and the jump address switch 136. Each of them is transmitted, and an inspection mode command, an inspection start command, and a jump address command are transmitted from the effect control circuit 70 to the symbol control circuit 80.

上記実施例7によれば次の効果を奏する。
演出制御基板150のコネクタ151に検査制御回路130のコネクタ140を嵌合し、検査制御回路130を演出制御回路70にコネクタ151を介して接続する構成とした。このため、演出制御基板150に検査制御回路130専用のコネクタを搭載する必要がなくなるので、違法信号の入力経路となる非接続状態のコネクタがパチンコ遊技機の使用時に発生することがなくなる。
According to the said Example 7, there exist the following effects.
The connector 140 of the inspection control circuit 130 is fitted to the connector 151 of the effect control board 150, and the inspection control circuit 130 is connected to the effect control circuit 70 via the connector 151. For this reason, it is not necessary to mount a connector dedicated to the inspection control circuit 130 on the effect control board 150, so that an unconnected connector that becomes an illegal signal input path does not occur when the pachinko gaming machine is used.

上記実施例1〜7のそれぞれにおいては、音制御回路110のROM112のうちアドレスカウンタAの加算結果に応じたアドレスから音データを検出し、音データの検出結果に基づいてチェックサムを演算し、チェックサムの演算結果を累積することに基づいてサムカウンタSを演算し、装飾図柄表示器32にサムカウンタSの演算結果を表示しても良い。   In each of the first to seventh embodiments, the sound data is detected from the address corresponding to the addition result of the address counter A in the ROM 112 of the sound control circuit 110, the checksum is calculated based on the detection result of the sound data, The sum counter S may be calculated based on accumulating the check sum calculation results, and the calculation result of the sum counter S may be displayed on the decorative symbol display 32.

上記実施例1〜7のそれぞれにおいては、電飾制御回路120のROM122のうちアドレスカウンタAの加算結果に応じたアドレスから電飾データを検出し、電飾データの検出結果に基づいてチェックサムを演算し、チェックサムの演算結果を累積することに基づいてサムカウンタSを演算し、装飾図柄表示器32にサムカウンタSの演算結果を表示しても良い。   In each of the first to seventh embodiments, the illumination data is detected from the address corresponding to the addition result of the address counter A in the ROM 122 of the illumination control circuit 120, and the checksum is calculated based on the detection result of the illumination data. The sum counter S may be calculated based on the calculation and accumulation of the check sum calculation results, and the calculation result of the sum counter S may be displayed on the decorative symbol display 32.

上記実施例1〜7のそれぞれにおいては、1バイトの画像データを4ビットまたは8ビット等の複数のブロックに分割し、それぞれのブロック内の画像データを数値とみなしてチェックサムを演算しても良い。   In each of the first to seventh embodiments, 1-byte image data is divided into a plurality of blocks of 4 bits or 8 bits, and the checksum is calculated by regarding the image data in each block as a numerical value. good.

上記実施例1〜7のそれぞれにおいては、サムカウンタSの累積結果およびサム判定値を相互に比較せずにサムカウンタSの累積結果だけを表示しても良い。   In each of the first to seventh embodiments, only the accumulated result of the sum counter S may be displayed without comparing the accumulated result of the sum counter S and the sum determination value.

実施例1を示す図(パチンコ遊技機の全体構成を示す斜視図)The figure which shows Example 1 (the perspective view which shows the whole structure of a pachinko game machine) 遊技盤を示す前面図Front view showing game board 電気的構成を示すブロック図Block diagram showing electrical configuration VROMの記録内容を示す図The figure which shows the record contents of VROM PROMの記録内容を示す図The figure which shows the record contents of PROM メイン制御回路のメイン処理を示すフローチャートFlow chart showing main processing of main control circuit メイン制御回路の入力処理を示すフローチャートFlow chart showing input processing of main control circuit ランダムカウンタの加算内容を説明するための図Diagram for explaining the contents of random counter addition メイン制御回路のデータ取得処理を示すフローチャートFlow chart showing data acquisition processing of main control circuit メイン制御回路の保留データエリアを示す図Diagram showing the pending data area of the main control circuit メイン制御回路の大当り判定処理を示すフローチャートThe flowchart which shows the big hit judgment processing of the main control circuit 特別図柄の一覧を示す図A diagram showing a list of special symbols メイン制御回路の変動パターン設定処理を示すフローチャートFlow chart showing variation pattern setting process of main control circuit 変動パターンを選択するための制御データを示す図The figure which shows the control data for selecting the fluctuation pattern メイン制御回路の特別図柄変動開始処理を示すフローチャートFlow chart showing special symbol variation start processing of main control circuit メイン制御回路の特別図柄変動停止処理を示すフローチャートFlow chart showing special symbol fluctuation stop processing of main control circuit メイン制御回路のウェイト処理を示すフローチャートFlow chart showing wait processing of main control circuit メイン制御回路の大当り遊技処理を示すフローチャートThe flowchart which shows the big hit game processing of the main control circuit 演出制御回路のメイン処理を示すフローチャートFlow chart showing main process of effect control circuit 演出制御回路のINT割込処理を示すフローチャートThe flowchart which shows the INT interruption processing of the production control circuit メイン制御回路からのコマンドとコマンド処理フラグの相関関係を示す図The figure which shows the correlation of the command from a main control circuit, and a command processing flag 演出制御回路のカウンタ更新処理1を示すフローチャートThe flowchart which shows the counter update process 1 of an effect control circuit ランダムカウンタの加算内容を説明するための図Diagram for explaining the contents of random counter addition 演出制御回路のコマンド処理を示すフローチャートFlow chart showing command processing of effect control circuit 演出制御回路の当落コマンド処理を示すフローチャートFlow chart showing winning command processing of effect control circuit 大当り図柄を設定するための制御データを示す図The figure which shows the control data for setting the big hit design 演出制御回路の変動パターンコマンド処理を示すフローチャートFlow chart showing variation pattern command processing of effect control circuit 演出パターンコマンドを選択するための制御データを示す図The figure which shows the control data for selecting a production pattern command ビデオデータを選択するための制御データを示す図The figure which shows the control data for selecting video data 演出制御回路の装飾図柄遊技開始コマンド処理を示すフローチャートFlow chart showing decoration symbol game start command processing of effect control circuit 図柄制御回路の装飾図柄遊技処理を示すフローチャートFlowchart showing decorative symbol game processing of symbol control circuit 装飾図柄遊技の映像を示す図A figure showing an image of a decorative pattern game 演出制御回路の装飾図柄遊技停止コマンド処理を示すフローチャートFlow chart showing decoration symbol game stop command processing of effect control circuit 演出制御回路の大当り遊技開始コマンド処理を示すフローチャートThe flowchart which shows the big hit game start command processing of the production control circuit 演出制御回路の大当り遊技停止コマンド処理を示すフローチャートThe flowchart which shows the big hit game stop command processing of the production control circuit 図柄制御回路のメイン処理を示すフローチャートFlow chart showing main processing of symbol control circuit 図柄制御回路の検査処理を示すフローチャートFlow chart showing the inspection process of the symbol control circuit PROMのジャンプアドレスデータを示す図The figure which shows the jump address data of PROM ROMカウンタおよびVROMの相関関係を示す図Diagram showing correlation between ROM counter and VROM PROMのエンドアドレスデータを示す図The figure which shows the end address data of PROM PROMのサム判定値データを示す図The figure which shows the sum judgment value data of PROM サムカウンタの累積手順を説明するための図Diagram for explaining the accumulation procedure of the thumb counter PROMのチェックデータを示す図Diagram showing PROM check data PROMの表示位置データを示す図The figure which shows the display position data of PROM 装飾図柄表示器の表示内容を示す図The figure which shows the display contents of the decoration design indicator 実施例2を示す図(PROMの記録内容を示す図)The figure which shows Example 2 (The figure which shows the recording content of PROM) チェックデータの表示位置を示す図Diagram showing the display position of check data 装飾図柄表示器の表示内容を示す図The figure which shows the display contents of the decoration design indicator 実施例3を示す図(図柄制御回路の検査処理を示すフローチャート)The figure which shows Example 3 (The flowchart which shows the test | inspection process of a symbol control circuit) PROMのLEDコマンドデータを示す図The figure which shows LED command data of PROM チェックLEDを示す図Diagram showing check LED 実施例4を示す図(図柄制御回路のメイン処理を示すフローチャート)The figure which shows Example 4 (The flowchart which shows the main process of a symbol control circuit) 図柄制御回路の検査処理を示すフローチャートFlow chart showing the inspection process of the symbol control circuit メイン制御回路のメイン処理を示すフローチャートFlow chart showing main processing of main control circuit 実施例5を示す図(メイン制御回路のメイン処理を示すフローチャート)FIG. 5 is a diagram illustrating a fifth embodiment (a flowchart illustrating main processing of the main control circuit). 演出制御回路のメイン処理を示すフローチャートFlow chart showing main process of effect control circuit 図柄制御回路のメイン処理を示すフローチャートFlow chart showing main processing of symbol control circuit 実施例6を示す図(図柄制御基板を示す斜視図)The figure which shows Example 6 (the perspective view which shows a symbol control board) 実施例7を示す図(演出制御基板を示す斜視図)The figure which shows Example 7 (the perspective view which shows an effect control board)

符号の説明Explanation of symbols

18は遊技盤、24は始動口、32は装飾図柄表示器、50はメイン制御回路、80は図柄制御回路、85〜92のそれぞれはVROM、130は検査制御回路、136はジャンプアドレススイッチを示している。   18 is a game board, 24 is a start port, 32 is a decorative symbol display, 50 is a main control circuit, 80 is a symbol control circuit, 85 to 92 are VROM, 130 is a test control circuit, 136 is a jump address switch ing.

Claims (3)

遊技盤に設けられ、遊技球が入球可能な始動口と、
前記遊技盤に設けられ、遊技球が入球不能な閉鎖状態および遊技球が入球可能な開放状態相互間で切換わることが可能な可変入球口と、
遊技球が前記始動口に入球することに基づいて前記可変入球口を開放する大当りおよび前記可変入球口を開放しない外れを判定する当落判定手段と、
前記遊技盤に設けられ、複数の図柄要素を可変状態および可変停止状態で順に表示する図柄遊技の映像が表示される図柄表示器と、
前記図柄表示器に図柄遊技の映像を表示するものであって、前記当落判定手段が大当りを判定したときには複数の図柄要素が予め決められた大当りの組合せとなるように複数の図柄要素のそれぞれを停止表示すると共に前記当落判定手段が外れを判定したときには複数の図柄要素が大当りの組合せとは相違する外れの組合せとなるように複数の図柄要素のそれぞれを停止表示する図柄遊技手段と、
図柄遊技の映像を演出するための演出データが記録されたメモリと、
前記メモリから演出データを選択する演出データ選択手段と、
前記演出データ選択手段の選択結果に応じた演出データを再生することに基づいて図柄遊技の映像を演出する演出手段と、
カウンタを予め決められた初期値を基準に定量ずつ順に更新するカウンタ更新手段と、
前記カウンタ更新手段がカウンタを更新する毎に前記メモリのうちカウンタの更新結果に応じたアドレスから演出データを検出するデータ検出手段と、
前記データ検出手段が演出データを検出する毎にチェックサムを演算し、チェックサムの演算結果を累積するチェックサム演算手段と、
前記図柄表示器に前記チェックサム演算手段の累積結果を表示するチェックサム表示手段を備えたことを特徴とするパチンコ遊技機。
A start opening provided on the game board and into which a game ball can enter,
A variable entrance that is provided on the game board and can be switched between a closed state in which a game ball cannot enter and an open state in which a game ball can enter;
A winning determination means for determining a big hit that opens the variable pitch opening and a release that does not open the variable pitch opening based on the game ball entering the start opening; and
A symbol display provided on the gaming board, on which a plurality of symbol elements are sequentially displayed in a variable state and a variable stop state, and a graphic game image is displayed;
Displaying a video of a symbol game on the symbol display, each of the plurality of symbol elements is arranged such that when the winning determination means determines a big hit, the plurality of symbol elements have a predetermined combination of big hits. A symbol game means for stopping and displaying each of the plurality of symbol elements so that the symbol combination is an outlier combination different from the jackpot combination when the winning determination means determines a disengagement;
A memory in which effect data for directing the image of the symbol game is recorded;
Effect data selecting means for selecting effect data from the memory;
Production means for producing an image of the design game based on reproducing the production data according to the selection result of the production data selection means,
Counter updating means for sequentially updating the counter in a fixed amount step by step based on a predetermined initial value;
Data detecting means for detecting effect data from an address corresponding to the update result of the counter in the memory every time the counter updating means updates the counter;
A checksum calculating means for calculating a checksum every time the data detecting means detects production data, and accumulating the checksum calculation results;
A pachinko gaming machine comprising checksum display means for displaying a cumulative result of the checksum calculation means on the symbol display.
前記カウンタ更新手段は、カウンタを更新するための定量を指定手段の指定結果に応じて変えることを特徴とする請求項1に記載のパチンコ遊技機。   The pachinko gaming machine according to claim 1, wherein the counter updating means changes a fixed amount for updating the counter according to a designation result of the designation means. 前記チェックサム演算手段の累積結果を正確なチェックサムと比較するチェックサム比較手段と、
前記チェックサム比較手段の比較結果を報知する報知手段を備えたことを特徴とする請求項1〜2のいずれかに記載のパチンコ遊技機。


Checksum comparing means for comparing the accumulated result of the checksum calculating means with an accurate checksum;
The pachinko gaming machine according to any one of claims 1 to 2, further comprising a notification unit that notifies a comparison result of the checksum comparison unit.


JP2006208382A 2006-07-31 2006-07-31 Pachinko machine Expired - Fee Related JP5076389B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006208382A JP5076389B2 (en) 2006-07-31 2006-07-31 Pachinko machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006208382A JP5076389B2 (en) 2006-07-31 2006-07-31 Pachinko machine

Publications (2)

Publication Number Publication Date
JP2008029704A true JP2008029704A (en) 2008-02-14
JP5076389B2 JP5076389B2 (en) 2012-11-21

Family

ID=39119713

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006208382A Expired - Fee Related JP5076389B2 (en) 2006-07-31 2006-07-31 Pachinko machine

Country Status (1)

Country Link
JP (1) JP5076389B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010273833A (en) * 2009-05-28 2010-12-09 Kyoraku Sangyo Kk Game machine
JP2012200506A (en) * 2011-03-28 2012-10-22 Okumura Yu-Ki Co Ltd Pachinko game machine
JP5286579B1 (en) * 2012-09-21 2013-09-11 株式会社Booom Method and program for preventing fraud in gaming machine
JP5298290B1 (en) * 2013-02-14 2013-09-25 株式会社Booom Method and program for preventing fraud in gaming machine

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0731737A (en) * 1993-05-20 1995-02-03 L Ii Tec:Kk Microcomputer chip for controlling game machine, and collating device for detecting its illegality
JP2005131144A (en) * 2003-10-30 2005-05-26 Sankyo Kk Game machine
JP2006180897A (en) * 2004-12-24 2006-07-13 Daiman:Kk Game machine

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0731737A (en) * 1993-05-20 1995-02-03 L Ii Tec:Kk Microcomputer chip for controlling game machine, and collating device for detecting its illegality
JP2005131144A (en) * 2003-10-30 2005-05-26 Sankyo Kk Game machine
JP2006180897A (en) * 2004-12-24 2006-07-13 Daiman:Kk Game machine

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010273833A (en) * 2009-05-28 2010-12-09 Kyoraku Sangyo Kk Game machine
JP2012200506A (en) * 2011-03-28 2012-10-22 Okumura Yu-Ki Co Ltd Pachinko game machine
JP5286579B1 (en) * 2012-09-21 2013-09-11 株式会社Booom Method and program for preventing fraud in gaming machine
JP5298290B1 (en) * 2013-02-14 2013-09-25 株式会社Booom Method and program for preventing fraud in gaming machine

Also Published As

Publication number Publication date
JP5076389B2 (en) 2012-11-21

Similar Documents

Publication Publication Date Title
JP5507308B2 (en) Game machine
JP2007020941A (en) Game machine
JP2008029387A (en) Pachinko game machine
JP5076389B2 (en) Pachinko machine
JP6546784B2 (en) Gaming machine
JP2007125085A (en) Game machine
JP2007117180A (en) Game machine
JP2007301223A (en) Pachinko game machine
JP2003236202A (en) Game machine, computer program and recording medium
JP5018010B2 (en) Pachinko machine
JP5507302B2 (en) Game machine
JP5387792B2 (en) Pachinko machine
JP5694823B2 (en) Game machine
JP2007289250A (en) Pachinko game machine
JP2007301163A (en) Pachinko game machine
JP2005296289A (en) Pinball machine and game simulation program
JP7262107B2 (en) game machine
JP5170120B2 (en) Pachinko machine
JP2017209457A (en) Game machine, game information display device and game information display system
JP5327404B2 (en) Pachinko machine
JP2007075422A (en) Game machine
JP5257325B2 (en) Pachinko machine
JP2007289497A (en) Pachinko game machine
JP5196065B2 (en) Pachinko machine
JP5604118B2 (en) Game machine image storage system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090507

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111027

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120731

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120813

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150907

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150907

Year of fee payment: 3

R255 Notification that request for automated payment was rejected

Free format text: JAPANESE INTERMEDIATE CODE: R2525

LAPS Cancellation because of no payment of annual fees