JP2008029186A - 電子装置、電子装置の起動方法 - Google Patents

電子装置、電子装置の起動方法 Download PDF

Info

Publication number
JP2008029186A
JP2008029186A JP2007045693A JP2007045693A JP2008029186A JP 2008029186 A JP2008029186 A JP 2008029186A JP 2007045693 A JP2007045693 A JP 2007045693A JP 2007045693 A JP2007045693 A JP 2007045693A JP 2008029186 A JP2008029186 A JP 2008029186A
Authority
JP
Japan
Prior art keywords
power supply
electronic device
predetermined time
reset
main power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007045693A
Other languages
English (en)
Other versions
JP4933917B2 (ja
Inventor
Tsuyoshi Tamura
剛志 田村
Katsuhisa Yamamoto
勝久 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2007045693A priority Critical patent/JP4933917B2/ja
Priority to US11/802,887 priority patent/US7633180B2/en
Publication of JP2008029186A publication Critical patent/JP2008029186A/ja
Application granted granted Critical
Publication of JP4933917B2 publication Critical patent/JP4933917B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/266Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Direct Current Feeding And Distribution (AREA)

Abstract

【課題】複数台接続された電子装置に順次電源を投入した場合において、電源投入時間のずれにより発生する不安定な動作を回避可能な電子装置、電子装置の起動方法を提供することを目的としたものである。
【解決手段】複数台接続された電子装置に順次電源を投入する際に、各電源の起動時に当該電子装置をリセットし、この複数の電子装置の電源のうち、最後に起動される電源の起動後に、複数の電子装置のリセットを同時に解除することにより、全ての電子装置が安定した状態になってから複数の電子装置の動作を同時に開始させることができる。
【選択図】図4

Description

複数台が接続されて使用されるコンピュータ等の電子装置および電子装置の起動方法に関する。
複数のコンピュータなどの電子装置が同一の電源に接続されて使用される場合において、特にこの電子装置の電源がスイッチング方式であった場合に各電子装置の電源が同時に投入されるとラッシュカレントが発生する。従来では、このラッシュカレントによる電源のトラブルや、電圧降下による電子装置の不具合などの発生を抑えるため、電子装置への電源投入のタイミングをずらす方法が開示されている。
以下に従来の電子装置の電源投入のタイミングについて説明する。図1は従来の電子装置100の機能ブロック図の例である。
電子装置100は、主電源111と補助電源112を有する電源部110、電子装置100で実行される処理を制御する電子装置制御部120、主電源111の起動/遮断を制御すると補助電源112を電源とする電源制御部130、電子装置制御部120をリセットするリセット回路部140、予め設定された設定情報などを保持しておくためのバックアップバッテリ150とを備えている。
主電源111は、電子装置制御部120を動作させ、電子装置100を電子装置として機能させるために必要な電源であり、補助電源112は、主電源111の起動/遮断を制御するために必要となる電源である。
図2は、従来の電子装置100および他の電子装置への電源投入のタイミングを説明するタイミングチャートである。尚、ここでの電源投入とは、主電源が起動されて電子装置100が電子装置として機能することが可能な状態を意味する。
電子装置100において、電源部110は、外部よりAC電源が供給されると補助電源112を起動し、直ちにこの補助電源112を電源制御部130へ供給する。電源制御部130は、予め設定された時間が経過した後に主電源111を起動させるための主電源制御信号を電源部110へ出力する。リセット回路140は、主電源111が供給されるまで電子装置制御部120をリセットするように予め設定されており、主電源111が起動し、リセット回路部140に主電源111が供給されるとこのリセットを解除するリセット解除信号を出力し、電子装置制御部120のリセットを解除する。
従来では、このような構成の電子装置を複数台接続した場合に、補助電源112が起動してから主電源111が起動するまでの時間を電子装置毎に違う値に設定し、各電子装置における電源投入のタイミングをずらしている。例えば図2に示すように、電子装置100、電子装置100A、電子装置100Bのそれぞれにおける主電源が起動するまでの時間を序々に長くし、電子装置100、100A、100Bの順に電源を投入する。
このような方法の他にも、以下のような文献が従来技術としてあげられる。特許文献1には、電力供給側にAC電流を投入した際に、電力供給側に多大な電流が流れることを防止し、これにより電力供給方設備に必要とされる無停電電源容量および遮断機の容量を軽減し、操作性、生産性、並びに保守性を向上させた順次投入電源装置が記載されている。
特許文献2には、複数の電源装置に対し同時に電源をオンする際に各電源装置の突入電流の重なりにより生ずる過大突入電流を抑圧するための電源制御方法および電源制御装置が記載されている。
特許第3186671号公報 特許第3267232号公報
しかしながら、上記従来の技術では、電源投入のタイミングをずらしたために、先に起動した電子装置と後から起動した電子装置との間に起動時間の差が発生する。例えばこのような電子装置が複数台接続された状態で動作する構成のシステムなどにおいては、この時間差により各電子装置の動作及びシステム全体の動作が不安定になるという問題点がある。
本発明は、このような問題点を鑑みてこれらを解決すべくなされたものであり、複数台接続された電子装置に順次電源を投入した場合において、各電子装置の起動時間のずれにより発生する不安定な動作を回避する電子装置、電子装置の起動方法を提供することを目的としたものである。
上記目的を達成するために、本発明は次の如き構成を採用した。
本発明は、複数の電子装置の電源を順次起動する電子装置の起動方法であって、前記複数の電子装置は、各電源の起動時にリセットされ、前記複数の電子装置の電源のうち、最後に起動される電源の起動後に、前記複数の電子装置のリセットを略同時に解除することを特徴とする。
係る方法によれば、前記複数の電子装置の起動時間のずれにより発生する不安定な動作を回避することができる。
また、本発明の起動方法は、上記目的を達成するために、さらに、前記複数の電子装置は、同一の電源に接続されたことを特徴とする。
本発明の電子装置は、主電源と補助電源とを有する電源手段と、前記主電源の起動/遮断を制御する前記補助電源を電源とする電源制御手段と、当該電子装置を制御する電子装置制御手段と、前記補助電源の起動時に前記電子装置制御手段をリセットするリセット手段と、電子装置毎に設定された第一の所定時間と、他の電子装置と同じ時間に設定された第二の所定時間とが格納された記憶手段とを有する電子装置であって、前記電源制御手段は、前記補助電源の起動時点から前記第一の所定時間経過後、前記主電源を起動させ、前記リセット手段は、前記補助電源の起動時点から前記第二の所定時間経過後、前記リセットを解除する構成とすることができる。
係る構成によれば、前記補助電源の起動から所定時間経過した後、他の電子装置と同じタイミングで当該電子装置の動作を開始させることできる。
また、本発明の電子装置は、前記第二の所定時間は、前記第一の所定時間より長い構成とすることができる。
係る構成によれば、前記電子装置が同一の電源に複数台接続される場合に、前記第一の所定時間及び前記第二の所定時間の設定を変更せずに、接続される電子装置を増設することができる。
また、本発明の電子装置は、主電源と補助電源とを有する電源手段と、前記主電源の起動/遮断を制御する前記補助電源を電源とする電源制御手段と、当該電子装置を制御する電子装置制御手段と、前記補助電源の起動時に前記電子装置制御手段をリセットするリセット手段と、電子装置毎に設定された第一の所定時間と、前記第一の所定時間との和が、他の電子装置と同じ時間となるように設定された第二の所定時間とが格納された記憶手段とを有する電子装置であって、前記電源制御手段は、前記補助電源の起動時点から前記第一の所定時間経過後、前記主電源を起動させ、前記リセット手段は、前記主電源の起動時点から前記第二の所定時間経過後、前記リセットを解除する構成とすることができる。
係る構成によれば、前記主電源の起動から所定時間経過した後、他の電子装置と同じタイミングで当該電子装置の動作を開始させることできる。
本発明の電子装置の起動方法は、主電源と補助電源を有する電源手段と、当該電子装置を制御する電子装置制御手段と、電子装置毎に設定された第一の所定時間と、他の電子装置と同じ時間に設定された第二の所定時間とが格納された記憶手段とを有する電子装置の起動方法であって、前記主電源の起動/遮断を制御する前記補助電源を電源とする電源制御手順と、前記補助電源の起動時に前記電子装置制御手段をリセットするリセット手順とを有し、前記電源制御手順は、前記補助電源の起動時点から前記第一の所定時間経過後、前記主電源を起動させ、前記リセット手順は、前記補助電源の起動時点から前記第二の所定時間経過後、前記リセットを解除する方法とすることができる。
係る方法によれば、前記補助電源の起動から所定時間経過した後、他の電子装置と同じタイミングで当該電子装置の動作を開始させることできる。
また、本発明の電子装置の起動方法は、前記第二の所定時間は、前記第一の所定時間より長い構成とすることができる。
係る方法によれば、前記電子装置が同一の電源に複数台接続される場合に、前記第一の所定時間及び前記第二の所定時間の設定を変更せずに、接続される電子装置を増設することができる。
本発明の電子装置の起動方法は、主電源と補助電源を有する電源手段と、当該電子装置を制御する電子装置制御手段と、電子装置毎に設定された第一の所定時間と、前記第一の所定時間との和が、他の電子装置と同じ時間となるように設定された第二の所定時間とが格納された記憶手段とを有する電子装置の起動方法であって、前記主電源の起動/遮断を制御する前記補助電源を電源とする電源制御手順と、前記補助電源の起動時に前記電子装置制御手段をリセットするリセット手順とを有し、前記電源制御手順は、前記主電源の起動時点から前記第一の所定時間経過後、前記主電源を起動させ、前記リセット手順は、前記補助電源の起動時点から前記第二の所定時間経過後、前記リセットを解除する方法とすることができる。
係る方法によれば、前記主電源の起動から所定時間経過した後、他の電子装置と同じタイミングで当該電子装置の動作を開始させることできる。
本発明によれば、複数台接続された電子装置に順次電源を投入した場合において、各電子装置の起動時間のずれにより発生する不安定な動作を回避することができる。
本発明は、同一の電源に複数台接続された電子装置に順次電源を投入する際に、各電源の起動時に当該電子装置をリセットし、前記複数の電子装置のうち、最後に起動される電源の起動後に、前記複数の電子装置のリセットを同時に解除することにより、全ての電子装置が安定した状態になってから同時に複数の電子装置の動作を開始させることができる。
(第一の実施形態)
以下に図面を参照して本実施形態について説明する。図3は、第一の実施形態の電子装置の起動方法を説明する図の例である。
図3では、1つの電源プラグ310に電子装置である複数のパーソナルコンピュータ(以下、PC)320、330、340、350、360、370が接続されたコンピュータシステム300を示している。電源プラグ310は、例えば室内のリセプタクルや電源スイッチを有する電源ボックス等に接続されており、PC320、330、340、350、360、370に電源を供給する。
コンピュータシステム300では、各PCはそれぞれの起動時に各PC間で通信を行い接続の確認を行っている。よって、時間差を設けて順次各PCに電源を起動させる場合、先に電源が起動され、動作を開始したPCが、まだ電源が起動せず動作を開始していないPCと通信を行った場合、通信エラーが発生してシステムとして正常に動作しない場合がある。さらに、接続されたPCの台数が多いと、1台目のPCの電源が起動されてから最終台目のPCの電源が起動されるまでの時間差が大きくなり、システムとしての動作に不具合を生じる。
本実施形態では、このような問題を解決すべくPC320、330、340、350、360、370を構成した。以下にPC320について説明する。
図4は、電子装置であるPC320を説明する機能ブロック図の例である。PC320は、電源部321、電子装置制御部322、電源制御部323、リセット回路部324、バックアップバッテリ325とを備える。
PC320は、表示装置や入力装置を有し、電子装置制御部322によりその動作が制御され、電子装置制御部322が動作することによりパーソナルコンピュータとして機能する。
電源部321はPC320に必要な直流電源装置などであり、主電源326と補助電源327とを備えている。主電源326は、電源制御部322によりその起動または遮断を制御される電源であり、主電源326が起動されると主電源326がONになり、各部へ供給される。そして主電源326が遮断されると、各部に供給されている主電源326がOFFとなる。補助電源327とは主電源326の起動/遮断すなわちON/OFFを制御するために必要な電圧である。
電子装置制御部322は、PC320における処理の制御を司り、図示しないCPU、PC320で実行されるプログラムなどが格納された記憶装置、他のPCと通信を行うための通信装置等を有する。また電子装置制御部322は、リセット回路324の出力信号により動作のリセットとリセット解除が制御される。尚、本実施形態の電子装置制御部322は、ローレベル(以下、Lレベル)の信号が入力されるとリセットされ、ハイレベル(以下、Hレベル)の信号が入力されるとリセットが解除されるものとした。
電源制御部323は、予め設定された所定時間に基づき主電源326を起動させるための主電源制御信号を電源部321へ出力する。また、電源制御部323は、予め設定された所定時間に基づき、同期リセット信号を出力する。同期リセット信号とは、リセット回路部324から電子装置制御部322へ出力される信号と同期させた信号である。この同期リセット信号を制御することでリセット回路部324の出力信号を制御し、電子装置制御部322に対するリセットとリセット解除を制御する。電源制御部323についての詳細は後述する。
リセット回路部324は、主電源326の電圧と電源制御部323から出力される同期リセット信号に基づき電子装置制御部322のリセット解除の制御を行う。リセット回路部324の詳細は後述する。バックアップバッテリ325は、電源制御部323に接続されており、電源制御部323内に格納されている設定情報などを保持するためのものである。
ここで、図5を参照して電源制御部323の詳細を説明する。図5は、電源制御部323を示す機能ブロック図の例である。
電源制御部323は、補助電源327により供給される電源で動作する第一の所定時間設定部510、第二の所定時間設定部511、時間計時部512と、バックアップバッテリ325により供給される電源で動作する第一の所定時間記憶部513、第二の所定時間記憶部514、リアルタイムクロック回路515を有する。
第一の時間設定部510では、電子装置制御部322からの設定指示により、補助電源327が起動してから主電源326が起動するまでの第一の所定時間が設定される。第二の時間設定部511では、電子装置制御部322からの設定指示により、補助電源327が起動してから、電子装置制御部322に対するリセットが解除されるまでの第二の所定時間が設定される。そして、第一の時間設定部510で設定された第一の所定時間は第一の記憶部513に格納され、第二の時間設定部511で設定された第二の所定時間は第二の記憶部514に格納される。
尚、第一の所定時間の設定及び第二の所定時間の設定についての詳細は、後に図面を参照して詳細に説明する。
時間計時部512では、第一の記憶部513格納された第一の所定時間とリアルタイムクロック回路515に基づき、補助電源327が起動してから第一の所定時間が経過するまでの時間をカウントする。そして、第一の所定時間が経過すると、電源制御部323は電源326を起動させる主電源制御信号を電源部321へ送信する。
また、時間計時部512は、第二の記憶部514に格納された第二の所定時間とリアルタイムクロック回路515に基づき、補助電源327が起動してから第二の所定時間が経過するまでの時間をカウントする。そして、第二の所定時間が経過すると、電源制御部323は電子装置制御部322のリセットを解除する同期リセット信号をリセット回路部324へ送信する。
次に、図6を参照してリセット回路部324について説明する。図6はリセット回路部324の概略回路図の例である。
リセット回路部324は、電源部321から出力される主電源326の電圧を監視する主電源電圧監視部610とAND回路620を有する。主電源電圧監視部610では、主電源326が起動され、正常な電源電圧が供給されたことを検知するとHレベルの信号を出力する。AND回路620では、主電源電圧監視回路610の出力信号と、電源制御部323から出力される同期リセット信号とが入力され、その論理和がリセット回路部322の出力信号となる。
次に、図7を参照してPC320の動作について説明する。図7は、第一の実施形態のPC320の動作を説明するフローチャートの例である。
PC320において、電源部321に外部からAC電源などの電源が供給されると、電源部321は直ちに補助電源327を起動し、この補助電源327を電源制御部323に対して出力する(S71)。電源制御部323は、補助電源327が供給されると同時にリセット回路324に対してLレベル同期リセット信号を出力する。
リセット回路324では、このLレベルの同期リセット信号と、主電源電圧監視部610の出力信号の論理和がリセット回路部324の出力信号となる。このとき主電源326はまだ起動されていないため、主電源電圧監視部610の出力信号はLレベルとなる。よって、リセット回路324の出力信号はLレベルとなる。電子装置制御部322は、このLレベルのリセット信号によりリセットされた状態となる。
また、電源制御部323では、補助電源327が供給されると、時間計時部512において第一の記憶部511に格納された第一の所定時間が経過したか否かを判断するために時間のカウントを開始し(S72)、第一の所定時間経過するまでカウントを続ける(S73)。
そして、時間計時部512において第一の所定時間をカウントが終了すると(S74)、電源制御部323は第一の所定時間が経過したものとし、電源部321に対して主電源326を起動させる主電源制御信号を出力する(S75)。電源部321は、この主電源制御信号を受けて主電源326を起動し、電子装置制御部322とリセット回路部324に電源の供給を開始する。
第一の所定時間が経過した後、電源制御部322の時間計時部512は、さらに補助電源327が供給されてから、第二の記憶部に格納された第二の所定時間が経過するまで引き続き時間のカウントを継続する(S76)。そして、時間計時部512において第二の所定時間のカウントが終了すると(S77)、電源制御部323は、第二の所定時間が経過したものとして電子装置制御部322のリセットを解除する信号、すなわちHレベルの同期リセット信号をリセット回路部324へ出力する。
リセット回路部324では、主電源電圧監視部610が正常な電源電圧が供給されていることを検知し(S78)、かつHレベルの同期リセット信号を受けると、電子装置制御部322のリセットを解除する信号、すなわちHレベルのリセット信号を出力する(S79)。
電子装置制御部322では、このリセット解除信号によりリセットが解除されて動作を開始する。PC320は、電子装置制御部322が動作を開始すると、PC320における各種処理を実行することができる。ここでいう各種処理とは、例えば図3で説明したコンピュータシステム300において使用されるプログラムの実行などであっても良い。
ここで第一の所定時間と第二の所定時間の設定について、図8ないし図10を参照して説明する。図8は、第一の所定時間及び第二の所定時間の設定について説明する第一の図である。図9は、第一の所定時間及び第二の所定時間の設定について説明する第二の図である。図10は、第一の所定時間及び第二の所定時間の設定について説明する第三の図である。
本実施形態の電子装置であるPC320では、図8に示すように、工場出荷時に乱数などを用いて決定された第一の所定時間が設定されていても良い。この場合PC320では、PC320が使用環境に配置された際に、他の電子装置と同時にPC320のリセットが解除されるように、第一の所定時間に基づき第二の所定時間が設定されても良い。第二の所定時間を設定する際には、PC320において第二の所定時間を設定するための設定プログラムが実行されて、第二の所定時間が設定されても良い。
また本実施形態の電子装置であるPC320には、図9に示すように、時間設定プログラムがインストールされても良い。図9に示す例では、PC320が使用環境に配置される際に、PC320において時間設定プログラムが起動される。そしてPC320では、この時間設定プログラムにより、PC320及びその他の電子装置において主電源が起動されるタイミングが重ならず、且つ同時にリセットが解除されるように、第一の所定時間及び第二の所定時間が設定される。
係る設定手法によれば、PC320の使用環境に合わせて第一の所定時間が設定されるため、確実にPC320及びその他の電子装置の主電源が起動されるタイミングをずらすことができる。したがって図8で説明した例と比較すると、より高い確率で各電子装置の起動時間のずれにより発生する不安定な動作を回避することができる。
また本実施形態の電子装置であるPC320が通信手段を有する場合、図10に示すように、通信手段を介して第一の所定時間及び第二の所定時間が設定されても良い。この場合の通信手段とは、例えばイーサネット(登録商標)方式やシリアル通信方式等を用いたものであっても良い。
図10に示す例では、PC320は、他の電子装置とネットワークを介して接続されている。PC320と接続された電子装置には、ネットワークの環境に合わせた第一の所定時間及び第二の所定時間を算出する時間設定プログラムがインストールされている。ここで、この時間設定プログラムがインストールされた電子装置は、複数台であっても良いし、ネットワークを管理する管理用電子装置1台のみであっても良い。図10に示す例では、PC10に時間設定プログラムがインストールされているものとした。
PC10では、ネットワーク環境に基づき、PC320に対して設定する第一の所定時間及び第二の所定時間を算出する。ここでPC10は、PC320及びその他の電子装置において主電源が起動されるタイミングが重ならず、且つ同時にリセットが解除されるように、第一の所定時間及び第二の所定時間を算出する。そしてPC10は、この算出された第一の所定時間及び第二の所定時間に係る情報をPC320へ送信する。PC320では、この情報に基づき第一の所定時間及び第二の所定時間が設定される。
係る設定手法によれば、図9に示す例と同様に、PC320の使用環境に合わせて第一の所定時間が設定されるため、確実にPC320及びその他の電子装置の主電源が起動されるタイミングをずらすことができる。したがって図8で説明した例と比較すると、より高い確率で各電子装置の起動時間のずれにより発生する不安定な動作を回避することができる。
尚、図10で示す例において用いられる通信方式としては、例えば電力線搬送通信方式(PLC)であることが好ましい。係る方式は、同時に起動される電子装置により形成される閉じたネットワークにおいて、本発明を適用する場合に最も適した通信方式である。
また、第一の所定時間及び第二の所定時間の設定は、図8ないし図10を参照して説明した設定手法以外にも、例えばPC320のユーザにより任意の値が入力されて設定されても良い。例えばPC320の備えるキーボードなどの入力装置からユーザにより任意の値が入力され、この入力操作をうけて電子装置制御部322が電源制御部323に設定指示を出しても良い。
電子装置制御部322は、設定される第一の所定時間に関する時間情報が入力されると、第一の時間設定部510に対して第一の所定時間の設定指示を出す。第一の時間設定部510は、この時間情報を第一の所定時間として設定し、この設定情報を第一の記憶部513に格納する。第二の所定時間の設定も、第一の所定時間の設定と同様である。第二の時間設定部511は、電子装置制御部322より第二の所定時間の設定指示を受けると、ユーザにより入力された第二の所定時間に関する時間情報を第二の所定時間として設定し、この設定情報を第二の記憶部514に格納する。
第一の記憶部513と第二の記憶部514は、バックアップバッテリ325により動作するものである。よって、第一の記憶部513と第二の記憶部514に格納さたれ設定情報は、PC320に外部より供給される電源が遮断され、主電源326と補助電源327がOFFの状態となっても各記憶部に保持される。このため、PC320において補助電源327が起動すると、電源制御部323は直ちに第一の所定時間と第二の所定時間を読み出すしカウント動作を開始することができる。
このように、第一の所定時間と第二の所定時間をユーザの任意に設定可能としておけば、例えばPC320がコンピュータシステム300に接続された複数の電子装置のうちの1台ではなく、単独の電子装置として動作する場合に、第一の所定時間と第二の所定時間を短く設定することにより主電源326の起動及びPC320の動作開始までの時間を短縮できる。
以上に説明したPC320の構成は、コンピュータシステム300を構成する他の各PCにおいても適用可能である。この構成を例えばPC330とPC340適用した場合における各PCの起動のタイミングについて以下に説明する。
図11は、第一の実施形態のPC320、PC330、PC340の起動のタイミングを説明するタイミングチャートの例である。
本実施形態では、各PCにおいて、補助電源327が起動してから主電源326が起動するまでの第一の所定時間を各PC毎に異なる時間に設定し、補助電源327が起動してから電子装置制御部322がリセットされるまでの第二の所定時間を一定時間に設定した。このように設定することにより、全てのPCの主電源が順次起動された後、各PCの有する電子装置制御部に対するリセットを同時に解除できる。これにより、各PCの動作を同時に開始させることができる。
図11に示すように、PC320の第一の所定時間から順に、各PCで設定する第一の所定時間を序々に長くすることより、各PCにおいて順次主電源を起動させることができる。そして、各PCにおける第二の所定時間を一定時間に設定すれば、各PCの電子装置制御部に備えられたCPU等のリセットを同時に解除することができ、各PCが同時に動作を開始することができる。
尚、第二の所定時間は、第一の所定時間に比べて十分に長いことが好ましい。このようにすれば、同一系統の電源に接続される電子装置の台数が増加した場合でも新たに第二の所定時間を設定し直すことなく電子装置を増設することができる。
係る構成によれば、複数台の電子装置において、起動時間の時間差により生じる不安定な動作を回避することができる。
(第二の実施形態)
以下に図面を参照して本発明の第二の実施形態について説明する。
第二の実施形態では、第一の実施形態で説明した第二の所定時間を、主電源が起動してから電子装置制御部が解除されるまでの時間とした点のみが第一の実施形態と異なり、電子装置であるPC320、330、340、350、360、370の構成は第一の実施形態と同様である。よって、以下には第二の所定時間のカウント動作及びPC320の動作について説明する。
図12は、第二の実施形態のPC320の動作を説明するフローチャートの例である。S91からS95までの処理は、図7のS71からS75までの処理と同様なので説明を省略する。
電源部321は、S95において、電源制御部323により出力された主電源制御信号を受けて主電源326を起動し、電子装置制御部322とリセット回路部324に対して電源の供給を開始する。
時間計時部512では、主電源制御信号の出力と同時に一度カウント動作を終了し、再度第二の所定時間のカウントを新たに開始する(S96)。そして、時間計時部512は、第二の所定時間が終了するまでカウントを継続する(S97)。
時間計時部512において、第二の所定時間のカウントが終了すると(S98)、電源制御部323は、第二の所定時間が経過したものとし、電子装置制御部322のリセットを解除する信号、すなわちHレベルの同期リセット信号をリセット回路部324へ出力する。S99、S100での処理は、図7のS78、S79と同様であるから説明を省略する。
ここで、本実施形態では、第一の所定時間と第二の所定時間との和の時間が、PC320、330、340、350、360、370において同一となるように設定されていることが好ましい。係る構成であれば、各PCにおいて同時にリセットを解除することができ、第一の実施形態と同様の効果を奏することが可能となる。
この構成を、PC320の他に例えばPC330とPC340適用した場合における各PCの起動のタイミングについて以下に説明する。図13は、第二の実施形態のPC320、PC330、PC340の起動のタイミングを説明するタイミングチャートの例である。
図13に示されるように、各PCにおける第一の所定時間を序々に長くしていくことで、主電源が投入されるタイミングを順次ずらしている。ここで、第二の所定時間は、第一の所定時間との和が一定となるように設定されている。よって、図13に示す例では、第一の所定時間が長くなるに従って第二の所定時間が短くなる。ここで、例えば第二の所定時間が第一の所定時間よりも長くなるように設定されていれば、各PCにおいて主電源が起動された後、より安定した状態で各PCの動作を開始させることができる。
以上、各実施形態に基づき本発明の説明を行ってきたが、上記実施形態にあげた構成、その他の要素との組み合わせなど、ここで示した要件に本発明が限定されるものではない。これらの点に関しては、本発明の主旨をそこなわない範囲で変更することが可能であり、その応用形態に応じて適切に定めることができる。
本発明は、複数台が接続されて使用されるコンピュータ等の電子装置および電子装置の起動方法に利用可能である。
従来の電子装置100の機能ブロック図である。 従来の電子装置100および他の電子装置への電源投入のタイミングを説明するタイミングチャートである。 第一の実施形態の電子装置の起動方法を説明する図である。 電子装置であるPC320を説明する機能ブロック図である。 電源制御部323を示す機能ブロック図である。 リセット回路部324の概略回路図である。 第一の実施形態のPC320の動作を説明するフローチャートである。 第一の所定時間及び第二の所定時間の設定について説明する第一の図である。 第一の所定時間及び第二の所定時間の設定について説明する第二の図である。 第一の所定時間及び第二の所定時間の設定について説明する第三の図である。 第一の実施形態のPC320、PC330、PC340の起動のタイミングを説明するタイミングチャートである。 第二の実施形態のPC320の動作を説明するフローチャートである。 第二の実施形態のPC320、PC330、PC340の起動のタイミングを説明するタイミングチャートである。
符号の説明
300 コンピュータシステム
310 電源プラグ
320、330、340、350、360、370 パーソナルコンピュータ(PC)
110、321 電源部
120、322 電子装置制御部
130、323 電源制御部
140、324 リセット回路部
150、325 バックアップバッテリ
111、326 主電源
112、327 補助電源
510 第一の時間設定部
511 第二の時間設定部
512 時間計時部
513 第一の記憶部
514 第二の記憶部
515 リアルタイムクロック回路
610 主電源電圧監視部
620 AND回路

Claims (8)

  1. 複数の電子装置の電源を順次起動する電子装置の起動方法であって、
    前記複数の電子装置は、各電源の起動時にリセットされ、
    前記複数の電子装置の電源のうち、最後に起動される電源の起動後に、前記複数の電子装置のリセットを略同時に解除することを特徴とする電子装置の起動方法。
  2. 前記複数の電子装置は、同一の電源に接続されたことを特徴とする請求項1に記載の電子装置の起動方法。
  3. 主電源と補助電源とを有する電源手段と、
    前記主電源の起動/遮断を制御する前記補助電源を電源とする電源制御手段と、
    当該電子装置を制御する電子装置制御手段と、
    前記補助電源の起動時に前記電子装置制御手段をリセットするリセット手段と、
    電子装置毎に設定された第一の所定時間と、他の電子装置と同じ時間に設定された第二の所定時間とが格納された記憶手段とを有する電子装置であって、
    前記電源制御手段は、前記補助電源の起動時点から前記第一の所定時間経過後、前記主電源を起動させ、
    前記リセット手段は、前記補助電源の起動時点から前記第二の所定時間経過後、前記リセットを解除することを特徴とする電子装置。
  4. 前記第二の所定時間は、前記第一の所定時間より長いことを特徴とする請求項3に記載の電子装置。
  5. 主電源と補助電源とを有する電源手段と、
    前記主電源の起動/遮断を制御する前記補助電源を電源とする電源制御手段と、
    当該電子装置を制御する電子装置制御手段と、
    前記補助電源の起動時に前記電子装置制御手段をリセットするリセット手段と、
    電子装置毎に設定された第一の所定時間と、前記第一の所定時間との和が、他の電子装置と同じ時間となるように設定された第二の所定時間とが格納された記憶手段とを有する電子装置であって、
    前記電源制御手段は、前記補助電源の起動時点から前記第一の所定時間経過後、前記主電源を起動させ、
    前記リセット手段は、前記主電源の起動時点から前記第二の所定時間経過後、前記リセットを解除することを特徴とする電子装置。
  6. 主電源と補助電源を有する電源手段と、
    当該電子装置を制御する電子装置制御手段と、
    電子装置毎に設定された第一の所定時間と、他の電子装置と同じ時間に設定された第二の所定時間とが格納された記憶手段とを有する電子装置の起動方法であって、
    前記主電源の起動/遮断を制御する前記補助電源を電源とする電源制御手順と、
    前記補助電源の起動時に前記電子装置制御手段をリセットするリセット手順とを有し、
    前記電源制御手順は、前記補助電源の起動時点から前記第一の所定時間経過後、前記主電源を起動させ、
    前記リセット手順は、前記補助電源の起動時点から前記第二の所定時間経過後、前記リセットを解除することを特徴とする電子装置の起動方法。
  7. 前記第二の所定時間は、前記第一の所定時間より長いことを特徴とする請求項6に記載の電子装置の起動方法。
  8. 主電源と補助電源を有する電源手段と、
    当該電子装置を制御する電子装置制御手段と、
    電子装置毎に設定された第一の所定時間と、前記第一の所定時間との和が、他の電子装置と同じ時間となるように設定された第二の所定時間とが格納された記憶手段とを有する電子装置の起動方法であって、
    前記主電源の起動/遮断を制御する前記補助電源を電源とする電源制御手順と、
    前記補助電源の起動時に前記電子装置制御手段をリセットするリセット手順とを有し、
    前記電源制御手順は、前記主電源の起動時点から前記第一の所定時間経過後、前記主電源を起動させ、
    前記リセット手順は、前記補助電源の起動時点から前記第二の所定時間経過後、前記リセットを解除することを特徴とする電子装置の起動方法。
JP2007045693A 2006-06-19 2007-02-26 電子装置、電子装置の起動方法 Expired - Fee Related JP4933917B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007045693A JP4933917B2 (ja) 2006-06-19 2007-02-26 電子装置、電子装置の起動方法
US11/802,887 US7633180B2 (en) 2006-06-19 2007-05-25 Electronic apparatus and starting method of the electronic apparatus

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006169431 2006-06-19
JP2006169431 2006-06-19
JP2007045693A JP4933917B2 (ja) 2006-06-19 2007-02-26 電子装置、電子装置の起動方法

Publications (2)

Publication Number Publication Date
JP2008029186A true JP2008029186A (ja) 2008-02-07
JP4933917B2 JP4933917B2 (ja) 2012-05-16

Family

ID=38861310

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007045693A Expired - Fee Related JP4933917B2 (ja) 2006-06-19 2007-02-26 電子装置、電子装置の起動方法

Country Status (2)

Country Link
US (1) US7633180B2 (ja)
JP (1) JP4933917B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102385434B (zh) * 2010-08-31 2015-11-25 富泰华工业(深圳)有限公司 电子装置及电子装置关机方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08168172A (ja) * 1994-12-08 1996-06-25 Nissin Electric Co Ltd 給電装置
JPH11136860A (ja) * 1997-10-27 1999-05-21 Nec Corp 順次投入電源装置
JPH11243640A (ja) * 1998-02-23 1999-09-07 Nec Corp 突入電流抑圧用の電源制御方法および電源制御装置
JP2002111466A (ja) * 2000-09-28 2002-04-12 Toshiba Corp 半導体集積回路
JP2003309518A (ja) * 2002-04-18 2003-10-31 Opnext Japan Inc 光伝送装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000278373A (ja) 1999-03-29 2000-10-06 Ricoh Co Ltd 携帯型電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08168172A (ja) * 1994-12-08 1996-06-25 Nissin Electric Co Ltd 給電装置
JPH11136860A (ja) * 1997-10-27 1999-05-21 Nec Corp 順次投入電源装置
JPH11243640A (ja) * 1998-02-23 1999-09-07 Nec Corp 突入電流抑圧用の電源制御方法および電源制御装置
JP2002111466A (ja) * 2000-09-28 2002-04-12 Toshiba Corp 半導体集積回路
JP2003309518A (ja) * 2002-04-18 2003-10-31 Opnext Japan Inc 光伝送装置

Also Published As

Publication number Publication date
JP4933917B2 (ja) 2012-05-16
US20070291435A1 (en) 2007-12-20
US7633180B2 (en) 2009-12-15

Similar Documents

Publication Publication Date Title
US20150019893A1 (en) Standby power interception apparatus for computer and computer peripheral device
US9223394B2 (en) Rack and power control method thereof
JP2014042439A (ja) 電源制御装置
JP2010108414A (ja) 情報処理装置
KR20060087826A (ko) 절전모드가 아닌 동작상태저장과 전원차단으로 구현하는시스템의 소비전력 감소 방법 및 장치
US10579124B2 (en) Mobile platform and a method therein
CN103890713B (zh) 用于管理处理系统内的寄存器信息的装置及方法
JP4933917B2 (ja) 電子装置、電子装置の起動方法
JP2011078177A (ja) 電源供給制御装置、電源供給制御プログラム及び電源タップ
US20140354061A1 (en) Power supply device and switch method thereof
KR20130035363A (ko) Plc 시스템 및 plc 제어방법
JP5353624B2 (ja) ロボット制御装置およびロボット制御方法
JP5452725B2 (ja) プログラマブルコントローラシステム
JP6649579B2 (ja) 電子システム、機能拡張装置及び電源管理プログラム
JP2007179094A (ja) 情報処理装置および該情報処理装置にて実行される消費電力制御方法
TW201535100A (zh) 電子裝置與電源管理方法
TWI477032B (zh) 機櫃與其電源控制方法
WO2015151169A1 (ja) 制御装置及び電子機器
JP2010252444A (ja) 電源管理装置、電源管理方法、及び電源管理プログラム
JP2007304909A (ja) 電気機器
JP2006323602A (ja) 電子機器装置及びその処理方法
JP5422426B2 (ja) 情報処理装置
TWI482395B (zh) 機櫃與其電源控制方法
JP2008193816A (ja) 電源制御装置及びこれを備えた電子装置並びに電源制御方法
JP2007179391A (ja) 情報処理装置、電子機器システム、および消費電力制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090824

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110407

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110516

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120217

R150 Certificate of patent or registration of utility model

Ref document number: 4933917

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150224

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees