JP2008028799A - 発振装置 - Google Patents

Abstract

【課題】低電圧での動作が可能であり、また、トランジスタのベース電圧を安定化させることができるものの、負性抵抗が、比較的小さかった。
【解決手段】発振装置は、コレクタが電源電位に接続された第１のＮＰＮ型トランジスタと、第２のＮＰＮ型トランジスタと、前記第１のＮＰＮトランジスタのエミッタ及び接地電位間に設けられた第１のキャパシタと、前記第２のＮＰＮ型トランジスタのベース及び前記接地電位間に設けられた第２のキャパシタと、前記第１のＮＰＮ型トランジスタのベース及びエミッタ間に設けられた第３のキャパシタと、前記第２のＮＰＮ型トランジスタのコレクタ及び前記電源電位間に設けられた第１の抵抗器と、前記第１のＮＰＮ型トランジスタのエミッタ及び前記第２のＮＰＮ型トランジスタのベース間に相互に並列接続された第２の抵抗器及び発振振動子と、を含む。
【選択図】図２

Description

本発明は、水晶振動子により規定される発振周波数を有する発振信号を生成する、バイポーラトランジスタを含む発振装置に関し、特に、前記バイポーラトランジスタを低電圧で動作させ、かつ、前記バイポーラトランジスタのベース電圧を安定化させる発振装置に関する。

図８に示される従来の発振装置ＯＳＣ１０は、上記した低電圧での動作及びベース電圧の安定を目的とする。当該目的を達成すべく、発振装置ＯＳＣ１０は、第１のＮＰＮ型トランジスタＴＲ１０と、第２のＮＰＮ型トランジスタＴＲ２０を含む。

前記第１のＮＰＮ型トランジスタＴＲ１０は、そのコレクタＣが電源電位Ｖｃｃ（例えば、＋３Ｖ、＋５Ｖ）に接続されており、そのエミッタＥ及び接地電位ＧＮＤ間に抵抗器Ｒ３０が設けられている。

前記第２のＮＰＮ型トランジスタＴＲ２０は、そのコレクタＣ及び電源電位Ｖｃｃ間に抵抗器Ｒ２０が設けられ、そのエミッタＥが接地電位ＧＮＤに接続されている。

前記第１のＮＰＮ型トランジスタＴＲ１０及び前記第２のＮＰＮ型トランジスタＴＲ２０間の関係については、前記第１のＮＰＮ型トランジスタＴＲ１０のベースＢと、前記第２のＮＰＮ型トランジスタＴＲ２０のコレクタＣとが、直接、接続されており、第１のＮＰＮ型トランジスタＴＲ２０のエミッタＥ及び第２のＮＰＮ型トランジスタＴＲ２０のベースＢ間に、抵抗器Ｒ１０及び水晶振動子Ｘ１０が並列に設けられている。

抵抗器Ｒ１０及び水晶振動子Ｘ１０の一端（第１のＮＰＮ型トランジスタＴＲ１０のエミッタＥ）と接地電位ＧＮＤとの間に、キャパシタＣ２０が設けられており、また、抵抗器Ｒ１０及び水晶振動子Ｘ１０の他端（第２のＮＰＮ型トランジスタＴＲ２０のベースＢ）と接地電位ＧＮＤとの間に、キャパシタＣ１０が設けられている。

電源電位Ｖｃｃ及び接地電位ＧＮＤ間には、バイパスコンデンサＣｐ１０が設けられている。

発振装置ＯＳＣ１０では、上記したように、第１のＮＰＮ型トランジスタＴＲ１０のコレクタＣが電源電位Ｖｃｃに直接、接続されており、また、第２のＮＰＮ型トランジスタＴＲ２０のエミッタＥが、接地電位ＧＮＤに直接、接続されていることから、例えば米国特許第７００２４２３号に開示された発振回路のような、前記コレクタＣ及び電源電位Ｖｃｃ間に抵抗器が設けられており、かつ、前記エミッタＥ及び接地電位ＧＮＤ間に抵抗器が設けられた構成のものを動作させる場合と比較して、第１、第２のＮＰＮ型トランジスタＴＲ１０、ＴＲ２０を低電圧で動作させることができる。

発振装置ＯＳＣ１０では、また、上記したように、第１のＮＰＮ型トランジスタＴＲ１０のエミッタＥと第２のＮＰＮ型トランジスタＴＲ２０のベースＢとが実質的に直接、接続されており、かつ、第１のＮＰＮ型トランジスタＴＲ１０のベースＢと第２のＮＰＮ型トランジスタＴＲ２０のコレクタＣとが接続されている。これにより、例えば、第２のＮＰＮ型トランジスタＴＲ２０のベース電圧については、仮に、当該第２のＮＰＮ型トランジスタＴＲ２０のベース電圧が上昇すると、第２のＮＰＮ型トランジスタＴＲ２０のコレクタ電圧、即ち、第１のＮＰＮ型トランジスタＴＲ１０のベース電圧が下降し、これにより、第１のＮＰＮ型トランジスタＴＲ１０のエミッタ電圧、即ち、第２のＮＰＮ型トランジスタＴＲ２０のベース電圧が下降するという流れにより、第２のＮＰＮ型トランジスタＴＲ２０のベース電圧が安定化する。同様な原理により、第１のＮＰＮ型トランジスタＴＲ１０のベース電圧も安定化する。

米国特許第７００４２３号明細書

しかしながら、従来の発振装置ＯＳＣ１０では、例えば、水晶振動子Ｘ１０の発振周波数＝１０ＭＨｚ、Ｃ１０＝Ｃ２０＝２２ｐＦ、Ｒ１０＝１００ｋΩ、Ｒ２０＝２ｋΩ、Ｒ３０＝∞で、Ｃｐ１０＝０．１μＦであることを想定すると、図９の実線に示されるように、１０ＭＨｚの発振周波数の近傍で、負性抵抗が、比較的小さい値（概ね１．８ｋΩ（絶対値））であるという問題があった。

本発明に係る第１の発振装置は、上記した課題を解決すべく、コレクタが電源電位に接続された第１のＮＰＮ型トランジスタと、第２のＮＰＮ型トランジスタと、前記第１のＮＰＮトランジスタのエミッタ及び接地電位間に設けられた第１のインピーダンス回路素子と、前記第２のＮＰＮ型トランジスタのベース及び前記接地電位間に設けられた第２のインピーダンス回路素子と、前記第１のＮＰＮ型トランジスタのベース及びエミッタ間に設けられた第３のインピーダンス回路素子と、前記第２のＮＰＮ型トランジスタのコレクタ及び前記電源電位間に設けられた第１の抵抗器と、前記第１のＮＰＮ型トランジスタのエミッタ及び前記第２のＮＰＮ型トランジスタのベース間に相互に並列接続された第２の抵抗器及び発振振動子と、を含み、前記第１のインピーダンス回路素子と前記第２のインピーダンス回路素子と前記第３のインピーダンス回路素子及び前記発振振動子とが共振回路を構成する。

本発明に係る第２の発振装置は、コレクタが電源電位に接続された第１のＮＰＮ型トランジスタと、第２のＮＰＮ型トランジスタと、前記第１のＮＰＮトランジスタのエミッタ及び接地電位間に設けられた第１のキャパシタと、前記第２のＮＰＮ型トランジスタのベース及び前記接地電位間に設けられた第２のキャパシタと、前記第１のＮＰＮ型トランジスタのベース及びエミッタ間に設けられた第３のキャパシタと、前記第２のＮＰＮ型トランジスタのコレクタ及び前記電源電位間に設けられた第１の抵抗器と、前記第１のＮＰＮ型トランジスタのエミッタ及び前記第２のＮＰＮ型トランジスタのベース間に相互に並列接続された第２の抵抗器及び発振振動子と、を含む。

本発明に係る第３の発振装置は、コレクタが接地電位に接続された第１のＰＮＰ型トランジスタと、第２のＰＮＰ型トランジスタと、前記第１のＰＮＰトランジスタのエミッタ及び電源電位間に設けられた第１のインピーダンス回路素子と、
前記第２のＰＮＰ型トランジスタのベース及び前記電源電位間に設けられた第２のインピーダンス回路素子と、前記第１のＰＮＰ型トランジスタのベース及びエミッタ間に設けられた第３のインピーダンス回路素子と、前記第２のＰＮＰ型トランジスタのコレクタ及び前記接地電位間に設けられた第１の抵抗器と、前記第１のＰＮＰ型トランジスタのエミッタ及び前記第２のＰＮＰ型トランジスタのベース間に相互に並列接続された第２の抵抗器及び発振振動子と、を含み、前記第１のインピーダンス回路素子と前記第２のインピーダンス回路素子と前記第３のインピーダンス回路素子及び前記発振振動子とが共振回路を構成する。

本発明に係る第４の発振装置は、コレクタが接地電位に接続された第１のＰＮＰ型トランジスタと、第２のＰＮＰ型トランジスタと、前記第１のＰＮＰトランジスタのエミッタ及び電源電位間に設けられた第１のキャパシタと、前記第２のＰＮＰ型トランジスタのベース及び前記電源電位間に設けられた第２のキャパシタと、前記第１のＰＮＰ型トランジスタのベース及びエミッタ間に設けられた第３のキャパシタと、前記第２のＰＮＰ型トランジスタのコレクタ及び前記接地電位間に設けられた第１の抵抗器と、前記第１のＰＮＰ型トランジスタのエミッタ及び前記第２のＰＮＰ型トランジスタのベース間に相互に並列接続された第２の抵抗器及び発振振動子と、を含む。

前記本発明に係る第１、第２の発振装置によれば、前記第１のＮＰＮ型トランジスタのエミッタおよびベース間に前記第３のキャパシタが設けられており、また、前記本発明に係る第３、第４の発振装置によれば、前記第１のＰＮＰ型トランジスタのエミッタ及びベース間に前記第３のキャパシタが設けられていることから、発振装置の負性抵抗を従来に比して大きくすることができる。

本発明に係る発振装置の実施例について図面を参照して説明する。

《構成》
図１に示されるように、実施例の発振装置ＯＳＣ１は、第１のＮＰＮ型トランジスタＴＲ１と、第２のＮＰＮ型トランジスタＴＲ２と、第１のインピーダンスＺ１（インピーダンス回路素子）と、第２のインピーダンスＺ２と、第３のインピーダンスＺ３と、第４のインピーダンスＺ４と、第５のインピーダンスＺ５とを含む。

実施例の発振装置ＯＳＣ１は、以下の構成を有する。

第１のＮＰＮ型トランジスタＴＲ１は、そのコレクタＣが、電源電位Ｖｃｃに直接、接続されており、そのベースＢが、第２のＮＰＮ型トランジスタＴＲ２のコレクタＣに接続されており、そのエミッタＥ及び接地電位ＧＮＤ間に前記第１のインピーダンスＺ１が設けられている。

第２のＮＰＮ型トランジスタＴＲ２は、そのコレクタＣと電源電位Ｖｃｃとの間に第４のインピーダンスＺ４が設けられており、ベースＢとエミッタＥとの間に前記第２のインピーダンスＺ２が設けられている。

第１のＮＰＮ型トランジスタＴＲ１のエミッタＥと第２のＮＰＮ型トランジスタＴＲ２のベースＢとの間に第５のインピーダンスＺ５が設けられている。

他方で、実施例の発振装置ＯＳＣ１は、従来の発振装置ＯＳＣ１０と異なり、第１のＮＰＮ型トランジスタＴＲ１０のベースＢとエミッタＥとの間に第３のインピーダンスＺ３が設けられている。

図２は、図１に図示の発振装置の等価回路を示す。図２に図示された、発振装置ＯＳＣ１の等価回路ＯＳＣ１（ｅｑ）では、第１のインピーダンスＺ１は、相互に並列接続された抵抗器Ｒ１及び第１のキャパシタＣ１（『第１のキャパシタ』に相当。）からなり、第２のインピーダンスＺ２は、第２のキャパシタＣ２（『第２のキャパシタ』に相当。）、並びに、第２のトランジスタＴＲ２の寄生容量Ｃπ及び寄生抵抗Ｒπからなり、第３のインピーダンスＺ３は、第３のキャパシタＣ３（『第３のキャパシタ』に相当。）、並びに、第１のトランジスタＴＲ１の寄生容量Ｃπ及び寄生抵抗Ｒπからなり、第４のインピーダンスＺ４は、相互に並列接続された第４のキャパシタＣ４及び抵抗器Ｒ４（『第１の抵抗器』に相当。）からなり、第５のインピーダンスＺ５は、相互に並列接続された第５の抵抗器Ｒ５（『第２の抵抗器』に相当。）及び水晶振動子Ｘ１（『発振振動子』に相当。）からなる。

図２に図示された等価回路ＯＳＣ１（ｅｑ）にキルヒホッフの法則を適用すると、電流の関係より、（１）式及び（２）式が得られ、また、電圧の関係より、（３）式及び（４）式が得られる。

ここで、ｇｍは、第１のＮＰＮ型トランジスタＴＲ１及び第２のＮＰＮ型トランジスタＴＲ２の相互コンダクタンス［Ａ／Ｖ］である。

（１）式〜（４）式より、等価回路ＯＳＣ１（ｅｑ）のインピーダンスの臨界条件を与える（５）式が得られる。

（５）式を整理すると、（６）式及び（７）式が与えられる。

１＝ｙ１／ｚ１の関係より、（８）式が得られる。

（８）式に、（９）式に示されるインピーダンス条件を代入すると、（１０）式が与えられる。

（１０）式における各パラメータ（Ｒｃｉ等）は、Ｒ１＝∞、Ｃ１＝オープンの条件下で、（１１）式により与えられる。

ここで、Ｒｂｃｉは、等価回路ＯＳＣ１（ｅｑ）における、水晶振動子Ｘ以外の回路素子の抵抗を表わす。

図３は、実施例の発振装置の一例である。図３に図示された発振装置ＯＳＣ１（ｅｍｂ）では、例えば、水晶振動子Ｘの中心周波数＝１０ＭＨｚ、第１のキャパシタＣ１＝第２のキャパシタＣ２＝２２ｐＦ、第３のキャパシタＣ３＝２０ｐＦ又は４３ｐＦ、バイパスコンデンサＣｐ１＝カップリングコンデンサＣｐ２＝０．１μＦ、第４の抵抗器Ｒ４＝２ｋΩ、第５の抵抗器Ｒ５＝１００ｋΩである。

図３に図示の発振装置ＯＳＣ１（ｅｍｂ）では、（１）第１のＮＰＮ型トランジスタＴＲ１のコレクタＣが電源電位Ｖｃｃに直接、接続されており、かつ、第２のＮＰＮ型トランジスタＴＲ２のエミッタＥが接地電位ＧＮＤに直接、接続されていることから、電源電位Ｖｃｃが低電位であっても負性抵抗を得ることが可能であり、例えば図４に示されるように、従来である図８に示す発振装置の場合と同様に、低電圧（１．７Ｖ〜３．０Ｖ）での駆動が可能であることは勿論、より低電圧（１．７Ｖ以下）での駆動も可能である。

また、（２）第１のＮＰＮ型トランジスタＴＲ１のエミッタＥが第２のＮＰＮ型トランジスタＴＲ２のベースＢに実質的に直接、接続され、かつ、第２のＮＰＮ型トランジスタＴＲ２のコレクタＣが第１のＮＰＮ型トランジスタＴＲ１のベースＢに接続されていることから、図８に示す発振装置の場合と同様に、第２のＮＰＮ型トランジスタＴＲ２のベースＢの電位を安定化することができる。

加えて、従来と異なり、（３）第１のＮＰＮ型トランジスタＴＲ１のエミッタＥ及びベースＢ間に、第３のインピーダンスＺ３、より正確には、第３のキャパシタＣ３が設けられていることから、図９に示されるように、負性抵抗の値は、Ｃ３＝２０ｐＦのとき、最大で６ｋΩ（絶対値）に、Ｃ３＝４３ｐＦのとき、最大で８ｋΩ（絶対値）になり、図８に示す発振装置の負性抵抗の値１．８ｋΩ（絶対値）より大きくすることが可能となる。

〈変形例〉
図５に図示された変形例の発振装置ＯＳＣ２は、図１に図示された実施例の発振装置ＯＳＣ１と同様な目的及び効果を有するものの、相違する構成を有する。

変形例発振装置ＯＳＣ２は、図５に示されるように、第１のＰＮＰ型トランジスタＴＲ１と、第２のＰＮＰ型トランジスタＴＲ２と、第１のインピーダンスＺ１（インピーダンス回路素子）と、第２のインピーダンスＺ２と、第３のインピーダンスＺ３と、第４のインピーダンスＺ４と、第５のインピーダンスＺ５とを含む。

第１のＰＮＰ型トランジスタＴＲ１は、そのエミッタＥ及び電源電位Ｖｃｃ間に前記第１のインピーダンスＺ１が設けられており、そのベースＢが、第２のＰＮＰ型トランジスタＴＲ２のコレクタＣに接続されており、そのコレクタＣが、直接、接地電位ＧＮＤに接続されている。

第２のＰＮＰ型トランジスタＴＲ２は、そのエミッタＥが電源電位Ｖｃｃに接続されており、そのコレクタＣ及び接地電位ＧＮＤ間に前記第４のインピーダンスＺ４が設けられている。

第１のＰＮＰ型トランジスタＴＲ１のエミッタＥと第２のＰＮＰ型トランジスタＴＲ２のベースＢとの間に、第５のインピーダンスＺ５が設けられている。さらに、第１のＰＮＰ型トランジスタＴＲ１０のベースＢとエミッタＥとの間に、前記第３のインピーダンスＺ３が設けられている。

図６は、図１に図示の発振装置の等価回路を示す。図６に図示された、発振装置ＯＳＣ２の等価回路ＯＳＣ２（ｅｑ）では、図２に図示された発振装置ＯＳＣ１（ｅｑ）と同様に、第１のインピーダンスＺ１は、相互に並列接続された抵抗器Ｒ１及び第１のキャパシタＣ１（『第１のキャパシタ』に相当。）からなり、第２のインピーダンスＺ２は、第２のキャパシタＣ２（『第２のキャパシタ』に相当。）、並びに、第２のトランジスタＴＲ２の寄生容量Ｃπ及び寄生抵抗Ｒπからなり、第３のインピーダンスＺ３は、第３のキャパシタＣ３（『第３のキャパシタ』に相当。）、並びに、第１のトランジスタＴＲ１の寄生容量Ｃπ及び寄生抵抗Ｒπからなり、第４のインピーダンスＺ４は、相互に並列接続された第４のキャパシタＣ４及び抵抗器Ｒ４（『第１の抵抗器』に相当。）からなり、第５のインピーダンスＺ５は、相互に並列接続された第５の抵抗器Ｒ５（『第２の抵抗器』に相当。）及び水晶振動子Ｘ１（『発振振動子』に相当。）からなる。

図７は、変形例の発振装置の一例である。図７に図示された発振装置ＯＳＣ２（ｅｍｂ）でも、図３に図示の発振装置ＯＳＣ１（ｅｍｂ）の効果と同様な効果を得ることが可能となる。

実施例の発振装置の構成を示す図。 実施例の発振装置の等価回路を示す図。 実施例の発振装置の例の構成を示す図。 従来の発振装置及び実施例の発振装置の駆動電圧と負性抵抗との関係を示す図。 変形例の発振装置の構成を示す図。 変形例の発振装置の等価回路を示す図。 変形例の発振装置の例を示す図。 従来の発振装置の構成を示す図。 従来の発振装置及び実施例の発振装置の負性抵抗を示す図。

符号の説明

ＯＳＣ１…発振装置、ＴＲ１…第１のＮＰＮ型トランジスタ、ＴＲ２…第２のＮＰＮ型トランジスタ、Ｚ１…第１のインピーダンス、Ｚ２…第２のインピーダンス、Ｚ３…第３のインピーダンス、Ｚ４…第４のインピーダンス、Ｚ５…第５のインピーダンス。

Claims (4)

1. コレクタが電源電位に接続された第１のＮＰＮ型トランジスタと、
   第２のＮＰＮ型トランジスタと、
   前記第１のＮＰＮトランジスタのエミッタ及び接地電位間に設けられた第１のインピーダンス回路素子と、
   前記第２のＮＰＮ型トランジスタのベース及び前記接地電位間に設けられた第２のインピーダンス回路素子と、
   前記第１のＮＰＮ型トランジスタのベース及びエミッタ間に設けられた第３のインピーダンス回路素子と、
   前記第２のＮＰＮ型トランジスタのコレクタ及び前記電源電位間に設けられた第１の抵抗器と、
   前記第１のＮＰＮ型トランジスタのエミッタ及び前記第２のＮＰＮ型トランジスタのベース間に相互に並列接続された第２の抵抗器及び発振振動子と、を含み、
   前記第１のインピーダンス回路素子と前記第２のインピーダンス回路素子と前記第３のインピーダンス回路素子及び前記発振振動子とが共振回路を構成することを特徴とする発振装置。
2. コレクタが電源電位に接続された第１のＮＰＮ型トランジスタと、
   第２のＮＰＮ型トランジスタと、
   前記第１のＮＰＮトランジスタのエミッタ及び接地電位間に設けられた第１のキャパシタと、
   前記第２のＮＰＮ型トランジスタのベース及び前記接地電位間に設けられた第２のキャパシタと、
   前記第１のＮＰＮ型トランジスタのベース及びエミッタ間に設けられた第３のキャパシタと、
   前記第２のＮＰＮ型トランジスタのコレクタ及び前記電源電位間に設けられた第１の抵抗器と、
   前記第１のＮＰＮ型トランジスタのエミッタ及び前記第２のＮＰＮ型トランジスタのベース間に相互に並列接続された第２の抵抗器及び発振振動子と、を含むことを特徴とする発振装置。
3. コレクタが接地電位に接続された第１のＰＮＰ型トランジスタと、
   第２のＰＮＰ型トランジスタと、
   前記第１のＰＮＰトランジスタのエミッタ及び電源電位間に設けられた第１のインピーダンス回路素子と、
   前記第２のＰＮＰ型トランジスタのベース及び前記電源電位間に設けられた第２のインピーダンス回路素子と、
   前記第１のＰＮＰ型トランジスタのベース及びエミッタ間に設けられた第３のインピーダンス回路素子と、
   前記第２のＰＮＰ型トランジスタのコレクタ及び前記接地電位間に設けられた第１の抵抗器と、
   前記第１のＰＮＰ型トランジスタのエミッタ及び前記第２のＰＮＰ型トランジスタのベース間に相互に並列接続された第２の抵抗器及び発振振動子と、を含み、
   前記第１のインピーダンス回路素子と前記第２のインピーダンス回路素子と前記第３のインピーダンス回路素子及び前記発振振動子とが共振回路を構成することを特徴とする発振装置。
4. コレクタが接地電位に接続された第１のＰＮＰ型トランジスタと、
   第２のＰＮＰ型トランジスタと、
   前記第１のＰＮＰトランジスタのエミッタ及び電源電位間に設けられた第１のキャパシタと、
   前記第２のＰＮＰ型トランジスタのベース及び前記電源電位間に設けられた第２のキャパシタと、
   前記第１のＰＮＰ型トランジスタのベース及びエミッタ間に設けられた第３のキャパシタと、
   前記第２のＰＮＰ型トランジスタのコレクタ及び前記接地電位間に設けられた第１の抵抗器と、
   前記第１のＰＮＰ型トランジスタのエミッタ及び前記第２のＰＮＰ型トランジスタのベース間に相互に並列接続された第２の抵抗器及び発振振動子と、を含むことを特徴とする発振装置。
   

Images