CN207319097U - 带隙基准电路 - Google Patents

带隙基准电路 Download PDF

Info

Publication number
CN207319097U
CN207319097U CN201720643657.9U CN201720643657U CN207319097U CN 207319097 U CN207319097 U CN 207319097U CN 201720643657 U CN201720643657 U CN 201720643657U CN 207319097 U CN207319097 U CN 207319097U
Authority
CN
China
Prior art keywords
terminal
resistor
transistor
bipolar transistor
couple
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201720643657.9U
Other languages
English (en)
Inventor
S·泰瑞恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Application granted granted Critical
Publication of CN207319097U publication Critical patent/CN207319097U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)

Abstract

本实用新型涉及带隙基准电路。该带隙基准电路包括：电阻一，有端一和端二；晶体管一，有接到电阻一端二的发射极、基极和到参考电压端的集电极；电阻二，有接到电阻一端一的端一和二；电阻三，有接到电阻二端二的端一和二；晶体管二，有接到电阻三端二的发射极、基极和到参考电压端的集电极；放大器，有接到电阻一端二的端一、到电阻二端二的端二和到第一、电阻二端一的输出端；基极电阻一，有接到晶体管一基极的端一和到参考电压端的端二，其电阻等于晶体管一跨导的倒数；以及基极电阻二，有接到晶体管二基极的端一和到参考电压端的端二，其电阻等于晶体管二跨导的倒数。解决的问题是改进带隙基准电路，实现的效果是提供改进的带隙基准电路。

Description

带隙基准电路
技术领域
本公开整体涉及基准电路，更具体地讲涉及带隙电压基准电路。
背景技术
带隙电压基准电路可用于各种各样的电路中，例如音频放大器、用于存储器电路的读出放大器、模拟参考等等。这些带隙电压基准电路是期望的，因为它们提供在宽泛的温度范围内稳定的参考电压。许多应用需要非常低的噪声操作，尤其是在低频下。然而，在带隙电压基准电路中使用的双极晶体管引入了显著的低频噪声。如果其他低频噪声源被最小化，则此种双极晶体管引入的低频噪声将主导电路中的低频噪声。
实用新型内容
本实用新型解决的一个技术问题是改进带隙基准电路。
根据本实用新型的一个方面，提供一种带隙基准电路，包括：第一电阻器，所述第一电阻器具有第一端子和第二端子；第一晶体管，所述第一晶体管具有耦接到所述第一电阻器的所述第二端子的发射极、基极和耦接到参考电压端子的集电极；第二电阻器，所述第二电阻器具有耦接到所述第一电阻器的所述第一端子的第一端子，以及第二端子；第三电阻器，所述第三电阻器具有耦接到所述第二电阻器的所述第二端子的第一端子，以及第二端子；第二晶体管，所述第二晶体管具有耦接到所述第三电阻器的所述第二端子的发射极、基极和耦接到所述参考电压端子的集电极；放大器，所述放大器具有耦接到所述第一电阻器的所述第二端子的第一端子、耦接到所述第二电阻器的所述第二端子的第二端子以及耦接到所述第一电阻器和所述第二电阻器的所述第一端子的输出端；第一基极电阻器，所述第一基极电阻器具有耦接到所述第一晶体管的所述基极的第一端子以及耦接到所述参考电压端子的第二端子，其中所述第一基极电阻器的电阻被设 置为等于所述第一晶体管的跨导的倒数；以及第二基极电阻器，所述第二基极电阻器具有耦接到所述第二晶体管的所述基极的第一端子以及耦接到所述参考电压端子的第二端子，其中所述第二基极电阻器的电阻被设置为等于所述第二晶体管的跨导的倒数。
在一个实施例中，所述放大器是运算跨导放大器。
在一个实施例中，所述第一晶体管和所述第二晶体管是PNP双极晶体管。
在一个实施例中，所述第一电阻器和所述第二电阻器具有相等的值，并且所述第一晶体管具有与所述第二晶体管的发射极面积不同的发射极面积。
根据本实用新型的一个方面，提供一种带隙基准电路，包括：ΔVbe/R电路部分，所述ΔVbe/R电路部分具有分别从第一端子和第二端子开始的通过第一双极晶体管和第二双极晶体管的第一电流路径和第二电流路径，其中所述第一双极晶体管和所述第二双极晶体管具有不同的发射极面积，并且所述第二电流路径包括电阻器；以及放大电路部分，所述放大电路部分用于向所述ΔVbe/R电路部分的所述第一端子和所述第二端子中的每一者提供电流，并响应于所述ΔVbe/R电路部分的所述第一端子和所述第二端子之间的电压差而改变所述电流，其中所述ΔVbe/R电路部分还包括分别耦接到所述第一双极晶体管的基极和所述第二双极晶体管的基极的第一基极电阻器和第二基极电阻器，所述第一基极电阻器的电阻和所述第二基极电阻器的电阻被设置为分别等于所述第一双极晶体管的跨导的倒数和所述第二双极晶体管的跨导的倒数。
在一个实施例中，所述第一双极晶体管和所述第二双极晶体管是PNP双极晶体管，并且其中所述第一基极电阻器和所述第二基极电阻器耦接在所述第一双极晶体管的所述基极和第二双极晶体管的所述基极与参考电压端子之间。
在一个实施例中，所述第二电流路径的所述电阻器包括：耦接到所述第二双极晶体管的所述发射极的第一端子；以及耦接到所述放大电路的第二端子。
在一个实施例中，所述第一双极晶体管和所述第二双极晶体管是NPN双极晶体管，所述NPN双极晶体管各自包括集电极，并且其中所述第一基 极电阻器和所述第二基极电阻器中的每一者耦接在所述第一双极晶体管和所述第二双极晶体管的相应基极与所述第一双极晶体管和所述第二双极晶体管的相应集电极之间。
在一个实施例中，所述放大电路部分包括运算跨导放大器。
在一个实施例中，所述带隙基准电路还包括：具有第一端子和第二端子的第一电阻器；以及具有第一端子和第二端子的第二电阻器；其中所述第一电阻器的所述第一端子耦接到所述ΔVbe/R电路部分的所述第一端子，并且所述放大电路部分的第一输入端和所述第一电阻器的所述第二端子耦接到所述放大电路部分的输出端；并且其中所述第二电阻器的所述第一端子耦接到所述ΔVbe/R电路部分的所述第二端子，并且所述放大电路部分的输入端和所述第二电阻器的所述第二端子耦接到所述放大电路部分的所述输出端。
本实用新型实现的一个技术效果是提供改进的带隙基准电路。
附图说明
图1以局部示意图形式和部分框图形式示出了根据现有技术的带隙电压基准电路。
图2以局部示意图形式和部分框图形式示出了根据一些实施方案的带隙电压基准电路。
图3以局部示意图形式和部分框图形式示出了根据其他实施方案的带隙电压基准电路。
在下面的描述中，在不同附图中使用相同的参考数字来指示相同或类似的元件。除非另有说明，否则词语“耦接”及其相关动词形式包括直接连接以及通过本领域已知的方式的间接电连接两者；而且除非另有说明，否则对直接连接的任一描述暗示采用适宜间接电连接形式的替代实施方式。
具体实施方式
在一种形式中，带隙基准电路包括第一电阻器、第一晶体管、第二电阻器、第三电阻器、第二晶体管、放大器、第一基极电阻器和第二基极电阻器。第一电阻器具有第一端子和第二端子。第一晶体管具有连接至第一电阻器的第二端子的发射极、基极以及连接至参考电压端子的集电极。第 二电阻器具有连接至第一电阻器的第一端子的第一端子，以及第二端子。第三电阻器具有连接至第二电阻器的第二端子的第一端子，以及第二端子。第二晶体管具有连接至第三电阻器的第二端子的发射极、基极以及连接至参考电压端子的集电极。放大器具有连接至第一电阻器的第二端子的第一端子、连接至第二电阻器的第二端子的第二端子，以及连接至第一电阻器的第一端子和第二电阻器的第一端子的输出端。第一基极电阻器具有耦接到第一晶体管的基极的第一端子以及连接至参考电压端子的第二端子。第一基极电阻器具有根据第一晶体管的跨导的倒数的电阻设置。第二基极电阻器具有连接至第二晶体管的基极的第一端子以及连接至参考电压端子的第二端子。第二基极电阻器具有根据第二晶体管的跨导的倒数的电阻设置。
在另一种形式中，带隙基准电路包括ΔVbe/R电路部分和放大电路部分。ΔVbe/R电路部分具有分别来自第一端子和第二端子流过第一双极晶体管和第二双极晶体管的第一电流路径和第二电流路径。第一双极晶体管和第二双极晶体管具有不同的发射极面积，并且第二路径具有电阻器。放大电路部分向ΔVbe/R电路部分的第一端子和第二端子中的每一者提供电流，并响应于ΔVbe/R电路部分的第一端子和第二端子之间的电压差而改变电流。ΔVbe/R电路部分还具有分别连接至第一双极晶体管的基极和第二双极晶体管的基极的第一基极电阻器和第二基极电阻器。在一些实施方案中，例如，第一双极晶体管和第二双极晶体管是PNP双极晶体管。
在另一种形式中，一种方法包括以第一电流密度操作第一双极晶体管，以第二电流密度操作第二双极晶体管，向第一双极晶体管的发射极提供电流，通过电阻器向第二双极晶体管的发射极提供电流，响应于第一晶体管的第一发射极处的电压与电阻器的第一端子处的电压之间的电压差而改变电流，使用根据第一双极晶体管的跨导的倒数的第一电阻设置将第一基极电流从第一双极晶体管的基极传导至参考电压端子，并且使用根据第二双极晶体管的跨导的倒数的第二电阻设置将第二基极电流从第二双极晶体管的基极传导至参考电压端子。第二双极晶体管具有与第一双极晶体管不同的发射极面积。
图1以示意图形式示出了根据现有技术的带隙电压基准电路100。带隙电压基准电路100包括运算放大器110、电阻器112、电阻器114、PNP 双极晶体管120、PNP双极晶体管130和电阻器134。运算放大器110包括非反相输入端、反相输入端和输出端。电阻器112具有连接至运算放大器110的输出端的第一端子以及连接至运算放大器110的非反相输入端的第二端子。电阻器114具有连接至运算放大器110的输出端的第一端子以及连接至运算放大器110的反相输入端的第二端子。PNP双极晶体管120和130具有发射极、基极和集电极。PNP双极晶体管120的发射极连接至电阻器112的第二端子，并且PNP双极晶体管120的基极和集电极连接至参考电压端子。PNP双极晶体管130的发射极连接至电阻器134的第二端子，并且PNP双极晶体管130的基极和集电极连接至参考电压端子。电阻器134具有连接至电阻器114的第二端子的第一端子以及连接至PNP双极晶体管130的发射极的第二端子。电阻器134的第一端子也连接至运算放大器110的反相输入端。
在工作中，带隙电压基准电路100提供相对于温度变化而稳定的参考电压。这通过将与绝对温度成比例(PTAT)的分量和与绝对温度互补(CTAT)的分量组合来实现。在电路内产生与两个PNP双极晶体管120和130的基极电压与发射极电压之间的电压差成比例的电压ΔVbe。由电路产生的ΔVbe电压随着温度的升高而增大。带隙电压基准电路100还产生随温度升高而减小的Vbe电压。带隙电压基准电路100形成该两个电压之和，该电压之和可用于形成基本上不受温度影响的电压参考。当输出电压等于硅的带隙或约1.25伏时，该电路基本上不受温度影响。PTAT分量来自ΔVbe(随成比例的电流或发射极面积偏置)，结果是热电压Vt。CTAT分量来自Vbe(随恒流偏置)。当PTAT电流分量和CTAT电流分量相组合时，仅电流的线性项受补偿，而高阶项限制温度漂移。
假设将低噪声运算跨导放大器用于运算放大器110，则大部分剩余的低频噪声来自PNP双极晶体管120和130。改善来自双极晶体管所造成的噪声涉及增加电流消耗和/或双极晶体管面积/尺寸，这两者都是不理想的。带隙电压基准电路设计中的一个关键问题是电路的功率效率和电路的尺寸。对于集成电路设计而言，大尺寸电路可能带来问题并且十分昂贵，而低功率效率会导致在集成电路的性能上花费较多。另外，在低频下，来自双极晶体管的基极-发射极结点中的生成/复合的噪声将主导电路中的所有热噪声源。晶体管的1/f噪声电流在两个晶体管的发射极处流入1/gm阻抗，并 在发射极处产生噪声电压。由于这些发射极处的电压用于构成带隙电压的PTAT部分，噪声电压可能造成带隙的全部低频噪声的很大部分。
图2以局部示意图形式和部分框图形式示出了根据一些实施方案的带隙电压基准电路200。带隙电压基准电路200包括运算放大器210、电阻器212、电阻器214、PNP双极晶体管220、电阻器222、PNP双极晶体管230、电阻器232和电阻器234。运算放大器210包括非反相输入端、反相输入端和输出端。电阻器212具有连接至运算放大器210的输出端的第一端子以及连接至运算放大器210的非反相输入端的第二端子。电阻器214具有连接至运算放大器210的输出端的第一端子以及连接至运算放大器210的反相输入端的第二端子。PNP双极晶体管220具有连接至电阻器212的第二端子的发射极、基极以及连接至地的集电极。PNP双极晶体管230具有连接至电阻器234的第二端子的发射极、基极以及连接至地的集电极。电阻222具有连接至PNP双极晶体管220的基极的第一端子以及连接至参考电压端子的第二端子。电阻232具有连接至PNP双极晶体管230的基极的第一端子以及连接至参考电压端子的第二端子。电阻器234具有连接至电阻器214的第二端子的第一端子以及连接至PNP双极晶体管230的发射极的第二端子。电阻器234的第一端子也连接至运算放大器210的反相输入端。
在工作中，带隙电压基准电路200也提供相对于温度变化而稳定的参考电压。带隙电压基准电路200以与图1的带隙基准电路100基本上相同的方式工作。然而，与图1的带隙电压基准电路100不同，带隙电压基准电路200具有非常低的噪声，因此适用于在某些噪声敏感环境中工作。电阻器222和232工作以降低PNP双极晶体管220的发射极和230的发射极处的噪声，并且如果它们的尺寸如下所述，则基本上消除了它们所造成的噪声。来自1/f噪声所造成的噪声可以由公式1描述：
其中Vn，emitter是晶体管220或230的发射极处的噪声电压，In，be是晶体管220和230的基极-发射极结点处的噪声电流，并且gm是晶体管220和230的跨 导。使用公式1，我们可以确定如果Rb＝1/gm，则Vn，emitter＝0。公式2描述了在工作条件下带隙电压基准电路200中的电流和跨导：
其中N是晶体管230与晶体管220的发射极面积之比，R1是电阻器234的电阻，并且gm是工作条件下每个相应晶体管的跨导。将公式2中gm的值替代可消除噪声的Rb的值，则可按公式3选择Rb的大小：
并且在晶体管的发射极处基本上看不到噪声电压。因此，两个晶体管基本上没有噪声造成带隙电压基准电路200中的整体噪声。从而实现低频噪声的降低，而不会显著增加面积、功率或设计复杂性，同时在工作条件下保持稳定。
图3以示意图形式示出了根据其他实施方案的带隙电压基准电路300。带隙电压基准电路300包括运算放大器310、电阻器312、电阻器314、NPN双极晶体管320、电阻器322、NPN双极晶体管330、电阻器332和电阻器334。运算放大器310包括非反相输入端、反相输入端和输出端。电阻器312具有连接至运算放大器310的输出端的第一端子以及连接至运算放大器310的非反相输入端的第二端子。电阻器314具有连接至运算放大器310的输出端的第一端子以及连接至运算放大器310的反相输入端的第二端子。NPN双极晶体管320和330具有发射极、基极和集电极。NPN双极晶体管320的集电极连接至电阻器312的第二端子，并且NPN双极晶体管320的发射极连接至参考电压端子。NPN双极晶体管330的连接器连接至电阻器334的第二端子，并且NPN双极晶体管330的发射极连接至参考电压端子。电阻322具有连接至NPN双极晶体管320的基极的第一端子以及连接至NPN双极晶体管320的集电极的第二端子。电阻器322的第二端子也连接至电阻器312的第二端子。电阻332具有连接至NPN双极 晶体管330的基极的第一端子以及连接至NPN双极晶体管330的集电极的第二端子。电阻器334具有连接至电阻器314的第二端子的第一端子以及连接至NPN双极晶体管330的集电极的第二端子。电阻器334的第一端子也连接至运算放大器310的反相输入端，并且第二端子也连接至电阻器332的第二端子。
在工作中，带隙电压基准电路300也提供相对于温度变化而稳定的参考电压并具有降低的低频噪声，但使用NPN晶体管。
上文所公开的主题应被视为示例性的而非限制性的，并且所附权利要求旨在涵盖落在权利要求的真实范围内的所有此类修改、增强和其他实施方案。例如，在一个实施方案中，带隙电压基准电路可以由PNP晶体管制成，如图2所示。而在另一实施方案中，带隙电压基准电路可以由NPN晶体管制成，如图3所示。此外，当根据双极晶体管的发射极面积的比率和用于形成ΔVbe/R参考的电阻器来形成基极电阻器的电阻时，大多数噪声可被有效地消除。
根据一个方面，带隙基准电路包括放大器，并且放大器是运算跨导放大器。
根据另一方面，运算跨导放大器是一种斩波式运算跨导放大器。
根据另一方面，第一双极晶体管和第二双极晶体管是PNP晶体管。
根据另一方面，带隙基准电路包括ΔVbe/R电路部分，该电路部分具有来自第一端子和第二端子流过第一双极晶体管和第二双极晶体管的第一电流路径和第二电流路径，其中第一双极晶体管和第二双极晶体管是NPN晶体管，并且ΔVbe/R电路部分包括耦接在第一双极晶体管和第二双极晶体管的相应基极与第一双极晶体管和第二双极晶体管的相应集电极之间的第一基极电阻和第二基极电阻。
根据另一方面，带隙基准电路包括具有第一电流路径和第二电流路径的ΔVbe/R电路部分，其中第二电流路径包括电阻器，并且该电阻器包括耦接到第二双极晶体管的发射极的第一端子以及耦接到放大电路的第二端子。
因而，在法律允许的最大程度上，本实用新型的范围应该由以下权利要求书及其等价内容所容许的最宽泛解释所确定，并且不应受到前述详细说明的约束或限制。

Claims (10)

1.一种带隙基准电路，包括：
第一电阻器，所述第一电阻器具有第一端子和第二端子；
第一晶体管，所述第一晶体管具有基极、耦接到所述第一电阻器的所述第二端子的发射极和耦接到参考电压端子的集电极；
第二电阻器，所述第二电阻器具有耦接到所述第一电阻器的所述第一端子的第一端子，以及第二端子；
第三电阻器，所述第三电阻器具有耦接到所述第二电阻器的所述第二端子的第一端子，以及第二端子；
第二晶体管，所述第二晶体管具有基极、耦接到所述第三电阻器的所述第二端子的发射极和耦接到所述参考电压端子的集电极；
放大器，所述放大器具有耦接到所述第一电阻器的所述第二端子的第一端子、耦接到所述第二电阻器的所述第二端子的第二端子以及耦接到所述第一电阻器和所述第二电阻器的所述第一端子的输出端；
第一基极电阻器，所述第一基极电阻器具有耦接到所述第一晶体管的所述基极的第一端子以及耦接到所述参考电压端子的第二端子，其中所述第一基极电阻器的电阻被设置为等于所述第一晶体管的跨导的倒数；以及
第二基极电阻器，所述第二基极电阻器具有耦接到所述第二晶体管的所述基极的第一端子以及耦接到所述参考电压端子的第二端子，其中所述第二基极电阻器的电阻被设置为等于所述第二晶体管的跨导的倒数。
2.根据权利要求1所述的带隙基准电路，其中所述放大器是运算跨导放大器。
3.根据权利要求1所述的带隙基准电路，其中所述第一晶体管和所述第二晶体管是PNP双极晶体管。
4.根据权利要求1所述的带隙基准电路，其中所述第一电阻器和所述第二电阻器具有相等的值，并且所述第一晶体管具有与所述第二晶体管的发射极面积不同的发射极面积。
5.一种带隙基准电路，包括：
ΔVbe/R电路部分，所述ΔVbe/R电路部分具有分别从第一端子和第二端子开始的通过第一双极晶体管和第二双极晶体管的第一电流路径和第二电流路径，其中所述第一双极晶体管和所述第二双极晶体管具有不同的发射极面积，并且所述第二电流路径包括电阻器；以及
放大电路部分，所述放大电路部分用于向所述ΔVbe/R电路部分的所述第一端子和所述第二端子中的每一者提供电流，并响应于所述ΔVbe/R电路部分的所述第一端子和所述第二端子之间的电压差而改变所述电流，
其中所述ΔVbe/R电路部分还包括分别耦接到所述第一双极晶体管的基极和所述第二双极晶体管的基极的第一基极电阻器和第二基极电阻器，所述第一基极电阻器的电阻和所述第二基极电阻器的电阻被设置为分别等于所述第一双极晶体管的跨导的倒数和所述第二双极晶体管的跨导的倒数。
6.根据权利要求5所述的带隙基准电路，其中所述第一双极晶体管和所述第二双极晶体管是PNP双极晶体管，并且其中所述第一基极电阻器和所述第二基极电阻器耦接在所述第一双极晶体管的所述基极和第二双极晶体管的所述基极与参考电压端子之间。
7.根据权利要求5所述的带隙基准电路，其中所述第二电流路径的所述电阻器包括：
耦接到所述第二双极晶体管的所述发射极的第一端子；以及
耦接到所述放大电路的第二端子。
8.根据权利要求5所述的带隙基准电路，其中所述第一双极晶体管和所述第二双极晶体管是NPN双极晶体管，所述NPN双极晶体管各自包括集电极，并且其中所述第一基极电阻器和所述第二基极电阻器中的每一者耦接在所述第一双极晶体管和所述第二双极晶体管的 相应基极与所述第一双极晶体管和所述第二双极晶体管的相应集电极之间。
9.根据权利要求5所述的带隙基准电路，其中所述放大电路部分包括运算跨导放大器。
10.根据权利要求5所述的带隙基准电路，还包括：
具有第一端子和第二端子的第一电阻器；以及
具有第一端子和第二端子的第二电阻器；
其中所述第一电阻器的所述第一端子耦接到所述ΔVbe/R电路部分的所述第一端子，并且所述放大电路部分的第一输入端和所述第一电阻器的所述第二端子耦接到所述放大电路部分的输出端；并且
其中所述第二电阻器的所述第一端子耦接到所述ΔVbe/R电路部分的所述第二端子，并且所述放大电路部分的输入端和所述第二电阻器的所述第二端子耦接到所述放大电路部分的所述输出端。
CN201720643657.9U 2016-06-13 2017-06-06 带隙基准电路 Active CN207319097U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/180,381 US9727074B1 (en) 2016-06-13 2016-06-13 Bandgap reference circuit and method therefor
US15/180,381 2016-06-13

Publications (1)

Publication Number Publication Date
CN207319097U true CN207319097U (zh) 2018-05-04

Family

ID=59410828

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201720643657.9U Active CN207319097U (zh) 2016-06-13 2017-06-06 带隙基准电路

Country Status (2)

Country Link
US (1) US9727074B1 (zh)
CN (1) CN207319097U (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016125775A1 (de) * 2016-12-28 2018-06-28 Epcos Ag Bandabstandsreferenzschaltung und Verfahren zur Bereitstellung einer Referenzspannung
US11431324B1 (en) * 2021-08-25 2022-08-30 Apple Inc. Bandgap circuit with beta spread reduction

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7512311A (nl) * 1975-10-21 1977-04-25 Philips Nv Stroomstabilisatieschakeling.
US4896094A (en) 1989-06-30 1990-01-23 Motorola, Inc. Bandgap reference circuit with improved output reference voltage
US5028881A (en) 1990-05-03 1991-07-02 Motorola, Inc. Highly linear operational transconductance amplifier with low transconductance
US7053694B2 (en) * 2004-08-20 2006-05-30 Asahi Kasei Microsystems Co., Ltd. Band-gap circuit with high power supply rejection ratio
US7453252B1 (en) * 2004-08-24 2008-11-18 National Semiconductor Corporation Circuit and method for reducing reference voltage drift in bandgap circuits
US7236048B1 (en) * 2005-11-22 2007-06-26 National Semiconductor Corporation Self-regulating process-error trimmable PTAT current source
US7714563B2 (en) 2007-03-13 2010-05-11 Analog Devices, Inc. Low noise voltage reference circuit
US7961041B2 (en) * 2008-05-15 2011-06-14 Infineon Technologies Ag System and method for generating a reference voltage
CN101630173B (zh) 2009-08-20 2012-06-20 四川和芯微电子股份有限公司 一种具有低闪烁噪声的cmos带隙基准源电路
US8330445B2 (en) 2009-10-08 2012-12-11 Intersil Americas Inc. Circuits and methods to produce a VPTAT and/or a bandgap voltage with low-glitch preconditioning
US20160091916A1 (en) * 2014-09-30 2016-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Bandgap Circuits and Related Method

Also Published As

Publication number Publication date
US9727074B1 (en) 2017-08-08

Similar Documents

Publication Publication Date Title
US4593208A (en) CMOS voltage and current reference circuit
CN100514249C (zh) 一种带隙基准源产生装置
JP2010521029A5 (zh)
CN103677031B (zh) 一种提供零温度系数电压和电流的方法及电路
CN108351662A (zh) 具有曲率补偿的带隙参考电路
CN207319097U (zh) 带隙基准电路
CN103197722A (zh) 一种低静态功耗的电流模带隙基准电压电路
CN110794913A (zh) 一种采用负反馈箝位技术的带隙基准电路
CN109491433A (zh) 一种适用于图像传感器的基准电压源电路结构
RU2461048C1 (ru) Источник опорного напряжения
KR102278562B1 (ko) 플로팅 전류 소스를 위한 방법 및 장치
CN104977968B (zh) 一种高阶温度补偿的带隙基准电路
CN111293876B (zh) 一种电荷泵的线性化电路
CN110736872B (zh) 一种功率检测电路及功率检测器
CN108693912A (zh) 具有倒置带隙对的带隙基准电路
JP4314669B2 (ja) バンドギャップリファレンス回路
JPH02191012A (ja) 電圧発生回路
CN113125024B (zh) 低噪声温度检测电路及方法
CN114706442B (zh) 一种低功耗带隙基准电路
JPH05235661A (ja) 定電流源回路
CN212586762U (zh) 稳压电流源电路
CN105955381A (zh) 一种具有高psr特性的带隙基准电压源
JP4115171B2 (ja) 乱数発生回路
US9588538B2 (en) Reference voltage generation circuit
JP2009265954A5 (zh)

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant