JP2008026027A - Probe card and manufacturing method of the same - Google Patents

Probe card and manufacturing method of the same Download PDF

Info

Publication number
JP2008026027A
JP2008026027A JP2006195899A JP2006195899A JP2008026027A JP 2008026027 A JP2008026027 A JP 2008026027A JP 2006195899 A JP2006195899 A JP 2006195899A JP 2006195899 A JP2006195899 A JP 2006195899A JP 2008026027 A JP2008026027 A JP 2008026027A
Authority
JP
Japan
Prior art keywords
probe
layer
substrate
isolation layer
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006195899A
Other languages
Japanese (ja)
Other versions
JP4859572B2 (en
Inventor
Kazumichi Machida
一道 町田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Electronic Materials Corp
Original Assignee
Japan Electronic Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Electronic Materials Corp filed Critical Japan Electronic Materials Corp
Priority to JP2006195899A priority Critical patent/JP4859572B2/en
Publication of JP2008026027A publication Critical patent/JP2008026027A/en
Application granted granted Critical
Publication of JP4859572B2 publication Critical patent/JP4859572B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a manufacturing method of a probe card for narrowing a pitch of probe pins and facilitating a high-density arrangement. <P>SOLUTION: A laminated element 100 is formed, and includes two or more probe layers L2 and a probe isolation layer L3 interposed between the probe layers L2. A base stripe plane 103 of the laminated element 100 is fixed to a probe substrate 110. The probe layer L2 exposed from the base stripe plane 103 is electrically connected to an electrode pad 16 on the probe substrate 110. The probe isolation layer L3 is removed by immersing the probe substrate 110 into an etching liquid. A plurality of the probe pins can be simultaneously attached to the probe substrate. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、プローブカード及びその製造方法に係り、更に詳しくは、基板上に多数のプローブピンが形成され、これらのプローブピンをターゲット電極にそれぞれ当接させ、これらのターゲット電極を外部装置と電気的に導通させるプローブカードの改良に関する。   The present invention relates to a probe card and a manufacturing method thereof, and more specifically, a plurality of probe pins are formed on a substrate, and these probe pins are brought into contact with target electrodes, respectively, and these target electrodes are electrically connected to an external device. It is related with the improvement of the probe card | curd made to conduct electrically.

一般に、半導体ウエハの製造工程で実施される電気的特性検査には、プローブ装置が用いられる。プローブ装置は、半導体ウエハをプローブカードに近づけ、プローブカード上に形成された多数のプローブピンを半導体ウエハ上の電極パッドに当接させる装置である。このようなプローブ装置を用いることによって、導電性を有するプローブを介して、半導体ウエハ上に形成された微小な電極パッドをテスターなどの外部装置と導通させることができる。   In general, a probe device is used for electrical characteristic inspection performed in a manufacturing process of a semiconductor wafer. The probe device is a device in which a semiconductor wafer is brought close to a probe card and a large number of probe pins formed on the probe card are brought into contact with electrode pads on the semiconductor wafer. By using such a probe device, a minute electrode pad formed on a semiconductor wafer can be electrically connected to an external device such as a tester via a conductive probe.

ここで、半導体デバイスは、フォトリソグラフィ技術の進歩による微細加工精度の著しい向上によって急速に高集積化されてきたことはよく知られている。この間、ウエハ面積に対する電極パッド数は飛躍的に増大し、最近の半導体デバイスでは、千個を越える電極パッドが数ミリ角の半導体ウエハ上に狭ピッチで配置されるようになってきた。   Here, it is well known that semiconductor devices have been rapidly integrated due to a significant improvement in microfabrication accuracy due to advances in photolithography technology. During this time, the number of electrode pads with respect to the wafer area has increased dramatically, and in recent semiconductor devices, more than a thousand electrode pads have been arranged on a semiconductor wafer of several millimeters square at a narrow pitch.

プローブカードは、ターゲットとなる半導体デバイスの電極パッドと同じピッチでプローブピンを配置させなければならない。このため、プローブピンの製造方法として、半導体デバイスと同様のフォトリソグラフィを用いた様々な技術が提案されるようになってきた(例えば、特許文献1)。   In the probe card, probe pins must be arranged at the same pitch as the electrode pads of the target semiconductor device. For this reason, various techniques using photolithography similar to semiconductor devices have been proposed as methods for manufacturing probe pins (for example, Patent Document 1).

特許文献1には、積層体からなるプローブピンが開示されている。このプローブピンは、プローブ基板に垂直な方向を積層方向として、フォトリソグラフィ技術を用いて積層形成されたものである。半導体ウエハ用のプローブカードは、半導体デバイスの加工技術の進歩に応じた精度向上が求められるため、プローブピンの製造技術に、半導体デバイスの製造に使用されるフォトリソグラフィ技術を利用することによって、所望の加工精度を得ることができる。
特開2001−91539号公報
Patent Document 1 discloses a probe pin made of a laminate. The probe pins are stacked using a photolithography technique with the direction perpendicular to the probe substrate as the stacking direction. Since the probe card for semiconductor wafers is required to improve the accuracy in accordance with the progress of the processing technology of the semiconductor device, it is desired to use the photolithography technology used for manufacturing the semiconductor device as the probe pin manufacturing technology. Machining accuracy can be obtained.
JP 2001-91539 A

しかしながら、上述した従来のプローブピンは、複数の層をプローブ基板に垂直な方向へ順に積層していくことによって作製されている。このため、プローブピンを所望の弾性特性を有する構造体として製作することは容易ではないという問題があった。   However, the conventional probe pin described above is manufactured by sequentially stacking a plurality of layers in a direction perpendicular to the probe substrate. Therefore, there is a problem that it is not easy to manufacture the probe pin as a structure having desired elastic characteristics.

一般に、プローブカードは、プローブ基板の主面をターゲットに近づけて、当該主面上に配置された各プローブピンをターゲット電極に当接させて両者を電気的に導通させる。その際、プローブピンが弾性変形しながらターゲット電極に当接することにより、電極パッド及びプローブピン間に所定の押圧力が加えられ、両者を確実に導通させることができる。このため、各プローブピンは、ターゲット電極への当接方向、つまり、プローブ基板に垂直なZ方向にある程度の高さを有する構造物として作製されている。   In general, in a probe card, a main surface of a probe board is brought close to a target, and each probe pin arranged on the main surface is brought into contact with a target electrode to electrically connect both. At that time, when the probe pin abuts on the target electrode while being elastically deformed, a predetermined pressing force is applied between the electrode pad and the probe pin, and the two can be reliably conducted. Therefore, each probe pin is manufactured as a structure having a certain height in the contact direction with the target electrode, that is, in the Z direction perpendicular to the probe substrate.

ところが、複数の層をZ方向へ順に積層していく従来の製造方法では、フォトリソグラフィ処理における露光方向がZ方向となり、XY平面内では、高精度の微細加工を自由に行うことができる。しかしながら、Y軸に平行な面内において自由度の高い加工を行おうとすれば、1つのプローブピンを膨大な数の層で形成し、各層を異なるフォトマスクによってフォトリソグラフィ処理していかなければならず、フォトマスクの調達コストと、製造工程の複雑さの両面で高コストとなり、その実用化は容易ではないと考えられる。   However, in the conventional manufacturing method in which a plurality of layers are sequentially stacked in the Z direction, the exposure direction in the photolithography process is the Z direction, and high-precision fine processing can be freely performed in the XY plane. However, if processing with a high degree of freedom is to be performed in a plane parallel to the Y axis, one probe pin must be formed with a large number of layers, and each layer must be photolithography processed with a different photomask. However, the cost of both the photomask procurement and the complexity of the manufacturing process is high, and its practical application is not easy.

本発明は、上記の事情に鑑みてなされたものであり、プローブピンの狭ピッチ化が容易なプローブカードを提供することを目的とする。また、プローブピンの弾性特性が良好なプローブカードを提供することを目的とする。また、プローブピンの高密度配置が容易なプローブカードを提供することを目的とする。さらに、プローブピン間のノイズを抑制することができるプローブカードを提供することを目的とする。   The present invention has been made in view of the above circumstances, and an object thereof is to provide a probe card in which the pitch of probe pins can be easily reduced. It is another object of the present invention to provide a probe card having good probe pin elastic characteristics. It is another object of the present invention to provide a probe card that facilitates high-density arrangement of probe pins. Furthermore, it aims at providing the probe card which can suppress the noise between probe pins.

第1の本発明によるプローブカードの製造方法は、2以上のプローブ層を含み、プローブ層間にプローブ隔離層を介在させた積層体を形成する積層ステップと、上記積層体のストライプ面をプローブ基板上に固着し、上記ストライプ面から露出する上記プローブ層を上記プローブ基板上の電極パッドに導通させる固着ステップと、上記プローブ隔離層を除去する除去ステップとを備えている。   A probe card manufacturing method according to the first aspect of the present invention includes a stacking step of forming a stacked body including two or more probe layers and interposing a probe isolation layer between the probe layers, and a stripe surface of the stacked body on the probe substrate. And a step of fixing the probe layer exposed from the stripe surface to the electrode pad on the probe substrate, and a step of removing the probe isolation layer.

プローブ隔離層を介在させた2以上のプローブ層を含む積層体のストライプ面をプローブ基板に固着することにより、各プローブ層を上記基板上の電極パッドに導通させることができる。この状態で上記プローブ隔離層を除去すれば、2以上のプローブピンをプローブ基板上に同時に取り付けることができる。   By fixing the stripe surface of the laminate including two or more probe layers with the probe isolation layer interposed between them, each probe layer can be electrically connected to the electrode pad on the substrate. If the probe isolation layer is removed in this state, two or more probe pins can be simultaneously attached to the probe substrate.

また、積層体のストライプ面をプローブ基板と対向させることによって、積層体の積層主面をプローブ基板と交差させることができる。従って、プローブ基板と交差する面内におけるプローブピンの形状選択の自由度が高くなり、製造コストを顕著に増大させることなく、弾性特性の良好なプローブカードを製造することが可能となる。一般に、プローブ基板と直交する面内におけるプローブピンの形状は、ターゲット電極への当接時におけるプローブピンの弾性変形にとって極めて重要であり、本発明の製造方法によれば、この形状選択の自由度を高めることができるので、弾性特性の良好なプローブカードを容易に製造することができる。   In addition, by making the stripe surface of the stacked body face the probe substrate, the stacked main surface of the stacked body can be crossed with the probe substrate. Accordingly, the degree of freedom in selecting the shape of the probe pins in the plane intersecting the probe substrate is increased, and it becomes possible to manufacture a probe card with good elastic characteristics without significantly increasing the manufacturing cost. In general, the shape of the probe pin in the plane orthogonal to the probe substrate is extremely important for the elastic deformation of the probe pin at the time of contact with the target electrode, and according to the manufacturing method of the present invention, this flexibility in shape selection Therefore, it is possible to easily manufacture a probe card with good elastic characteristics.

さらに、積層体の積層方向をプローブピンの配列方向に一致させることにより、プローブピンの狭ピッチ化が容易となる。すなわち、各プローブピンはプローブ基板に積層体として取り付けられるため、プローブピンを狭ピッチで配置していくという困難な作業は不要となり、しかも、プローブ層及びプローブ隔離層の厚さの制御限界まで、プローブピンを狭ピッチ化することができる。   Further, by making the stacking direction of the stacked body coincide with the arrangement direction of the probe pins, the pitch of the probe pins can be easily reduced. That is, since each probe pin is attached to the probe substrate as a laminated body, the difficult work of arranging the probe pins at a narrow pitch is unnecessary, and up to the control limit of the thickness of the probe layer and the probe isolation layer, The pitch of the probe pins can be reduced.

第2の本発明によるプローブカードの製造方法は、上記構成に加えて、上記積層ステップが、メッキ処理により第1の導電性材料を積層させて上記プローブ層を形成するプローブ層形成ステップと、メッキ処理により第2の導電性材料を積層させてプローブ隔離層を形成するプローブ隔離層形成ステップとを含み、上記除去ステップが、第1の導電性材料を残して、第2の導電性材料を除去するように構成される。   In the probe card manufacturing method according to the second aspect of the present invention, in addition to the above configuration, the stacking step includes a probe layer forming step in which the probe layer is formed by stacking the first conductive material by plating, and plating. A probe isolation layer forming step of forming a probe isolation layer by laminating a second conductive material by processing, wherein the removing step removes the second conductive material leaving the first conductive material Configured to do.

第3の本発明によるプローブカードの製造方法は、上記構成に加えて、上記除去ステップが、上記プローブ層を溶解させず、かつ、上記プローブ隔離層を溶解させるエッチング液に上記基板を浸潤させて行われる。   In the probe card manufacturing method according to the third aspect of the present invention, in addition to the above configuration, the removing step does not dissolve the probe layer and infiltrates the substrate with an etching solution that dissolves the probe isolation layer. Done.

第4の本発明によるプローブカードの製造方法は、上記構成に加えて、上記積層ステップが、1つの上記プローブ層中に、隔離領域を介在させて独立した2以上のプローブ領域を形成し、上記固着ステップが、同じプローブ層中に形成された各プローブ領域を異なる上記電極パッドに導通させ、上記除去ステップが、上記プローブ隔離層とともに上記隔離領域を除去するように構成される。このような構成により、1つのプローブ層中に2つのプローブピンを形成することができるので、プローブ基板上でプローブピンをより高密度に配置させることができる。   In the probe card manufacturing method according to the fourth aspect of the present invention, in addition to the above configuration, the stacking step forms two or more independent probe regions with an isolation region interposed in one probe layer, An anchoring step is configured to cause each probe region formed in the same probe layer to conduct to a different electrode pad, and the removal step is configured to remove the isolation region along with the probe isolation layer. With such a configuration, two probe pins can be formed in one probe layer, so that the probe pins can be arranged at a higher density on the probe substrate.

第5の本発明によるプローブカードの製造方法は、上記構成に加えて、上記各プローブ層が、プローブ領域、及び、上記除去ステップによって除去される周辺領域で構成され、上記積層体を構成する2つのプローブ層におけるプローブ領域が互いに異なるように構成される。この様な構成により、各プローブピンを直線上に整列配置させるだけでなく、当該整列方向に交差する方向について各プローブピンを任意の位置に配置させることができる。   In the probe card manufacturing method according to the fifth aspect of the present invention, in addition to the above configuration, each of the probe layers includes a probe region and a peripheral region removed by the removal step, and constitutes the laminate 2 The probe regions in the two probe layers are configured to be different from each other. With such a configuration, it is possible not only to arrange the probe pins on a straight line but also to arrange the probe pins at arbitrary positions in the direction crossing the alignment direction.

第6の本発明によるプローブカードの製造方法は、上記構成に加えて、上記積層ステップが、上記プローブ層として、シールド隔離層を介在させた電極層及びシールド層を積層し、上記固着ステップが、上記ストライプ面から露出する上記電極層及びシールド層を上記基板上の電極パッドにそれぞれ導通させ、上記除去ステップが、上記プローブ隔離層とともに上記シールド隔離層を除去する。この様な構成により、隣接するプローブピン間にシールドを介在させて、プローブピン間の電磁気的結合によるノイズの混入を抑制することができる。   In the probe card manufacturing method according to the sixth aspect of the present invention, in addition to the above configuration, the stacking step stacks an electrode layer and a shield layer with a shield isolation layer interposed as the probe layer, and the fixing step includes: The electrode layer and the shield layer exposed from the stripe surface are respectively conducted to electrode pads on the substrate, and the removing step removes the shield isolation layer together with the probe isolation layer. With such a configuration, it is possible to suppress the mixing of noise due to electromagnetic coupling between probe pins by interposing a shield between adjacent probe pins.

第7の本発明によるプローブカードは、ターゲット電極に当接させる多数のプローブピンをプローブ基板上に配置したプローブカードであって、上記プローブピンが、プローブ隔離層を介在させた2以上のプローブ層を有する積層体のストライプ面を上記プローブ基板上に固着した後に上記プローブ隔離層を除去することによって、上記プローブ基板上に残されたプローブ層で構成される。   A probe card according to a seventh aspect of the present invention is a probe card in which a large number of probe pins to be brought into contact with a target electrode are arranged on a probe substrate, wherein the probe pins have two or more probe layers with a probe isolation layer interposed therebetween. After the stripe surface of the laminate having the structure is fixed on the probe substrate, the probe isolation layer is removed, thereby forming the probe layer left on the probe substrate.

本発明のプローブカード及びその製造方法によれば、プローブピンの狭ピッチ化が容易なプローブカードを提供することができる。また、プローブピンの弾性特性が良好なプローブカードを提供することができる。また、プローブピンの高密度配置が容易なプローブカードを提供することができる。さらに、プローブピン間のノイズを抑制することができるプローブカードを提供することができる。   According to the probe card and the manufacturing method thereof of the present invention, it is possible to provide a probe card in which the probe pins can be easily narrowed. In addition, it is possible to provide a probe card with good probe pin elastic characteristics. Further, it is possible to provide a probe card in which probe pins can be easily arranged at high density. Furthermore, the probe card which can suppress the noise between probe pins can be provided.

実施の形態1.
一般に、プローブカードは、プローブ基板上に百個から数千個のプローブピンを取り付けて構成される。本発明によるプローブカードの製造方法では、まず2以上のプローブピンが含まれる積層ブロックを作製し、この積層ブロックがプローブ基板上に正確に位置決めされ、取り付けられる。この様にしてプローブ基板上に1又は2以上の積層ブロックが取り付けられた後に、当該積層ブロック中の不要材料を除去すれば、多数のプローブピンがプローブ基板上に適切に配置されたプローブカードが得られる。
Embodiment 1 FIG.
In general, a probe card is configured by attaching hundreds to thousands of probe pins on a probe substrate. In the probe card manufacturing method according to the present invention, first, a laminated block including two or more probe pins is manufactured, and this laminated block is accurately positioned and attached on the probe substrate. After one or more laminated blocks are attached on the probe board in this way, if unnecessary materials in the laminated block are removed, a probe card in which a large number of probe pins are appropriately arranged on the probe board can be obtained. can get.

図1は、本発明の実施の形態1によるプローブカードの製造方法についての説明図であり、積層ブロック100の一例が示されている。図中の(a)は斜視図であり、(b)は矢印Aの方向から見た図(A矢視図)である。積層ブロック100は、フォトリソグラフィ技術及びメッキ技術を用いて、積層基板L1上に順次に積層された複数の層からなる。ここでは、積層基板L1と、プローブピン10をそれぞれ含む複数のプローブ層L2と、隣接するプローブ層L2間に介在させたプローブ隔離層L3とによって構成される。積層ブロック100の製造プロセスの詳細については後述する(図3を参照)。   FIG. 1 is an explanatory diagram of a method for manufacturing a probe card according to Embodiment 1 of the present invention, and an example of a laminated block 100 is shown. (A) in a figure is a perspective view, (b) is the figure seen from the direction of arrow A (A arrow line view). The laminated block 100 includes a plurality of layers that are sequentially laminated on the laminated substrate L1 by using a photolithography technique and a plating technique. Here, the laminated substrate L1, a plurality of probe layers L2 each including the probe pins 10, and a probe isolation layer L3 interposed between adjacent probe layers L2 are configured. Details of the manufacturing process of the laminated block 100 will be described later (see FIG. 3).

プローブ層L2は、その主面がプローブ領域L2a及び周辺領域L2bに区画されている。プローブ領域L2aは、最終的にプローブピン10となる領域である。一方、周辺領域L2bはそれ以外の領域、つまり、プローブの外側や中空部に相当する領域であり、プローブピン10の形状を規定している。なお、本実施の形態による積層ブロック100では、各プローブ層L2において、同じ形状のプローブ領域L2aが同じ位置に形成されており、積層ブロックを矢印Aの方向から透視したとすれば、全てのプローブピン10が重なり合って見えるものとする。   The main surface of the probe layer L2 is partitioned into a probe region L2a and a peripheral region L2b. The probe region L2a is a region that eventually becomes the probe pin 10. On the other hand, the peripheral region L2b is the other region, that is, the region corresponding to the outside of the probe and the hollow portion, and defines the shape of the probe pin 10. In the laminated block 100 according to the present embodiment, the probe region L2a having the same shape is formed at the same position in each probe layer L2, and all the probes are assumed if the laminated block is seen through from the direction of arrow A. Assume that the pins 10 appear to overlap.

プローブピン10は、ベースコンタクト部11、ビーム部12、エクステンション部13及びターゲットコンタクト部14によって構成されている。ベースコンタクト部11は、プローブ基板上の電極パッドに接合させるプローブピン10の端子部であり、ここでは、1つのプローブピン10が2つのベースコンタクト部11を有している。ビーム部12は、プローブ基板に沿って延びる腕部であり、一端側にベースコンタクト部11、他端側にエクステンション部13がそれぞれ設けられている。エクステンション部13は、プローブ基板に対し垂直にターゲット電極へ向かって延びる腕部である。ターゲットコンタクト部14は、ターゲット電極に当接させるエクステンション部13の先端である。   The probe pin 10 includes a base contact portion 11, a beam portion 12, an extension portion 13, and a target contact portion 14. The base contact portion 11 is a terminal portion of the probe pin 10 to be joined to the electrode pad on the probe substrate. Here, one probe pin 10 has two base contact portions 11. The beam portion 12 is an arm portion extending along the probe substrate, and is provided with a base contact portion 11 on one end side and an extension portion 13 on the other end side. The extension portion 13 is an arm portion extending toward the target electrode perpendicular to the probe substrate. The target contact portion 14 is the tip of the extension portion 13 that comes into contact with the target electrode.

上記積層ブロック100は、積層方向に直交する平面である2つの積層主面101と、積層主面101と交差する側面であって、各層の断面がストライプ状に露出している複数のストライプ面102とを有している。これらのストライプ面102のうち、各プローブピン10のベースコンタクト部11が露出している面を特にベースストライプ面103と呼ぶことにする。このベースストライプ面103は、プローブ基板に取り付けられる面であり、平面となるように形成されている。なお、図1では、積層方向がY軸方向であり、積層ブロック100として、XZ平面からなる2つの積層主面101と、Y軸に平行な4つのストライプ面102(ベースストライプ面103を含む)からなる直方体を例示しているが、積層ブロック100は必ずしも直方体である必要はない。   The laminated block 100 includes two laminated principal surfaces 101 which are planes orthogonal to the lamination direction, and a plurality of stripe surfaces 102 which are side surfaces intersecting with the laminated principal surface 101 and each layer is exposed in a stripe shape. And have. Of these stripe surfaces 102, the surface where the base contact portion 11 of each probe pin 10 is exposed is particularly referred to as a base stripe surface 103. The base stripe surface 103 is a surface attached to the probe substrate, and is formed to be a flat surface. In FIG. 1, the stacking direction is the Y-axis direction, and the stacking block 100 includes two stacking main surfaces 101 made of the XZ plane and four stripe surfaces 102 (including the base stripe surface 103) parallel to the Y-axis. However, the laminated block 100 is not necessarily required to be a rectangular parallelepiped.

図2は、図1の積層ブロック100を用いてプローブカードを作製する方法を示した説明図である。図中の(a)には、積層ブロック100と、積層ブロック100が取り付けられる前のプローブ基板110とが示されている。プローブ基板110は、予め研磨された平滑な主面を有する絶縁性基板であり、その主面上に多数の電極パッド16及び配線パターン17が形成されている。これらの電極パッド16にプローブピン10をそれぞれ接合すれば、配線パターン17を介して各プローブピン10と外部装置とを電気的に接続することができる。なお、熱膨張率を考慮すれば、プローブ基板110の材質は、ターゲット電極が形成されている基板の材質と一致させることが望ましく、例えば、半導体ウエハ用のプローブカードであれば、プローブ基板110の材料としてシリコンを用いることが望ましい。   FIG. 2 is an explanatory view showing a method for producing a probe card using the laminated block 100 of FIG. (A) in the drawing shows the laminated block 100 and the probe substrate 110 before the laminated block 100 is attached. The probe substrate 110 is an insulating substrate having a smooth main surface polished in advance, and a large number of electrode pads 16 and wiring patterns 17 are formed on the main surface. When the probe pins 10 are bonded to the electrode pads 16, the probe pins 10 and external devices can be electrically connected via the wiring pattern 17. In consideration of the coefficient of thermal expansion, it is desirable that the material of the probe substrate 110 matches the material of the substrate on which the target electrode is formed. For example, in the case of a probe card for a semiconductor wafer, the probe substrate 110 It is desirable to use silicon as the material.

図中の(b)は、積層ブロック100をプローブ基板110に取り付けた場合の様子が示されている。積層ブロック100は、XY平面上に配置されたプローブ基板110にベースストライプ面103を対向させて取り付けられる。このため、ベースストライプ面103から露出している各プローブピン10のベースコンタクト部11をプローブ基板110上の電極パッド16と導通させることができる。   (B) in the figure shows a state in which the laminated block 100 is attached to the probe substrate 110. The laminated block 100 is attached with the base stripe surface 103 facing the probe substrate 110 arranged on the XY plane. Therefore, the base contact portion 11 of each probe pin 10 exposed from the base stripe surface 103 can be electrically connected to the electrode pad 16 on the probe substrate 110.

積層ブロック100内における各プローブピン10のピッチは、プローブ層L2及びプローブ隔離層L3の厚さを制御することにより、プローブ基板110上の電極パッド16のピッチに一致させている。ここでは、X方向の長さが500μm程度のプローブピン10が50μm以下のピッチで形成されているものとする。例えばプローブピン10の厚さが10μm、プローブピン10間の間隔が10μmとなるように制御される。   The pitch of each probe pin 10 in the laminated block 100 is matched with the pitch of the electrode pads 16 on the probe substrate 110 by controlling the thicknesses of the probe layer L2 and the probe isolation layer L3. Here, it is assumed that the probe pins 10 having a length in the X direction of about 500 μm are formed at a pitch of 50 μm or less. For example, the thickness of the probe pins 10 is controlled to be 10 μm, and the interval between the probe pins 10 is controlled to 10 μm.

このような積層ブロック100をプローブ基板110に対し正確に位置決めして配置すれば、積層ブロック100内の各プローブピン10も、それぞれが対応する電極パッド16と導通するように正確に配置される。この状態で、各プローブピン10のベースコンタクト部11が対応する電極パッド16にそれぞれ接合される。ベースコンタクト部11と電極パッド16との接合は、周知の接合方法を用いることができる。例えば、導電性接着剤による接合、常温固体接合などを利用することができる。   If such a laminated block 100 is accurately positioned and arranged with respect to the probe substrate 110, each probe pin 10 in the laminated block 100 is also accurately arranged so as to be electrically connected to the corresponding electrode pad 16. In this state, the base contact portion 11 of each probe pin 10 is joined to the corresponding electrode pad 16. A well-known joining method can be used for joining the base contact portion 11 and the electrode pad 16. For example, bonding using a conductive adhesive, room temperature solid bonding, or the like can be used.

図中の(c)は、積層ブロック100内の不要材料が除去された後の様子を示した図である。積層ブロック100が接合されたプローブ基板110は、エッチング液に浸され、プローブピン10を除く積層ブロック100の構成材料が溶解され除去される。すなわち、積層基板L1と、プローブ隔離層L3と、プローブ層L2内の周辺領域L2bとが除去される。この様にして、不要材料がエッチングされた結果、プローブ基板110上にはプローブピン10のみが残る。なお、プローブ基板110や、プローブ基板110上の電極パッド16及び配線パターン17は、上記エッチング液に溶解しない材料が用いられ、あるいは、上記エッチング液に溶解しない保護膜が予め形成されており、上記エッチング液に対し耐性を有している。   (C) in the figure is a diagram showing a state after unnecessary materials in the laminated block 100 are removed. The probe substrate 110 to which the laminated block 100 is bonded is immersed in an etching solution, and the constituent material of the laminated block 100 except the probe pins 10 is dissolved and removed. That is, the multilayer substrate L1, the probe isolation layer L3, and the peripheral region L2b in the probe layer L2 are removed. As a result of etching the unnecessary material in this manner, only the probe pins 10 remain on the probe substrate 110. The probe substrate 110, the electrode pad 16 and the wiring pattern 17 on the probe substrate 110 are made of a material that does not dissolve in the etching solution, or a protective film that does not dissolve in the etching solution is formed in advance. Resistant to etchant.

なお、図2では、便宜上、プローブ基板110上に1つの積層ブロック100のみを配置させた例が示されているが、本発明はこの様な場合には限定されない。すなわち、同一のプローブ基板110上に2以上の積層ブロック100を取り付けることもできる。この場合、不要材料の除去は、プローブ基板110上に全ての積層ブロック100が取り付けられた後に行われる。   2 shows an example in which only one laminated block 100 is arranged on the probe substrate 110 for convenience, but the present invention is not limited to such a case. That is, two or more stacked blocks 100 can be attached on the same probe substrate 110. In this case, the unnecessary material is removed after all the laminated blocks 100 are attached on the probe substrate 110.

図3の(a)〜(g)は、積層ブロック100の製造工程の一例を示した図である。図中の(a)は、積層基板20上の周辺領域L2bにフォトレジスト膜21が形成された状態が示されている。積層基板20は、銅(Cu)などの導電性材料からなり、平滑な主面を有している。この積層基板20の全面にフォトレジスト膜21が形成され、露光現像処理を経てプローブ領域L2a内のフォトレジスト膜21が選択的に除去される。この結果、周辺領域L2bにフォトレジスト膜21が形成された積層基板20が得られる。   3A to 3G are diagrams illustrating an example of a manufacturing process of the laminated block 100. FIG. (A) in the drawing shows a state in which a photoresist film 21 is formed in the peripheral region L2b on the laminated substrate 20. FIG. The laminated substrate 20 is made of a conductive material such as copper (Cu) and has a smooth main surface. A photoresist film 21 is formed on the entire surface of the laminated substrate 20, and the photoresist film 21 in the probe region L2a is selectively removed through an exposure and development process. As a result, the laminated substrate 20 in which the photoresist film 21 is formed in the peripheral region L2b is obtained.

図中の(b)は、積層基板20上のプローブ領域L2aにプローブピン10が形成された状態が示されている。選択的にフォトレジスト膜21が形成された積層基板20上にニッケルコバルト合金(Ni−Co)などの導電性材料を積層してフォトレジスト膜21を除去すれば、プローブ領域L2aに選択的に導電性材料が積層された積層基板20、つまり、、プローブピン10が形成された積層基板20が得られる。この積層処理は、ニッケル及びコバルトを含む溶液中に浸した積層基板20に電圧を印加して、積層基板20の表面にニッケルコバルト合金を析出させる電気化学的処理、いわゆるメッキ処理として実現される。このとき、フォトレジスト膜21が導電性を有しなければ、フォトレジスト膜21が形成された周辺領域L2bには導電性材料が積層されない。一方、プローブ領域L2aに導電性材料を積層するためには、積層基板20も導電性材料によって構成されていなければならない。   (B) in the drawing shows a state in which the probe pins 10 are formed in the probe region L2a on the laminated substrate 20. FIG. When a conductive material such as nickel cobalt alloy (Ni-Co) is laminated on the laminated substrate 20 on which the photoresist film 21 is selectively formed and the photoresist film 21 is removed, the probe region L2a is selectively conductive. The laminated substrate 20 on which the conductive material is laminated, that is, the laminated substrate 20 on which the probe pins 10 are formed is obtained. This lamination process is realized as an electrochemical process, that is, a so-called plating process, in which a voltage is applied to the multilayer substrate 20 immersed in a solution containing nickel and cobalt to deposit a nickel cobalt alloy on the surface of the multilayer substrate 20. At this time, if the photoresist film 21 is not conductive, the conductive material is not laminated in the peripheral region L2b where the photoresist film 21 is formed. On the other hand, in order to laminate a conductive material in the probe region L2a, the laminated substrate 20 must also be made of a conductive material.

図中の(c)及び(d)は、周辺領域L2bに導電性材料が積層される様子を示している。プローブピン10が形成された積層基板20上に銅(Cu)などの導電性材料を積層し(図中の(c))、更に表面を研磨加工することによって、プローブ領域L2a及び周辺領域L2bに異なる導電性材料が積層されたプローブ層L2が完成する(図中の(d))。周辺領域L2bの積層処理は、銅を含む溶液中に浸した積層基板20に電圧を印加して、積層基板20の表面に銅を析出させるメッキ処理として実現される。プローブピン10は導電性を有するため、上記メッキ処理によって、プローブ領域L2a及び周辺領域L2bに銅が析出する。このため、上記研磨加工は、少なくともプローブピン10が表出するまで行われる。プローブ層L2の厚さ、つまり、プローブピン10の幅は、ニッケルコバルト合金のメッキ処理の時間、溶液濃度、印加電圧などによって制御することができ、また、この研磨加工によって制御することもできる。   (C) and (d) in the figure show a state in which a conductive material is laminated in the peripheral region L2b. By laminating a conductive material such as copper (Cu) on the laminated substrate 20 on which the probe pins 10 are formed ((c) in the figure), and further polishing the surface, the probe region L2a and the peripheral region L2b are formed. A probe layer L2 in which different conductive materials are laminated is completed ((d) in the figure). The lamination process of the peripheral region L2b is realized as a plating process in which a voltage is applied to the laminated substrate 20 immersed in a solution containing copper to deposit copper on the surface of the laminated substrate 20. Since the probe pin 10 has conductivity, copper is deposited in the probe region L2a and the peripheral region L2b by the plating process. For this reason, the polishing process is performed until at least the probe pin 10 is exposed. The thickness of the probe layer L2, that is, the width of the probe pin 10 can be controlled by the time for plating the nickel cobalt alloy, the solution concentration, the applied voltage, and the like, and can also be controlled by this polishing process.

図中の(e)は、プローブ層L2上にプローブ隔離層L3が形成された状態が示されている。プローブ隔離層L3は、プローブ層L2上に銅(Cu)などの導電性材料を積層して形成される。プローブ隔離層L3も上記と同様のメッキ処理によって形成される。プローブ層L2は、その全面が導電性を有することから、プローブ層L2の全面にプローブ隔離層L3が均一に形成され、その後に研磨加工が行われる。プローブ隔離層L3の厚さ、つまり、プローブピン10の間隔は、銅のメッキ処理の時間、溶液濃度、印加電圧などによって制御することができ、また、この研磨加工によって制御することもできる。   (E) in the drawing shows a state in which the probe isolation layer L3 is formed on the probe layer L2. The probe isolation layer L3 is formed by laminating a conductive material such as copper (Cu) on the probe layer L2. The probe isolation layer L3 is also formed by the same plating process as described above. Since the entire surface of the probe layer L2 has conductivity, the probe isolation layer L3 is uniformly formed on the entire surface of the probe layer L2, and then polishing is performed. The thickness of the probe isolation layer L3, that is, the interval between the probe pins 10 can be controlled by the time of copper plating, the solution concentration, the applied voltage, and the like, and can also be controlled by this polishing process.

図中の(f)及び(g)は、上記プローブ隔離層L3上に、さらにプローブ層L2が形成される様子を示している。プローブ隔離層L3上に、プローブ領域L2a及び周辺領域L2bを順に形成する工程は、積層基板20上に形成する工程と全く同様である。この様にして、積層基板20上にプローブ層L2及びプローブ隔離層L3を交互に積層することによって図1に示したような積層ブロック100が得られる。   (F) and (g) in the figure show how the probe layer L2 is further formed on the probe isolation layer L3. The process of sequentially forming the probe region L2a and the peripheral region L2b on the probe isolation layer L3 is exactly the same as the process of forming on the laminated substrate 20. In this way, the laminated block 100 as shown in FIG. 1 is obtained by alternately laminating the probe layers L2 and the probe isolation layers L3 on the laminated substrate 20.

ここでは、プローブ基板110に取り付けられた積層ブロック100を処理するエッチング液が、ニッケル系金属を溶解させず、銅を溶解させる選択的エッチング液であることを前提として、プローブピン10にニッケルコバルト合金を使用し、積層ブロック100内の他の部分に銅を使用する例について説明した。しかしながら、本発明は、この様な場合に限定されない。すなわち、プローブピン10には、上記エッチング液によって溶解されない様々な導電性材料を用いることができる。また、積層基板L1、プローブ隔離層L3及び周辺領域L2bには、上記エッチング液によって溶解される様々な導電性材料を用いることができる。例えば、周知の銅(Cu)のエッチング液には、Ni系金属や、金(Au)や、スズ(Sn)系金属を溶解させないものがあり、プローブピン10の材料としてこれらの金属を使用することもできる。   Here, on the assumption that the etching solution for processing the laminated block 100 attached to the probe substrate 110 is a selective etching solution that dissolves copper without dissolving nickel-based metal, a nickel cobalt alloy is applied to the probe pin 10. The example which uses copper for the other part in the lamination | stacking block 100 was used. However, the present invention is not limited to such a case. That is, various conductive materials that are not dissolved by the etching solution can be used for the probe pin 10. For the laminated substrate L1, the probe isolation layer L3, and the peripheral region L2b, various conductive materials that are dissolved by the etching solution can be used. For example, some known copper (Cu) etching solutions do not dissolve Ni-based metals, gold (Au), and tin (Sn) -based metals, and these metals are used as the material for the probe pins 10. You can also.

従来のプローブカードでは、プローブピンを積層形成する際、プローブ基板に垂直なZ方向を積層方向としていた。このため、所望の弾性特性を実現するために、Z方向に平行な面内において複雑な形状を実現しようとすれば、多数のフォトマスクを必要とし、また、多数のフォトリソグラフィ工程を必要とするという問題があった。これに対し、本実施の形態によるプローブカードでは、プローブ基板110に平行なY方向を積層方向とし、プローブ基板110に垂直なXZ面上に自由度の高いフォトリソグラフィ処理を行っている。このため、フォトマスクの数を顕著に増大させることなく、Z方向に平行な面(ZX面)内において、プローブピン10の形状を自由に設計することができるので、良好な弾性特性を有するプローブピン10を安価に製造することができる。   In the conventional probe card, when stacking the probe pins, the stacking direction is the Z direction perpendicular to the probe substrate. For this reason, in order to realize a desired elastic characteristic, if a complicated shape is to be realized in a plane parallel to the Z direction, a large number of photomasks are required and a large number of photolithography processes are required. There was a problem. On the other hand, in the probe card according to the present embodiment, the Y direction parallel to the probe substrate 110 is set as the stacking direction, and photolithography processing with a high degree of freedom is performed on the XZ plane perpendicular to the probe substrate 110. For this reason, since the shape of the probe pin 10 can be freely designed in a plane parallel to the Z direction (ZX plane) without significantly increasing the number of photomasks, the probe having good elastic characteristics. The pin 10 can be manufactured at low cost.

図4は、図2(b)に示したプローブ層L2の他の例を示した図である。このプローブピン10は、X方向に延びるビーム部12に、X方向に延びる複数のスリット15が形成されている。スリット15は、周辺領域L2bの一部であり、プローブ基板110への取り付け後のエッチング処理によって除去され、ビーム部12の貫通孔となる。また、各スリット15は、中央付近の幅が広く、端部に近づくに従って幅が狭くなっている。この様なスリット15の長さや幅などの形状、数、位置を調整することによって、ターゲットコンタクト部14をターゲット電極に当接させた際、所望の弾性変形が得られるプローブピンを作製することが可能となる。   FIG. 4 is a diagram illustrating another example of the probe layer L2 illustrated in FIG. In the probe pin 10, a plurality of slits 15 extending in the X direction are formed in a beam portion 12 extending in the X direction. The slit 15 is a part of the peripheral region L <b> 2 b and is removed by an etching process after being attached to the probe substrate 110 and becomes a through hole of the beam portion 12. Each slit 15 is wide near the center and narrows toward the end. By adjusting the shape, number, and position of the slit 15 such as length and width, a probe pin that can obtain a desired elastic deformation when the target contact portion 14 is brought into contact with the target electrode can be manufactured. It becomes possible.

図5は、本実施の形態により製造されたプローブカード1全体の一例と、その使用例を示した図である。このプローブカード1は、プローブ装置300に固定されるメイン基板120と、メイン基板120によって支持されているプローブ基板110と、メイン基板120とは反対側のプローブ基板110の主面に形成された多数のプローブピン10により構成される。プローブ基板110は、所定の範囲内で移動可能となるようにメイン基板120に支持されている。例えば、メイン基板120に弾性的に連結され、あるいは、メイン基板120から吊り下げられている。   FIG. 5 is a diagram showing an example of the entire probe card 1 manufactured according to this embodiment and an example of its use. The probe card 1 includes a main board 120 fixed to the probe device 300, a probe board 110 supported by the main board 120, and a large number formed on the main surface of the probe board 110 on the opposite side of the main board 120. Of the probe pin 10. The probe substrate 110 is supported by the main substrate 120 so as to be movable within a predetermined range. For example, it is elastically connected to the main board 120 or is suspended from the main board 120.

プローブ装置300は、ステージ301と、当該ステージ301を昇降駆動するステージ駆動部302とを備えている。ステージ301は、プローブピン10に対向させて配置され、半導体ウエハなどのターゲット200が載置されたステージ301をステージ駆動部302が上昇させることによって、ターゲット上に形成されたターゲット電極201にプローブピン10を当接させる。   The probe apparatus 300 includes a stage 301 and a stage driving unit 302 that drives the stage 301 up and down. The stage 301 is disposed so as to face the probe pins 10, and the stage drive unit 302 raises the stage 301 on which the target 200 such as a semiconductor wafer is placed, so that the probe pins are attached to the target electrode 201 formed on the target. 10 is brought into contact.

一般に、プローブピン10をターゲット電極201に当接させる際、全てのプローブピン10をターゲット電極201と良好に導通させるために、オーバードライブと呼ばれている周知の手法が利用される。すなわち、ステージ301を上昇させて、プローブ基板110上の大部分のプローブピン10をターゲット電極201に当接させた状態から、更にステージ301を上昇させて、ターゲット電極201がプローブピン10に近づけられる。オーバードライブを行うことによって、各プローブピン10が弾性変形し、ターゲット電極201に対して所定の負荷を加えながら当接している状態となる。   In general, when the probe pins 10 are brought into contact with the target electrode 201, a well-known technique called overdrive is used to satisfactorily connect all the probe pins 10 to the target electrode 201. That is, the stage 301 is lifted, and the stage 301 is further lifted from the state where most of the probe pins 10 on the probe substrate 110 are in contact with the target electrode 201, so that the target electrode 201 can be brought closer to the probe pin 10. . By performing overdrive, each probe pin 10 is elastically deformed and is in contact with the target electrode 201 while applying a predetermined load.

実施の形態2.
本実施の形態では、プローブ層L2の周辺領域L2bと、プローブ隔離層L3とを同時に形成することによって、実施の形態1よりも簡略化されたプローブカードの製造方法について説明する。
Embodiment 2. FIG.
In the present embodiment, a method for manufacturing a probe card that is simplified compared to the first embodiment by simultaneously forming the peripheral region L2b of the probe layer L2 and the probe isolation layer L3 will be described.

図6の(a)〜(f)は、本発明の実施の形態2によるプローブカードの製造方法の要部を示した説明図であり、積層ブロック100の製造工程の一例が示されている。図中の(a)及び(b)は、積層基板20上のプローブ領域L2aにプローブピン10を形成する工程が示されており、図3の(a)及び(b)の場合と同様である。   6 (a) to 6 (f) are explanatory views showing the main part of the probe card manufacturing method according to the second embodiment of the present invention, and an example of the manufacturing process of the laminated block 100 is shown. (A) and (b) in the drawing show the step of forming the probe pin 10 in the probe region L2a on the laminated substrate 20, which is the same as the case of (a) and (b) in FIG. .

図中の(c)及び(d)は、周辺領域L2b及びプローブ隔離層L3が同時に形成される様子を示している。プローブピン10が形成された積層基板20上に銅(Cu)などの導電性材料を積層し(図中の(c))、更に表面を研磨加工することによって、導電性材料23からなる周辺領域L2b及びプローブ隔離層L3が同時に形成される(図中の(d))。つまり、プローブ層L2内の周辺領域L2bが、プローブ隔離層L3の一部分として形成される。   (C) and (d) in the figure show how the peripheral region L2b and the probe isolation layer L3 are formed simultaneously. A peripheral region made of the conductive material 23 is formed by laminating a conductive material such as copper (Cu) on the multilayer substrate 20 on which the probe pins 10 are formed ((c) in the figure) and further polishing the surface. L2b and the probe isolation layer L3 are formed simultaneously ((d) in the figure). That is, the peripheral region L2b in the probe layer L2 is formed as a part of the probe isolation layer L3.

図中の(e)及び(f)は、上記プローブ隔離層L3上に、さらにプローブ層L2が形成される様子を示している。プローブ隔離層L3上で、上記(a)〜(d)の製造工程が繰り返され、積層基板20上に、プローブ層L2及びプローブ隔離層L3が交互に積層されていく。   (E) and (f) in the figure show how the probe layer L2 is further formed on the probe isolation layer L3. The manufacturing steps (a) to (d) above are repeated on the probe isolation layer L3, and the probe layers L2 and the probe isolation layers L3 are alternately stacked on the multilayer substrate 20.

この製造工程を図3(実施の形態1)の場合と比較すれば、図3の(c)及び(d)において積層される導電性材料をより厚く形成し、プローブピン10が露出しないように研磨加工することによって、図3の(e)の工程を省略している。このため、本実施の形態によれば、実施の形態1よりも製造工程を簡略することができる。   If this manufacturing process is compared with the case of FIG. 3 (Embodiment 1), the conductive material laminated in FIGS. 3C and 3D is formed thicker so that the probe pin 10 is not exposed. By polishing, the step (e) in FIG. 3 is omitted. For this reason, according to the present embodiment, the manufacturing process can be simplified as compared with the first embodiment.

実施の形態3.
実施の形態1では、各プローブ層L2において、同じ形状のプローブ領域L2aが同じ位置に形成されている場合について説明した。これに対し、本実施の形態では、プローブ層L2によってプローブ領域L2aが異なる場合について説明する。
Embodiment 3 FIG.
In the first embodiment, the case where the probe regions L2a having the same shape are formed at the same position in each probe layer L2 has been described. In contrast, in the present embodiment, a case where the probe region L2a differs depending on the probe layer L2 will be described.

図7は、本発明の実施の形態3によるプローブカードの製造方法の要部を示した説明図であり、積層ブロック100の一例が示されている。図中の(a)は、積層ブロック100の斜視図、(b)は奇数番目のプローブ層L2−(2n+1)の平面図、(c)は偶数番目のプローブ層L2−(2n)の平面図である(いずれもnは整数)。   FIG. 7 is an explanatory view showing the main part of the probe card manufacturing method according to the third embodiment of the present invention, and an example of the laminated block 100 is shown. In the figure, (a) is a perspective view of the laminated block 100, (b) is a plan view of an odd-numbered probe layer L2- (2n + 1), and (c) is a plan view of an even-numbered probe layer L2- (2n). (In each case, n is an integer).

各プローブ層L2内に形成されるプローブピン10の形状は同一であるが、その形成される位置、つまり、プローブ領域L2aが、奇数番目のプローブ層L2−(2n+1)と偶数番目のプローブ層L2−(2n)とで異なっている。ここでは、X方向の位置を距離dだけシフトさせている。   The shape of the probe pin 10 formed in each probe layer L2 is the same, but the position where the probe pin 10 is formed, that is, the probe region L2a, is an odd-numbered probe layer L2- (2n + 1) and an even-numbered probe layer L2. -(2n) is different. Here, the position in the X direction is shifted by the distance d.

プローブピン10は、材質、形状及び製造方法が同一であれば、同一の特性を有することから、各プローブ層L2内に形成されたプローブピン10は、同じ弾性特性や電気的特性を有している。ただし、X方向の位置を交互にシフトさせて形成しているため、隣接するプローブピン10のベースコンタクト部11の位置を互いに遠ざけ、また、ターゲットコンタクト部14の位置を互いに遠ざけることができる。   Since the probe pin 10 has the same characteristics as long as the material, shape, and manufacturing method are the same, the probe pin 10 formed in each probe layer L2 has the same elastic characteristics and electrical characteristics. Yes. However, since the positions in the X direction are alternately shifted, the positions of the base contact portions 11 of the adjacent probe pins 10 can be moved away from each other, and the positions of the target contact portions 14 can be moved away from each other.

隣接するベースコンタクト部11をX方向にずらし、ベースコンタクト部11間の距離を広げることにより、プローブ基板110上で隣接して配置されている電極パッド16が短絡されにくくなり、また、配線パターン17のプローブ基板110上における引き回しが容易となる。同様にして、隣接するターゲットコンタクト部14をX方向にずらし、ターゲットコンタクト部14間の距離を広げることにより、ターゲット200上で隣接して配置されているターゲット電極201が短絡されにくくなる。   By shifting the adjacent base contact portions 11 in the X direction and increasing the distance between the base contact portions 11, the electrode pads 16 disposed adjacent to each other on the probe substrate 110 are less likely to be short-circuited, and the wiring pattern 17. Is easily routed on the probe substrate 110. Similarly, by shifting the adjacent target contact portions 14 in the X direction and increasing the distance between the target contact portions 14, the target electrodes 201 arranged adjacent to each other on the target 200 are less likely to be short-circuited.

なお、図7では、プローブピン10のX方向の位置が2種類ある場合について説明したが、X方向の位置が3種類以上となるようにプローブピンの位置をシフトさせてもよいことは言うまでもない。   In FIG. 7, the case where there are two types of positions in the X direction of the probe pin 10 has been described, but it goes without saying that the position of the probe pin may be shifted so that there are three or more types of positions in the X direction. .

図8は、本発明の実施の形態3によるプローブカードの製造方法の要部を示した説明図であり、積層ブロック100の他の例が示されている。図中の(a)は、積層ブロック100の斜視図、(b)は奇数番目のプローブ層L2−(2n+1)の平面図、(c)は偶数番目のプローブ層L2−(2n)の平面図である(いずれもnは整数)。   FIG. 8 is an explanatory view showing the main part of the probe card manufacturing method according to the third embodiment of the present invention, and shows another example of the laminated block 100. In the figure, (a) is a perspective view of the laminated block 100, (b) is a plan view of an odd-numbered probe layer L2- (2n + 1), and (c) is a plan view of an even-numbered probe layer L2- (2n). (In each case, n is an integer).

各プローブ層L2内に形成されるプローブピン10は、ターゲットコンタクト部14の位置は同一であるが、ビーム部12の長さ及びベースコンタクト部11の位置が、奇数番目のプローブ層L2−(2n+1)と偶数番目のプローブ層L2−(2n)とで異なっている。ここでは、ビーム部の長さが、長さdだけ異なっており、ベースコンタクト部11の位置もX方向に距離dだけシフトしている。   In the probe pin 10 formed in each probe layer L2, the position of the target contact portion 14 is the same, but the length of the beam portion 12 and the position of the base contact portion 11 are odd-numbered probe layers L2- (2n + 1). ) And even-numbered probe layers L2- (2n). Here, the lengths of the beam portions are different by a length d, and the position of the base contact portion 11 is also shifted by a distance d in the X direction.

この様な構成によって、図7の場合と同様、ベースコンタクト部11間の距離を広げ、プローブ基板110上で隣接して配置されている電極パッド16が短絡されにくくなり、また、配線パターン17のプローブ基板110上における引き回しが容易となる。   With this configuration, as in the case of FIG. 7, the distance between the base contact portions 11 is increased, and the electrode pads 16 disposed adjacently on the probe substrate 110 are less likely to be short-circuited. The routing on the probe substrate 110 is facilitated.

なお、奇数番目と偶数番目のプローブ層L2では、ビーム部12の長さが異なっており、これらのプローブピン10は異なった弾性特性を有している。しかしながら、例えば、ビーム部12の太さを異ならせたり、スリット15の数や幅を異ならせることによって、奇数番目と偶数番目のプローブピン10の弾性特性を一致させることもできる。すなわち、ビーム部12が短いプローブピン10について、ビーム部12をより細くし、スリット15の数をより多くし、あるいは、スリット15の幅をより広くすれば、ビーム部12の長いプローブピン10に近い弾性特性を実現することができる。   The odd-numbered and even-numbered probe layers L2 have different lengths of the beam portions 12, and these probe pins 10 have different elastic characteristics. However, for example, the elastic characteristics of the odd-numbered and even-numbered probe pins 10 can be matched by changing the thickness of the beam portion 12 or changing the number and width of the slits 15. That is, for the probe pin 10 having a short beam portion 12, if the beam portion 12 is made narrower, the number of slits 15 is increased, or the width of the slit 15 is increased, the probe pin 10 having a longer beam portion 12 is formed. Near elastic properties can be realized.

なお、図8では、プローブピン10のビーム部12の長さが2種類の場合について説明したが、ビーム部12の長さを3種類以上とし、ベースコンタクト部11のX方向の位置が3以上となるようにしてもよいことは言うまでもない。また、ベースコンタクト部11の位置を同一とし、ターゲットコンタクト部14の位置をX方向に異ならせるようにプローブ領域L2aを形成してもよい。   In addition, although FIG. 8 demonstrated the case where the length of the beam part 12 of the probe pin 10 was two types, the length of the beam part 12 was made into three or more types, and the position of the X direction of the base contact part 11 was three or more. It goes without saying that it may be made to be. Alternatively, the probe region L2a may be formed so that the position of the base contact portion 11 is the same and the position of the target contact portion 14 is different in the X direction.

実施の形態4.
実施の形態1〜3では、1つのプローブ層L2内に1つのプローブピン10が形成される場合の例について説明した。これに対し、本実施の形態では、1つのプローブ層L2内に2以上のプローブピン10a及び10bが形成される場合について説明する。
Embodiment 4 FIG.
In the first to third embodiments, the example in which one probe pin 10 is formed in one probe layer L2 has been described. In contrast, in the present embodiment, a case where two or more probe pins 10a and 10b are formed in one probe layer L2 will be described.

図9は、本発明の実施の形態4によるプローブカードの製造方法の要部を示した説明図であり、積層ブロック100の一例が示されている。この積層ブロック100は、1つのプローブ層L2内に互いに独立した2つのプローブ領域L2aが形成されており、周辺領域L2bがエッチング処理によって除去された後に、2つのプローブピン10a及び10bが得られる。   FIG. 9 is an explanatory view showing the main part of the probe card manufacturing method according to the fourth embodiment of the present invention, and shows an example of the laminated block 100. In this laminated block 100, two probe regions L2a that are independent from each other are formed in one probe layer L2. After the peripheral region L2b is removed by an etching process, two probe pins 10a and 10b are obtained.

2つのプローブピン10a及び10bは、それぞれのベースコンタクト部11をX方向にずらし、それぞれのターゲットコンタクト部14をX方向にずらし、それぞれのビーム部12をZ方向にずらして形成されている。また、プローブピン10a及び10bは、隔離領域L2cを介して完全に分離されており、互いに接することはない。ここで、隔離領域L2cは、周辺領域L2bの一部であり、プローブ層L2内の独立した2つのプローブ領域L2a間に配置されているという点を除き、他の周辺領域L2bと異なるところがない。   The two probe pins 10a and 10b are formed by shifting the respective base contact portions 11 in the X direction, the respective target contact portions 14 in the X direction, and the respective beam portions 12 in the Z direction. The probe pins 10a and 10b are completely separated via the isolation region L2c and do not contact each other. Here, the isolation region L2c is a part of the peripheral region L2b, and is not different from other peripheral regions L2b except that the isolation region L2c is disposed between two independent probe regions L2a in the probe layer L2.

本実施の形態によれば、1つのプローブ層L2を用いて、2つのプローブピン10a及び10bを形成することができ、製造工程を簡略化することができる。また、2つのプローブピン10a及び10bを立体的に配列させることにより、プローブ基板110上においてプローブピン10を高密度に配置することができる。   According to the present embodiment, two probe pins 10a and 10b can be formed by using one probe layer L2, and the manufacturing process can be simplified. Further, by arranging the two probe pins 10a and 10b in a three-dimensional manner, the probe pins 10 can be arranged on the probe substrate 110 with high density.

実施の形態5.
実施の形態1〜4では、プローブピン10が単一の材料によって構成される場合の例について説明した。これに対し、本実施の形態では、プローブピン10が異なる材料からなる多層構造を有する場合について説明する。
Embodiment 5. FIG.
In Embodiments 1-4, the example in case the probe pin 10 is comprised with a single material was demonstrated. In contrast, in the present embodiment, the case where the probe pin 10 has a multilayer structure made of different materials will be described.

図10は、本発明の実施の形態5によるプローブカードの製造方法によって作成されたプローブピン10の一構成例を示した図であり、図中の(a)〜(c)は、それぞれY方向、Z方向、X方向から見た図である。このプローブピン10は、ターゲットコンタクト部14が3層構造を有する一方、ターゲットコンタクト部14以外の部分、少なくともビーム部12が単一の材料で構成されている。   FIG. 10 is a diagram showing a configuration example of the probe pin 10 created by the probe card manufacturing method according to the fifth embodiment of the present invention, and (a) to (c) in FIG. It is the figure seen from the Z direction and the X direction. In the probe pin 10, the target contact portion 14 has a three-layer structure, while the portion other than the target contact portion 14, at least the beam portion 12, is made of a single material.

ターゲットコンタクト部14は、導電性を有する3層L21〜L23で構成されており、中央の導電層L22が、ターゲット電極に当接させるコンタクトチップ14c、両側の導電層L21及びL23が、コンタクトチップ14cを挟み込んで保持するコンタクトチップ保持部14hとして機能している。また、ターゲットコンタクト部14以外は、導電層L21及びL23からなる。つまり、このコンタクトチップ保持部14hは、プローブ層L2をターゲットコンタクト部14において厚み方向に分岐させて形成されており、平板状のコンタクトチップ14cを挟持している。また、コンタクトチップ保持部14hの先端は、コンタクトチップ14cの先端よりも後退させて形成され、ターゲット電極にはコンタクトチップ14cのみが当接する。   The target contact portion 14 is composed of three conductive layers L21 to L23. A contact chip 14c with the central conductive layer L22 contacting the target electrode, and conductive layers L21 and L23 on both sides are contact chips 14c. It functions as a contact chip holding portion 14h that holds and holds. In addition to the target contact portion 14, the conductive layers L21 and L23 are used. That is, the contact chip holding part 14h is formed by branching the probe layer L2 in the thickness direction at the target contact part 14, and sandwiches the flat contact chip 14c. Further, the tip of the contact chip holding portion 14h is formed so as to recede from the tip of the contact tip 14c, and only the contact tip 14c contacts the target electrode.

このコンタクトチップ14cは、耐摩耗性を確保するために、プローブピン10のその他の部分よりも硬度の高い導電性材料からなる。例えば、ロジウムRhが用いられる。一方、コンタクトチップ14c以外の部分は、ターゲット電極からの押圧力によって弾性変形しやすいように、コンタクトチップ14cに比べて弾性の大きな導電性材料からなる。例えば、ニッケルコバルト(Ni−Co)合金が用いられる。一般に、高い摩耗性を有する材料は、弾性係数が小さいことから、コンタクトチップ14cとその他の構成部分の材料を異ならせることによって、ターゲットコンタクト部14の耐摩耗性の確保と、ターゲット電極からの押圧力によって撓む適度な弾性の確保とを両立させることができる。なお、これらの導電性材料は、いずれもエッチング処理によって除去されない材料から選択される。   The contact tip 14c is made of a conductive material having higher hardness than the other portions of the probe pin 10 in order to ensure wear resistance. For example, rhodium Rh is used. On the other hand, the portion other than the contact tip 14c is made of a conductive material having a larger elasticity than the contact tip 14c so that it is easily elastically deformed by the pressing force from the target electrode. For example, a nickel cobalt (Ni—Co) alloy is used. In general, since a material having high wear resistance has a small elastic coefficient, it is possible to ensure the wear resistance of the target contact portion 14 and push it from the target electrode by differentiating the material of the contact tip 14c and other components. It is possible to achieve both adequate elasticity that is bent by pressure. Note that any of these conductive materials is selected from materials that are not removed by the etching process.

図11の(a)〜(f)は、本発明の実施の形態5によるプローブカードの製造方法の要部を示した説明図であり、積層ブロック100の製造工程の一例が示されている。図中の(a)及び(b)は、積層基板20上に導電層L21及びその周辺領域L2bを形成する工程が示されており、図3の(a)〜(d)と同様の工程である。   FIGS. 11A to 11F are explanatory views showing a main part of the method for manufacturing a probe card according to the fifth embodiment of the present invention, and an example of the manufacturing process of the laminated block 100 is shown. (A) and (b) in the figure show a process of forming the conductive layer L21 and its peripheral region L2b on the laminated substrate 20, and are the same processes as (a) to (d) of FIG. is there.

図中の(c)は、(b)の基板上に導電層L22を形成した状態を示している。導電層L22は、積層基板20の全面にフォトレジスト膜を形成し、露光現像処理を経てコンタクトチップ14cの形成領域内のフォトレジスト膜を選択的に除去した状態において、導電性材料を積層させて形成される。この積層処理は、メッキ処理によって実現される。その後に、フォトレジスト膜を除去すれば、図中の(c)の状態となる。   (C) in the drawing shows a state in which the conductive layer L22 is formed on the substrate (b). The conductive layer L22 is formed by laminating a conductive material in a state where a photoresist film is formed on the entire surface of the multilayer substrate 20, and the photoresist film in the formation region of the contact chip 14c is selectively removed through exposure and development processing. It is formed. This lamination process is realized by a plating process. Thereafter, if the photoresist film is removed, the state shown in FIG.

図中の(d)は、更に導電層L23を形成した状態を示している。導電層L23も、導電層L22と同様にして形成される。   (D) in the figure shows a state in which a conductive layer L23 is further formed. The conductive layer L23 is also formed in the same manner as the conductive layer L22.

図中の(e)及び(f)は、導電層L22及びL23の周辺領域L2b及びプローブ隔離層L3が同時に形成される様子を示している。導電層L21〜L23が形成された積層基板20上に銅(Cu)などの導電性材料を積層し(図中の(d))、更に表面を研磨加工することによって、導電層L22及びL23の周辺領域L2b及びプローブ隔離層L3が同時に形成される(図中の(f))。つまり、プローブ層L2内の周辺領域L2bが、プローブ隔離層L3の一部分として形成される。   (E) and (f) in the figure show how the peripheral region L2b of the conductive layers L22 and L23 and the probe isolation layer L3 are simultaneously formed. By laminating a conductive material such as copper (Cu) on the laminated substrate 20 on which the conductive layers L21 to L23 are formed ((d) in the drawing), and further polishing the surface, the conductive layers L22 and L23 The peripheral region L2b and the probe isolation layer L3 are formed simultaneously ((f) in the figure). That is, the peripheral region L2b in the probe layer L2 is formed as a part of the probe isolation layer L3.

このプローブ隔離層L3上に、更に同様のプローブピン10が繰り返し形成され、上述した各実施の形態と同様、複数のプローブピン10が含まれる積層ブロック100が得られる。   Similar probe pins 10 are further repeatedly formed on the probe isolation layer L3, and a laminated block 100 including a plurality of probe pins 10 is obtained as in the above-described embodiments.

実施の形態6.
本実施の形態では、隣接するプローブピン10間にシールドが設けられ、プローブピン10間におけるノイズの影響を抑制することができるプローブカードの製造方法について説明する。
Embodiment 6 FIG.
In the present embodiment, a method for manufacturing a probe card will be described in which a shield is provided between adjacent probe pins 10 and the influence of noise between the probe pins 10 can be suppressed.

図12は、本発明の実施の形態6によるプローブピンの製造方法によって作成されたプローブピン10の一構成例を示した図であり、図中の(a)〜(c)は、それぞれY方向、Z方向、X方向から見た図である。このプローブピン10は、絶縁性材料からなるシールドスペーサ10tを部分的に介在させて、平行に配置されたプローブ本体10s及びシールド10uによって構成される。   FIG. 12 is a diagram showing a configuration example of the probe pin 10 created by the probe pin manufacturing method according to the sixth embodiment of the present invention, and (a) to (c) in the figure are each in the Y direction. It is the figure seen from the Z direction and the X direction. The probe pin 10 includes a probe body 10s and a shield 10u arranged in parallel with a shield spacer 10t made of an insulating material partially interposed therebetween.

プローブ本体10sは、実施の形態1のプローブピン10に相当する。シールド10uは、空隙を介してプローブ本体10sと平行に配置されており、プローブ基板110上では、隣接しているプローブ本体10s間に配置される。このため、これらのプローブ本体10s間における静電結合などの電磁気的結合を抑制するシールド手段として機能する。シールドスペーサ10tは、プローブ本体10s及びシールド10uを一定の間隔に保持するスペーサであり、プローブ本体10s及びシールド10uと比較すれば、XZ平面上のごく小さな領域として形成され、プローブ本体10s及びシールド10uを結合している。   The probe body 10s corresponds to the probe pin 10 of the first embodiment. The shield 10u is disposed in parallel with the probe main body 10s via a gap, and is disposed between adjacent probe main bodies 10s on the probe substrate 110. For this reason, it functions as a shield means for suppressing electromagnetic coupling such as electrostatic coupling between the probe bodies 10s. The shield spacer 10t is a spacer that holds the probe main body 10s and the shield 10u at a constant interval, and is formed as a very small region on the XZ plane as compared with the probe main body 10s and the shield 10u, and the probe main body 10s and the shield 10u. Are combined.

また、シールド10uは、プローブ本体10sと概ね同様の形状からなるが、ターゲット電極に当接しないように、プローブ本体10sに比べて、ターゲットコンタクト部14が、ターゲット電極から後退した形状となっている。また、シールド10uは、プローブ本体10sと同様のベースコンタクト部11を有している。   The shield 10u has substantially the same shape as the probe main body 10s, but the target contact portion 14 has a shape retreated from the target electrode as compared with the probe main body 10s so as not to contact the target electrode. . Further, the shield 10u has a base contact portion 11 similar to the probe main body 10s.

このプローブピン10がプローブ基板110上に取り付けられる際、プローブ本体10s及びシールド10uのベースコンタクト部11は、それぞれ異なる電極パッドに導通するように接続される。つまり、プローブ本体10sは、外部装置に接続される信号端子としての電極パッドに接続される一方、シールド10uは、電源ラインなどの安定電位を供給する電極パッドに接続される。   When the probe pin 10 is mounted on the probe substrate 110, the probe main body 10s and the base contact portion 11 of the shield 10u are connected so as to be electrically connected to different electrode pads. That is, the probe body 10s is connected to an electrode pad as a signal terminal connected to an external device, while the shield 10u is connected to an electrode pad that supplies a stable potential such as a power supply line.

図13及び14の(a)〜(h)は、本発明の実施の形態6によるプローブカードの製造方法の要部を示した説明図であり、積層ブロック100の製造工程の一例が示されている。図中の(a)は、プローブ本体領域L2sに、ニッケルコバルトなどの導電性材料がメッキ処理により積層され、プローブ本体10sが形成された状態が示されており、図3の(b)と同様の工程である。   FIGS. 13A and 13H are explanatory views showing the main part of the probe card manufacturing method according to the sixth embodiment of the present invention, and an example of the manufacturing process of the laminated block 100 is shown. Yes. (A) in the drawing shows a state in which a probe main body 10s is formed by laminating a conductive material such as nickel cobalt on the probe main body region L2s by plating, and is similar to (b) in FIG. It is this process.

図中の(b)及び(c)は、シールドスペーサ10tが形成される様子が示されている。(a)の積層基板20は、その全面にフォトレジスト膜21が形成され、その後に選択的に除去されて、周辺領域L2b及びシールドスペーサ領域L2tにフォトレジスト膜21が残される(図中の(b))。次に、銅などの導電性材料がメッキ処理により、フォトレジスト膜21が形成されていない領域、つまり、シールドスペーサ領域L2tを除くプローブ本体10s上に積層される(図中の(c))。このようにしてフォトレジスト膜21からなるシールドスペーサ10tが形成される。   (B) and (c) in the figure show how the shield spacer 10t is formed. The multilayer substrate 20 of (a) is formed with the photoresist film 21 on the entire surface thereof, and then selectively removed, leaving the photoresist film 21 in the peripheral region L2b and the shield spacer region L2t ((( b)). Next, a conductive material such as copper is laminated on the probe main body 10s except for the region where the photoresist film 21 is not formed, that is, the shield spacer region L2t, by plating ((c) in the figure). Thus, the shield spacer 10t made of the photoresist film 21 is formed.

図中の(d)及び(e)は、シールド10uが形成される様子が示されている。シールドスペーサ10tが形成された積層基板20は、その全面にフォトレジスト膜21が再び形成され、シールド領域L2uが選択的に除去される(図中の(d))。次に、ニッケルコバルトなどの導電性材料がメッキ処理により、フォトレジスト膜21が形成されていないシールド領域L2uに積層され、フォトレジスト膜21が除去される(図中の(e))。   (D) and (e) in the figure show how the shield 10u is formed. On the entire surface of the laminated substrate 20 on which the shield spacer 10t is formed, the photoresist film 21 is formed again, and the shield region L2u is selectively removed ((d) in the figure). Next, a conductive material such as nickel cobalt is laminated by plating on the shield region L2u where the photoresist film 21 is not formed, and the photoresist film 21 is removed ((e) in the figure).

ここで、シールドスペーサ10tは、絶縁性のフォトレジストで形成されていることから、メッキ処理によって、シールドスペーサ10t上にシールド10uを形成することはできない。しかしながら、シールドスペーサ領域L2tがシールド10uの厚さに比べてごく小さな領域であれば、シールドスペーサ10t上にもシールド10uを形成することができる。なお、シールドスペーサ10t上にシールド10uが良好に形成できない場合には、スパッタリングなどによってシールドスペーサ10t上に予め導電性材料を製膜してから、シールド10uを形成してもよい。   Here, since the shield spacer 10t is formed of an insulating photoresist, the shield 10u cannot be formed on the shield spacer 10t by plating. However, if the shield spacer region L2t is a region that is very small compared to the thickness of the shield 10u, the shield 10u can also be formed on the shield spacer 10t. If the shield 10u cannot be satisfactorily formed on the shield spacer 10t, the shield 10u may be formed after a conductive material is previously formed on the shield spacer 10t by sputtering or the like.

図中の(f)及び(g)は、プローブ層L2及びプローブ隔離層L3が同時に形成される様子を示している。プローブ本体10s、シールドスペーサ10t、シールド10uが順に形成された積層基板20上に銅(Cu)などの導電性材料を積層し(図中の(f))、更に表面を研磨加工することによって、プローブ層L2及びプローブ隔離層L3が同時に形成される(図中の(g))。本実施の形態では、プローブ層L2が、電極層L24、シールド隔離層L25及びシールド層L26の3層構造を有している。電極層L24は、プローブ本体10sを含む層であり、シールド隔離層L25は、シールドスペーサ10tを含む層であり、シールド層L26は、シールド10uを含む層である。   (F) and (g) in the figure show how the probe layer L2 and the probe isolation layer L3 are formed simultaneously. By laminating a conductive material such as copper (Cu) on the laminated substrate 20 in which the probe main body 10s, the shield spacer 10t, and the shield 10u are sequentially formed ((f) in the figure), and further polishing the surface, The probe layer L2 and the probe isolation layer L3 are formed simultaneously ((g) in the figure). In the present embodiment, the probe layer L2 has a three-layer structure of an electrode layer L24, a shield isolation layer L25, and a shield layer L26. The electrode layer L24 is a layer including the probe body 10s, the shield isolation layer L25 is a layer including the shield spacer 10t, and the shield layer L26 is a layer including the shield 10u.

このプローブ隔離層L3上に、更にプローブ層L2及びプローブ隔離層L3が交互に形成され、上述した各実施の形態と同様、複数のプローブピン10が含まれる積層ブロック100が得られる。   On the probe isolation layer L3, probe layers L2 and probe isolation layers L3 are alternately formed, and a laminated block 100 including a plurality of probe pins 10 is obtained as in the above-described embodiments.

なお、本実施の形態では、プローブ本体10s及びシールド10u間に、フォトレジストで構成されるシールドスペーサ10tを介在させた例について説明したが、このシールドスペーサ10tを省略することもできる。また、本実施のの形態では、プローブ本体10sの片側にシールド10uを配置させた例について説明したが、プローブ本体10sの両側にシールド10uを配置させてもよい。   In the present embodiment, the example in which the shield spacer 10t made of a photoresist is interposed between the probe main body 10s and the shield 10u has been described. However, the shield spacer 10t may be omitted. In the present embodiment, the example in which the shield 10u is arranged on one side of the probe main body 10s has been described. However, the shield 10u may be arranged on both sides of the probe main body 10s.

実施の形態7.
実施の形態5では、コンタクトチップ14cをコンタクトチップ保持部14hで挟み込んだ3層構造を有するプローブピン10について説明した。これに対し、本実施の形態では、熱膨張率の異なる材料からなる2層構造を有するプローブピン10について説明する。
Embodiment 7 FIG.
In the fifth embodiment, the probe pin 10 having the three-layer structure in which the contact chip 14c is sandwiched between the contact chip holding portions 14h has been described. On the other hand, in the present embodiment, a probe pin 10 having a two-layer structure made of materials having different coefficients of thermal expansion will be described.

図15は、本発明の実施の形態5によるプローブカードの製造方法によって作成されたプローブピン10の一構成例を示した図であり、図中の(a)〜(c)は、それぞれY方向、Z方向、X方向から見た図である。このプローブピン10は、第1プローブ層10v及び第2プローブ層10wの2層構造を有している。   FIG. 15 is a view showing a configuration example of the probe pin 10 created by the probe card manufacturing method according to the fifth embodiment of the present invention, and (a) to (c) in FIG. It is the figure seen from the Z direction and the X direction. The probe pin 10 has a two-layer structure of a first probe layer 10v and a second probe layer 10w.

第1プローブ層10v及び第2プローブ層10wは、いずれもプローブ基板110への取付後のエッチング処理によって溶解しない異なる導電性材料からなる。一般に、異なる材料からなる2層を接合させた構造体は、材料間の熱膨張率の差に起因して、温度変化にともなって接合面が曲がるという性質がある。金属板を接合させたバイメタル構造がこの様な性質を有することはよく知られている。この様な構造体と同様にして、プローブピン10を2層構造とし、各層10v及び10wを熱膨張率の異なる材料で形成すれば、温度変化時にプローブピン10をY方向に曲がる性質を付加することができる。   Both the first probe layer 10v and the second probe layer 10w are made of different conductive materials that are not dissolved by the etching process after being attached to the probe substrate 110. In general, a structure in which two layers made of different materials are bonded has a property that the bonding surface bends as the temperature changes due to a difference in thermal expansion coefficient between the materials. It is well known that a bimetallic structure in which metal plates are joined has such properties. Similarly to such a structure, if the probe pin 10 has a two-layer structure and the layers 10v and 10w are made of materials having different thermal expansion coefficients, the probe pin 10 is bent in the Y direction when the temperature changes. be able to.

ターゲットを加熱して行われる高温試験や、ターゲットを冷却して行われる低温試験では、ステージ301を上昇させて、プローブピン10をターゲット電極に当接させる際にプローブピン10に大きな温度変化が生じる。このとき、プローブピン10は、Y方向に曲がり、ターゲット電極201上に当接しているプローブピン10の先端が、ターゲット電極201を引掻きながら移動するスクラブ動作が生じる。このようなスクラブ動作によって、ターゲット電極201上に形成された酸化膜や不純物を除去し、プローブピン10とターゲット電極201とを電気的に良好に接続することができる。   In a high temperature test performed by heating the target or a low temperature test performed by cooling the target, a large temperature change occurs in the probe pin 10 when the stage 301 is raised and the probe pin 10 is brought into contact with the target electrode. . At this time, the probe pin 10 bends in the Y direction, and a scrub operation in which the tip of the probe pin 10 in contact with the target electrode 201 moves while scratching the target electrode 201 occurs. By such a scrubbing operation, the oxide film and impurities formed on the target electrode 201 can be removed, and the probe pin 10 and the target electrode 201 can be electrically connected well.

本発明によるプローブピンの製造方法では、プローブピン10がY方向への積層によって形成されており、このような2層構造を有するプローブピン10を容易に製造することができる。従って、高温試験又は低温試験に好適なプローブピンを容易に製造することができる。   In the probe pin manufacturing method according to the present invention, the probe pins 10 are formed by stacking in the Y direction, and the probe pins 10 having such a two-layer structure can be easily manufactured. Therefore, a probe pin suitable for a high temperature test or a low temperature test can be easily manufactured.

本発明の実施の形態1によるプローブカードの製造方法についての説明図であり、積層ブロック100の一例が示されている。It is explanatory drawing about the manufacturing method of the probe card by Embodiment 1 of this invention, and an example of the lamination | stacking block 100 is shown. 図1の積層ブロック100を用いてプローブカードを作製する方法を示した説明図である。It is explanatory drawing which showed the method of producing a probe card using the laminated block 100 of FIG. 積層ブロック100の製造工程の一例を示した図である。5 is a diagram illustrating an example of a manufacturing process of the laminated block 100. FIG. 図2(b)に示したプローブ層L2の他の例を示した図である。It is the figure which showed the other example of the probe layer L2 shown in FIG.2 (b). 本実施の形態により製造されたプローブカード1全体の一例と、その使用例を示した図である。It is the figure which showed an example of the whole probe card 1 manufactured by this Embodiment, and its usage example. 本発明の実施の形態2によるプローブカードの製造方法の要部を示した説明図であり、積層ブロック100の製造工程の一例が示されている。It is explanatory drawing which showed the principal part of the manufacturing method of the probe card by Embodiment 2 of this invention, and an example of the manufacturing process of the laminated block 100 is shown. 本発明の実施の形態3によるプローブカードの製造方法の要部を示した説明図であり、積層ブロック100の一例が示されている。It is explanatory drawing which showed the principal part of the manufacturing method of the probe card by Embodiment 3 of this invention, and an example of the laminated block 100 is shown. 本発明の実施の形態3によるプローブカードの製造方法の要部を示した説明図であり、積層ブロック100の他の例が示されている。It is explanatory drawing which showed the principal part of the manufacturing method of the probe card by Embodiment 3 of this invention, and the other example of the laminated block 100 is shown. 本発明の実施の形態4によるプローブカードの製造方法の要部を示した説明図であり、積層ブロック100の一例が示されている。It is explanatory drawing which showed the principal part of the manufacturing method of the probe card by Embodiment 4 of this invention, and an example of the laminated block 100 is shown. 本発明の実施の形態5によるプローブカードの製造方法によって作成されたプローブピン10の一構成例を示した図である。It is the figure which showed the example of 1 structure of the probe pin 10 produced by the manufacturing method of the probe card by Embodiment 5 of this invention. 本発明の実施の形態5によるプローブカードの製造方法の要部を示した説明図であり、積層ブロック100の製造工程の一例が示されている。It is explanatory drawing which showed the principal part of the manufacturing method of the probe card by Embodiment 5 of this invention, and an example of the manufacturing process of the lamination | stacking block 100 is shown. 本発明の実施の形態6によるプローブピンの製造方法によって作成されたプローブピン10の一構成例を示した図である。It is the figure which showed one structural example of the probe pin 10 produced by the manufacturing method of the probe pin by Embodiment 6 of this invention. 本発明の実施の形態6によるプローブカードの製造方法の要部を示した説明図であり、積層ブロック100の製造工程の一例が示されている。It is explanatory drawing which showed the principal part of the manufacturing method of the probe card by Embodiment 6 of this invention, and an example of the manufacturing process of the laminated block 100 is shown. 図14に引き続き、積層ブロック100の製造工程の一例が示されている。Following FIG. 14, an example of the manufacturing process of the laminated block 100 is shown. 本発明の実施の形態7によるプローブカードの製造方法によって作成されたプローブピン10の一構成例を示した図である。It is the figure which showed one structural example of the probe pin 10 produced by the manufacturing method of the probe card by Embodiment 7 of this invention.

符号の説明Explanation of symbols

1 プローブカード
10,10a,10b プローブピン
10s プローブ本体
10t シールドスペーサ
10u シールド
10v,10w プローブ層
11 ベースコンタクト部
12 ビーム部
13 エクステンション部
14 ターゲットコンタクト部
14c コンタクトチップ
14h コンタクトチップ保持部
15 スリット
16 電極パッド
17 配線パターン
20 積層基板
21 フォトレジスト膜
23 導電性材料
100 積層ブロック
101 積層主面
102 ストライプ面
103 ベースストライプ面
110 プローブ基板
120 メイン基板
L1 積層基板
L2,L21〜L23, プローブ層
L21〜L23 導電層
L24 電極層
L25 シールド隔離層
L26 シールド層
L2a プローブ領域
L2b 周辺領域
L2c 隔離領域
L2s プローブ本体領域
L2t シールドスペーサ領域
L2u シールド領域
L3 プローブ隔離層
DESCRIPTION OF SYMBOLS 1 Probe card 10, 10a, 10b Probe pin 10s Probe main body 10t Shield spacer 10u Shield 10v, 10w Probe layer 11 Base contact part 12 Beam part 13 Extension part 14 Target contact part 14c Contact chip 14h Contact chip holding part 15 Slit 16 Electrode pad 17 Wiring pattern 20 Laminated substrate 21 Photoresist film 23 Conductive material 100 Laminated block 101 Laminated main surface 102 Striped surface 103 Base stripe surface 110 Probe substrate 120 Main substrate L1 Laminated substrates L2, L21 to L23, Probe layers L21 to L23 Conductive layer L24 Electrode layer L25 Shield isolation layer L26 Shield layer L2a Probe region L2b Peripheral region L2c Isolation region L2s Probe body region L2t Rudosupesa region L2u shield region L3 probe isolation layer

Claims (7)

2以上のプローブ層を含み、プローブ層間にプローブ隔離層を介在させた積層体を形成する積層ステップと、
上記積層体のストライプ面をプローブ基板上に固着し、上記ストライプ面から露出する上記プローブ層を上記プローブ基板上の電極パッドに導通させる固着ステップと、
上記プローブ隔離層を除去する除去ステップとを備えたことを特徴とするプローブカードの製造方法。
A stacking step of forming a stack including two or more probe layers and interposing a probe isolation layer between the probe layers;
An adhering step of adhering a stripe surface of the laminate to a probe substrate and electrically connecting the probe layer exposed from the stripe surface to an electrode pad on the probe substrate;
And a removing step for removing the probe isolation layer.
上記積層ステップは、メッキ処理により第1の導電性材料を積層させて上記プローブ層を形成するプローブ層形成ステップと、
メッキ処理により第2の導電性材料を積層させてプローブ隔離層を形成するプローブ隔離層形成ステップとを含み、
上記除去ステップは、第1の導電性材料を残して、第2の導電性材料を除去することを特徴とする請求項1に記載のプローブカードの製造方法。
The laminating step includes a probe layer forming step of laminating the first conductive material by plating to form the probe layer;
A probe isolation layer forming step of forming a probe isolation layer by laminating a second conductive material by a plating process;
The method of manufacturing a probe card according to claim 1, wherein the removing step leaves the first conductive material and removes the second conductive material.
上記除去ステップは、上記プローブ層を溶解させず、かつ、上記プローブ隔離層を溶解させるエッチング液に上記プローブ基板を浸潤させて行われることを特徴とする請求項1に記載のプローブカードの製造方法。   2. The probe card manufacturing method according to claim 1, wherein the removing step is performed by infiltrating the probe substrate into an etching solution that does not dissolve the probe layer and dissolves the probe isolation layer. . 上記積層ステップは、1つの上記プローブ層中に、隔離領域を介在させて独立した2以上のプローブ領域を形成し、
上記固着ステップは、同じプローブ層中に形成された各プローブ領域を異なる上記電極パッドに導通させ、
上記除去ステップは、上記プローブ隔離層とともに上記隔離領域を除去することを特徴とする請求項1に記載のプローブカードの製造方法。
The laminating step forms two or more independent probe regions with an isolation region interposed in one probe layer,
In the fixing step, each probe region formed in the same probe layer is electrically connected to a different electrode pad,
The method for manufacturing a probe card according to claim 1, wherein the removing step removes the isolation region together with the probe isolation layer.
上記各プローブ層が、プローブ領域、及び、上記除去ステップによって除去される周辺領域で構成され、
上記積層体を構成する2つのプローブ層におけるプローブ領域が互いに異なることを特徴とする請求項1に記載のプローブカードの製造方法。
Each probe layer is composed of a probe region and a peripheral region removed by the removal step,
The probe card manufacturing method according to claim 1, wherein probe regions in two probe layers constituting the laminate are different from each other.
上記積層ステップは、上記プローブ層として、シールド隔離層を介在させた電極層及びシールド層を積層し、
上記固着ステップは、上記ストライプ面から露出する上記電極層及びシールド層を上記プローブ基板上の電極パッドにそれぞれ導通させ、
上記除去ステップは、上記プローブ隔離層とともに上記シールド隔離層を除去することを特徴とする請求項1に記載のプローブカードの製造方法。
The laminating step is to laminate an electrode layer and a shield layer with a shield isolation layer interposed as the probe layer,
In the fixing step, the electrode layer and the shield layer exposed from the stripe surface are electrically connected to electrode pads on the probe substrate, respectively.
The method of manufacturing a probe card according to claim 1, wherein the removing step removes the shield isolation layer together with the probe isolation layer.
ターゲット電極に当接させる多数のプローブピンをプローブ基板上に配置したプローブカードであって、
上記プローブピンが、プローブ隔離層を介在させた2以上のプローブ層を有する積層体のストライプ面を上記プローブ基板上に固着した後に上記プローブ隔離層を除去することによって、上記プローブ基板上に残されたプローブ層で構成されることを特徴とするプローブカード。
A probe card in which a large number of probe pins to be brought into contact with a target electrode are arranged on a probe substrate,
The probe pin is left on the probe substrate by removing the probe isolation layer after fixing the stripe surface of the laminate having two or more probe layers with the probe isolation layer interposed on the probe substrate. A probe card comprising a probe layer.
JP2006195899A 2006-07-18 2006-07-18 Probe card manufacturing method Active JP4859572B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006195899A JP4859572B2 (en) 2006-07-18 2006-07-18 Probe card manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006195899A JP4859572B2 (en) 2006-07-18 2006-07-18 Probe card manufacturing method

Publications (2)

Publication Number Publication Date
JP2008026027A true JP2008026027A (en) 2008-02-07
JP4859572B2 JP4859572B2 (en) 2012-01-25

Family

ID=39116819

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006195899A Active JP4859572B2 (en) 2006-07-18 2006-07-18 Probe card manufacturing method

Country Status (1)

Country Link
JP (1) JP4859572B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010019616A (en) * 2008-07-09 2010-01-28 Japan Electronic Materials Corp Contact probe complex, manufacturing method therefor, and manufacturing method of probe card
JP2016125974A (en) * 2015-01-08 2016-07-11 日本電子材料株式会社 Contact probe
JP2016205912A (en) * 2015-04-20 2016-12-08 日置電機株式会社 Probe unit and method for manufacturing probe unit
JP2016205911A (en) * 2015-04-20 2016-12-08 日置電機株式会社 Probe unit and method for manufacturing probe unit
JP2017003436A (en) * 2015-06-10 2017-01-05 株式会社日本マイクロニクス Method for manufacturing probe, probe, probe laminate, probe assembly, and method for manufacturing probe assembly
WO2021039898A1 (en) * 2019-08-28 2021-03-04 日本電産リード株式会社 Inspection jig and inspection device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07159440A (en) * 1993-12-03 1995-06-23 Aica Kogyo Co Ltd Electrode unit for semiconductor tester
JPH07288269A (en) * 1994-04-18 1995-10-31 Sony Corp Electric component and manufacture thereof
JP2000346877A (en) * 1999-04-02 2000-12-15 Mitsubishi Materials Corp Contact probe and its manufacture, and probe device using the contact probe, and its manufacture
JP2006064676A (en) * 2004-08-30 2006-03-09 Tokyo Electron Ltd Probe needle, method of manufacturing probe needle, and method of manufacturing three dimensional solid structure
JP2006511804A (en) * 2002-12-23 2006-04-06 フォームファクター,インコーポレイテッド Microelectronic contact structure
JP2007078359A (en) * 2005-09-09 2007-03-29 Japan Electronic Materials Corp Method of attaching probe on substrate, and probe unit used therefor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07159440A (en) * 1993-12-03 1995-06-23 Aica Kogyo Co Ltd Electrode unit for semiconductor tester
JPH07288269A (en) * 1994-04-18 1995-10-31 Sony Corp Electric component and manufacture thereof
JP2000346877A (en) * 1999-04-02 2000-12-15 Mitsubishi Materials Corp Contact probe and its manufacture, and probe device using the contact probe, and its manufacture
JP2006511804A (en) * 2002-12-23 2006-04-06 フォームファクター,インコーポレイテッド Microelectronic contact structure
JP2006064676A (en) * 2004-08-30 2006-03-09 Tokyo Electron Ltd Probe needle, method of manufacturing probe needle, and method of manufacturing three dimensional solid structure
JP2007078359A (en) * 2005-09-09 2007-03-29 Japan Electronic Materials Corp Method of attaching probe on substrate, and probe unit used therefor

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010019616A (en) * 2008-07-09 2010-01-28 Japan Electronic Materials Corp Contact probe complex, manufacturing method therefor, and manufacturing method of probe card
JP2016125974A (en) * 2015-01-08 2016-07-11 日本電子材料株式会社 Contact probe
JP2016205912A (en) * 2015-04-20 2016-12-08 日置電機株式会社 Probe unit and method for manufacturing probe unit
JP2016205911A (en) * 2015-04-20 2016-12-08 日置電機株式会社 Probe unit and method for manufacturing probe unit
JP2017003436A (en) * 2015-06-10 2017-01-05 株式会社日本マイクロニクス Method for manufacturing probe, probe, probe laminate, probe assembly, and method for manufacturing probe assembly
WO2021039898A1 (en) * 2019-08-28 2021-03-04 日本電産リード株式会社 Inspection jig and inspection device
US12072352B2 (en) 2019-08-28 2024-08-27 Nidec Read Corporation Inspection jig and inspection device

Also Published As

Publication number Publication date
JP4859572B2 (en) 2012-01-25

Similar Documents

Publication Publication Date Title
KR100491453B1 (en) Contact structure and production method thereof and probe contact assembly using same
JP4859572B2 (en) Probe card manufacturing method
TWI739003B (en) Method for producing a multi-layer of a probe card for a testing apparatus of electronic devices
JP2011002408A (en) Probe card
TW202120939A (en) Manufacturing method for manufacturing contact probes for probe heads of electronic devices and corresponding contact probe
JP5643477B2 (en) Contact probe
JP2008233022A (en) Contact probe
JP5426494B2 (en) Probe card manufacturing method
JP5414158B2 (en) Contact probe manufacturing method
JP2010038803A (en) Contact probe and method for manufacturing the same
JP2008164317A (en) Probe card
JP2007057445A (en) Probe, its manufacturing method, contact device using probe, and its manufacturing method
JP5058032B2 (en) Contact probe manufacturing method
JP5276836B2 (en) Probe card
JP5351453B2 (en) Contact probe complex
KR101133407B1 (en) A method of manufacturing for a probe and a probe device
KR20090074383A (en) Probe and method for fabricating the same
JP2008089399A (en) Probe for burn-in tests, and probe assembly for burn-in tests
JP6548963B2 (en) Method of manufacturing probe, probe, probe laminate, probe assembly, and method of manufacturing probe assembly
JP2014016371A (en) Contact probe
JP7386138B2 (en) wiring board
JP2010107319A (en) Manufacturing method of contact probe
JP5203136B2 (en) Contact probe manufacturing method
JP2005257693A (en) Manufacturing method of probe unit
JP2006266893A (en) Probe unit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100513

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110804

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111101

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111101

R150 Certificate of patent or registration of utility model

Ref document number: 4859572

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141111

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250