JP2008021757A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法 Download PDFInfo
- Publication number
- JP2008021757A JP2008021757A JP2006191106A JP2006191106A JP2008021757A JP 2008021757 A JP2008021757 A JP 2008021757A JP 2006191106 A JP2006191106 A JP 2006191106A JP 2006191106 A JP2006191106 A JP 2006191106A JP 2008021757 A JP2008021757 A JP 2008021757A
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- channel region
- semiconductor
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 247
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 48
- 239000012535 impurity Substances 0.000 claims abstract description 53
- 238000000034 method Methods 0.000 claims abstract description 45
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 claims abstract description 30
- 229910001195 gallium oxide Inorganic materials 0.000 claims abstract description 28
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 43
- 229910002601 GaN Inorganic materials 0.000 claims description 42
- 229910052782 aluminium Inorganic materials 0.000 claims description 18
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 13
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 abstract 2
- 229910052733 gallium Inorganic materials 0.000 abstract 2
- 150000004767 nitrides Chemical class 0.000 abstract 2
- 238000009792 diffusion process Methods 0.000 description 20
- 230000001629 suppression Effects 0.000 description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 229910045601 alloy Inorganic materials 0.000 description 10
- 239000000956 alloy Substances 0.000 description 10
- 239000000463 material Substances 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 230000005533 two-dimensional electron gas Effects 0.000 description 9
- 230000003647 oxidation Effects 0.000 description 8
- 238000007254 oxidation reaction Methods 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 239000013078 crystal Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 238000001459 lithography Methods 0.000 description 5
- 239000011777 magnesium Substances 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 229910052749 magnesium Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- 241000052343 Dares Species 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7788—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
- H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
Abstract
【課題】 少ない工程数で製造することが可能であるとともに、ｐ型部分領域５２とソース電極５８の間のコンタクト特性とソース領域５４とソース電極５８の間のコンタクト特性の両者を改善すること。
【解決手段】 半導体装置１０は、ｐ型の不純物を含む窒化ガリウム系半導体のｐ型部分領域５２とｎ型の不純物を含む窒化ガリウム系半導体のソース領域５４を備えている。半導体装置１０はさらに、ｐ型部分領域５２及びソース領域５４に電気的に接続するソース電極５８を備えている。半導体装置１０は、ｐ型部分領域５２とソース電極の間に形成されているとともに酸化ガリウムを含むコンタクト層５６を備えている。コンタクト層５６は、ソース領域５４とソース電極５８の間にも形成されている。
【選択図】 図１
【解決手段】 半導体装置１０は、ｐ型の不純物を含む窒化ガリウム系半導体のｐ型部分領域５２とｎ型の不純物を含む窒化ガリウム系半導体のソース領域５４を備えている。半導体装置１０はさらに、ｐ型部分領域５２及びソース領域５４に電気的に接続するソース電極５８を備えている。半導体装置１０は、ｐ型部分領域５２とソース電極の間に形成されているとともに酸化ガリウムを含むコンタクト層５６を備えている。コンタクト層５６は、ソース領域５４とソース電極５８の間にも形成されている。
【選択図】 図１
Description
本発明は、窒化ガリウム系半導体を用いた半導体装置に関する。
窒化ガリウム系半導体を用いた半導体装置の開発が進められている。窒化ガリウム系半導体は、高い破壊電界強度と高い飽和電子移動度を備えている。このため、窒化ガリウム系半導体を用いた半導体装置は、スイッチング素子としての利用が期待されている。この種の半導体装置には、種々の構造が提案されている。例えば、バンドギャップの幅が異なる窒化ガリウム系半導体で構成されたヘテロ接合を有する半導体装置の開発が進められている。
ヘテロ接合を有する半導体装置は、ヘテロ接合面に形成される２次元電子ガス層を電子が走行する現象を利用する。ヘテロ接合に対向してゲート電極を形成すれば、ゲート電圧を利用して電子の走行を制御することができ、半導体装置のオン・オフを切換えることができる。一般的に、窒化ガリウム系半導体を用いたこの種の半導体装置は、負のゲート電圧を印加したときに電子が走行を停止し、ゲート電圧を印加していないときに電子が走行するノーマリオン型である。
安全に使い易く、用途範囲が広いノーマリオフ型のスイッチング用の半導体装置が必要とされている。特許文献１に、ノーマリオフ型のスイッチング用の半導体装置が開示されている。特許文献１では、ヘテロ接合を構成しているチャネル領域に対向してｐ型の不純物を含むｐ型半導体領域を形成する技術が提案されている。ｐ型半導体領域は、ゲート電圧が印加していない状態において、チャネル領域を空乏化する。このため、ｐ型半導体領域が設けられていると、ゲート電圧を印加していない状態において、ヘテロ接合面に２次元電子ガス層が形成されない状態を作り出すことができる。したがって、ｐ型半導体領域が設けられた半導体装置は、ゲート電圧が印加されていない状態で電子が走行を停止し、正のゲート電圧を印加したときに電子が走行するノーマリオフ型である。
特許文献１の構造では、ｐ型半導体領域の電位を安定させるために、ｐ型半導体領域と電極（例えば、ソース電極）を電気的に接続している。特許文献１の構造ではさらに、ｎ型の半導体領域（ソース領域又はドレイン領域）と電極（ソース電極又はドレイン電極）を電気的に接続している。特許文献１の構造では、ｐ型の半導体領域と電極のコンタクト特性（特に、オーミック性）と、ｎ型の半導体領域と電極のコンタクト特性（特に、接触抵抗）の両者を改善する技術が望まれている。
特許文献２には、ｐ型の不純物を含む窒化ガリウム系半導体の半導体領域と電極のコンタクト特性を改善するために、ｐ型の半導体領域と電極の間に、PdAu合金やNiAu合金を形成する技術が提案されている。
一方、ｎ型の不純物を含む窒化ガリウム系半導体の半導体領域と電極のコンタクト特性を改善するためには、TiやAlなどが一般的に用いられる。
一方、ｎ型の不純物を含む窒化ガリウム系半導体の半導体領域と電極のコンタクト特性を改善するためには、TiやAlなどが一般的に用いられる。
また、特許文献３〜５には、発光素子の透明電極に酸化ガリウム（Ga2O3）を用いる技術が提案されている。
ｐ型の半導体領域と電極の間のコンタクト特性とｎ型の半導体領域と電極の間のコンタクト特性の両者を改善したいという要求は、様々な半導体装置において存在する。ｐ型の半導体領域と電極の間にPdAu合金やNiAu合金を用い、ｎ型の半導体領域と電極の間にTiやAlを用いれば、それぞれのコンタクト特性を改善することができる。しかしながら、そのような半導体装置を製造しようとすると、PdAu合金やNiAu合金を局所的に形成する工程とTiやAlを局所的に形成する工程のそれぞれが必要となる。このため、製造工程数が増加し、製造コストを増加させてしまう。少ない工程数で製造することが可能であるとともに、ｐ型の半導体領域と電極の間のコンタクト特性とｎ型の半導体領域と電極の間のコンタクト特性の両者を改善する技術が必要とされている。
本発明は、上記の課題を解決する技術を提供する。
本発明は、上記の課題を解決する技術を提供する。
本発明は、半導体装置を製造する方法を提供する。本発明の製造方法は、ｐ型の不純物を含む窒化ガリウム系半導体の第１部分領域とｎ型の不純物を含む窒化ガリウム系半導体の第２部分領域が表面に露出している半導体領域を酸化し、第１部分領域の少なくとも一部に酸化ガリウムを含む第１コンタクト層を形成するとともに第２部分領域の少なくとも一部にも酸化ガリウムを含む第２コンタクト層を形成する工程を備えている。本発明の製造方法はさらに、第１コンタクト層に電気的に接続する第１電極を形成する工程と、第２コンタクト層に電気的に接続する第２電極を形成する工程を備えている。第１電極と第２電極は、共通の電極でもよく、別個の電極でもよい。
本発明は、第１コンタクト層と第２コンタクト層に共通の材料である酸化ガリウムを用いることを特徴としている。酸化ガリウムは導電性を有しており、ｐ型の半導体領域と電極の間を良好に電気的に接続することができる。さらに、酸化ガリウムは、ｎ型の半導体領域と電極の間も良好に電気的に接続することができる。本発明の製造方法では、ｐ型の第１部分領域の表面とｎ型の第２部分領域の表面のそれぞれに専用のコンタクト層を形成しない。本発明の製造方法では、第１コンタクト層と第２コンタクト層の両者が、同一工程で作成される。本発明の製造方法を利用すると、少ない工程数で製造することが可能であるとともに、ｐ型の第１部分領域と第１電極の間のコンタクト特性とｎ型の第２部分領域と第２電極の間のコンタクト特性の両者を改善することができる。
なお、特許文献３〜５には、発光素子の透明電極に酸化ガリウムを用いる技術が提案されている。特許文献３〜５の技術思想は、酸化ガリウムが透明であるという特性に着目して創作されたものである。本発明の技術思想は、透明であるという特性に全く着目していない。本発明は、コンタクト特性の改善と工程数の削減を主な目的としている。透明電極に係る技術思想とコンタクト特性の改善に係る技術思想は相容れないものである。例えば、コンタクト特性の改善のみに着目したならば、ｐ型の半導体領域にはPdAu合金やNiAu合金を用い、ｎ型の半導体領域にはTiやAlを用いようとする。透明であるという特性で注目されている酸化ガリウムが従来から知られていたとしても、その材料をコンタクト特性の改善のために用いようとする着想は得られない。なぜなら、酸化ガリウムは、PdAu合金、NiAu合金、Ti及びAlの材料よりもコンタクト特性を悪化させ得るからである。本発明は、その酸化ガリウムを敢えて使用する。即ち、本発明の技術思想は、最良のコンタクト特性を得るためのものではなく、コンタクト特性を犠牲にしてでも工程数が削減できるという利益を享受するものである。本発明は、ｐ型の半導体領域とｎ型の半導体領域のコンタクト特性の改善と工程数の削減を同時に得ることができる有用な技術である。
本発明は、第１コンタクト層と第２コンタクト層に共通の材料である酸化ガリウムを用いることを特徴としている。酸化ガリウムは導電性を有しており、ｐ型の半導体領域と電極の間を良好に電気的に接続することができる。さらに、酸化ガリウムは、ｎ型の半導体領域と電極の間も良好に電気的に接続することができる。本発明の製造方法では、ｐ型の第１部分領域の表面とｎ型の第２部分領域の表面のそれぞれに専用のコンタクト層を形成しない。本発明の製造方法では、第１コンタクト層と第２コンタクト層の両者が、同一工程で作成される。本発明の製造方法を利用すると、少ない工程数で製造することが可能であるとともに、ｐ型の第１部分領域と第１電極の間のコンタクト特性とｎ型の第２部分領域と第２電極の間のコンタクト特性の両者を改善することができる。
なお、特許文献３〜５には、発光素子の透明電極に酸化ガリウムを用いる技術が提案されている。特許文献３〜５の技術思想は、酸化ガリウムが透明であるという特性に着目して創作されたものである。本発明の技術思想は、透明であるという特性に全く着目していない。本発明は、コンタクト特性の改善と工程数の削減を主な目的としている。透明電極に係る技術思想とコンタクト特性の改善に係る技術思想は相容れないものである。例えば、コンタクト特性の改善のみに着目したならば、ｐ型の半導体領域にはPdAu合金やNiAu合金を用い、ｎ型の半導体領域にはTiやAlを用いようとする。透明であるという特性で注目されている酸化ガリウムが従来から知られていたとしても、その材料をコンタクト特性の改善のために用いようとする着想は得られない。なぜなら、酸化ガリウムは、PdAu合金、NiAu合金、Ti及びAlの材料よりもコンタクト特性を悪化させ得るからである。本発明は、その酸化ガリウムを敢えて使用する。即ち、本発明の技術思想は、最良のコンタクト特性を得るためのものではなく、コンタクト特性を犠牲にしてでも工程数が削減できるという利益を享受するものである。本発明は、ｐ型の半導体領域とｎ型の半導体領域のコンタクト特性の改善と工程数の削減を同時に得ることができる有用な技術である。
本発明は、半導体装置をも提供する。本発明の一つの半導体装置は、ｐ型の不純物を含む窒化ガリウム系半導体の第１部分領域とｎ型の不純物を含む窒化ガリウム系半導体の第２部分領域を有する半導体領域を備えている。本発明の半導体装置はさらに、第１部分領域に電気的に接続する第１電極と、第１部分領域と第１電極の間に形成されているとともに酸化ガリウムを含む第１コンタクト層を備えている。本発明の半導体装置はさらに、第２部分領域に電気的に接続する第２電極と、第２部分領域と第２電極の間に形成されているとともに酸化ガリウムを含む第２コンタクト層を備えている。
本発明の半導体装置では、第１コンタクト層が第１部分領域と第１電極の間を良好に電気的に接続し、第２コンタクト層が第２部分領域と第２電極の間を良好に電気的に接続する。第１コンタクト層と第２コンタクト層は、共通の材料であり、同一工程で作成することができる。本発明の半導体装置は、少ない工程数で製造することが可能であるとともに、ｐ型の第１部分領域と第１電極の間のコンタクト特性とｎ型の第２部分領域と第２電極の間のコンタクト特性の両者を改善することができる。
本発明の半導体装置では、第１コンタクト層が第１部分領域と第１電極の間を良好に電気的に接続し、第２コンタクト層が第２部分領域と第２電極の間を良好に電気的に接続する。第１コンタクト層と第２コンタクト層は、共通の材料であり、同一工程で作成することができる。本発明の半導体装置は、少ない工程数で製造することが可能であるとともに、ｐ型の第１部分領域と第１電極の間のコンタクト特性とｎ型の第２部分領域と第２電極の間のコンタクト特性の両者を改善することができる。
本発明は、ゲート部とコンタクト部が横方向に並んで配置されている半導体装置に具現化することができる。本発明の半導体装置のゲート部は、ｐ型の不純物を含む窒化ガリウム系半導体のｐ型半導体領域と、ゲート電極と、ｐ型半導体領域とゲート電極の間に形成されているとともに窒化ガリウム系半導体のチャネル領域を有している。本発明の半導体装置のコンタクト部は、ｐ型半導体領域に電気的に接続しているとともにｐ型の不純物を含む窒化ガリウム系半導体のｐ型部分領域と、そのｐ型部分領域に電気的に接続する第１電極と、ｐ型部分領域と第１電極の間に形成されているとともに酸化ガリウムを含む第１コンタクト層を備えている。本発明のコンタクト部はさらに、チャネル領域に電気的に接続しているとともにｎ型の不純物を含む窒化ガリウム系半導体のｎ型部分領域と、ｎ型部分領域に電気的に接続する第２電極と、ｎ型部分領域と第２電極の間に形成されているとともに酸化ガリウムを含む第２コンタクト層を備えている。
上記の半導体装置では、ゲート電極に電圧が印加していない状態において、ｐ型半導体領域から伸展する空乏層がチャネル領域を空乏化する。このため、上記の半導体装置は、ノーマリオフで動作することができる。この種の半導体装置では、ｐ型半導体領域の電位を安定させるために、コンタクト部に設けられたｐ型部分領域を介してｐ型半導体領域と第１電極を電気的に接続している。一方、この種の半導体装置では、チャネル領域に電子を供給するために、コンタクト部に設けられたｎ型部分領域を介してチャネル領域と第２電極を電気的に接続している。本発明の半導体装置では、ｐ型部分領域と第１電極の間のコンタクト特性が第１コンタクト層によって改善されており、ｎ型部分領域と第２電極の間のコンタクト特性が第２コンタクト層によって改善されている。
第１コンタクト層と第２コンタクト層は、共通の材料であり、同一工程で作成することができる。本発明の半導体装置は、少ない工程数で製造することが可能であるとともに、ｐ型の第１部分領域と第１電極の間のコンタクト特性とｎ型の第２部分領域と第２電極の間のコンタクト特性の両者を改善することができる。
上記の半導体装置では、ゲート電極に電圧が印加していない状態において、ｐ型半導体領域から伸展する空乏層がチャネル領域を空乏化する。このため、上記の半導体装置は、ノーマリオフで動作することができる。この種の半導体装置では、ｐ型半導体領域の電位を安定させるために、コンタクト部に設けられたｐ型部分領域を介してｐ型半導体領域と第１電極を電気的に接続している。一方、この種の半導体装置では、チャネル領域に電子を供給するために、コンタクト部に設けられたｎ型部分領域を介してチャネル領域と第２電極を電気的に接続している。本発明の半導体装置では、ｐ型部分領域と第１電極の間のコンタクト特性が第１コンタクト層によって改善されており、ｎ型部分領域と第２電極の間のコンタクト特性が第２コンタクト層によって改善されている。
第１コンタクト層と第２コンタクト層は、共通の材料であり、同一工程で作成することができる。本発明の半導体装置は、少ない工程数で製造することが可能であるとともに、ｐ型の第１部分領域と第１電極の間のコンタクト特性とｎ型の第２部分領域と第２電極の間のコンタクト特性の両者を改善することができる。
ゲート部とコンタクト部を有する半導体装置では、ｐ型部分領域とｎ型部分領域が直接的に接しており、第１コンタクト層と第２コンタクト層が連続していることが好ましい。
第１コンタクト層と第２コンタクト層を共通化することによって、第１コンタクト層と第２コンタクト層がセルフアライン的に形成され、半導体装置が小型化される。
第１コンタクト層と第２コンタクト層を共通化することによって、第１コンタクト層と第２コンタクト層がセルフアライン的に形成され、半導体装置が小型化される。
チャネル領域を有する半導体装置では、そのチャネル領域が、第１チャネル領域と第２チャネル領域を有しているのが好ましい。第１チャネル領域のバンドギャップの幅と第２チャネル領域のバンドギャップの幅が異なっており、第１チャネル領域と第２チャネル領域がヘテロ接合していることが好ましい。
上記の半導体装置では、第１チャネル領域と第２チャネル領域の間に２次元電子ガス層が形成され、電子はその２次元電子ガス層を利用して走行することができる。上記の半導体装置のチャネル抵抗は小さい。
上記の半導体装置では、第１チャネル領域と第２チャネル領域の間に２次元電子ガス層が形成され、電子はその２次元電子ガス層を利用して走行することができる。上記の半導体装置のチャネル抵抗は小さい。
第１チャネル領域には、アルミニウムを含まない窒化ガリウムを用いることができる。第２チャネル領域には、アルミニウムを含む窒化ガリウムを用いることができる。アルミニウムを含む窒化ガリウムのバンドギャップの幅は、アルミニウムの含有比を増加させることによって、アルミニウムを含まない窒化ガリウムのバンドギャップの幅よりも大きくすることができる。
本発明は、第１チャネル領域にアルミニウムを含まない窒化ガリウムが用いられ、第２チャネル領域にアルミニウムを含む窒化ガリウムが用いられている半導体装置を製造する方法を提供することができる。
本発明の製造方法は、ゲート部とコンタクト部に連続して伸びているｐ型半導体領域と第１チャネル領域と第２チャネル領域の積層体を準備し、コンタクト部の範囲に存在する第１チャネル領域及び第２チャネル領域の一部にｎ型の不純物を導入し、ｎ型部分領域を形成する工程を備えている。本発明の製造方法は、そのｎ型部分領域の第２チャネル領域の一部を除去し、第１チャネル領域が露出する溝を形成する工程を備えている。本発明の製造方法は、その溝の底面において露出している第１チャネル領域の表面、及びその溝よりも反ゲート部側の第２チャネル領域の表面の一部を酸化し、第１チャネル領域の少なくとも一部に酸化ガリウムを含むコンタクト層を形成し、第２チャネル領域の少なくとも一部に酸化アルミニウムを含む絶縁領域する工程を備えている。本発明の製造方法はさらに、コンタクト層に電気的に接続する第２電極を形成する工程を備えている。
上記の製造方法では、溝の底面において露出している第１チャネル領域の表面、及び第２チャネル領域の表面の一部を同時に酸化することによって、第１チャネル領域の少なくとも一部に酸化ガリウムを含むコンタクト層を形成し、第２チャネル領域の少なくとも一部に酸化アルミニウムを含む絶縁領域することを特徴としている。この工程によって、第２電極に接続するためのコンタクト層が形成されるとともに、半導体装置を周囲から絶縁分離するための絶縁領域も同時に形成することができる。
本発明の製造方法は、ゲート部とコンタクト部に連続して伸びているｐ型半導体領域と第１チャネル領域と第２チャネル領域の積層体を準備し、コンタクト部の範囲に存在する第１チャネル領域及び第２チャネル領域の一部にｎ型の不純物を導入し、ｎ型部分領域を形成する工程を備えている。本発明の製造方法は、そのｎ型部分領域の第２チャネル領域の一部を除去し、第１チャネル領域が露出する溝を形成する工程を備えている。本発明の製造方法は、その溝の底面において露出している第１チャネル領域の表面、及びその溝よりも反ゲート部側の第２チャネル領域の表面の一部を酸化し、第１チャネル領域の少なくとも一部に酸化ガリウムを含むコンタクト層を形成し、第２チャネル領域の少なくとも一部に酸化アルミニウムを含む絶縁領域する工程を備えている。本発明の製造方法はさらに、コンタクト層に電気的に接続する第２電極を形成する工程を備えている。
上記の製造方法では、溝の底面において露出している第１チャネル領域の表面、及び第２チャネル領域の表面の一部を同時に酸化することによって、第１チャネル領域の少なくとも一部に酸化ガリウムを含むコンタクト層を形成し、第２チャネル領域の少なくとも一部に酸化アルミニウムを含む絶縁領域することを特徴としている。この工程によって、第２電極に接続するためのコンタクト層が形成されるとともに、半導体装置を周囲から絶縁分離するための絶縁領域も同時に形成することができる。
本発明によると、ｐ型の半導体領域とｎ型の半導体領域の両者に対して、少ない工程数で電極を設けることができる。
本発明の好ましい形態を列記する。
（第１形態） 窒化ガリウム系半導体は、一般式がAlXGaYIn1-X-YN（ただし、０≦X≦１、０＜Y≦１、０≦1−X−Y≦１）で表される。
（第２形態） ｐ型部分領域の表面及びｎ型部分領域の表面に対する酸化処理は、熱酸化処理、オゾン処理等を利用することができる。
（第１形態） 窒化ガリウム系半導体は、一般式がAlXGaYIn1-X-YN（ただし、０≦X≦１、０＜Y≦１、０≦1−X−Y≦１）で表される。
（第２形態） ｐ型部分領域の表面及びｎ型部分領域の表面に対する酸化処理は、熱酸化処理、オゾン処理等を利用することができる。
図１に、ヘテロ接合を有する縦型の半導体装置１０の要部断面図を模式的に示す。
半導体装置１０は、アルミニウム（Al）のドレイン電極２２を裏面に備えている。半導体装置１０は、そのドレイン電極２２上に形成されており、窒化ガリウム（GaN）を主材料とするｎ＋型のドレイン層２４を備えている。ドレイン層２４の不純物には、シリコン（Si）又は酸素（O）が用いられており、そのキャリア濃度は約３×１０18cm-3に調整されている。ドレイン層２４の厚みは、約２００μｍである。
半導体装置１０は、アルミニウム（Al）のドレイン電極２２を裏面に備えている。半導体装置１０は、そのドレイン電極２２上に形成されており、窒化ガリウム（GaN）を主材料とするｎ＋型のドレイン層２４を備えている。ドレイン層２４の不純物には、シリコン（Si）又は酸素（O）が用いられており、そのキャリア濃度は約３×１０18cm-3に調整されている。ドレイン層２４の厚みは、約２００μｍである。
半導体装置１０は、ドレイン層２４上に形成されており、窒化ガリウムを主材料とするｎ−型の低濃度半導体領域２６を備えている。低濃度半導体領域２６の不純物にはシリコンが用いられており、そのキャリア濃度は約１×１０16cm-3に調整されている。
半導体装置１０は、低濃度半導体領域２６上の一部に形成されており、窒化ガリウムを主材料とするｐ＋型のｐ型半導体領域２８を備えている。ｐ型半導体領域２８は、低濃度半導体領域２６上に相互間に間隔を残して分散して配置されている。ｐ型半導体領域２８の不純物にはマグネシウム（Mg）が用いられており、そのキャリア濃度は約１×１０18cm-3に調整されている。ｐ型半導体領域２８の厚みは、約０．５μｍである。ｐ型半導体領域２８は、低濃度半導体領域２６上に複数個が形成されている。複数個のｐ型半導体領域２８は、低濃度半導体領域２６上に分散して形成されている。ｐ型半導体領域２８とそれに隣合うｐ型半導体領域２８の間には、低濃度半導体領域２６の一部が介在しており、その一部は凸状の形状を有している。
図１に示すように、この例では、紙面左右に２つのｐ型半導体領域２８が図示されている。平面視したときに、ｐ型半導体領域２８は、紙面奥行き方向に長く伸びている。複数個のｐ型半導体領域２８は、低濃度半導体領域２６上にストライプ状に配置されている。後述するように、ｐ型半導体領域２８とそれに隣合うｐ型半導体領域２８の間に介在する凸状の低濃度半導体領域２６の一部は、電流が縦方向に流れる領域である。したがって、ｐ型半導体領域２８が分散して形成されていることによって、電流が縦方向に流れる凸状の低濃度半導体領域２６の一部が、半導体装置１０の面内に多く確保される。このため、半導体装置１０は、小さなオン抵抗を得ることができる。
ｐ型半導体領域２８の横方向の距離Ｌ２８は、約１０〜２５μｍである。なお、図１は、半導体装置１０の単位構造を表しており、実際には、その単位構造が紙面左右に繰り返し形成されている。したがって、実際のｐ型半導体領域２８の横方向の距離は、前記距離Ｌ２８の約２倍になる。ｐ型半導体領域２８とそれに隣合うｐ型半導体領域２８の間の距離Ｌ２６は、約１〜１０μｍである。
ｐ型半導体領域２８の横方向の距離Ｌ２８は、約１０〜２５μｍである。なお、図１は、半導体装置１０の単位構造を表しており、実際には、その単位構造が紙面左右に繰り返し形成されている。したがって、実際のｐ型半導体領域２８の横方向の距離は、前記距離Ｌ２８の約２倍になる。ｐ型半導体領域２８とそれに隣合うｐ型半導体領域２８の間の距離Ｌ２６は、約１〜１０μｍである。
半導体装置１０は、ｐ型半導体領域２８上に形成されており、窒化アルミニウム（AlN）を主材料とする不純物拡散抑制膜３２を備えている。不純物拡散抑制膜３２は、ｐ型半導体領域２８に含まれているマグネシウムが、チャネル領域３５等に拡散するのを抑制する。不純物拡散抑制膜３２は、ｐ型半導体領域２８上の全範囲を覆っていない。後述するように、ｐ型半導体領域２８とソース電極５８が電気的に接続するために、ｐ型半導体領域２８の上面の一部は、不純物拡散抑制膜３２で被覆されていない。
半導体装置１０は、低濃度半導体領域２６上及び不純物拡散抑制膜３２上に形成されているチャネル領域３５を備えている。チャネル領域３５は、バンドギャップの幅が異なる第１チャネル領域３４と第２チャネル領域３６を備えている。第１チャネル領域３４は、ｐ型半導体領域２８側に設けられている。第１チャネル領域３４と第２チャネル領域３６は直接的に接しており、第１チャネル領域３４と第２チャネル領域３６によってヘテロ接合が構成されている。
第１チャネル領域３４には、窒化ガリウムが用いられている。第１チャネル領域３４の不純物にはシリコンが用いられており、そのキャリア濃度は約１×１０16cm-3に調整されている。第１チャネル領域３４の厚みは、約１００nmである。
第２チャネル領域３６には、窒化ガリウム・アルミニウム（Al0.3Ga0.7N）が用いられている。第２チャネル領域３６の結晶構造にはアルミニウムが含まれており、そのバンドギャップの幅は、第１チャネル領域３４のバンドギャップの幅よりも広い。第２チャネル領域３６の不純物にはシリコンが用いられており、そのキャリア濃度は約１×１０16cm-3に調整されている。第２チャネル領域３６の厚みは、約２５nmである。
半導体装置１０は、第２チャネル領域３６上に形成されており、酸化シリコンを主材料とするゲート絶縁膜３８を備えている。半導体装置１０はさらに、ゲート絶縁膜３８上に形成されており、ポリシリコンを主材料とするゲート電極３９を備えている。なお、本実施例のゲート電極３９は、チャネル領域３５のほぼ全範囲に対向して形成されているが、後述するように、ゲート電極３９は、ｐ型半導体領域２８に対向する位置の少なくとも一部に形成されていればよい。ゲート電極３９は、ソース領域５４とｐ型半導体領域２８の中央側端部の間に存在するチャネル領域３５に対向する部分に形成されていればよい。この場合、半導体装置１０のオン・オフを正確に切替えることができる。ｐ型半導体領域２８、不純物拡散抑制膜３２、第１チャネル領域３４、及び第２チャネル領域３６が積層している部分をゲート部３０という。
半導体装置１０はさらに、コンタクト部５０を備えている。コンタクト部５０は、窒化ガリウムを主材料とするｐ型のｐ型部分領域５２を備えている。ｐ型部分領域５２は、不純物拡散抑制膜３２に形成されている開孔を介してｐ型半導体領域２８に直接的に接している。後述するが、ｐ型部分領域５２は、ｐ型半導体領域２８に存在するマグネシウムが拡散することによって形成される。
コンタクト部５０は、窒化ガリウムを主材料とするｎ＋型のソース領域５４（ｎ型部分領域の一例）を備えている。ソース領域５４は、チャネル領域３５に直接的に接している。ソース領域５４は、ｐ型半導体領域２８に対向する位置に形成されている。ソース領域５４は、ｐ型半導体領域２８とそれに隣合うｐ型半導体領域２８の間に介在している凸状の低濃度半導体領域２６の一部に対して、ゲート部３０を挟んで対向している。換言すると、水平方向において、ｐ型半導体領域２８とそれに隣合うｐ型半導体領域２８の間に介在している凸状の低濃度半導体領域２６の一部とソース領域５４の間には、ゲート部３０が介在している。ソース領域５４の不純物にはシリコンが用いられており、そのキャリア濃度は約３×１０18cm-3に調整されている。
コンタクト部５０は、アルミニウムのソース電極５８を備えている。コンタクト部５０はさらに、ｐ型部分領域５２とソース電極５８の間に形成されており、酸化ガリウム（Ga2O3）を主材料とするコンタクト層５６を備えている。コンタクト層５６は、ソース領域５４とソース電極５８の間にも形成されている。コンタクト層５６は、ｐ型部分領域５２とソース電極５８の間を良好に電気的に接続するとともに、ソース領域５４とソース電極５８の間も良好に電気的に接続している。
次に、半導体装置１０の動作を説明する。
ｐ型半導体領域２８が不純物拡散抑制膜３２を介して第１チャネル領域３４に間接的に接している。このため、ゲート電極３９に電圧を印加していない状態では、第１チャネル領域３４に空乏層が形成され、その空乏層は第１チャネル領域３４と第２チャネル領域３６のヘテロ接合面にまで伸びている。これにより、ヘテロ接合面の伝導体のエネルギー準位は、フェルミ準位よりも上側に存在することになる。このため、ゲート電極３９に電圧を印加していない状態では、２次元電子ガス層は、ヘテロ接合面に形成されない。したがって、ゲート電極３９に電圧が印加されていない状態では、電子の走行が停止され、半導体装置１０は、ノーマリオフとして動作する。
ｐ型半導体領域２８が不純物拡散抑制膜３２を介して第１チャネル領域３４に間接的に接している。このため、ゲート電極３９に電圧を印加していない状態では、第１チャネル領域３４に空乏層が形成され、その空乏層は第１チャネル領域３４と第２チャネル領域３６のヘテロ接合面にまで伸びている。これにより、ヘテロ接合面の伝導体のエネルギー準位は、フェルミ準位よりも上側に存在することになる。このため、ゲート電極３９に電圧を印加していない状態では、２次元電子ガス層は、ヘテロ接合面に形成されない。したがって、ゲート電極３９に電圧が印加されていない状態では、電子の走行が停止され、半導体装置１０は、ノーマリオフとして動作する。
ゲート電極３９に正の電圧が印加されている状態では、第１チャネル領域３４に形成されていた空乏層が縮小し、第１チャネル領域３４と第２チャネル領域３６のヘテロ接合面の伝導体のエネルギー準位は、フェルミ準位よりも下側に存在することになる。これにより、ヘテロ接合面に２次元電子ガス層が形成される。このため、ゲート電極３９に正の電圧が印加されている状態では、２次元電子ガス層内のポテンシャル井戸内に電子が存在する状態が作り出される。この結果、２次元電子ガス層内を電子が走行し、半導体装置１０はオンとなる。ソース領域５４からヘテロ接合面の２次元電子ガス層に沿って横方向に走行してきた電子は、低濃度半導体領域２６の凸部（ｐ型半導体領域２８を隔てている部分であり、低濃度半導体領域２６が第１チャネル領域３４に接する部分である）を縦方向に流れ、低濃度半導体領域２６及びドレイン層２４を経由してドレイン電極２２まで流れる。これにより、ソース電極５８とドレイン電極２２の間が導通する。
上記したように、半導体装置１０のオン・オフの制御は、ｐ型半導体領域２８、不純物拡散抑制膜３２、第１チャネル領域３４、第２チャネル領域３６、ゲート絶縁膜３８及びゲート電極３９が積層しているゲート部３０で行われている。即ち、半導体装置１０のオン・オフの制御は、ゲート電極３９に印加する電圧によって、第１チャネル領域３４に形成されている空乏層の厚み方向の幅を制御することによって行われている。
ｐ型半導体領域２８は、ｐ型部分領域５２とコンタクト層５６を介してソース電極５８に電気的に接続している。コンタクト層５６は、ｐ型部分領域５２とソース電極５８の間に良好なオーミック接続を提供する。このため、ｐ型半導体領域２８の電位は、ソース電極５８の電位、即ち接地電位に安定して固定される。このため、ｐ型半導体領域２８から第１チャネル領域３４内に伸展する空乏層も安定して形成される。この結果、半導体装置１０のオン・オフの制御は、ゲート電極３９に印加する電圧に基づいて良好に制御される。
さらに、コンタクト層５６は、ソース領域５４とソース電極５８の間にも良好な電気的な接続を提供する。このため、ソース領域５４とソース電極５８の間のコンタクト抵抗が小さい。この結果、半導体装置１０のオン抵抗は、小さい値になる。
さらに、コンタクト層５６は、ｐ型部分領域５２とソース領域５４の両者に共通して設けられている。半導体装置１０は、ｐ型部分領域５２とソース領域５４のそれぞれに専用のコンタクト層を形成しない。コンタクト層５６は、同一工程で作成することができる。半導体装置１０は、少ない工程数で製造することが可能であるとともに、ｐ型部分領域５４とソース電極５８の間のコンタクト特性とソース領域５２とソース電極の間のコンタクト特性の両者を改善することができる。
さらに、コンタクト層５６は、ソース領域５４とソース電極５８の間にも良好な電気的な接続を提供する。このため、ソース領域５４とソース電極５８の間のコンタクト抵抗が小さい。この結果、半導体装置１０のオン抵抗は、小さい値になる。
さらに、コンタクト層５６は、ｐ型部分領域５２とソース領域５４の両者に共通して設けられている。半導体装置１０は、ｐ型部分領域５２とソース領域５４のそれぞれに専用のコンタクト層を形成しない。コンタクト層５６は、同一工程で作成することができる。半導体装置１０は、少ない工程数で製造することが可能であるとともに、ｐ型部分領域５４とソース電極５８の間のコンタクト特性とソース領域５２とソース電極の間のコンタクト特性の両者を改善することができる。
（半導体装置１０の製造方法）
次に半導体装置１０の製造方法を説明する。
まず、図２に示すように、ｎ＋型の窒化ガリウムを主材料とする半導体基板２４（後にドレイン層２４となる）を用意する。半導体基板２４の厚みは約２００μmである。
次に、図３に示すように、MOCVD（Metal Organic Chemical Vapor Deposition）法を利用して、半導体基板２４上にｎ−型の低濃度半導体領域２６を結晶成長する。低濃度半導体領域２６の厚みは、約６μmである。さらに、MOCVD法を利用して、低濃度半導体領域２６上にｐ＋型のｐ型半導体領域２８を結晶成長する。ｐ型半導体領域２８の厚みは、約０．５μmである。次に、CVD（Chemical Vapor Deposition）法を利用して、ｐ型半導体領域２８上に酸化シリコンのマスク６２を成膜する。
次に半導体装置１０の製造方法を説明する。
まず、図２に示すように、ｎ＋型の窒化ガリウムを主材料とする半導体基板２４（後にドレイン層２４となる）を用意する。半導体基板２４の厚みは約２００μmである。
次に、図３に示すように、MOCVD（Metal Organic Chemical Vapor Deposition）法を利用して、半導体基板２４上にｎ−型の低濃度半導体領域２６を結晶成長する。低濃度半導体領域２６の厚みは、約６μmである。さらに、MOCVD法を利用して、低濃度半導体領域２６上にｐ＋型のｐ型半導体領域２８を結晶成長する。ｐ型半導体領域２８の厚みは、約０．５μmである。次に、CVD（Chemical Vapor Deposition）法を利用して、ｐ型半導体領域２８上に酸化シリコンのマスク６２を成膜する。
次に、図４に示すように、リソグラフィー技術を利用して、マスク６２の一部を除去する。次に、ＲＩＥ技術を利用して、露出するｐ型半導体領域２８の一部を貫通して低濃度半導体領域２６にまで達するトレンチ７１を形成する。トレンチ７１を形成した後に、マスク６２を除去する。
次に、図５に示すように、MOCVD法を利用して、ｐ型半導体領域２８及び低濃度半導体領域２６の表面に窒化アルミニウムの不純物拡散抑制膜３２を成膜する。
次に、図６に示すように、リソグラフィー技術を利用して、トレンチ７１の内壁に形成されている不純物拡散抑制膜３２を除去するとともに、ｐ型半導体領域２８がコンタクトするための開孔に対応する部分の不純物拡散抑制膜３２を除去する。
次に、図７に示すように、CVD法を利用して、不純物拡散抑制膜３２及び露出するｐ型半導体領域２８上に酸化シリコンのマスク６４を形成する。
次に、図５に示すように、MOCVD法を利用して、ｐ型半導体領域２８及び低濃度半導体領域２６の表面に窒化アルミニウムの不純物拡散抑制膜３２を成膜する。
次に、図６に示すように、リソグラフィー技術を利用して、トレンチ７１の内壁に形成されている不純物拡散抑制膜３２を除去するとともに、ｐ型半導体領域２８がコンタクトするための開孔に対応する部分の不純物拡散抑制膜３２を除去する。
次に、図７に示すように、CVD法を利用して、不純物拡散抑制膜３２及び露出するｐ型半導体領域２８上に酸化シリコンのマスク６４を形成する。
次に、図８に示すように、MOCVD法を利用して、トレンチ７１の底面において露出している低濃度半導体領域２６の表面から窒化ガリウムを結晶成長する。結晶成長は、ｐ型半導体領域２８と同一の高さになるまで続ける。形成される結晶の不純物濃度は、低濃度半導体領域２６の不純物濃度と同一に調整されている。このため、結晶成長した部分と低濃度半導体領域２６は、連続した一つの領域と評価することができる。
次に、図９に示すように、マスク６４を除去した後に、トレンチ７１において露出している低濃度半導体領域２６の表面、不純物拡散抑制膜３２の表面及び露出しているｐ型半導体領域２８の表面から窒化ガリウムを結晶成長し、第１チャネル領域３４を形成する。第１チャネル領域３４の厚みは、１００nmである。第１チャネル領域３４の不純物濃度は、低濃度半導体領域２６の不純物濃度と同一に調整されている。
なお、不純物抑制膜３２の材料に、酸化シリコン又は窒化シリコンを用いると、この工程において選択横方向成長法（ELO）の技術を利用することができる。酸化シリコン又は窒化シリコンは、それらの表面から結晶成長が生じない。したがって、トレンチ７１において露出している低濃度半導体領域２６の表面からの結晶成長が、不純物拡散抑制膜３２の表面を横方向に進行する。このとき、不純物拡散抑制膜３２の表面を覆って形成される部分は、結晶欠陥の密度が低減化された良質な半導体層になる。なお、ELO技術で成長した半導体層の厚みが厚い場合は、エッチング、研磨などにより所望の厚さに調整することができる。
なお、不純物抑制膜３２の材料に、酸化シリコン又は窒化シリコンを用いると、この工程において選択横方向成長法（ELO）の技術を利用することができる。酸化シリコン又は窒化シリコンは、それらの表面から結晶成長が生じない。したがって、トレンチ７１において露出している低濃度半導体領域２６の表面からの結晶成長が、不純物拡散抑制膜３２の表面を横方向に進行する。このとき、不純物拡散抑制膜３２の表面を覆って形成される部分は、結晶欠陥の密度が低減化された良質な半導体層になる。なお、ELO技術で成長した半導体層の厚みが厚い場合は、エッチング、研磨などにより所望の厚さに調整することができる。
次に、図１０に示すように、MOCVD法を利用して、第１チャネル領域３４上に第２チャネル領域３６を結晶成長する。第２チャネル領域３６の厚みは２５nmである。
なお、第１チャネル領域３４及び第２チャネル領域３６を形成すると同時に、ｐ型半導体領域２８に含まれていたマグネシウムの一部が、不純物拡散抑制膜３２の開孔から第１チャネル領域３４及び第２チャネル領域３６の一部に拡散し、ｐ型部分領域５２を形成する。
次に、CVD法を利用して、第２チャネル領域３６の表面に酸化シリコンのマスク６６を形成する。次に、マスク６６は、リソグラフィー技術とエッチング技術を利用して、コンタクト部に対応する部分が選択的に除去される。
次に、イオン注入技術を利用して、マスク６６の開孔から露出している第２チャネル領域３６及び第１チャネル領域３４に不純物を導入する。このとき、窒素をドーズ量１×１０15cm-2、加速電圧３５eVで注入した後に、シリコンをドーズ量１×１０15cm-2、加速電圧６５eVで注入する。イオン注入をした後に、マスク６６を除去する。
なお、第１チャネル領域３４及び第２チャネル領域３６を形成すると同時に、ｐ型半導体領域２８に含まれていたマグネシウムの一部が、不純物拡散抑制膜３２の開孔から第１チャネル領域３４及び第２チャネル領域３６の一部に拡散し、ｐ型部分領域５２を形成する。
次に、CVD法を利用して、第２チャネル領域３６の表面に酸化シリコンのマスク６６を形成する。次に、マスク６６は、リソグラフィー技術とエッチング技術を利用して、コンタクト部に対応する部分が選択的に除去される。
次に、イオン注入技術を利用して、マスク６６の開孔から露出している第２チャネル領域３６及び第１チャネル領域３４に不純物を導入する。このとき、窒素をドーズ量１×１０15cm-2、加速電圧３５eVで注入した後に、シリコンをドーズ量１×１０15cm-2、加速電圧６５eVで注入する。イオン注入をした後に、マスク６６を除去する。
次に、図１１に示すように、第２チャネル領域３６の表面全体に、酸化シリコンのマスク６７を形成する。マスク６７を形成した後に、アニール処理（N2雰囲気下、１１００℃、２０分）を実施する。アニール処理を実施すると、先のイオン注入で導入された窒素及び酸素の不純物が活性化してソース領域５４が形成される。アニール処理後、酸化シリコンのマスク６７を除去する。
次に、図１２に示すように、CVD法を利用して、１００nmの厚さのポリシリコンのマスク６８を形成する。次に、リソグラフィー技術とエッチング技術を利用して、マスク６８の一部に開孔を形成する。この開口部は、後に酸化ガリウムのコンタクト層を形成する部分に対応している。さらに、その開口部から露出しているソース領域５４及びｐ型部分領域５２のうち第２チャネル領域３６に対応する部分を除去し、ソース領域５４及びｐ型部分領域５２のうち第１チャネル領域３４に対応する部分の表面を露出する。
次に、図１３に示すように、酸化処理（酸素雰囲気下、８８０℃、５時間）を実施する。酸化処理によって、ｐ型部分領域５２の表面及びソース領域５４の表面が酸化され、酸化ガリウムのコンタクト層５６が形成される。コンタクト層５６は、ｐ型部分領域５２とソース領域５４の両者に連続して形成される。なお、詳細には、コンタクト層５６のうちｐ型部分領域５２を酸化して形成される部分の厚みとコンタクト層５６のうちソース領域５４を酸化して形成される部分の厚みは異なっていることが多い。図１３では、コンタクト層５６がｐ型部分領域５２とソース領域５４の両者に連続して形成されていることを明瞭にするために、簡単化して図示している。また、本工程の酸化処理によってマスク６８も酸化され、酸化シリコンとポリシリコンの積層膜となるが、図１２では簡単化して図示している。マスク６８は、酸化処理後にフッ酸によるエッチングによって除去する。
次に、図１３に示すように、酸化処理（酸素雰囲気下、８８０℃、５時間）を実施する。酸化処理によって、ｐ型部分領域５２の表面及びソース領域５４の表面が酸化され、酸化ガリウムのコンタクト層５６が形成される。コンタクト層５６は、ｐ型部分領域５２とソース領域５４の両者に連続して形成される。なお、詳細には、コンタクト層５６のうちｐ型部分領域５２を酸化して形成される部分の厚みとコンタクト層５６のうちソース領域５４を酸化して形成される部分の厚みは異なっていることが多い。図１３では、コンタクト層５６がｐ型部分領域５２とソース領域５４の両者に連続して形成されていることを明瞭にするために、簡単化して図示している。また、本工程の酸化処理によってマスク６８も酸化され、酸化シリコンとポリシリコンの積層膜となるが、図１２では簡単化して図示している。マスク６８は、酸化処理後にフッ酸によるエッチングによって除去する。
次に、HTO(High Temperature Oxide)法を利用して、酸化シリコンのゲート絶縁膜３８を形成する。ゲート絶縁膜３８の厚みは、５０nmである。
次に、CVD法を利用して、ゲート絶縁膜３８の表面に不純物が高濃度に導入されたポリシリコンのゲート電極３９を形成する。次に、リソグラフィー技術及びエッチング技術を利用して、ゲート絶縁膜３８とゲート電極３９を所望の形状に加工する。この工程を経て、図１４に示す構造が得られる。
次に、CVD法を利用して、ゲート絶縁膜３８の表面に不純物が高濃度に導入されたポリシリコンのゲート電極３９を形成する。次に、リソグラフィー技術及びエッチング技術を利用して、ゲート絶縁膜３８とゲート電極３９を所望の形状に加工する。この工程を経て、図１４に示す構造が得られる。
次に、スパッタ法を利用して、コンタクト層５６の表面にソース電極５８を蒸着する。ソース電極５８は、コンタクト層５６を介してｐ型部分領域５２及びソース領域５４の両者に電気的に接続している。
酸化ガリウムのコンタクト層５６は導電性を有しており、ｐ型部分領域５２とソース電極５８の間を良好に電気的に接続することができる。さらに、コンタクト層５６は、ソース領域５４とソース電極５８の間も良好に電気的に接続することができる。本実施例の製造方法では、ｐ型部分領域５２の表面とソース領域５４の表面のそれぞれに専用のコンタクト層を形成しない。本実施例の製造方法を利用すると、少ない工程数で製造することが可能であるとともに、ｐ型部分領域５２とソース電極５８の間のコンタクト特性とソース領域５４とソース電極５８の間のコンタクト特性の両者を改善することができる。さらに、コンタクト層５６及びソース電極５８がセルフアライン的に形成されるので、コンタクト層５６及びソース電極５８を少ない面積にすることができる。本実施例の製造方法は、半導体装置１０の小型化に寄与することができる。
酸化ガリウムのコンタクト層５６は導電性を有しており、ｐ型部分領域５２とソース電極５８の間を良好に電気的に接続することができる。さらに、コンタクト層５６は、ソース領域５４とソース電極５８の間も良好に電気的に接続することができる。本実施例の製造方法では、ｐ型部分領域５２の表面とソース領域５４の表面のそれぞれに専用のコンタクト層を形成しない。本実施例の製造方法を利用すると、少ない工程数で製造することが可能であるとともに、ｐ型部分領域５２とソース電極５８の間のコンタクト特性とソース領域５４とソース電極５８の間のコンタクト特性の両者を改善することができる。さらに、コンタクト層５６及びソース電極５８がセルフアライン的に形成されるので、コンタクト層５６及びソース電極５８を少ない面積にすることができる。本実施例の製造方法は、半導体装置１０の小型化に寄与することができる。
次に、スパッタ法を利用して、ドレイン層２４の裏面にドレイン電極２２を形成する。最後にアニール処理を実施する。これらの工程を経て、図１に示す半導体装置１０を得ることができる。
上記の製造方法は、他に以下の工程を含んでいてもよい。
図１５に、半導体装置１０の他の製造方法の製造過程を示す。図１５の製造過程は、ソース領域５４及びｐ型部分領域５２のうち第２チャネル領域３６に対応する部分を除去する前の段階であり、図１２の製造過程に対応している。
図１５に、半導体装置１０の他の製造方法の製造過程を示す。図１５の製造過程は、ソース領域５４及びｐ型部分領域５２のうち第２チャネル領域３６に対応する部分を除去する前の段階であり、図１２の製造過程に対応している。
図１５に示すように、マスク６８の一部を除去し、ソース領域５４、ｐ型部分領域７２、及び反ゲート部側の第２チャネル領域３６の表面３６ａを露出させる。
次に、図１６に示すように、ソース領域５４の一部及びｐ型部分領域５２の一部を除去し、溝７２を形成する。溝７２は、ソース領域５４及びｐ型部分領域５２に形成され、第２チャネル領域３６に形成されていない。溝７２の深さは、第２チャネル領域３６の厚みに対応している。したがって、溝７２を形成することによって、ソース領域５４及びｐ型部分領域５２のうち第２チャネル領域３６に対応する部分が除去され、ソース領域５４及びｐ型部分領域５２のうち第１チャネル領域３４に対応する部分の表面が露出する。
次に、図１６に示すように、ソース領域５４の一部及びｐ型部分領域５２の一部を除去し、溝７２を形成する。溝７２は、ソース領域５４及びｐ型部分領域５２に形成され、第２チャネル領域３６に形成されていない。溝７２の深さは、第２チャネル領域３６の厚みに対応している。したがって、溝７２を形成することによって、ソース領域５４及びｐ型部分領域５２のうち第２チャネル領域３６に対応する部分が除去され、ソース領域５４及びｐ型部分領域５２のうち第１チャネル領域３４に対応する部分の表面が露出する。
次に、図１７に示すように、酸化処理（酸素雰囲気下、８８０℃、５時間）を実施する。酸化処理によって、ソース領域５４の表面及びｐ型部分領域５２の表面が酸化され、酸化ガリウムのコンタクト層５６が形成される。同時に、第２チャネル領域３６の表面３６ａが酸化され、酸化アルミニウムを含む絶縁領域７４が形成される。
絶縁領域７４は、第２チャネル領域３６及び第１チャネル領域３４内に形成され、ヘテロ接合面を実質的に破壊する。このため、素子分離を良好に行うことができる。この素子分離技術は、複数の半導体装置１０群とその周囲に形成される他の素子の間を電気的に分離するときに有用である。
絶縁領域７４は、第２チャネル領域３６及び第１チャネル領域３４内に形成され、ヘテロ接合面を実質的に破壊する。このため、素子分離を良好に行うことができる。この素子分離技術は、複数の半導体装置１０群とその周囲に形成される他の素子の間を電気的に分離するときに有用である。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
２２：ドレイン電極
２４：ドレイン層
２６：低濃度半導体領域
２８：ｐ型半導体領域
３０：ゲート部
３２：不純物拡散抑制膜
３４：第１チャネル領域
３５：チャネル領域
３６：第２チャネル領域
３８：ゲート絶縁膜
３９：ゲート電極
５０：コンタクト部
５２：ｐ型部分領域
５４：ソース領域
５６：コンタクト層
５８：ソース電極
２４：ドレイン層
２６：低濃度半導体領域
２８：ｐ型半導体領域
３０：ゲート部
３２：不純物拡散抑制膜
３４：第１チャネル領域
３５：チャネル領域
３６：第２チャネル領域
３８：ゲート絶縁膜
３９：ゲート電極
５０：コンタクト部
５２：ｐ型部分領域
５４：ソース領域
５６：コンタクト層
５８：ソース電極
Claims (7)
- 半導体装置を製造する方法であって、
ｐ型の不純物を含む窒化ガリウム系半導体の第１部分領域とｎ型の不純物を含む窒化ガリウム系半導体の第２部分領域が表面に露出している半導体領域を酸化し、第１部分領域の少なくとも一部に酸化ガリウムを含む第１コンタクト層を形成するとともに第２部分領域の少なくとも一部にも酸化ガリウムを含む第２コンタクト層を形成する工程と、
第１コンタクト層に電気的に接続する第１電極を形成する工程と、
第２コンタクト層に電気的に接続する第２電極を形成する工程と、
を備えている製造方法。 - 半導体装置であって、
ｐ型の不純物を含む窒化ガリウム系半導体の第１部分領域とｎ型の不純物を含む窒化ガリウム系半導体の第２部分領域を有する半導体領域と、
第１部分領域に電気的に接続する第１電極と、
第１部分領域と第１電極の間に形成されているとともに酸化ガリウムを含む第１コンタクト層と、
第２部分領域に電気的に接続する第２電極と、
第２部分領域と第２電極の間に形成されているとともに酸化ガリウムを含む第２コンタクト層と、
を備えている半導体装置。 - ゲート部とコンタクト部が横方向に並んで配置されている半導体装置であって、
ゲート部は、
ｐ型の不純物を含む窒化ガリウム系半導体のｐ型半導体領域と、
ゲート電極と、
ｐ型半導体領域とゲート電極の間に形成されているとともに窒化ガリウム系半導体のチャネル領域を有し、
コンタクト部は、
前記ｐ型半導体領域に電気的に接続しているとともにｐ型の不純物を含む窒化ガリウム系半導体のｐ型部分領域と、
ｐ型部分領域に電気的に接続する第１電極と、
ｐ型部分領域と第１電極の間に形成されているとともに酸化ガリウムを含む第１コンタクト層と、
前記チャネル領域に電気的に接続しており、ｎ型の不純物を含む窒化ガリウム系半導体のｎ型部分領域と、
ｎ型部分領域に電気的に接続する第２電極と、
ｎ型部分領域と第２電極の間に形成されているとともに酸化ガリウムを含む第２コンタクト層と、
を備えている半導体装置。 - ｐ型部分領域とｎ型部分領域が直接的に接しており、第１コンタクト層と第２コンタクト層が連続していることを特徴とする請求項３の半導体装置。
- チャネル領域は、第１チャネル領域と第２チャネル領域を有し、
第１チャネル領域のバンドギャップの幅と第２チャネル領域のバンドギャップの幅が異なっており、第１チャネル領域と第２チャネル領域がヘテロ接合していることを特徴とする請求項３又は４の半導体装置。 - 第１チャネル領域は、アルミニウムを含まない窒化ガリウムであり、
第２チャネル領域は、アルミニウムを含む窒化ガリウムであることを特徴とする請求項５の半導体装置。 - 請求項６の半導体装置を製造する方法であり、
ゲート部とコンタクト部に連続して伸びているｐ型半導体領域と第１チャネル領域と第２チャネル領域の積層体を準備し、コンタクト部の範囲に存在する第１チャネル領域及び第２チャネル領域の一部にｎ型の不純物を導入し、ｎ型部分領域を形成する工程と、
そのｎ型部分領域の第２チャネル領域の一部を除去し、第１チャネル領域が露出する溝を形成する工程と、
その溝の底面において露出している第１チャネル領域の表面、及びその溝よりも反ゲート部側の第２チャネル領域の表面の一部を酸化し、第１チャネル領域の少なくとも一部に酸化ガリウムを含むコンタクト層を形成し、第２チャネル領域の少なくとも一部に酸化アルミニウムを含む絶縁領域する工程と、
前記コンタクト層に電気的に接続する第２電極を形成する工程と、
を備えている製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006191106A JP4822182B2 (ja) | 2006-07-12 | 2006-07-12 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006191106A JP4822182B2 (ja) | 2006-07-12 | 2006-07-12 | 半導体装置とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008021757A true JP2008021757A (ja) | 2008-01-31 |
| JP4822182B2 JP4822182B2 (ja) | 2011-11-24 |
Family
ID=39077528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006191106A Expired - Fee Related JP4822182B2 (ja) | 2006-07-12 | 2006-07-12 | 半導体装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4822182B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10665688B2 (en) * | 2015-12-24 | 2020-05-26 | Intel Corporation | Low Schottky barrier contact structure for Ge NMOS |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004260140A (ja) * | 2003-02-06 | 2004-09-16 | Toyota Central Res & Dev Lab Inc | Ｉｉｉ族窒化物半導体を有する半導体素子 |
| JP2007173742A (ja) * | 2005-12-26 | 2007-07-05 | Toyota Central Res & Dev Lab Inc | 窒化物半導体装置の製造方法 |
-
2006
- 2006-07-12 JP JP2006191106A patent/JP4822182B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004260140A (ja) * | 2003-02-06 | 2004-09-16 | Toyota Central Res & Dev Lab Inc | Ｉｉｉ族窒化物半導体を有する半導体素子 |
| JP2007173742A (ja) * | 2005-12-26 | 2007-07-05 | Toyota Central Res & Dev Lab Inc | 窒化物半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4822182B2 (ja) | 2011-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20230411508A1 (en) | Nitride semiconductor device and fabrication method therefor | |
| JP4645034B2 (ja) | Ｉｉｉ族窒化物半導体を有する半導体素子 | |
| JP6251071B2 (ja) | 半導体装置 | |
| TWI578530B (zh) | Semiconductor device and manufacturing method thereof | |
| US8354715B2 (en) | Semiconductor device and method of fabricating the same | |
| JP4077731B2 (ja) | 化合物半導体装置およびその製造方法 | |
| JP2007005764A (ja) | 半導体装置とその製造方法 | |
| JP5841417B2 (ja) | 窒化物半導体ダイオード | |
| US10396149B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP2010153493A (ja) | 電界効果半導体装置及びその製造方法 | |
| JP4938531B2 (ja) | 半導体装置 | |
| US9680001B2 (en) | Nitride semiconductor device | |
| JP2011204717A (ja) | 化合物半導体装置 | |
| JP7157138B2 (ja) | 窒化物半導体装置 | |
| JP2008210936A (ja) | 窒化物半導体素子および窒化物半導体素子の製造方法 | |
| JP2011155221A (ja) | 半導体装置およびその製造方法 | |
| TW201830525A (zh) | 半導體裝置及半導體裝置之製造方法 | |
| JP4645753B2 (ja) | Ｉｉｉ族窒化物半導体を有する半導体素子 | |
| JP2008021756A (ja) | Ｉｉｉ族窒化物半導体装置 | |
| JP2007115861A (ja) | へテロ接合トランジスタ | |
| JP2013055224A (ja) | 半導体装置およびその製造方法 | |
| JP2014135439A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP4822182B2 (ja) | 半導体装置とその製造方法 | |
| CN112310208A (zh) | 增强型氮化镓基晶体管及其制备方法、电子装置 | |
| JP2009038200A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090212 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090212 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110513 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110524 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110616 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110802 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110829 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140916 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140916 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |