JP2008016977A

JP2008016977A - 撮像装置及びその制御方法並びに撮像システム

Info

Publication number: JP2008016977A
Application number: JP2006183848A
Authority: JP
Inventors: Yasushi Oowa; 寧司大輪
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2006-07-03
Filing date: 2006-07-03
Publication date: 2008-01-24
Anticipated expiration: 2026-07-03
Also published as: US20080002036A1; JP4850602B2; US7697038B2

Abstract

【課題】駆動モードにかかわらず撮像部における蓄積時間をほぼ一定に保つこと。
【解決手段】撮像装置は、撮像面に複数の光電変換素子が配置された撮像部４と、撮像部４を制御する制御部と、を備える。ＭＰＵ１４は、前記撮像面の第１の領域に配置された第１の光電変換素子群から画像信号を読み出す第１のモードと、前記撮像面の前記第１の領域とは異なる第２の領域に配置された第２の光電変換素子群から画像信号を読み出す第２のモードとを有する。ＭＰＵ１４はまた、前記第１のモードと前記第２のモードとを切り替える場合、前記第１のモードによる前記撮像面の１ラインの読み出し期間と、前記第２のモードによる前記撮像面の１ラインの読み出し期間とが略等しくなるように制御を行う。
【選択図】図６

Description

本発明は、光電変換素子を有する撮像装置に関し、特に、ＣＭＯＳイメージセンサを用いる場合における電子ズームの高画質化に関する。

従来、固体撮像素子として、ＣＣＤイメージセンサ及びＣＭＯＳイメージセンサが広く用いられている。ＣＣＤイメージセンサでは、撮像面の画素内に配置された光電変換素子で光を信号電荷に変換し、その信号電荷を全画素から同時にＣＣＤに読み出して転送し、転送された信号電荷を電気信号に変えて出力する。一方、ＣＭＯＳイメージセンサでは、撮像面の画素内に配置された光電変換素子で光を信号電荷に変換し、その信号電荷を画素ごとに増幅して出力する。ＣＭＯＳイメージセンサは、任意の画素領域における光電変換素子の画像信号を選択的に読み出すこと（以下「部分読み出し」という。）ができる点で、全画素領域における光電変換素子の画像信号を同時に読み出すＣＣＤイメージセンサにはない特徴を有する。

図１は、ＣＭＯＳイメージセンサの上記の特徴を利用した電子ズーム動作の概念図である。図１（ａ）は通常モードにおける読出しを示す図であり、図１（ｂ）は２倍のズーム率のズームモードにおける読出しを示す図である。図１（ａ）及び図１（ｂ）において、撮像部１０１は、格子状に配置された複数の画素を有する。図１（ａ）及び図１（ｂ）では、１０×１０の画素が配置された撮像部を例示的に示したが、これに限定されず、任意の数の画素が配置された撮像部を用いることができる。

図１（ａ）に示すように、通常モードでは、８×８画素を表す太枠１０２の範囲内では、１画素置きに４×４画素の信号を読み出す間引き率２の読出しが行われる。これに対し、ズームモードでは、８×８画素を表す太枠１０２内の中央部１０３に連続して配置された４×４画素の信号を読み出す。この場合、間引き率１の読出しを行い、中央部１０３を拡大して表示させることができる。ズームモードで読み出す画素数は、通常モードと同じであるため、信号処理により画素数を増加させる必要がない。このため、電子ズームにおける画質を高画質にすることができる。
特開２００５−９４１４２号公報

しかしながら、ＣＭＯＳイメージセンサで信号電荷を蓄積する場合、撮像面のライン毎に信号電荷の蓄積時間にずれが生じる。このライン毎の蓄積時間のずれによって、１ラインの読み出し期間がずれる。１ラインの読み出し期間、すなわち、ある１ラインの信号の読み出し開始から、次に読み出される１ラインの信号の読み出し開始までの期間は、以下の数式１で表される。

１ラインの読み出し期間＝ＨＢＬＫ×α＋Ｓｋｉｐ×β＋水平画素数×基準クロック時間 … （数式１）
ここで、α、βは垂直方向の加算方法に応じて決定される。ＨＢＬＫは、水平ブランキング期間を表す。Ｓｋｉｐは、間引きにより１ラインをスキップするのに必要な期間（スキップ期間）を表す。水平画素数×基準クロック時間は、図９及び図１１に示す水平画素読み出し期間に対応する。数式１に示すように、１ラインの読み出し期間は、水平ブランキング期間、スキップ期間及び水平画素読み出し期間の３つの期間の合計で表される。一例として、垂直方向の２画素の加算平均を行う場合について、図２を参照して説明する。

図２に示す場合では、αは２であり、βは１である。水平画素数だけ転送するのに必要な時間は、基準クロック時間に依存する。１ライン読出し期間は、垂直方向の加算方法や駆動周波数などの駆動モードの変更により変化しうる。撮像面の上下の蓄積開始時間は、これらの駆動モードの変更により変動しうる。図３は、駆動モードが変更されたときのローリングシャッタの動作を示す図である。図３では、１ラインの読み出し期間が駆動モードの変更前よりも長くなった場合を例示的に示す。図３に示す場合では、画面上下の蓄積時間差は、駆動モードの変更前よりも大きくなる。

次に、ＥＶＦ（電子ビューファインダー）表示や動画録画などの動画処理において駆動モードが変更された場合の様子を図４に示す。なお、駆動モードを変更するタイミングは、読み出し終了後のＶＢＬＫ（垂直ブランク）期間中であるとする。

図４の横軸は時間を表し、縦軸はＣＭＯＳイメージセンサにおける読み出し位置を示す。フレーム５０５〜５１１は、各駆動におけるライン位置あたりの蓄積タイミングと蓄積時間を表している。図４では、時刻ｔ１（５０１）までは駆動モードＡで駆動し、時刻ｔ１（５０１）で駆動モードＢに切り替えた場合におけるフレーム５０５〜５１１の蓄積時間を示す。５０２は垂直同期信号ＶＤである。駆動モードＡでは全画面読み出し５０３を行い、駆動モードＢでは部分読み出し５０４を行う。駆動モードＡのフレーム５０５では、リセットタイミング５１４から読み出しタイミング５１５までが蓄積時間５１６に対応する。同様に、駆動モードＢのフレーム５０９では、リセットタイミング５１７から読み出しタイミング５１８までが蓄積時間５１９に対応する。駆動モードＡにおけるフレーム５０６及び５０７並びに駆動モードＢにおけるフレーム５１０及び５１１においても同様である。

フレーム５０８におけるリセット開始時刻は、時刻ｔ１より早いため、時刻ｔ１以前の期間におけるリセットタイミングは駆動モードＡと同じである。しかしながら、時刻ｔ１以降は駆動モードＢに切り替わるため、読出しタイミングが駆動モードＡとは異なる。その結果、駆動切り替え時のフレーム５０８では、切り替えの時刻ｔ１を境に画面上下の蓄積時間に差が生じてしまう。

本発明は、上記の課題に鑑みてなされたものであり、駆動モードにかかわらず撮像部における蓄積時間をほぼ一定に保つことを目的とする。

本発明の第１の側面は、撮像装置に係り、撮像面に複数の光電変換素子が配置された撮像部と、前記撮像部を制御する制御部と、を備え、前記制御部は、前記撮像面の第１の領域に配置された第１の光電変換素子群のＭ（Ｍは、Ｎよりも大きい整数）ラインの画像信号を１ラインの画像信号として前記撮像部から読み出す第１のモードと、前記撮像面の前記第１の領域よりも小さい第２の領域に配置された第２の光電変換素子群のＮ（１以上Ｍ未満の整数）ラインの画像信号を１ラインの画像信号として前記撮像部から読み出す第２のモードとを有し、前記第２のモードのおける水平期間は、前記第１のモードにおける水平期間のＮ／Ｍとなるように制御し、前記第１のモードにおける水平期間は、所定のラインの信号の読み出し開始から、前記Ｍラインの画像信号を１ラインの画像信号として読み出した後の次の所定のラインの画像信号の読み出し開始までの期間であり、前記第２のモードにおける水平期間は、所定のラインの信号の読み出し開始から、前記Ｎラインの画像信号を１ラインの画像信号として読み出した後の次の所定ラインの画像信号の読み出し開始までの期間であることを特徴とする。

本発明の第２の側面は、撮像装置に係り、光学系と、上記の撮像装置と、を備えることを特徴とする撮像システム。

本発明の第３の側面は、撮像面に複数の光電変換素子が配置された撮像部と、前記撮像部を制御する制御部とを有し、を備える撮像装置の制御方法に係り、前記撮像面の第１の領域に配置された第１の光電変換素子群のＭ（Ｍは、Ｎよりも大きい整数）ラインの画像信号を１ラインの画像信号として前記撮像部から読み出す第１のモードと、前記撮像面の前記第１の領域よりも小さい第２の領域に配置された第２の光電変換素子群のＮ（１以上Ｍ未満の整数）ラインの画像信号を１ラインの画像信号として前記撮像部から読み出す第２のモードとを有し、前記第２のモードのおける水平期間は、前記第１のモードにおける水平期間のＮ／Ｍとなるように制御し、前記第１のモードにおける水平期間は、所定のラインの信号の読み出し開始から、前記Ｍラインの画像信号を１ラインの画像信号として読み出した後の次の所定ラインの画像信号の読み出し開始までの期間であり、前記第２のモードにおける水平期間は、所定のラインの信号の読み出し開始から、前記Ｎラインの画像信号を１ラインの画像信号として読み出した後の次の所定ラインの画像信号の読み出し開始までの期間であることを特徴とする。

本発明によれば、駆動モードにかかわらず撮像部における蓄積時間をほぼ一定に保つことができる。

以下、本発明の好適な実施の形態について、添付図面を参照して詳細に説明する。
（第１の実施形態）
図５は、本発明の好適な実施の形態に係る撮像システムの構成を示す図である。ここで光電変換は、被写体からの光が絞り羽根１を通り、レンズ２により撮像部４へ結像されることで行われる。フィルター群３は、モアレ等を防ぐために光の高域をカットする光学ローパス・フィルター、色補正フィルター及び赤外線カットフィルター等が組み合わされたものである。撮像部４では、アドレス指定部８からの信号により、Ｘアドレス選択部６及びＹアドレス選択部５により２次元で画素の選択が行われ、出力信号がタイミング調整部７に読み出される。タイミング調整部７では、撮像部４からの１つ又は複数の出力信号のタイミング調整が行われる。そして、タイミング調整部７から出力された信号は、ＡＧＣ（オートゲインコントロール）１０により電圧が制御され、Ａ／Ｄ変換器１１でデジタル信号に変換される。カメラＤＳＰ１２は、動画又は静止画の画像処理を行う。また、制御部としてのＭＰＵ１４は、この画像処理の際に用いられるパラメータをカメラＤＳＰ１２に設定したり、ＡＦ／ＡＥ動作を行ったりする。なお、ＡＦ動作は、フォーカス・モーター５１によりフォーカス・レンズ（図示せず）を前後に動かして行う。画像処理する際の一時的な記憶領域としてＤＲＡＭ１３が用いられ、不揮発性の記憶領域として記録媒体１８が用いられる。記録媒体１８としては、例えば、スマート・メディア、磁気テープ又は光ディスク等が挙げられる。ビデオエンコーダ１５及びＣＲＴ１６は、画像処理後の画像を表示する。ビューファインダー１７は、例えば、ＬＣＤなどを用いることができ、記録媒体１８に記憶する前に被写体を確認したりするために用いられる。これらの出力装置は、ＣＲＴ１６及びビューファインダー１７に限られず、プリンタ等を用いてもよい。発振器９は、カメラＤＳＰ１２及びＭＰＵ１４に供給するクロック信号を発生する。表示領域指定部１９は、撮像部４から読み出した画像をビューファインダー１７などに表示するときの表示領域を指定する。

次に、本実施形態に係る光電変換装置の動作について図６を用いて説明する。電位障壁操作用転送ゲートのＭＯＳトランジスタ１５８は、フォトダイオード（以下「ＰＤ」という。）１５０で蓄積された電荷を増幅ＭＯＳトランジスタ１６０のゲートを浮遊構造としたフローティング・デフュージョン（以下「ＦＤ」という。）に転送する。リセットトランジスタ１５７は、ＰＤ１５０の電荷をリセットするＭＯＳトランジスタである。増幅ＭＯＳトランジスタ１６０には、ライン選択用のＭＯＳトランジスタ１５９が直列接続されている。これらのＭＯＳトランジスタのゲートは、それぞれ、ＰＤ１５０の電荷を転送する転送信号ライン１５３、ＦＤをリセットするリセット信号ライン１５６及び選択信号ライン１５２に接続されている。ここで、ＰＤ１５０に蓄積された電荷は、リセット信号ライン１５６によりリセットトランジスタ１５７がオンしリセットされたＦＤへ、転送信号ライン１５３により選択されたＭＯＳトランジスタ１５８を通して転送される。そして、選択信号ライン１５２により選択された選択ＭＯＳトランジスタ１５９を介してソースフォロワＭＯＳトランジスタ１６０で増幅され、読み出しライン１５４へ読み出される。画素１５１は、ＰＤ１５０、ＭＯＳトランジスタ１５８、リセットトランジスタ１５７、増幅ＭＯＳトランジスタ１６０及びＭＯＳトランジスタ１５９を含み、撮像部４の画素領域に複数配列されている。

図７は、図６に示された画素を複数配列した画素領域を有する光電変換装置と読み出し回路とを有する撮像装置の回路構成図である。図７では簡略化のために２×２の画素が示されているが、これに限定されず、任意の数の画素が配置されうる。

非加算制御では、ＰＤ１５０−１の電荷は、図７に示されるＭＯＳトランジスタ１６１−１が信号ライン１６９により導通されることで容量１６２−１に蓄積される。同様に、ＰＤ１５０−２の電荷は、信号ライン１５６−１、１５３−１、１５２−１及び１６９によるＰＤ１５０−１の読み出し制御の際に容量１６４−１へ読み出される。続いて、信号ライン１６７と信号ライン１６８とが交互にオンされることにより、ＰＤ１５０−１及びＰＤ１５０−２の撮像信号が増幅器１６９を通して順次読み出される。垂直方向への動作は、信号ライン１５６−２、１５３−２、１５２−２の制御により、上述の動作と同様の動作により行われる。

加算制御では、図７に示される信号ライン１５６−１、１５３−１、１５２−１及び１６９の制御により、ＰＤ１５０−１及びＰＤ１５０−２の電荷がそれぞれ容量１６２−１及び１６４−１へ蓄積される。続いて、信号ライン１５６−２、１５３−２、１５２−２及び１７０の制御により、ＰＤ１５０−３及びＰＤ１５０−４の電荷がそれぞれ容量１６２−２及び１６４−２へ蓄積される。この後、信号ライン１６７及び信号ライン１６８を同時にオンすると、ＰＤ１５０−１、ＰＤ１５０−２、ＰＤ１５０−３及びＰＤ１５０−４の電荷を加算した撮像信号が増幅器１６９を通して読み出される。また、ＰＤ１５０−１及びＰＤ１５０−４の信号の電荷を容量１６２−１及び容量１６４−１へ蓄積する。その後、信号ライン１６７及び信号ライン１６８を同時にオンすると、ＰＤ１５０−１及びＰＤ１５０−４の電荷を加算した撮像信号が増幅器１６９を通して読み出される。上記した制御手段により、非加算制御及び加算制御を行わせることができる。

次に、本発明の特徴である電子ズーム倍率の変更などにより駆動モードが変更された場合において、フレーム内の蓄積時間を統一する方法について説明する。

図８は、ＣＭＯＳイメージセンサの垂直方向の位置に対して、駆動モードにかかわらず同じタイミングでリセット及び読み出しを行う場合の概念図である。図８の横軸は時間を表し、縦軸はＣＭＯＳイメージセンサにおける読み出し位置を示す。図８では、時刻ｔ１（８０１）において駆動モードＡから駆動モードＢに切り替えた場合における蓄積時間（フレーム８０５〜８１１）が示されている。８０２は垂直同期信号ＶＤである。駆動モードＡでは全画面読み出し８０３を行い、駆動モードＢでは部分読み出し８０４を行う。駆動モードＡのフレーム８０５では、リセットタイミング８１２から読み出しタイミング８１３までが蓄積時間８１４に対応する。同様に、駆動モードＢのフレーム８０９では、リセットタイミング８１５から読み出しタイミング８１６までが蓄積時間８１７に対応する。駆動モードＡにおけるフレーム８０６及び８０７並びに駆動モードＢにおけるフレーム８１０及び８１１においても同様である。

図８は、時刻ｔ１以降のフレーム８０８〜８１１のリセットタイミング及び読み出しタイミングの傾きが時刻ｔ１以前のフレーム８０５〜８０７と同じである点で図５と相違する。すなわち、駆動モードＡと駆動モードＢとで蓄積時間が一定に保たれる。これは、駆動モードＡと駆動モードＢとでＣＭＯＳイメージセンサの垂直方向の位置を基準に同じタイミングでリセット及び読み出しを行うことにより実現される。

図９、図１０は、空期間の挿入によるタイミング合わせを行った際の読み出しシーケン及びリセットシーケンスを示す図である。図９における９０１、９２１は水平同期信号ＨＤ（ＨＤとＨＤの間の期間は、ある１ラインの信号の読み出し開始から、次に読み出される１ラインの信号の読み出し開始までの期間を示す）である。９０２、９０３、９２２及び９２３は、１ブロックがＲ、Ｇ、Ｇ、Ｂの画素の繰り返しで構成された、撮像部４の画素領域の一部である。駆動モードＡにおける１ラインの読み出しシーケンスは、９０４〜９０８及び９０９〜９１３で構成される。駆動モードＢにおける１ラインの読み出しシーケンスは、９２４〜９２７及び９２８〜９３１で構成される。９０４、９０６、９０９、９１１、９２４、９２６、９２８及び９３０は、水平ブランキング期間（ＨＢＬＫ）である。９０５及び９１０は、１ラインを間引くのに必要となる期間（Ｓｋｉｐ）である。９０７、９１２、９２５、９２７、９２９及び９３１は、水平画素数×基準クロック時間で表される水平方向の読み出し期間である。９０８及び９１３は、空期間である。

駆動モードＢは、駆動モードＡに対する電子ズーム倍率が２倍の場合を示す。すなわち、駆動モードＡの読み出し領域は図１（ａ）の太枠１０２であり、駆動モードＢの読み出し領域は図１（ｂ）の中央部１０３であるとする。駆動モードＡにおいて水平方向の１ラインの読み出しに要する期間は９０４〜９０７である。これに対し、駆動モードＢにおいて水平方向の１ラインの読み出しに要する期間は９２４〜９２５である。したがって、駆動モードＡにおいて水平方向の１ラインの読み出しに要する期間は、駆動モードＢにおいて水平方向の１ラインの読み出しに要する期間はよりも長い。一方、駆動モードＡにおける垂直方向の読み出しライン数は、駆動モードＢにおける垂直方向の読み出しライン数の１／２で済む。垂直方向の読み出し期間は、駆動モードＡよりも駆動モードＢの方が時間がかかる。そのため、駆動モードＡでは、駆動モードＢにおける２ライン分の期間９４１〜９４２及び９４２〜９４３に合わせて、空期間９０８、９１３を読み出しシーケンスに挿入する。これにより、駆動モードＡ及び駆動モードＢのいずれにおいても、垂直方向の位置を基準としてほぼ同じタイミングで読み出しを行うことができる。

図１０における１００１及び１０２１は水平同期信号ＨＤ（ＨＤとＨＤの間の期間は、ある１ラインの信号の読み出し開始から、次に読み出される１ラインの信号の読み出し開始までの期間を示す）である。１００２、１００３、１０２２及び１０２３は、１ブロックがＲ、Ｇ、Ｇ、Ｂの画素の繰り返しで構成された、撮像部４の画素領域の一部である。駆動モードＡにおける１ラインの読み出しシーケンスは、１００４及び１００５、１００６及び１００７でそれぞれ構成される。駆動モードＢにおける１ラインの読み出しシーケンスは、１０２４及び１０２５、１０２６及び１０２７、１０２８及び１０２９、１０３０及び１０３１でそれぞれ構成される。１００４、１００６、１０２４、１０２６、１０２８及び１０３０は、リセット期間（ＲＳＴ）である。１００５、１００７、１０２５、１０２７、１０２９及び１０３１は、空期間である。リセットシーケンスにおいても、空期間１００５、１００７、１０２５、１０２７、１０２９及び１０３１を挿入することにより、駆動モードＡ及び駆動モードＢで１０４１、１０４２、１０４３のタイミングを合わせることができる。これにより、駆動モードＡ及び駆動モードＢのいずれにおいても、垂直方向の位置を基準としてほぼ同じタイミングでリセットを行うことができる。

他の駆動の場合も、同様にして空期間を挿入することによって、垂直方向の位置を基準としてほぼ同じタイミングでリセット及び読み出しを行うことができる。

このように、本実施形態によれば、ＣＭＯＳイメージセンサの垂直方向の位置に対して、駆動モード（モード）にかかわらず同じタイミングでリセット及び読み出しを行うことができる。その結果、駆動モードの切り替え時にも蓄積時間をほぼ一定に保つことができる。これにより、画面上下の明暗差の発生を防ぐことができ、ＥＶＦ表示や動画録画などの動画処理における該当フレームの廃棄によるコマ落ち、明暗差の補正処理や画質劣化などを防止することができる。

（第１の実施形態の変形例）
図１１は、クロック周波数の変更と空期間の挿入によるタイミング合わせを行った際の読み出しシーケンスを示す図である。本変形例は、ＣＭＯＳイメージセンサの垂直方向の位置に対して、ほぼ同じタイミングでリセット及び読み出しを行うことにより蓄積時間をほぼ一定に保つ点において、第１の実施形態１と共通する。しかしながら、本変形例では、ＣＭＯＳイメージセンサの垂直方向の位置を基準としてほぼ同じタイミングでリセット及び読み出しを行う制御手段において、ＣＭＯＳイメージセンサ用の同期クロックの周波数変更を利用する点が相違する。

図１１における１１０１及び１１２１は、ＣＭＯＳイメージセンサ用の同期クロックである。１１０２及び１１２２は、水平同期信号ＨＤである。１１０３、１１０４、１１２３及び１１２４は、１ブロックがＲ、Ｇ、Ｇ、Ｂの画素の繰り返しで構成された、撮像部４の画素領域の一部である。駆動モードＡにおける１ラインの読み出しシーケンスは、１１０５〜１１０８及び１１０９〜１１１２でそれぞれ構成される。駆動モードＢにおける１ラインの読み出しシーケンスは、１１２５〜１１２７、１１２８〜１１３０、１１３１〜１１３３、１１３４〜１１３６でそれぞれ構成される。１１０５、１１０７、１１０９、１１１１、１１２５、１１２８、１１３１及び１１３４は、水平ブランキング期間（ＨＢＬＫ）である。１１０６及び１１１０は、１ラインを間引くのに必要となる期間（Ｓｋｉｐ）である。１１０８、１１１２、１１２６、１１２９、１１３２及び１１３５は、水平画素数×基準クロック時間で表される水平方向の読み出し期間である。１１２７、１１３０、１１３３及び１１３６は、空期間である。

駆動モードＢは、駆動モードＡに対する電子ズーム倍率が２倍の場合を示す。すなわち、駆動モードＡの読み出し領域は図１（ａ）の太枠１０２であり、駆動モードＢの読み出し領域は図１（ｂ）の中央部１０３であるとする。駆動モードＢにおける垂直方向の読み出しライン数は、駆動モードＡにおける垂直方向の読み出しライン数の２倍である。ＣＭＯＳイメージセンサの垂直方向の読み出し期間を短縮するため、駆動モードＢではＣＭＯＳイメージセンサ用の同期クロック１１２１を、駆動モードＡにおけるＣＭＯＳイメージセンサ用の同期クロック１１０１よりも高い周波数にする。そして、駆動モードＡの１ライン分の期間１１４１〜１１４２及び１１４２〜１１４３に、駆動モードＢの２ライン分の期間１１４１〜１１４２及び１１４２〜１１４３を合わせる。駆動モードＢでは、空期間１１２７、１１３０、１１３３及び１１３６を読み出しシーケンスに挿入する。これにより、駆動モードＡ及び駆動モードＢのいずれにおいても、ＣＭＯＳイメージセンサの垂直方向の位置を基準としてほぼ同じタイミングで読み出しを行うことができる。

図１２は、クロック周波数の変更と空期間の挿入によるタイミング合わせを行った際のリセットシーケンスを示す図である。図１２における１２０１、１２２１は、ＣＭＯＳイメージセンサ用の同期クロックである。１２０２、１２２２は、水平同期信号ＨＤである。１２０３、１２０４、１２２３及び１２２４は、１ブロックがＲ、Ｇ、Ｇ、Ｂの画素の繰り返しで構成された、撮像部４の画素領域の一部である。駆動モードＡにおける１ラインのリセットシーケンスは、１２０５及び１２０６並びに１２０７及び１２０８でそれぞれ構成される。駆動モードＢにおける１ラインのリセットシーケンスは、１２２５〜１２２８、１２２９〜１２３２でそれぞれ構成される。１２０５、１２０７、１２２５、１２２７、１２２９及び１２３１は、リセット期間（ＲＳＴ）である。１２０６、１２０８、１２２６、１２２９、１２３０及び１２３２は、空期間である。リセットシーケンスにおいても、空期間１２０６、１２０８、１２２６、１２２８、１２３０及び１２３２を挿入することにより、駆動モードＡ及び駆動モードＢで１２４１、１２４２、１２４３のタイミングを合わせることができる。これにより、駆動モードＡ及び駆動モードＢのいずれにおいても、ＣＭＯＳイメージセンサの垂直方向の位置を基準としてほぼ同じタイミングでリセットを行うことができる。

他の駆動の場合も同様にＣＭＯＳイメージセンサ用の同期クロックの周波数の変更と空期間の挿入を利用することにより、ＣＭＯＳイメージセンサの垂直方向の位置を基準としてほぼ同じタイミングでリセット及び読み出しを行うことができる。

このように、本実施形態１の変形例によれば、駆動モードにかかわらずＣＭＯＳイメージセンサの垂直方向の位置を基準にして同じタイミングでリセット及び読み出しを行うことができる。その結果、駆動の切り替え時にも蓄積時間をほぼ一定に保つことができる。これにより、画面上下の明暗差の発生を防ぐことができ、ＥＶＦ表示や動画録画などの動画処理における該当フレームの廃棄によるコマ落ち、明暗差の補正処理や画質劣化を避けることができる。

また、第１の実施形態１では、読み出し期間及びリセット期間をＣＭＯＳイメージセンサの垂直方向における最長の読み出し期間の駆動時に合わせて、他の駆動では空期間の挿入をするため１フレームあたりの読み出し期間が長くなるという問題がある。この変形例ではＣＭＯＳイメージセンサ用の同期クロックを高周波数にすることにより読み出し期間を短縮することができる。

（第２の実施形態）
本発明の特徴である電子ズーム倍率の変更などにより駆動モードが変更された場合において、フレーム内の蓄積時間を統一する方法の第２の実施形態について説明する。

第１の実施形態及びその変形例では、図８で示したように、ＣＭＯＳイメージセンサの垂直方向の位置に対して、駆動モードにかかわらず同じタイミングでリセット及び読み出しを行うことによりフレーム内の蓄積時間を統一した。第２の実施形態では、読み出し対象ラインのリセットタイミング及び読み出しタイミングを一定にすることにより、フレーム内の蓄積時間を統一する。このとき、読み出し期間及びリセット期間は一定となる。

図１３は、読み出し対象ラインのリセットタイミング及び読み出しタイミングを一定にする場合の概念図である。図１３の横軸は時間を表し、縦軸はＣＭＯＳイメージセンサにおける読み出し位置を示す。フレーム１３０５〜１３１１は、各駆動におけるライン位置あたりの蓄積タイミングと蓄積時間を表している。図１３では、時刻ｔ１（１３０１）までは駆動モードＡで駆動し、時刻ｔ１（１３０１）で駆動モードＢに切り替えた場合におけるフレーム１３０５〜１３１１の蓄積時間を示す。１３０２は垂直同期信号ＶＤである。駆動モードＡでは全画面読み出し１３０３を行い、駆動モードＢでは部分読み出し１３０４を行う。図１３では、時刻ｔ１を境にしてフレーム１３０８〜１３１１のリセット期間及び読み出し期間が駆動モードＡと駆動モードＢとで同じとなる点で図４と相違する。すなわち、蓄積時間を一定に保つことができる。これは、駆動モードＡと駆動モードＢとで読み出し対象ラインを基準としたリセットタイミングと読み出しタイミングを一定にすることにより実現することができる。このためには、時刻ｔ１における駆動切り替え１３０１を行う際に、駆動モードＢにおける読み出し領域に対して、フレーム１３０８の時刻ｔ１以前のリセット期間１３１７のリセットを事前に行う。

このように、第２の本実施形態によれば、読み出し対象ラインのリセットタイミングと読み出しタイミングを駆動モードにかかわらず一定に保つことができる。これによって、画面上下の明暗差の発生を防ぐことができ、ＥＶＦ表示や動画録画などの動画処理における該当フレームの廃棄によるコマ落ち、明暗差の補正処理や画質劣化を避けることができる。

上記の第１の実施形態、第２の実施形態では、駆動Ａでは２ラインの加算を行う駆動を行っているが、その２ラインのうちの１ラインを間引く駆動であっても良い。

また、駆動Ａでは、全画面を２ライン加算で読み出し、駆動Ｂでは、一部分を非加算で読み出す駆動を行っているが、駆動Ａでは、全画面を４ライン加算で読み出し、一部分を非加算で読み出す駆動を行っても良い。

ＣＭＯＳイメージセンサの特徴を利用した電子ズーム動作の概念図である。垂直２画素加算平均におけるライン蓄積時間差を示す概念図である。駆動モードが変化したときのローリングシャッタの動作を示す図である。画面上下で蓄積時間がずれる様子を示す概念図である。本発明の好適な実施の形態に係る撮像システムの構成を示す図である。本実施形態に係る光電変換装置の回路構成図である。本実施形態に係る撮像装置の回路構成図である。ＣＭＯＳイメージセンサの垂直方向の位置に対して同じタイミングでリセット及び読み出しを行う場合の概念図である。空期間の挿入によるタイミング合わせを行った際の読み出しシーケンスを示す図である。空期間の挿入によるタイミング合わせを行った際のリセットシーケンスを示す図である。クロック周波数変更と空期間の挿入によるタイミング合わせを行った際の読み出しシーケンスを示す図である。クロック周波数変更と空期間の挿入によるタイミング合わせを行った際のリセットシーケンスを示す図である。読み出し対象ラインに対して同じタイミングでリセット及び読み出しを行う場合の概念図である。

符号の説明

４撮像部
１４ＭＰＵ

Claims

撮像面に複数の光電変換素子が配置された撮像部と、
前記撮像部を制御する制御部と、
を備え、
前記制御部は、
前記撮像面の第１の領域に配置された第１の光電変換素子群のＭ（Ｍは、Ｎよりも大きい整数）ラインの画像信号を１ラインの画像信号として前記撮像部から読み出す第１のモードと、前記撮像面の前記第１の領域よりも小さい第２の領域に配置された第２の光電変換素子群のＮ（１以上Ｍ未満の整数）ラインの画像信号を１ラインの画像信号として前記撮像部から読み出す第２のモードとを有し、
前記第２のモードのおける水平期間は、前記第１のモードにおける水平期間のＮ／Ｍとなるように制御し、
前記第１のモードにおける水平期間は、所定のラインの信号の読み出し開始から、前記Ｍラインの画像信号を１ラインの画像信号として読み出した後の次の所定のラインの画像信号の読み出し開始までの期間であり、
前記第２のモードにおける水平期間は、所定のラインの信号の読み出し開始から、前記Ｎラインの画像信号を１ラインの画像信号として読み出した後の次の所定ラインの画像信号の読み出し開始までの期間であることを特徴とする撮像装置。
前記制御部は、前記第１のモードと前記第２のモードとを切り替える場合、前記第１、第２のモードの各ラインにおけるリセットタイミング及び読み出しタイミングが一定となるように制御を行うことを特徴とする請求項１に記載の撮像装置。
前記制御部は、前記第１のモードによる前記撮像面の１ラインの読み出し前記水平期間に空期間を設けることを特徴とする請求項２に記載の撮像装置。
前記制御部は、前記第１のモードによる読み出しライン数と前記第２のモードによる読み出しライン数とが等しくなるように制御を行うことを特徴とする請求項２に記載の撮像装置。
前記第１のモードと前記第２のモードとの切り替えがなされる場合、切り替え前の読み出し期間中のリセット動作を切り替え後の読み出し領域に対して行うことを特徴とする請求項４に記載の撮像装置。
前記第１のモードにおいて、前記Ｍラインの画像信号を加算することにより１ラインの画像信号として撮像部から読み出すことを特徴とする請求項１乃至４のいずれか１項の撮像装置。
前記第１のモードにおいて、前記Ｍラインの画像信号のうちＭ−１ラインの画像信号を間引いて１ラインの画像信号として撮像部から読み出すことを特徴とする請求項１乃至４のいずれか１項の撮像装置。
光学系と、
請求項１乃至請求項７のいずれか１項に記載の撮像装置と、
を備えることを特徴とする撮像システム。
撮像面に複数の光電変換素子が配置された撮像部と、前記撮像部を制御する制御部とを有し、を備える撮像装置の制御方法であって、
前記撮像面の第１の領域に配置された第１の光電変換素子群のＭ（Ｍは、Ｎよりも大きい整数）ラインの画像信号を１ラインの画像信号として前記撮像部から読み出す第１のモードと、前記撮像面の前記第１の領域よりも小さい第２の領域に配置された第２の光電変換素子群のＮ（１以上Ｍ未満の整数）ラインの画像信号を１ラインの画像信号として前記撮像部から読み出す第２のモードとを有し、
前記第２のモードのおける水平期間は、前記第１のモードにおける水平期間のＮ／Ｍとなるように制御し、
前記第１のモードにおける水平期間は、所定のラインの信号の読み出し開始から、前記Ｍラインの画像信号を１ラインの画像信号として読み出した後の次の所定ラインの画像信号の読み出し開始までの期間であり、
前記第２のモードにおける水平期間は、所定のラインの信号の読み出し開始から、前記Ｎラインの画像信号を１ラインの画像信号として読み出した後の次の所定ラインの画像信号の読み出し開始までの期間であることを特徴とする撮像装置の制御方法。