JP2008010668A - 貼り合わせ基板の製造方法およびそれによって製造される貼り合わせ基板 - Google Patents
貼り合わせ基板の製造方法およびそれによって製造される貼り合わせ基板 Download PDFInfo
- Publication number
- JP2008010668A JP2008010668A JP2006180239A JP2006180239A JP2008010668A JP 2008010668 A JP2008010668 A JP 2008010668A JP 2006180239 A JP2006180239 A JP 2006180239A JP 2006180239 A JP2006180239 A JP 2006180239A JP 2008010668 A JP2008010668 A JP 2008010668A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- bonded
- buried
- oxide film
- isolation trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Bipolar Transistors (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
【課題】安価に製造することができ、そこに形成される各種半導体素子の特性を阻害することなく高集積化できる貼り合わせ基板の製造方法および貼り合わせ基板を提供する。
【解決手段】SOI層1aとなる第1基板11aの一方の第1面1S側に、埋め込み絶縁分離トレンチTを形成する、埋め込み絶縁分離トレンチ形成工程と、第1面1S側に、埋め込み拡散層1b,1cとなる不純物層1ib,1icを形成する、不純物層形成工程と、第1基板11aにおける第1面1S側を支持基板2となる第2基板11bに対向するようにして積層し、第1基板11aと第2基板11bを互いに貼り合わせる、基板貼り合わせ工程と、貼り合わされた第1基板11aのもう一方の第2面2S側を研磨して、埋め込み絶縁分離トレンチTを基板表面に露出し、SOI層1aとする基板研磨工程とを有する貼り合わせ基板11の製造方法とする。
【選択図】図6
【解決手段】SOI層1aとなる第1基板11aの一方の第1面1S側に、埋め込み絶縁分離トレンチTを形成する、埋め込み絶縁分離トレンチ形成工程と、第1面1S側に、埋め込み拡散層1b,1cとなる不純物層1ib,1icを形成する、不純物層形成工程と、第1基板11aにおける第1面1S側を支持基板2となる第2基板11bに対向するようにして積層し、第1基板11aと第2基板11bを互いに貼り合わせる、基板貼り合わせ工程と、貼り合わされた第1基板11aのもう一方の第2面2S側を研磨して、埋め込み絶縁分離トレンチTを基板表面に露出し、SOI層1aとする基板研磨工程とを有する貼り合わせ基板11の製造方法とする。
【選択図】図6
Description
本発明は、埋め込み酸化膜を挟んで主面側の単結晶シリコンからなるSOI層と裏面側の支持基板とが互いに貼り合わされてなる、貼り合わせ基板の製造方法およびそれによって製造される貼り合わせ基板に関する。
埋め込み酸化膜を挟んで主面側の単結晶シリコンからなるSOI層と裏面側の支持基板とが互いに貼り合わされてなる貼り合わせ基板およびその製造方法が、例えば、特許第3298455号明細書(特許文献1)、特開平11−195712号公報(特許文献2)および特開平4−266047号公報(特許文献3)に開示されている。
上記貼り合わせ基板は、そこに形成される半導体素子の高速化や高集積化等、種々の用途に用いられている。図15は、特許文献1に開示された従来の貼り合わせ基板が用いられている半導体装置で、半導体装置90の断面を模式的に示した図である。
図15に示す半導体装置90では、埋め込み酸化膜93を有する一つの貼り合わせ基板90aに、横型MOSトランジスタ(LDMOS、Lateral Diffused Metal Oxide Semiconductor)、CMOSトランジスタ(CMOS、Complementary Metal Oxide Semiconductor)、NPN型バイポーラトランジスタ(NPNTr)が形成されている。半導体装置90の形成には、主面側のN+層92bとN−層92aからなるN型基板92と裏面側のP型基板91とがSiO2からなる酸化膜93を介して貼り合わされた、貼り合わせ基板90aが用いられている。埋め込み酸化膜93上のSOI層92には、側壁酸化膜94aと埋め込み多結晶シリコン94bからなり、埋め込み酸化膜93に達する絶縁分離トレンチ94が形成され、これによって絶縁分離された複数の素子領域が形成されている。各素子領域には、LDMOS、CMOSおよびNPNTrが、それぞれ、絶縁分離トレンチ94により取り囲まれて、埋め込み酸化膜93上のN+層92bとN−層92aからなるSOI層92に配置されている。
特許第3298455号明細書
特開平11−195712号公報
特開平4−266047号公報
図15に示す半導体装置90では、高濃度のN+層92bが、埋め込み酸化膜93上の全面に形成されている。このN+層92bによって、NPNTrや例えば図示されていない縦型MOSトランジスタ(VDMOS、VerticalDiffused Metal Oxide Semiconductor)では、動作抵抗および動作電圧を下げることができる。また、支持基板91の電位変動による誤動作を抑制する効果や、ゲッタリング効果による酸化膜93の性能向上などの効果を期待することができる。
一方、図15に示す半導体装置90のLDMOSやCMOSでは、N+層92bがあることによって、耐圧やサージ耐量が低下する。また、特に自動車のシステムなどでは、ハイサイド回路が多いため、耐圧が高く高精度で能力の高いPNP型バイポーラトランジスタが求められるが、N+層92bが存在すると耐圧を確保することが特に困難であった。
図16は、上記問題を解決するために発明された半導体装置の一例で、半導体装置101の断面を模式的に示した図である。
図16に示す半導体装置101は、埋め込み酸化膜3を有する一つの貼り合わせ基板10に、N導電型をチャネルとするRESURF(Reduced Surface electric field)構造の横型MOSトランジスタLTr2とバイポーラトランジスBTr1が形成されている。半導体装置101の形成には、部分的にn+層1bが形成された主面側のn−層(SOI層)1aからなる基板と裏面側の支持基板2とが酸化膜3を介して貼り合わされた、貼り合わせ基板10が用いられている。埋め込み酸化膜3上のSOI層1aには、埋め込み酸化膜3に達する絶縁分離トレンチTが形成され、これによって絶縁分離された複数の素子領域およびフィールド領域Fが形成されている。
図16の半導体装置101では、横型MOSトランジスタLTr2の配置領域で高濃度の第1半導体層1bが除かれている。このため、サージの印加でSOI層の断面縦方向に形成されたn/p/n−からなる寄生バイポーラトランジスタが動作しようとしても、内部抵抗が大きくて、電流には電圧上昇というフィードバックがかかり、寄生トランジスタ動作を抑制する。このため、半導体装置101は、高いサージ耐量を有する半導体装置とすることができる。尚、上記半導体装置については、すでに特許出願(特願2006−121220)がなされている。
一方、図16に示す半導体装置101では、横型MOSトランジスタLTr2が形成された素子領域とバイポーラトランジスBTr1が形成された素子領域の間に、隣のn+層1bが部分的に入り込んだ素子が形成されていないフィールド領域Fが存在する。このフィールド領域Fの形成は、貼り合わせ前の基板1にn+層1bを部分的に形成した場合、貼り合わせ時の熱拡散でn+層1bの端部が不明確となることに起因しており、両隣の素子領域を設計どおりの仕様とするための分離領域としたものである。しかしながら、このフィールド領域Fが存在するために、半導体装置101は、半導体素子の集積度が低下すると共に、大きな基板面積が必要で製造コストが増大する。フィールド領域Fを無くすため、例えば、高速イオン注入でSOI層1aに不純物を打ち分けた後、エピタキシャル成長させる方法も考えられる。しかしながら、この方法も高コストである。
そこで本発明は、埋め込み酸化膜を挟んで主面側の単結晶シリコンからなるSOI層と裏面側の支持基板とが互いに貼り合わされてなる貼り合わせ基板の製造方法およびそれにより製造される貼り合わせ基板であって、安価に製造することができ、そこに形成される各種半導体素子の特性を阻害することなく高集積化できる貼り合わせ基板の製造方法およびそれによって製造される貼り合わせ基板を提供することを目的としている。
請求項1に記載の発明は、埋め込み酸化膜を挟んで、主面側の単結晶シリコンからなるSOI層と裏面側の支持基板とが互いに貼り合わされてなり、前記SOI層に、側壁酸化膜を介して内部に多結晶シリコンが埋め込まれ、前記側壁酸化膜が基板表面から前記埋め込み酸化膜に達する、埋め込み絶縁分離トレンチが形成され、前記SOI層が、前記埋め込み絶縁分離トレンチにより取り囲まれて、複数の領域に分割され、前記複数の領域のうち、所定の領域において、前記埋め込み酸化膜に当接して、前記SOI層と異なる導電型または不純物濃度の埋め込み拡散層が形成されてなる、貼り合わせ基板の製造方法であって、前記SOI層となる第1基板の一方の第1面側に、前記埋め込み絶縁分離トレンチを形成する、埋め込み絶縁分離トレンチ形成工程と、前記第1面側に、前記埋め込み拡散層となる不純物層を形成する、不純物層形成工程と、前記第1基板における第1面側を前記支持基板となる第2基板に対向するようにして積層し、第1基板と第2基板を互いに貼り合わせる、基板貼り合わせ工程と、前記貼り合わされた第1基板のもう一方の第2面側を研磨して、前記埋め込み絶縁分離トレンチを基板表面に露出し、前記SOI層とする基板研磨工程とを有することを特徴としている。
上記貼り合わせ基板の製造方法は、埋め込み酸化膜を挟んで主面側のSOI層と裏面側の支持基板とが互いに貼り合わされ、絶縁分離トレンチにより分割された所定の領域において、埋め込み酸化膜に当接する埋め込み拡散層が形成されてなる貼り合わせ基板の製造方法である。上記貼り合わせ基板の製造方法においては、埋め込み絶縁分離トレンチ形成工程と埋め込み拡散層となる不純物層形成工程の後に、基板貼り合わせ工程を実施する。このため、SOI層となる貼り合わせ前の第1基板に埋め込み拡散層となる不純物層を部分的に形成した場合であっても、埋め込み絶縁分離トレンチが不純物の熱拡散の障壁となり、貼り合わせ時の熱処理においても、不純物が隣りの領域まで熱拡散することはない。従って、従来のような素子が形成されていない分離領域を形成することなく、埋め込み絶縁分離トレンチを挟んだ両隣の領域を、設計どおりの仕様の素子形成領域とすることができる。上記貼り合わせ基板の製造方法は、従来の貼り合わせ基板の製造方法で用いられている工程の順序を入れ替えるだけであり、製造コストが増大することもない。
以上のようにして、上記貼り合わせ基板の製造方法は、埋め込み酸化膜を挟んで主面側の単結晶シリコンからなるSOI層と裏面側の支持基板とが互いに貼り合わされてなる貼り合わせ基板の製造方法であって、安価に製造することができ、そこに形成される各種半導体素子の特性を阻害することなく高集積化できる貼り合わせ基板の製造方法となっている。
上記貼り合わせ基板の製造方法においては、請求項2に記載のように、前記埋め込み絶縁分離トレンチ形成工程後に、前記不純物層形成工程を実施してもよいし、請求項3に記載のように、前記不純物層形成工程後に、前記埋め込み絶縁分離トレンチ形成工程を実施してもよい。
特に、埋め込み絶縁分離トレンチ形成工程後に不純物層形成工程を実施する場合には、埋め込み拡散層となる不純物層を部分的に形成するに際して、埋め込み絶縁分離トレンチが第1基板の表面に現れている。このため、不純物層を形成する領域のアライメントが容易であり、埋め込み絶縁分離トレンチを用いたセルフアライメントも可能である。
上記貼り合わせ基板の製造方法においては、請求項4に記載のように、前記不純物層形成工程が、前記第1基板の第1面側に不純物をイオン注入する、イオン注入工程であることが好ましい。これによって、第1基板の表面に、不純物層を部分的に精度良く形成することができる。
上記不純物層形成工程としてイオン注入工程を用いる場合においては、請求項5に記載のように、前記基板貼り合わせ工程における加熱により、前記第1基板にイオン注入された不純物を熱拡散させることが好ましい。これにより、通常独立して実施されるイオン注入後の熱処理工程を省くことができ、製造コストを低減することができる。
上記貼り合わせ基板の製造方法では、例えば請求項6に記載のように、前記基板貼り合わせ工程において、前記第1基板と第2基板の少なくとも一方の対向面に、前記埋め込み酸化膜となる酸化膜が形成された状態で、前記第1基板と第2基板を互いに貼り合わせることができる。
この場合、請求項7に記載のように、前記第1基板の対向面の全面に、前記埋め込み酸化膜となる酸化膜が形成された状態で、前記第1基板と第2基板を互いに貼り合わせた場合には、埋め込み絶縁分離トレンチ内の多結晶シリコンと支持基板である第2基板とが互いに電気的に導通していない貼り合わせ基板を製造することができる。一方、請求項8に記載のように、前記第1基板の対向面に、前記埋め込み絶縁分離トレンチ内の多結晶シリコンが露出した状態で、前記第1基板と第2基板を互いに貼り合わせた場合には、埋め込み絶縁分離トレンチ内の多結晶シリコンと支持基板である第2基板とが互いに電気的に導通した貼り合わせ基板を製造することができる。
また、上記貼り合わせ基板の製造方法では、例えば請求項9に記載のように、前記基板貼り合わせ工程において、前記第1基板の対向面に、前記埋め込み絶縁分離トレンチ内の多結晶シリコンと一体的に形成された多結晶シリコン層が形成された状態で、前記第1基板と第2基板を互いに貼り合わせることもできる。この場合には、例えば、埋め込み酸化膜下に上記多結晶シリコン層が形成され、該多結晶シリコン層と埋め込み絶縁分離トレンチ内の多結晶シリコンとが互いに電気的に導通した貼り合わせ基板を製造することができる。
請求項10〜16に記載の発明は、上記貼り合わせ基板の製造方法により好適に製造される、貼り合わせ基板の発明である。
請求項10に記載の貼り合わせ基板は、埋め込み酸化膜を挟んで、主面側の単結晶シリコンからなる第1導電型のSOI層と裏面側の支持基板とが互いに貼り合わされてなり、前記SOI層に、側壁酸化膜を介して内部に多結晶シリコンが埋め込まれ、前記側壁酸化膜が基板表面から前記埋め込み酸化膜に達する、埋め込み絶縁分離トレンチが形成され、前記SOI層が、前記埋め込み絶縁分離トレンチにより取り囲まれて、複数の領域に分割され、前記複数の領域のうち、所定の領域において、前記SOI層と異なる導電型の第2導電型埋め込み拡散層、または前記SOI層より不純物濃度の高い高濃度埋め込み拡散層が、前記埋め込み酸化膜に当接して、前記所定の領域の全面に形成されてなることを特徴としている。
上記貼り合わせ基板においては、埋め込み絶縁分離トレンチにより分割されたSOI層の所定の領域において、SOI層と異なる導電型の第2導電型埋め込み拡散層、またはSOI層より不純物濃度の高い高濃度埋め込み拡散層が、埋め込み酸化膜に当接して、所定の領域の全面に形成されている。このため、該貼り合わせ基板に形成する各種半導体素子の特性に合わせて、好適な埋め込み拡散層が形成された素子形成のための領域を選択することができる。これによって、例えば、高耐圧化のために埋め込み拡散層が不要な横型トランジスタと動作抵抗および動作電圧を低減するために埋め込み拡散層が必要な縦型トランジスタの混載が可能となる。
また、前述したように、上記貼り合わせ基板は、安価に製造することができ、素子が形成されていない分離領域を確保する必要がないため、各種半導体素子を高集積化できる貼り合わせ基板となっている。
以上のようにして、上記貼り合わせ基板は、埋め込み酸化膜を挟んで主面側の単結晶シリコンからなるSOI層と裏面側の支持基板とが互いに貼り合わされてなる貼り合わせ基板であって、安価に製造することができ、そこに形成される各種半導体素子の特性を阻害することなく高集積化できる貼り合わせ基板となっている。
上記貼り合わせ基板においては、例えば請求項11に記載のように、前記複数の領域のうち、所定の領域において、前記第2導電型埋め込み拡散層が形成され、前記第2導電型埋め込み拡散層が形成された領域以外の領域のうち、所定の領域において、前記高濃度埋め込み拡散層が形成されてなるように構成することができる。
これによって、例えば導電型の異なる2種類の縦型トランジスタを相補的に混載する、C(Complementary)トランジスタについても、動作抵抗および動作電圧を低減することが可能となる。
例えば請求項12に記載のように、前記第2導電型埋め込み拡散層が形成された領域と、前記高濃度埋め込み拡散層が形成された領域に、それぞれ、導電型の異なるバイポーラトランジスタを形成することができ、高性能のバイポーラトランジスタの作りわけが可能となる。
上記貼り合わせ基板は、請求項13に記載のように、前記多結晶シリコンが、基板表面から前記埋め込み酸化膜を貫通して前記支持基板に達するように構成されることが好ましい。
当該貼り合わせ基板では、埋め込み絶縁分離トレンチの内部に埋め込まれた多結晶シリコンが支持基板に達して電気的に導通するため、SOI層の基板表面から、埋め込み絶縁分離トレンチの内部と支持基板の電位を固定することができる。これによって、例えば、高周波ノイズ等による各種半導体素子への悪影響を抑制することができる。
この場合、前述した製造方法によって、請求項14に記載のように、前記埋め込み絶縁分離トレンチ内の多結晶シリコンと一体的に形成された多結晶シリコン層が、前記埋め込み酸化膜に当接して、前記支持基板に形成されてなるように構成することもできる。この多結晶シリコン層は、例えば製造プロセスに起因する重金属元素等のゲッタリングに用いることができる。
貼り合わせ基板では、一般的に、SOI層が埋め込み絶縁分離トレンチにより複数の領域に分割されて利用される。この場合、分割された各領域が、確実に絶縁分離されている必要がある。
このため、上記貼り合わせ基板においては、請求項15に記載のように、前記複数の各領域における基板表面上、および基板表面に露出する前記埋め込み絶縁分離トレンチ内の多結晶シリコン上に、それぞれ、前記各領域および前記多結晶シリコンに接続する電極が配置されてなることが好ましい。
上記貼り合わせ基板においては、埋め込み絶縁分離トレンチの内部に埋め込まれた多結晶シリコンが支持基板に達して電気的に導通している。このため、絶縁分離トレンチにより分割された各領域および絶縁分離トレンチ内の多結晶シリコンに接続する上記電極を用いて、埋め込み酸化膜と絶縁分離トレンチの側壁酸化膜の絶縁性を簡単に検証することができる。これによって、当該貼り合わせ基板では、絶縁分離トレンチにより分割された各領域の絶縁性に関して、高い信頼性を確保することができる。
以上のようにして、請求項16に記載のように、上記貼り合わせ基板は、ハイサイド回路が多く、耐圧が高く高精度で能力の高いトランジスタの形成が必要である、車載用の半導体装置の形成に用いられて好適である。
以下、本発明を実施するための最良の形態を、図に基づいて説明する。
図1(a)〜(c)は、本発明の目的とする製造対象の貼り合わせ基板の例で、それぞれ、貼り合わせ基板11〜13の模式的な断面図である。
図1(a)〜(c)に示す貼り合わせ基板11〜13は、いずれも、埋め込み酸化膜3,3aを挟んで、主面側の単結晶シリコンからなるN導電型(n−)のSOI層1aと裏面側の支持基板2とが互いに貼り合わされている。SOI層1aには、側壁酸化膜Taを介して内部に多結晶シリコンTbが埋め込まれ、側壁酸化膜Taが基板表面から埋め込み酸化膜3,3aに達する、埋め込み絶縁分離トレンチTが形成されている。SOI層1aは、この埋め込み絶縁分離トレンチTにより取り囲まれて、複数の領域R1〜R5に分割されている。
図1(a)〜(c)の貼り合わせ基板11〜13においては、いずれも、複数の領域R1〜R5のうち、領域R1,R3,R5において、SOI層1aより不純物濃度の高い高濃度(n+)埋め込み拡散層1bが、埋め込み酸化膜3,3aに当接して、領域R1,R3,R5の全面に形成されている。また、領域R4においては、SOI層1aと異なる導電型のP導電型(p+)埋め込み拡散層1cが、埋め込み酸化膜3,3aに当接して、領域R4の全面に形成されている。尚、領域R2においては、高濃度(n+)埋め込み拡散層1bもP導電型(p+)埋め込み拡散層のいずれの埋め込み拡散層も形成されていない。
尚、図1(a)〜(c)の貼り合わせ基板11〜13は、それぞれ、以下の点で異なっている。すなわち、図1(a)の貼り合わせ基板11では、埋め込み酸化膜3がSOI層1aと支持基板2の境界の全面に形成されており、埋め込み絶縁分離トレンチT内の多結晶シリコンTbは、支持基板2まで達していない。これに対して、図1(b)と図1(c)の貼り合わせ基板12,13では、埋め込み酸化膜3aが埋め込み絶縁分離トレンチT部で開口しており、埋め込み絶縁分離トレンチT内の多結晶シリコンTbが、基板表面から埋め込み酸化膜3aを貫通して支持基板2に達するよう形成されている。尚、図1(c)の貼り合わせ基板13では、後述する製造方法によって、埋め込み絶縁分離トレンチT内の多結晶シリコンTbと一体的に形成された多結晶シリコン層Tcが、埋め込み酸化膜3aに当接して、支持基板2に形成されている。
図1(a)〜(c)の貼り合わせ基板11〜13においては、埋め込み絶縁分離トレンチTにより分割されたSOI層1aの所定の領域において、SOI層1aと異なる導電型のP導電型(p+)埋め込み拡散層1c、SOI層1aより不純物濃度の高い高濃度(n+)埋め込み拡散層1bが、埋め込み酸化膜3,3aに当接して、それぞれ、所定の領域R2と領域R1,R3,RR5の全面に形成されている。このため、貼り合わせ基板11〜13に形成する各種半導体素子の特性に合わせて、好適な埋め込み拡散層1b,1cが形成された(または、埋め込み拡散層1b,1cが形成されていない)素子形成のための領域を選択することができる。これによって、例えば、高耐圧化のために埋め込み拡散層1b,1cが不要な横型トランジスタと動作抵抗および動作電圧を低減するために埋め込み拡散層1b,1cが必要な縦型トランジスタの混載が可能となる。特に、P導電型(p+)埋め込み拡散層1cと高濃度(n+)埋め込み拡散層1bの両者が作り分けられた貼り合わせ基板11〜13においては、導電型の異なる2種類の縦型トランジスタを混載する相補的(Complementary)なトランジスタについても、動作抵抗および動作電圧を低減することが可能となる。
また、図1(a)〜(c)に示した貼り合わせ基板11〜13は、後述するように安価に製造することができ、図16に示した従来の貼り合わせ基板10のように、素子が形成されていない分離領域Fを確保する必要がない。このため、図2に示す半導体装置102のように、各種半導体素子を高集積化できる貼り合わせ基板となっている。また、図1(a)〜(c)に示す貼り合わせ基板11〜13は、埋め込み絶縁分離トレンチTが基板表面に現れているため、後続の工程においてデバイスを形成する場合においても、容易にアライメントを取ることができる。
図2は、上記貼り合わせ基板が用いられた半導体装置の一例で、図1(b)の貼り合わせ基板12が用いられた半導体装置102の断面を模式的に示した図である。
図2に示す半導体装置102では、図1(b)の貼り合わせ基板12に、NチャネルMOSトランジスタ(NMOS)、横型MOSトランジスタ(LDMOS)、縦NPN型バイポーラトランジスタ(V−NPN)、縦PNP型バイポーラトランジスタ(V−PNP)が形成されている。NMOSとV−NPNは、それぞれ、高濃度(n+)埋め込み拡散層1bが形成された領域R1,R3に形成されており、V−PNPは、P導電型(p+)埋め込み拡散層1cが形成された領域R4に形成されている。これによって、縦型のV−NPNとV−PNPでは、それぞれ、高濃度(n+)埋め込み拡散層1bやP導電型(p+)埋め込み拡散層1cが存在しない場合に較べて、動作抵抗および動作電圧を下げることができる。また、半導体装置102では、LDMOSは、埋め込み拡散層1b,1cが形成されていない領域R2に形成されている。これによって、高濃度(n+)埋め込み拡散層1bが存在する場合に較べて、LDMOSのサージ耐量の低下を抑制することができる。
一般的に、能力が高く歪の少ないアナログ回路を実現するためには、相補的(Complementary)なバイポーラトランジスタが求められる。これに対して、図2の半導体装置102では、埋め込み絶縁分離トレンチTにより分離された
隣接する領域R3,R4に、それぞれ、導電型の異なる相補的な縦型のバイポーラトランジスタ(V−NPN,V−PNP)が形成されている。
隣接する領域R3,R4では、埋め込み絶縁分離トレンチTにより高濃度(n+)埋め込み拡散層1bとP導電型(p+)埋め込み拡散層1c横方向への拡散が抑えられるため、例えば領域R3では、(n−)SOI層1aと高濃度(n+)埋め込み拡散層1bとで、3桁以上の濃度差を得ることができる。これによって、高濃度(n+)埋め込み拡散層1bとP導電型(p+)埋め込み拡散層1cが領域R3,R4に作り分けられた半導体装置102では、上記高性能バイポーラトランジスタの作りわけが可能となっている。
隣接する領域R3,R4に、それぞれ、導電型の異なる相補的な縦型のバイポーラトランジスタ(V−NPN,V−PNP)が形成されている。
隣接する領域R3,R4では、埋め込み絶縁分離トレンチTにより高濃度(n+)埋め込み拡散層1bとP導電型(p+)埋め込み拡散層1c横方向への拡散が抑えられるため、例えば領域R3では、(n−)SOI層1aと高濃度(n+)埋め込み拡散層1bとで、3桁以上の濃度差を得ることができる。これによって、高濃度(n+)埋め込み拡散層1bとP導電型(p+)埋め込み拡散層1cが領域R3,R4に作り分けられた半導体装置102では、上記高性能バイポーラトランジスタの作りわけが可能となっている。
以上のように、図1(a)〜(c)に示した貼り合わせ基板11〜13を用いる半導体装置では、埋め込み絶縁分離トレンチTにより分離された
隣接する各領域R1〜R4にデバイスを作り分けて、埋め込み絶縁分離トレンチTを挟んでデバイスを隣接させることができる。このため、チップサイズを縮小でき、安価な半導体装置とすることができる。
隣接する各領域R1〜R4にデバイスを作り分けて、埋め込み絶縁分離トレンチTを挟んでデバイスを隣接させることができる。このため、チップサイズを縮小でき、安価な半導体装置とすることができる。
次に、図1(a)の貼り合わせ基板11では、埋め込み絶縁分離トレンチT内の多結晶シリコンTbが、支持基板2まで達していないのに対して、図1(b)と図1(c)の貼り合わせ基板12,13では、多結晶シリコンTbが、支持基板2に達するよう形成されていた。従って、図1(b)と図1(c)の貼り合わせ基板12,13では、多結晶シリコンTbを伝導性材料(ドープト多結晶シリコン)とすることで、多結晶シリコンTbが支持基板2と電気的に導通した状態とすることができる。このため、貼り合わせ基板12,13では、SOI層1aの基板表面から、埋め込み絶縁分離トレンチTの内部と支持基板2の電位を固定することができる。これによって、例えば、高周波ノイズ等による各種半導体素子への悪影響を抑制することができる。また、図1(c)の貼り合わせ基板13では、埋め込み酸化膜3aに当接して、多結晶シリコン層Tcが形成されている。この多結晶シリコン層Tcは、例えば製造プロセスに起因する重金属元素等のゲッタリングに用いることができる。
上記したように、貼り合わせ基板では、一般的に、SOI層が埋め込み絶縁分離トレンチにより複数の領域に分割されて利用される。この場合、分割された各領域が、確実に絶縁分離されている必要がある。図1(a)〜(c)の貼り合わせ基板11〜13では、埋め込み絶縁分離トレンチTの内部の多結晶シリコンTbを、分割された各領域R1〜R5の絶縁分離の検証に用いることができる。このために、図1(a)〜(c)の貼り合わせ基板11〜13においては、複数の各領域R1〜R5における基板表面上、および基板表面に露出する埋め込み絶縁分離トレンチT内の多結晶シリコンTb上に、それぞれ、各領域R1〜R5および多結晶シリコンTbに接続する電極が配置されていることが好ましい。
図3は、図1(b)の貼り合わせ基板12において、埋め込み絶縁分離トレンチTにより分割された各領域R1〜R5について、上記絶縁分離の検証の様子を示す模式的な断面図である。図3においては、各領域R1〜R5および多結晶シリコンTbに接続する基板表面に形成された上記電極を、太い線で示した。
特に、図1(b)と図1(c)の貼り合わせ基板12,13においては、埋め込み絶縁分離トレンチTの内部に埋め込まれた多結晶シリコンTbが支持基板2に達して電気的に導通している。このため、埋め込み絶縁分離トレンチTにより分割された各領域R1〜R5に接続する電極と、埋め込み絶縁分離トレンチT内の多結晶シリコンTbに接続する一つの電極を用いて、埋め込み絶縁分離トレンチTにおける側壁酸化膜Taの絶縁性だけでなく、埋め込み酸化膜3aの絶縁性についても、簡単に検証することができる。これによって、図1(b)と図1(c)の貼り合わせ基板12,13では、埋め込み絶縁分離トレンチTにより分割された各領域R1〜R5の絶縁性に関して、高い信頼性を確保することができる。
以上のようにして、図1(a)〜(c)に示す貼り合わせ基板11〜13は、ハイサイド回路が多く、耐圧が高く高精度で能力の高いトランジスタの形成が必要である、車載用の半導体装置の形成に用いられて好適である。
次に、本発明における貼り合わせ基板の製造方法について、図1(a)〜(c)の貼り合わせ基板11〜13の製造方法を例にして説明する。
最初に、埋め込み酸化膜3がSOI層1aと支持基板2の境界の全面に形成されてなる、図1(a)の貼り合わせ基板11の製造方法について説明する。図4〜図6は、貼り合わせ基板11の製造方法の一例を示す工程別の模式的な断面図である。
最初に、図4(a)に示すように、図1(a)のSOI層1aとなる第1基板11aの一方の第1面1S側に、トレンチThを形成する。次に、図4(b)に示すように、トレンチThの側壁および底面に側壁酸化膜Taを形成した後、内部に多結晶シリコンTbを埋め込んで、図1(a)に示す埋め込み絶縁分離トレンチTを形成する。
次に、第1基板11aの第1面1S上に堆積した多結晶シリコンTbと酸化膜Taを除去した後、第1基板11aの第1面1S上に、改めて、図1(a)の埋め込み酸化膜3となる図4(c)の酸化膜3を形成する。
次に、図4(c)と図5(a)に示すように、それぞれ、酸化膜3上にレジストマスクMb,Mcを形成して、第1基板11aの第1面1S側に不純物をイオン注入し、図1(a)の埋め込み拡散層1b,1cとなる不純物層1ib,1icを形成する。尚、不純物層1ib,1icの形成には、熱拡散工程を用いてもよいが、イオン注入工程を用いることが好ましい。これによって、第1基板11aの表面に、不純物層1ib,1icを部分的に精度良く形成することができる。また、図4(c)と図5(a)ではレジストマスクMb,Mcを用いているが、不純物層形成時のマスクとしてシリコン酸化膜の不純物ブロック膜を用いれば、熱拡散による不純物導入が可能である。
次に、図5(b)に示すように、イオン注入工程で用いたレジストマスクMcを除去して、貼り合わせ前の第1基板11aの準備が完了する。
次に、図5(c)と図6(a)に示すように、第1基板11aにおける第1面1S側を支持基板2となる第2基板11bに対向するようにして積層し、1000〜1200℃の高温で熱処理して、第1基板11aと第2基板11bを互いに貼り合わせる。この時の熱で、不純物層1ib,1icは、図6(a)に示すように熱拡散して、埋め込み拡散層1b,1cとなる。尚、図5(c)に示す不純物層1ib,1icが形成された各領域は、埋め込み絶縁分離トレンチTによって仕切られているため、高温の熱処理によって各領域内の不純物が横方向に拡散しても、埋め込み絶縁分離トレンチTを超えて隣りの領域まで拡散することはない。
上記のように不純物層1ib,1icの形成工程としてイオン注入工程を用いる場合においては、基板貼り合わせ工程における加熱により、第1基板11aにイオン注入された不純物を熱拡散させることが好ましい。これにより、通常独立して実施されるイオン注入後の熱処理工程を省くことができ、製造コストを低減することができる。しかしながら、これに限らず、基板貼り合わせ工程の前に、予め不純物層1ib,1icを熱拡散させておいてもよい。
また、上記工程においては、図4(c)の工程において第1基板11aに埋め込み酸化膜3となる酸化膜を形成していたが、これに限らず、図5(c)に示す貼り合わせ前の第2基板11bの対向面に埋め込み酸化膜3となる酸化膜を形成するようにしてもよい。また、第1基板11aと第2基板11bの両方の対向面に、埋め込み酸化膜3となる酸化膜を形成するようにしてもよい。このように、第1基板11aまたは/および第2基板11bの対向面の全面に埋め込み酸化膜3となる酸化膜が形成された状態で、第1基板11aと第2基板11bを互いに貼り合わせた場合には、埋め込み絶縁分離トレンチT内の多結晶シリコンTbと支持基板2である第2基板11bとが互いに電気的に導通していない貼り合わせ基板を製造することができる。
最後に、図6(b)に示すように、貼り合わされた第1基板11aのもう一方の第2面2S側を研磨して、埋め込み絶縁分離トレンチTを基板表面に露出し、SOI層1aとする。尚、図4(a)の工程においてトレンチThの形成深さが浅い不良トレンチが発生した場合であっても、図6(b)の研磨工程の形状検査によって、容易に欠陥箇所を確認することができる。従って、基板貼り合わせ後に埋め込み絶縁分離トレンチを形成する従来の貼り合わせ基板の製造方法で多発する、トレンチの形成深さが浅くて埋め込み酸化膜への到達不足による絶縁不良を未然に防止することが可能である。
以上で、図1(a)に示した貼り合わせ基板11が完成する。
次に、埋め込み絶縁分離トレンチT内の多結晶シリコンTbが支持基板2に達するよう形成されてなる、図1(b)の貼り合わせ基板12の製造方法について説明する。図7〜図9は、貼り合わせ基板12の製造方法の一例を示す工程別の模式的な断面図である。
最初に、図7(a)に示すように、図4(a)の第1基板11aの工程と同様にして、第1基板12aの第1面1S側に、トレンチThを形成する。また、図4(b)の工程と同様にして、トレンチThの側壁および底面に側壁酸化膜Taを形成した後、内部に多結晶シリコンTbを埋め込んで、埋め込み絶縁分離トレンチTを形成する。
次に、図7(b)に示すように、図4(b)に示した第1基板11aと異なり、第1基板12aの第1面1S上に堆積した多結晶シリコンTbのみを除去して、側壁酸化膜Ta形成時に基板表面に形成された酸化膜3aを残しておく。この酸化膜3aが、最終的に、図1(b)の埋め込み酸化膜3aとなる。
次に、図7(c)と図8(a)に示すように、第1基板12aの第1面1S上にイオン注入時の保護膜である酸化膜3bを形成し、それぞれ、酸化膜3b上にレジストマスクMb,Mcを形成して、第1基板12aの第1面1S側に不純物をイオン注入し、不純物層1ib,1icを形成する。
次に、図8(b)に示すように、イオン注入工程で用いたレジストマスクMcと酸化膜3bを除去して、貼り合わせ前の第1基板12aの準備が完了する。
次に、図8(c)と図9(a)に示すように、第1基板12aにおける第1面1S側を支持基板2となる第2基板12bに対向するようにして積層し、熱処理して、第1基板12aと第2基板12bを互いに貼り合わせる。このように、第1基板12aの対向面に、埋め込み絶縁分離トレンチT内の多結晶シリコンTbが露出した状態で、第1基板12aと第2基板12bを互いに貼り合わせた場合には、埋め込み絶縁分離トレンチT内の多結晶シリコンTbと支持基板2である第2基板12bとが互いに電気的に導通した貼り合わせ基板を製造することができる。尚、貼り合わせ時の熱で、不純物層1ib,1icは、図9(a)に示すように熱拡散して、埋め込み拡散層1b,1cとなる。
最後に、図9(b)に示すように、貼り合わされた第1基板12aの第2面2S側を研磨して、埋め込み絶縁分離トレンチTを基板表面に露出し、SOI層1aとする。
以上で、図1(b)に示した貼り合わせ基板12が完成する。
次に、埋め込み絶縁分離トレンチT内の多結晶シリコンTbと一体的に形成された多結晶シリコン層Tcが埋め込み酸化膜3aに当接して支持基板2に形成されてなる、図1(c)の貼り合わせ基板13の製造方法について説明する。図10〜図12は、貼り合わせ基板13の製造方法の一例を示す工程別の模式的な断面図である。
最初に、図10(a)と図10(b)に示すように、第1基板11aの図4(a)と図4(b)の工程と同様にして、第1基板13aの第1面1S側に、トレンチThを形成する。また、トレンチThの側壁および底面に側壁酸化膜Taを形成した後、内部に多結晶シリコンTbを埋め込んで、埋め込み絶縁分離トレンチTを形成する。
次に、図10(c)に示すように、図4(c)に示した第1基板11aと異なり、第1基板13aの第1面1S上に堆積した多結晶シリコンTbの部分的に除去して、側壁酸化膜Ta形成時に基板表面に形成された酸化膜3a上に多結晶シリコン層Tcを残しておく。この多結晶シリコン層Tcが、最終的に、図1(c)の埋め込み絶縁分離トレンチT内の多結晶シリコンTbと一体的に形成された多結晶シリコン層Tcとなる。
次に、図10(c)と図11(a)に示すように、第1基板13aの第1面1S上にイオン注入時の保護膜である酸化膜3cを形成し、それぞれ、酸化膜3c上にレジストマスクMb,Mcを形成して、第1基板13aの第1面1S側に不純物をイオン注入し、不純物層1ib,1icを形成する。
次に、図11(b)に示すように、イオン注入工程で用いたレジストマスクMcと酸化膜3cを除去して、貼り合わせ前の第1基板13aの準備が完了する。
次に、図11(c)と図12(a)に示すように、第1基板13aにおける第1面1S側を支持基板2となる第2基板13bに対向するようにして積層し、熱処理して、第1基板13aと第2基板13bを互いに貼り合わせる。このように、第1基板13aの対向面に、埋め込み絶縁分離トレンチT内の多結晶シリコンTbと一体的に形成された多結晶シリコン層Tcが形成された状態で、第1基板13aと第2基板13bを互いに貼り合わせることもできる。この場合には、埋め込み酸化膜3a下に多結晶シリコン層Tcが形成され、多結晶シリコン層Tcと埋め込み絶縁分離トレンチT内の多結晶シリコンTbとが互いに電気的に導通した貼り合わせ基板を製造することができる。尚、貼り合わせ時の熱で、不純物層1ib,1icは、図12(a)に示すように熱拡散して、埋め込み拡散層1b,1cとなる。
最後に、図12(b)に示すように、貼り合わされた第1基板13aの第2面2S側を研磨して、埋め込み絶縁分離トレンチTを基板表面に露出し、SOI層1aとする。
以上で、図1(c)に示した貼り合わせ基板13が完成する。
図4〜図12に示した貼り合わせ基板11〜13の製造方法は、いずれも、埋め込み酸化膜3,3aを挟んで主面側のSOI層1aと裏面側の支持基板2とが互いに貼り合わされ、絶縁分離トレンチTにより分割された所定の領域において、埋め込み酸化膜3,3aに当接する埋め込み拡散層1b,1cが形成されてなる貼り合わせ基板の製造方法である。
上記貼り合わせ基板の製造方法においては、いずれも、埋め込み絶縁分離トレンチTの形成工程と埋め込み拡散層となる不純物層1ib,1icの形成工程の後に、基板貼り合わせ工程を実施する。このため、SOI層1aとなる貼り合わせ前の第1基板11a,12a,13aに埋め込み拡散層1b,1cとなる不純物層1ib,1icを部分的に形成した場合であっても、埋め込み絶縁分離トレンチTが不純物の熱拡散の障壁となり、貼り合わせ時の熱処理においても、不純物が隣りの領域まで熱拡散することはない。従って、図16の半導体装置101における従来のような素子が形成されていない分離領域Fを形成することなく、埋め込み絶縁分離トレンチTを挟んだ両隣の領域を、設計どおりの仕様の素子形成領域とすることができる。上記貼り合わせ基板の製造方法は、基板貼り合わせ後に埋め込み絶縁分離トレンチTを形成する従来の貼り合わせ基板の製造方法で用いられている工程の順序を入れ替えるだけであり、製造コストが増大することもない。
以上のようにして、上記貼り合わせ基板の製造方法は、埋め込み酸化膜3,3aを挟んで主面側の単結晶シリコンからなるSOI層と裏面側の支持基板とが互いに貼り合わされてなる貼り合わせ基板の製造方法であって、安価に製造することができ、前述したように、そこに形成される各種半導体素子の特性を阻害することなく高集積化できる貼り合わせ基板の製造方法となっている。
尚、図4〜図12に示した貼り合わせ基板11〜13の製造方法においては、いずれも、第1基板11a,12a,13aに埋め込み絶縁分離トレンチTを形成した後に、不純物層1ib,1icの形成工程を実施していた。この場合には、埋め込み拡散層1b,1cとなる不純物層1ib,1icを部分的に形成するに際して、埋め込み絶縁分離トレンチTが第1基板の表面に現れている。このため、不純物層1ib,1icを形成する領域のアライメントが容易であり、埋め込み絶縁分離トレンチTを用いたセルフアライメントも可能である。従って、イオン注入による不純物層1ib,1icの形成に限らず、熱拡散による不純物導入の場合であっても、埋め込み絶縁分離トレンチTにより不純物拡散時の横広がりを抑えることができるため、設計された精度を製造段階においても容易に確保することができる。以上のように、埋め込み絶縁分離トレンチTの形成工程後に不純物層1ib,1icの形成工程を実施することが好ましいが、これに限らず、不純物層1ib,1icの形成工程後に、埋め込み絶縁分離トレンチTの形成工程を実施してもよい。
図13,14は、不純物層形成工程後に埋め込み絶縁分離トレンチ形成工程を実施する、第1基板14aの準備工程の一例を示す工程別の模式的な断面図である。
最初に、図13(a)と図13(b)に示すように、それぞれ、第1基板14a上にレジストマスクMb,Mcを形成して、不純物をイオン注入し、不純物層1ib,1icを形成する。
次に、図14(a)に示すように、イオン注入工程で用いたレジストマスクMcを除去した後、埋め込み絶縁分離トレンチTを形成する所定の位置に、トレンチThを形成する。次に、図14(b)に示すように、トレンチThの側壁および底面に側壁酸化膜Taを形成した後、内部に多結晶シリコンTbを埋め込んで、埋め込み絶縁分離トレンチTを形成する。尚、側壁酸化膜Ta形成時の熱で、不純物層1ib,1icは、図14(b)に示すように熱拡散して、埋め込み拡散層1b,1cとなる。
その後は、図4〜図12で説明した工と同様の工程で、貼り合わせ基板11〜13を製造することができる。
以上のようにして、不純物層形成工程後に、埋め込み絶縁分離トレンチ形成工程を実施することも可能である。
以上説明したように、本発明の貼り合わせ基板の製造方法およびそれにより製造される貼り合わせ基板は、埋め込み酸化膜を挟んで主面側の単結晶シリコンからなるSOI層と裏面側の支持基板とが互いに貼り合わされてなる貼り合わせ基板の製造方法およびそれにより製造される貼り合わせ基板であって、安価に製造することができ、そこに形成される各種半導体素子の特性を阻害することなく高集積化できる貼り合わせ基板の製造方法およびそれによって製造される貼り合わせ基板となっている。
90a,11〜13 貼り合わせ基板
11a,12a,13a,14a 第1基板
11b,12b,13b 第2基板
3,3a 埋め込み酸化膜
1a SOI層
2 支持基板
T 埋め込み絶縁分離トレンチ
Th トレンチ
Ta 側壁酸化膜
Tb 多結晶シリコン
Tc 多結晶シリコン層
R1〜R5 領域
1b 高濃度(n+)埋め込み拡散層
1ib 不純物層
1c P導電型(p+)埋め込み拡散層
1ic 不純物層
90,101,102 半導体装置
11a,12a,13a,14a 第1基板
11b,12b,13b 第2基板
3,3a 埋め込み酸化膜
1a SOI層
2 支持基板
T 埋め込み絶縁分離トレンチ
Th トレンチ
Ta 側壁酸化膜
Tb 多結晶シリコン
Tc 多結晶シリコン層
R1〜R5 領域
1b 高濃度(n+)埋め込み拡散層
1ib 不純物層
1c P導電型(p+)埋め込み拡散層
1ic 不純物層
90,101,102 半導体装置
Claims (16)
- 埋め込み酸化膜を挟んで、主面側の単結晶シリコンからなるSOI層と裏面側の支持基板とが互いに貼り合わされてなり、
前記SOI層に、側壁酸化膜を介して内部に多結晶シリコンが埋め込まれ、前記側壁酸化膜が基板表面から前記埋め込み酸化膜に達する、埋め込み絶縁分離トレンチが形成され、
前記SOI層が、前記埋め込み絶縁分離トレンチにより取り囲まれて、複数の領域に分割され、
前記複数の領域のうち、所定の領域において、前記埋め込み酸化膜に当接して、前記SOI層と異なる導電型または不純物濃度の埋め込み拡散層が形成されてなる、貼り合わせ基板の製造方法であって、
前記SOI層となる第1基板の一方の第1面側に、前記埋め込み絶縁分離トレンチを形成する、埋め込み絶縁分離トレンチ形成工程と、
前記第1面側に、前記埋め込み拡散層となる不純物層を形成する、不純物層形成工程と、
前記第1基板における第1面側を前記支持基板となる第2基板に対向するようにして積層し、第1基板と第2基板を互いに貼り合わせる、基板貼り合わせ工程と、
前記貼り合わされた第1基板のもう一方の第2面側を研磨して、前記埋め込み絶縁分離トレンチを基板表面に露出し、前記SOI層とする基板研磨工程とを有することを特徴とする貼り合わせ基板の製造方法。 - 前記埋め込み絶縁分離トレンチ形成工程後に、前記不純物層形成工程を実施することを特徴とする請求項1に記載の貼り合わせ基板の製造方法。
- 前記不純物層形成工程後に、前記埋め込み絶縁分離トレンチ形成工程を実施することを特徴とする請求項1に記載の貼り合わせ基板の製造方法。
- 前記不純物層形成工程が、前記第1基板の第1面側に不純物をイオン注入する、イオン注入工程であることを特徴とする請求項1乃至3のいずれか一項に記載の貼り合わせ基板の製造方法。
- 前記基板貼り合わせ工程における加熱により、
前記第1基板にイオン注入された不純物を熱拡散させることを特徴とする請求項4に記載の貼り合わせ基板の製造方法。 - 前記基板貼り合わせ工程において、
前記第1基板と第2基板の少なくとも一方の対向面に、前記埋め込み酸化膜となる酸化膜が形成された状態で、前記第1基板と第2基板を互いに貼り合わせることを特徴とする請求項1乃至5のいずれか一項に記載の貼り合わせ基板の製造方法。 - 前記第1基板の対向面の全面に、前記埋め込み酸化膜となる酸化膜が形成された状態で、前記第1基板と第2基板を互いに貼り合わせることを特徴とする請求項6に記載の貼り合わせ基板の製造方法。
- 前記第1基板の対向面に、前記埋め込み絶縁分離トレンチ内の多結晶シリコンが露出した状態で、前記第1基板と第2基板を互いに貼り合わせることを特徴とする請求項6に記載の貼り合わせ基板の製造方法。
- 前記基板貼り合わせ工程において、
前記第1基板の対向面に、前記埋め込み絶縁分離トレンチ内の多結晶シリコンと一体的に形成された多結晶シリコン層が形成された状態で、前記第1基板と第2基板を互いに貼り合わせることを特徴とする請求項1乃至5のいずれか一項に記載の貼り合わせ基板の製造方法。 - 埋め込み酸化膜を挟んで、主面側の単結晶シリコンからなる第1導電型のSOI層と裏面側の支持基板とが互いに貼り合わされてなり、
前記SOI層に、側壁酸化膜を介して内部に多結晶シリコンが埋め込まれ、前記側壁酸化膜が基板表面から前記埋め込み酸化膜に達する、埋め込み絶縁分離トレンチが形成され、
前記SOI層が、前記埋め込み絶縁分離トレンチにより取り囲まれて、複数の領域に分割され、
前記複数の領域のうち、所定の領域において、前記SOI層と異なる導電型の第2導電型埋め込み拡散層、または前記SOI層より不純物濃度の高い高濃度埋め込み拡散層が、前記埋め込み酸化膜に当接して、前記所定の領域の全面に形成されてなることを特徴とする貼り合わせ基板。 - 前記複数の領域のうち、所定の領域において、前記第2導電型埋め込み拡散層が形成され、
前記第2導電型埋め込み拡散層が形成された領域以外の領域のうち、所定の領域において、前記高濃度埋め込み拡散層が形成されてなることを特徴とする請求項10に記載の貼り合わせ基板。 - 前記第2導電型埋め込み拡散層が形成された領域と、前記高濃度埋め込み拡散層が形成された領域に、それぞれ、導電型の異なるバイポーラトランジスタが形成されてなることを特徴とする請求項11に記載の貼り合わせ基板。
- 前記多結晶シリコンが、基板表面から前記埋め込み酸化膜を貫通して前記支持基板に達することを特徴とする請求項10乃至12のいずれか一項に記載の貼り合わせ基板。
- 前記埋め込み絶縁分離トレンチ内の多結晶シリコンと一体的に形成された多結晶シリコン層が、前記埋め込み酸化膜に当接して、前記支持基板に形成されてなることを特徴とする請求項13に記載の貼り合わせ基板。
- 前記複数の各領域における基板表面上、および基板表面に露出する前記埋め込み絶縁分離トレンチ内の多結晶シリコン上に、それぞれ、前記各領域および前記多結晶シリコンに接続する電極が配置されてなることを特徴とする請求項10乃至14のいずれか一項に記載の貼り合わせ基板。
- 前記貼り合わせ基板が、車載用の半導体装置の形成に用いられることを特徴とする請求項10乃至154のいずれか一項に記載の貼り合わせ基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006180239A JP2008010668A (ja) | 2006-06-29 | 2006-06-29 | 貼り合わせ基板の製造方法およびそれによって製造される貼り合わせ基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006180239A JP2008010668A (ja) | 2006-06-29 | 2006-06-29 | 貼り合わせ基板の製造方法およびそれによって製造される貼り合わせ基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008010668A true JP2008010668A (ja) | 2008-01-17 |
Family
ID=39068605
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006180239A Pending JP2008010668A (ja) | 2006-06-29 | 2006-06-29 | 貼り合わせ基板の製造方法およびそれによって製造される貼り合わせ基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008010668A (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04103146A (ja) * | 1990-08-23 | 1992-04-06 | Seiko Epson Corp | 半導体装置及びその製造方法 |
JPH10209270A (ja) * | 1997-01-20 | 1998-08-07 | Aisin Seiki Co Ltd | 誘電体分離半導体基板およびその製造方法 |
JPH11195712A (ja) * | 1997-11-05 | 1999-07-21 | Denso Corp | 半導体装置およびその製造方法 |
JPH11214503A (ja) * | 1998-01-23 | 1999-08-06 | Toshiba Corp | 半導体装置の製造方法 |
JP2000077548A (ja) * | 1998-08-28 | 2000-03-14 | Toshiba Corp | 半導体装置及びその製造方法 |
-
2006
- 2006-06-29 JP JP2006180239A patent/JP2008010668A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04103146A (ja) * | 1990-08-23 | 1992-04-06 | Seiko Epson Corp | 半導体装置及びその製造方法 |
JPH10209270A (ja) * | 1997-01-20 | 1998-08-07 | Aisin Seiki Co Ltd | 誘電体分離半導体基板およびその製造方法 |
JPH11195712A (ja) * | 1997-11-05 | 1999-07-21 | Denso Corp | 半導体装置およびその製造方法 |
JPH11214503A (ja) * | 1998-01-23 | 1999-08-06 | Toshiba Corp | 半導体装置の製造方法 |
JP2000077548A (ja) * | 1998-08-28 | 2000-03-14 | Toshiba Corp | 半導体装置及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6518623B1 (en) | Semiconductor device having a buried-channel MOS structure | |
US6670677B2 (en) | SOI substrate having an etch stop layer and an SOI integrated circuit fabricated thereon | |
KR100711000B1 (ko) | 이중 게이트를 구비한 모스트랜지스터 및 그 제조방법 | |
JP4783050B2 (ja) | 半導体装置及びその製造方法 | |
JP2010157636A (ja) | 半導体装置およびその製造方法 | |
JP3888658B2 (ja) | Soi構造を有する半導体素子及びその製造方法 | |
JP3742845B2 (ja) | ダブルゲート構造を持つsoi素子の製造方法及びその製造方法で製造されたダブルゲート構造を持つsoi素子 | |
US7575967B2 (en) | Semiconductor integrated circuit device and a manufacturing method for the same | |
CN101017851A (zh) | 半导体器件及其制造方法 | |
JP2006059841A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP6099308B2 (ja) | 埋め込み接地板を備えた半導体構造体の製造方法 | |
JP2006324415A (ja) | 半導体ウェハ、半導体装置および半導体装置の製造方法 | |
JP2004311891A (ja) | 半導体装置 | |
JP2005175306A (ja) | 半導体集積回路装置及びその製造方法 | |
JP4533873B2 (ja) | 半導体装置およびその製造方法 | |
JP2011066188A (ja) | 半導体装置及びその製造方法 | |
JP4579512B2 (ja) | 半導体装置およびその製造方法 | |
CN1691296A (zh) | 制造半导体器件的方法以及采用该方法获得的半导体器件 | |
JP2008010668A (ja) | 貼り合わせ基板の製造方法およびそれによって製造される貼り合わせ基板 | |
CN109599358B (zh) | 具有隔离结构的芯片的制造方法 | |
KR100701405B1 (ko) | 모스트랜지스터 및 그 제조방법 | |
JP5029091B2 (ja) | 半導体装置およびその製造方法 | |
JP2006120814A (ja) | 半導体装置の製造方法 | |
JPH06310427A (ja) | 半導体装置の製造方法 | |
JP5194594B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080708 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111227 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121106 |