JP2008009816A - 情報処理装置の試験装置及び方法及びプログラム - Google Patents

情報処理装置の試験装置及び方法及びプログラム Download PDF

Info

Publication number
JP2008009816A
JP2008009816A JP2006180944A JP2006180944A JP2008009816A JP 2008009816 A JP2008009816 A JP 2008009816A JP 2006180944 A JP2006180944 A JP 2006180944A JP 2006180944 A JP2006180944 A JP 2006180944A JP 2008009816 A JP2008009816 A JP 2008009816A
Authority
JP
Japan
Prior art keywords
hardware
processing apparatus
information processing
information
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006180944A
Other languages
English (en)
Other versions
JP4819600B2 (ja
Inventor
Tadashi Onuma
忠 大沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006180944A priority Critical patent/JP4819600B2/ja
Publication of JP2008009816A publication Critical patent/JP2008009816A/ja
Application granted granted Critical
Publication of JP4819600B2 publication Critical patent/JP4819600B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

【課題】ハードウェアの状態により動作が異なる機構の試験を行うためのハードウェアアクセスプログラムの数を自動的に設定すること。
【解決手段】情報処理装置2のハードウェアの情報を収集する情報収集手段12と、情報処理装置2にアクセスしてハードウェアの状態を変化させる複数のハードウェアアクセスプログラム13と、ハードウェアの状態により動作が異なる機構を有する情報処理装置2の試験を行う試験手段11とを備え、試験手段11は、情報収集手段12でハードウェアの状態を監視しながら、情報処理装置2へアクセスするハードウェアアクセスプログラム13の数を変化し、情報処理装置2の動作が変化するハードウェアの状態になるようにハードウェアアクセスプログラム13の数を制御する。
【選択図】図1

Description

本発明は、ハードウェアの状態によって動作が異なる機構を有するコンピュータシステムにおいて、プログラムの実行により、ハードウェアの状態を監視しながら、ハードウェアの負荷を変化させることで、コンピュータシステムに最適な負荷を与えて、ハードウェアの状態によって動作が異なる機構を試験することができるようにする情報処理装置の試験装置及び方法及びプログラムに関する。
従来は試験者が温度測定装置等を使用し、決められたプログラムを実行させ温度の変化を観察しながら、ハードウェアの状態を変化させるパラメータ(CPUのクロックを切り替える温度等)を設定していた。このため、実運用環境でのクロックを切り替わり温度にするプログラムを実行させることが困難なものであった。
また、従来テストプログラムの多重度を変化させ、コンピュータを高負荷状態で試験して診断するコンピュータ診断システムがあった(特許文献1参照)。これはハードウェアの状態によって動作が異なる機構を試験できるものではなかった。
特開平10−333931号公報
ハードウェアの状態によって動作が異なる機構を試験するためには試験者が計測装置の値を確認しながら、ハードウェアの状態を変化させるパラメータ(CPUのクロックを切り替える温度等)を変更し、ハードウェアの正常性を確認しているため、実運用環境でのパラメータ設定による試験ができないという問題が発生していた。
本発明はこのような従来の課題を解決し、ハードウェアの状態により動作が異なる機構の試験を行うためのハードウェアアクセスプログラムの数を自動的に設定できるようにすることを目的とする。
図1は本発明の原理説明図である。図1中、1は試験装置、2は情報処理装置、11は試験手段、12は情報収集手段、13はハードウェアアクセスプログラムである。
本発明は、上記従来の課題を解決するため、次のように構成した。
(1):情報処理装置2のハードウェアの情報を収集する情報収集手段12と、前記情報処理装置2にアクセスしてハードウェアの状態を変化させる複数のハードウェアアクセスプログラム13と、前記ハードウェアの状態により動作が異なる機構を有する前記情報処理装置2の試験を行う試験手段11とを備え、前記試験手段11は、前記情報収集手段12で前記ハードウェアの状態を監視しながら、前記情報処理装置2へアクセスする前記ハードウェアアクセスプログラム13の数を変化し、前記情報処理装置2の動作が変化する前記ハードウェアの状態になるように前記ハードウェアアクセスプログラム13の数を制御する。このため、CPUの温度や筐体の温度等のハードウェアの状態によりCPUのクロックやファンの回転数等の動作が異なる機構の試験を行うためのハードウェアアクセスプログラムの数を自動的に設定することができる。
(2):情報処理装置2のCPUの温度を収集する情報収集手段12と、前記情報処理装置2にアクセスして前記CPUの温度を変化させる複数のハードウェアアクセスプログラム13と、前記CPUの設定温度により動作クロックが異なる機構を有する前記情報処理装置2の試験を行う試験手段11とを備え、前記試験手段11は、前記情報収集手段12で前記CPUの温度を監視しながら、前記情報処理装置2へアクセスする前記ハードウェアアクセスプログラム13の数を変化し、前記情報処理装置2の前記動作クロックが変化する前記CPUの設定温度になるように前記ハードウェアアクセスプログラム13の数を制御する。このため、CPUの温度によりCPUのクロックの動作が異なる機構の試験を行うためのハードウェアアクセスプログラムの数を自動的に設定することができる。
本発明によれば次のような効果がある。
(1):試験手段で、情報収集手段で収集したハードウェアの状態を監視しながら、情報処理装置へアクセスするハードウェアアクセスプログラムの数を変化し、前記情報処理装置の動作が変化する前記ハードウェアの状態になるように前記ハードウェアアクセスプログラムの数を制御するため、CPUの温度や筐体の温度等のハードウェアの状態によりCPUのクロックやファンの回転数等の動作が異なる機構の試験を行うためのハードウェアアクセスプログラムの数を自動的に設定することができる。
(2):試験手段で、情報収集手段で収集したCPUの温度を監視しながら、情報処理装置へアクセスするハードウェアアクセスプログラムの数を変化し、前記情報処理装置の動作クロックが変化する前記CPUの設定温度になるように前記ハードウェアアクセスプログラムの数を制御するため、CPUの温度によりCPUのクロックの動作が異なる機構の試験を行うためのハードウェアアクセスプログラムの数を自動的に設定することができる。
本発明は、コンピュータシステムでプログラムの実行に際し、ハードウェアの状態(CPU温度、筐体の温度、CPUのクロック等)を監視する機能を設け、CPUの状態(スロットリング開始温度)を遷移するように負荷変動する試験方式である。ハードウェアの状態によって、動作が異なる機構を試験する場合、プログラムによって、ハードウェアの情報を監視しながらハードウェアの負荷(ハードウェアへのアクセス頻度等)を変化させ、予め設定したハードウェアの状態(CPUの温度、筐体の温度等)になるように制御することで、コンピュータシステムの試験を容易にし、問題点の解決を図るものである。
(1):ハードウェア情報を用いた試験装置(方法)の説明
図2はハードウェア情報を用いた試験装置の説明図である。図2において、ハードウェア情報を用いた試験装置には、試験プログラム11、ハードウェア情報収集プログラム12、ハードウェアアクセスプログラム13、オペレーティングシステム(OS)20、ハードウェア・モニタドライバー21、CPU(中央処理装置)22、ハードウェアモニタチップ23、チップセット(Chipset )24、I/O装置25、メモリ26が設けてある。
試験プログラム11は、ハードウェアの状態によって動作が異なる機構を試験する試験手段(処理装置)である。ハードウェア情報収集プログラム12は、ハードウェア各種の情報を収集する情報収集手段である。ハードウェアアクセスプログラム13は、ハードウェアにアクセスする複数のプログラムを備え、ハードウェアの状態を変化させるための負荷となるテスト用のプログラムである。オペレーティングシステム(OS)20は、コンピュータのシステム管理と基本的なユーザ操作環境を提供するソフトウェアである。ハードウェア・モニタドライバー21は、ハードウェア情報の読み込み手段(ソフトウェア)である。CPU22は、コンピュータの中央処理装置である。
ハードウェアモニタチップ23は、各ハードウェアの状態を検出するものである。例えば、CPUFANはCPU22の冷却ファンの回転数を検出するものである。CPU電源温度はCPUの電源側の温度を検出するものである。FRONTFANは前方の冷却ファンの回転数を検出するものである。REARFANは後方の冷却ファンの回転数を検出するものである。CPU内部温度はCPUの内部の温度を検出するものである。各種電圧は決められた各種の電圧を検出するものである。その他各種LSIの温度や筐体内の温度等の検出が行われる。
チップセット(Chipset )24は、I/O装置25、メモリ26等のコントローラである。I/O装置25は入出力装置である。メモリ26は、情報を格納する格納手段である。
図2のコンピュータシステムがパソコンである場合、CPU22より下側がパソコンのハードウェアであり、ソフトウェアであるオペレーティングシステム20とハードウェア・モニタドライバー21を含めたものがパソコンを構成する。そして、試験プログラム11、ハードウェア情報収集プログラム12、ハードウェアアクセスプログラム13が試験を行うためのプログラム(試験装置)である。なお、これらの試験を行うためのプログラム(試験装置)は、別に設けないで、試験を行うパソコン内に設けることもできる。
図2の動作は、試験プログラム11が、ハードウェア情報収集プログラム12からハードウェアの情報を入手する。次に、入手したハードウェアの情報によって複数のハードウェアアクセスプログラムの起動/停止を制御することで、ハードウェアの負荷を変化させる。
(2):CPUのクロック(Clock )を変化させる機構をチェックする場合の説明
CPUの温度によって、CPUのクロックを変化させる機構をチェックする場合、設定温度を監視しながら、負荷を変化させ、温度を一定に保つことでクロック制御の正常性を確認することができる。
図3はCPUの温度とプログラム実行数の関係の説明図である。図3において、縦軸はプログラム実行数と温度、横軸は時間を示している。この例のCPUでは温度が70℃を超えた場合、CPUのクロックが3.0GHz→1.5GHzへ変化する機構を検証する場合を示している。
先ず、時間がt0〜t1では、プログラム実行数が10タスク、CPUのクロックが3.0GHzであり、この時CPUの温度は周囲温度(室温)から上昇を始めている。設定温度70℃を超えた時点(t1)でCPUのクロックが1.5GHzに切り替わり、プログラム実行数は1タスクに変化している。
時間がt1〜t2では、プログラム実行数が1タスク、CPUのクロックが1.5GHzである。この時CPUの温度が下がり設定温度70℃より低下した時点(t2)でCPUのクロックが3.0GHzにプログラム実行数が7タスクに変化している。
時間がt2〜t3では、プログラム実行数が8タスク、CPUのクロックが3.0GHzであり、この時CPUの温度が上がり設定温度70℃を超えた時点(t3)でCPUのクロックが1.5GHzにプログラム実行数が2タスクに変化している。
時間がt3〜t4では、プログラム実行数が2タスク、CPUのクロックが1.5GHzである。この時CPUの温度が下がり設定温度70℃より低下した時点(t4)でCPUのクロックが3.0GHzにプログラム実行数が6タスクに変化している。
時間がt4〜t5では、プログラム実行数が6タスク、CPUのクロックが3.0GHzであり、この時CPUの温度が上がり設定温度70℃を超えた時点(t5)でCPUのクロックが1.5GHzにプログラム実行数が3タスクに変化している。
時間がt5〜t6では、プログラム実行数が3タスク、CPUのクロックが1.5GHzである。この時CPUの温度が下がり設定温度70℃より低下した時点(t6)でCPUのクロックが3.0GHzにプログラム実行数が5タスクに変化している。
時間がt6〜t7では、プログラム実行数が5タスク、CPUのクロックが3.0GHzであり、この時CPUの温度が上がり設定温度70℃を超えた時点(t7)でCPUのクロックが1.5GHzにプログラム実行数が4タスクに変化している。時間がt7以降ではプログラム実行数が4タスクと一定になっている。
このように、温度を上昇させるための負荷であるプログラム実行数を徐々に少なく、温度を下降させるためのプログラム実行数を徐々に多くしていくことにより、設定温度での温度変化が無くなった場合、プログラム実行数も一定(図3の例では4タスク)になる。なお、プログラム実行数を変化する場合、CPUのクロックの切り替わり時点の温度上昇(又は温度下降)勾配により、次の実行数を決定する(例えば、温度上昇の勾配が大きい場合は次により少ない実行数とする)こともできる。
(3):CPUのクロックを変化させる機構をチェックする処理の説明
図4はCPUのクロックを変化させる機構をチェックする処理フローチャートである。以下、図4の処理S1〜S8にしたがって説明する。
S1:試験プログラム(手段)11は、温度を上昇させるための負荷プログラムであるハードウェアアクセスプログラムを全て起動し、処理S2に移る。
S2:試験プログラム11は、ハードウェア情報収集プログラム(手段)12からハードウェア状態(温度)読み込み、処理S3に移る。
S3:試験プログラム11は、ハードウェアの温度が設定温度より上か下かの判断をする。この判断で温度が設定温度より上の場合は処理S4に移り、下の場合は処理S6に移る。
S4:試験プログラム11は、CPU22のクロックが低い周波数に切り替わったかどうか判断する。この判断でクロックが低い周波数に切り替わった場合は処理S5に移り、低い周波数に切り替わってない場合はエラーとなる(エラー出力をする)。
S5:試験プログラム11は、アクセスプログラム数を減らし、処理S8に移る。
S6:試験プログラム11は、CPU22のクロックが高い周波数に切り替わったかどうか判断する。この判断でクロックが高い周波数に切り替わった場合は処理S7に移り、高い周波数に切り替わってない場合はエラーとなる(エラー出力をする)。
S7:試験プログラム11は、アクセスプログラム数を増やし、処理S8に移る。
S8:試験プログラム11は、試験の終了(指定時間経過)かどうか判断する。この判断で試験の終了の場合は試験を終了し、試験の終了でない場合は処理S2に戻る。
なお、上記の例では、CPUの温度により、CPUのクロックを変化する説明をしたが、筐体や他のLSIの温度によりCPUのクロックの変化を試験することもできる。また、ハードウェアの状態によって動作が異なる機構として、CPUのクロックが変化する説明をしたが、動作電圧や電源電圧を変更する場合はその試験を行うこともできる。
(4):プログラムインストールの説明
試験手段(試験プログラム)11、情報収集手段(ハードウェア情報収集プログラム)12、ハードウェアアクセスプログラム13、オペレーティングシステム20、ハードウェア・モニタドライバー21等は、プログラムで構成でき、主制御部(CPU)が実行するものであり、主記憶に格納されているものである。このプログラムは、一般的な、コンピュータ(情報処理装置)で処理されるものである。このコンピュータは、主制御部、主記憶、ファイル装置、表示装置、キーボード等の入力手段である入力装置などのハードウェアで構成されている。
このコンピュータに、本発明のプログラムをインストールする。このインストールは、フロッピィ、光磁気ディスク等の可搬型の記録(記憶)媒体に、これらのプログラムを記憶させておき、コンピュータが備えている記録媒体に対して、アクセスするためのドライブ装置を介して、或いは、LAN等のネットワークを介して、コンピュータに設けられたファイル装置にインストールされる。そして、このファイル装置から処理に必要なプログラムステップを主記憶に読み出し、主制御部が実行するものである。
本発明の原理説明図である。 本発明のハードウェア情報を用いた試験装置の説明図である。 本発明のCPUの温度とプログラム実行数の関係の説明図である。 本発明のCPUのクロックを変化させる機構をチェックする処理フローチャートである。
符号の説明
1 試験装置
2 情報処理装置
11 試験手段
12 情報収集手段
13 ハードウェアアクセスプログラム

Claims (4)

  1. 情報処理装置のハードウェアの情報を収集する情報収集手段と、
    前記情報処理装置にアクセスしてハードウェアの状態を変化させる複数のハードウェアアクセスプログラムと、
    前記ハードウェアの状態により動作が異なる機構を有する前記情報処理装置の試験を行う試験手段とを備え、
    前記試験手段は、前記情報収集手段で前記ハードウェアの状態を監視しながら、前記情報処理装置へアクセスする前記ハードウェアアクセスプログラムの数を変化し、前記情報処理装置の動作が変化する前記ハードウェアの状態になるように前記ハードウェアアクセスプログラムの数を制御することを特徴とした情報処理装置の試験装置。
  2. 情報処理装置のCPUの温度を収集する情報収集手段と、
    前記情報処理装置にアクセスして前記CPUの温度を変化させる複数のハードウェアアクセスプログラムと、
    前記CPUの設定温度により動作クロックが異なる機構を有する前記情報処理装置の試験を行う試験手段とを備え、
    前記試験手段は、前記情報収集手段で前記CPUの温度を監視しながら、前記情報処理装置へアクセスする前記ハードウェアアクセスプログラムの数を変化し、前記情報処理装置の前記動作クロックが変化する前記CPUの設定温度になるように前記ハードウェアアクセスプログラムの数を制御することを特徴とした情報処理装置の試験装置。
  3. 情報処理装置のハードウェアの情報を収集する情報収集手段と、
    前記情報処理装置にアクセスしてハードウェアの状態を変化させる複数のハードウェアアクセスプログラムと、
    前記ハードウェアの状態により動作が異なる機構を有する前記情報処理装置の試験を行う試験手段とを備える情報処理装置の試験方法であって、
    前記試験手段で、前記情報収集手段から取得した前記ハードウェアの状態を監視しながら、前記情報処理装置へアクセスする前記ハードウェアアクセスプログラムの数を変化し、前記情報処理装置の動作が変化する前記ハードウェアの状態になるように前記ハードウェアアクセスプログラムの数を制御することを特徴とした情報処理装置の試験方法。
  4. 情報処理装置のハードウェアの情報を収集する情報収集手段と、
    前記情報処理装置にアクセスしてハードウェアの状態を変化させる複数のハードウェアアクセスプログラムを保持する手段と、
    前記情報収集手段で前記ハードウェアの状態を監視しながら、前記情報処理装置へアクセスする前記ハードウェアアクセスプログラムの数を変化し、前記情報処理装置の動作が変化する前記ハードウェアの状態になるように前記ハードウェアアクセスプログラムの数を制御する、前記ハードウェアの状態により動作が異なる機構を有する前記情報処理装置の試験を行う試験手段として、
    コンピュータを動作させるためのプログラム。
JP2006180944A 2006-06-30 2006-06-30 情報処理装置の試験装置及び方法及びプログラム Expired - Fee Related JP4819600B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006180944A JP4819600B2 (ja) 2006-06-30 2006-06-30 情報処理装置の試験装置及び方法及びプログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006180944A JP4819600B2 (ja) 2006-06-30 2006-06-30 情報処理装置の試験装置及び方法及びプログラム

Publications (2)

Publication Number Publication Date
JP2008009816A true JP2008009816A (ja) 2008-01-17
JP4819600B2 JP4819600B2 (ja) 2011-11-24

Family

ID=39067948

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006180944A Expired - Fee Related JP4819600B2 (ja) 2006-06-30 2006-06-30 情報処理装置の試験装置及び方法及びプログラム

Country Status (1)

Country Link
JP (1) JP4819600B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018169696A (ja) * 2017-03-29 2018-11-01 富士通株式会社 情報処理装置,試験プログラムおよび試験方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07319575A (ja) * 1994-05-16 1995-12-08 Symbios Logic Inc 電力浪費調整方法および調整システム
JPH10333931A (ja) * 1997-06-03 1998-12-18 Pfu Ltd コンピュータ診断システム及び診断方法
JP2004326386A (ja) * 2003-04-24 2004-11-18 Mitsubishi Electric Corp 評価支援装置及び評価支援方法及び評価支援プログラム
JP2006011548A (ja) * 2004-06-22 2006-01-12 Sony Computer Entertainment Inc プロセッサ、情報処理装置およびプロセッサの制御方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07319575A (ja) * 1994-05-16 1995-12-08 Symbios Logic Inc 電力浪費調整方法および調整システム
JPH10333931A (ja) * 1997-06-03 1998-12-18 Pfu Ltd コンピュータ診断システム及び診断方法
JP2004326386A (ja) * 2003-04-24 2004-11-18 Mitsubishi Electric Corp 評価支援装置及び評価支援方法及び評価支援プログラム
JP2006011548A (ja) * 2004-06-22 2006-01-12 Sony Computer Entertainment Inc プロセッサ、情報処理装置およびプロセッサの制御方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018169696A (ja) * 2017-03-29 2018-11-01 富士通株式会社 情報処理装置,試験プログラムおよび試験方法

Also Published As

Publication number Publication date
JP4819600B2 (ja) 2011-11-24

Similar Documents

Publication Publication Date Title
JP5638110B2 (ja) 熱制御装置及び方法
JP4448101B2 (ja) 電子機器の冷却システム、コンピュータおよび冷却方法
EP3349118B1 (en) Bus hang detection and find out
US20080301279A1 (en) Specifying Associations among Attributes of Entities in
BR112012014306B1 (pt) Método para controlar a potência em uma unidade central de processamento de múltiplos núcleos, dispositivo sem fio e memória legível por computador
JP2007328761A (ja) 電子コンポーネントのための温度制御方法及び温度制御システム
TW201205322A (en) Computer component power-consumption database
US20070005996A1 (en) Collecting thermal, acoustic or power data about a computing platform and deriving characterization data for use by a driver
US11899513B2 (en) Temperature based frequency throttling
US11573619B2 (en) Information processing apparatus and method
JP4819600B2 (ja) 情報処理装置の試験装置及び方法及びプログラム
TW202004393A (zh) 一種智慧型超頻方法
US20080155173A1 (en) Data processing apparatus
KR20090037223A (ko) 시스템 종료 후 자기진단 수행시스템 및 방법, 그리고 그를이용한 부팅방법
JP5692137B2 (ja) 消費電力制御装置、情報処理装置、消費電力制御方法、及びプログラム
JP2006285675A (ja) 情報処理装置および該情報処理装置にて行われるファン制御方法
US6691242B1 (en) System test and method for checking processor over-clocking by retrieving an assigned speed from an register internal to the processor, comparing with running speed, and displaying caution message to user
JP6083485B1 (ja) 制御装置、制御システム、プログラムおよび制御方法
JP2008257405A (ja) 計算機動作情報記録装置
US11175708B2 (en) Thermal simulation for management controller development projects
TW202018451A (zh) 提高cpu時脈速度以提升系統效能之技術
Zhou et al. Thermal management of ARM SoCs using Linux CPUFreq as cooling device
JP4908183B2 (ja) 情報処理装置および温度制御方法
TW201928669A (zh) 電腦設備、診斷方法以及非暫時性電腦可讀儲存媒體
US20240019913A1 (en) Temperature management for an information handling system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090309

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100629

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100825

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100825

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110301

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110601

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110606

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110830

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110901

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140909

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4819600

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees