JP2007537600A - Fabrication of nonpolar indium gallium nitride thin films, heterostructures and devices by metalorganic vapor phase epitaxy - Google Patents

Fabrication of nonpolar indium gallium nitride thin films, heterostructures and devices by metalorganic vapor phase epitaxy Download PDF

Info

Publication number
JP2007537600A
JP2007537600A JP2007513224A JP2007513224A JP2007537600A JP 2007537600 A JP2007537600 A JP 2007537600A JP 2007513224 A JP2007513224 A JP 2007513224A JP 2007513224 A JP2007513224 A JP 2007513224A JP 2007537600 A JP2007537600 A JP 2007537600A
Authority
JP
Japan
Prior art keywords
gan
ingan
nonpolar
plane
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007513224A
Other languages
Japanese (ja)
Other versions
JP5379973B2 (en
Inventor
アーパン・チャクラボーティ
ベンジャミン・エー・ハスケル
ステーシア・ケラー
ジェームス・エス・スペック
スティーブン・ピー・デンバース
修二 中村
ウメシュ・ケー・ミシュラ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Science and Technology Agency
National Institute of Japan Science and Technology Agency
Original Assignee
Japan Science and Technology Agency
National Institute of Japan Science and Technology Agency
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Science and Technology Agency, National Institute of Japan Science and Technology Agency filed Critical Japan Science and Technology Agency
Publication of JP2007537600A publication Critical patent/JP2007537600A/en
Application granted granted Critical
Publication of JP5379973B2 publication Critical patent/JP5379973B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/12—Pendeo epitaxial lateral overgrowth [ELOG], e.g. for growing GaN based blue laser diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0213—Sapphire, quartz or diamond based substrates

Abstract

【課題】有機金属気相成長法による非極性窒化インジウムガリウム薄膜、ヘテロ構造物およびデバイスの製作方法を提供する。
【解決手段】
有機金属気相成長法（ＭＯＣＶＤ）を用いる非極性窒化インジウムガリウム（ＩｎＧａＮ）膜ならびに非極性ＩｎＧａＮを含んだデバイス構造物の製作のための方法。本方法は、非極性ＩｎＧａＮ／ＧａＮ紫色および近紫外発光ダイオードおよびレーザ・ダイオードを製作するために用いられる。
【選択図】図２A method for fabricating a nonpolar indium gallium nitride thin film, heterostructure, and device by metalorganic vapor phase epitaxy is provided.
[Solution]
A non-polar indium gallium nitride (InGaN) film using metal organic chemical vapor deposition (MOCVD) and a method for the fabrication of device structures containing non-polar InGaN. The method is used to fabricate nonpolar InGaN / GaN purple and near ultraviolet light emitting diodes and laser diodes.
[Selection] Figure 2

Description

関連出願の相互参照
本出願は、米国特許法第１１９条（ｅ）にもとづいて、本発明の譲受人に譲渡された以下の同時係属の米国特許出願の優先権を主張する。この出願は参照として本明細書に組み込まれる。 CROSS REFERENCE TO RELATED APPLICATIONS This application is based on 35 USC §119 (e), claims priority to U.S. patent application of co-pending assignee of the following, which is assigned to the present invention. This application is incorporated herein by reference.

アーパン・チャクラボーティ（Ａｒｐａｎ Ｃｈａｋｒａｂｏｒｔｙ）、ベンジャミン・エー・ハスケル（Ｂｅｎｊａｍｉｎ Ａ．Ｈａｓｋｅｌｌ）、ステーシア・ケラー（Ｓｔａｃｉａ Ｋｅｌｌｅｒ）、ジェームス・エス・スペック（Ｊａｍｅｓ Ｓ．Ｓｐｅｃｋ）、スティーブン・ピー・デンバース（Ｓｔｅｖｅｎ Ｐ．ＤｅｎＢａａｒｓ）、中村修二（Ｓｈｕｊｉ Ｎａｋａｍｕｒａ）およびウメシュ・ケー・ミシュラ（Ｕｍｅｓｈ Ｋ．Ｍｉｓｈｒａ）による米国特許仮出願第６０／５６９，７４９号、２００４年５月１０日出願、発明の名称「有機金属気相成長方法による非極性窒化インジウムガリウム薄膜、ヘテロ構造物およびデバイスの製作（ＦＡＢＲＩＣＡＴＩＯＮ ＯＦ ＮＯＮＰＯＬＡＲ ＩｎＧａＮ ＴＨＩＮ ＦＩＬＭＳ，ＨＥＴＥＲＯＳＴＲＵＣＴＵＲＥＳ ＡＮＤ ＤＥＶＩＣＥＳ ＢＹ ＭＥＴＡＬＯＲＧＡＮＩＣ ＣＨＥＭＩＣＡＬ ＶＡＰＯＲ ＤＥＰＯＳＩＴＩＯＮ）」、代理人整理番号３０７９４．１１７−ＵＳ−Ｐ１。   Arpan Chakraborty, Benjamin A. Haskell, Stacia Keller, James S. Speck, Steven P. Denver DenBaars, Shuji Nakamura and Umesh K. Misra, US Provisional Application No. 60 / 569,749, filed May 10, 2004, entitled “Organic Metal Fabrication of nonpolar indium gallium nitride thin films, heterostructures and devices by phase growth method (FABRICATION OF NONPOLLAR InGaN THIN FILMS HETEROSTRUCTURES AND DEVICES BY METALORGANIC CHEMICAL VAPOR DEPOSITION) ", attorney docket number 30794.117-US-P1.

本出願は、本発明の譲受人に譲渡された以下の同時係属出願の関連出願である。   This application is a related application of the following copending applications assigned to the assignee of the present invention.

ベンジャミン・エー・ハスケル、マイケル・ディー・クレイブン（Ｍｉｃｈａｅｌ Ｄ．Ｃｒａｖｅｎ）、ポール・ティー・フィニ（Ｐａｕｌ Ｔ．Ｆｉｎｉ）、スティーブン・ピー・デンバース、ジェームス・エス・スペックおよび中村修二による国際特許出願第ＰＣＴ／ＵＳ０３／２１９１８号、２００３年７月１５日出願、発明の名称「ハイドライド気相成長方法による転位密度の低い無極性窒化ガリウムの成長（ＧＲＯＷＴＨ ＯＦ ＲＥＤＵＣＥＤ ＤＩＳＬＯＣＡＴＩＯＮ ＤＥＮＳＩＴＹ ＮＯＮ‐ＰＯＬＡＲ ＧＡＬＬＩＵＭ ＮＩＴＲＩＤＥ ＢＹ ＨＹＤＲＩＤＥ ＶＡＰＯＲ ＰＨＡＳＥ ＥＰＩＴＡＸＹ）」、代理人整理番号３０７９４．９３−ＷＯ−Ｕ１（２００３−２２４−２）。この出願は、ベンジャミン・エー・ハスケル、マイケル・ディー・クレイブン、ポール・ティー・フィニ、スティーブン・ピー・デンバース、ジェームス・エス・スペックおよび中村修二による米国特許仮出願第６０／４３３，８４３号、２００２年１２月１６日出願、発明の名称「ハイドライド気相成長方法による転位密度の低い無極性窒化ガリウムの成長」、代理人整理番号３０７９４．９３−ＵＳ−Ｐ１（２００３−２２４−１）の優先権を主張する。   International Patent Application No. PCT by Benjamin A Haskell, Michael D. Craven, Paul T. Fini, Steven P. Denvers, James S. Spec and Shuji Nakamura / US03 / 21918, filed on July 15, 2003, title of invention "Growth of REDUUCED DISLOCATION DENSITY NON-POLLAR GALLIUM NITRIDE BY HYDRIDAP EP ) ", Agent reference number 30794.93-WO-U1 (2003-224-2). No. 60 / 433,843, 2002, filed by Benjamin A. Haskell, Michael D. Craven, Paul T. Fini, Steven P. Denvers, James S. Spec and Shuji Nakamura. Filed on Dec. 16, 2000, title of invention “Growth of nonpolar gallium nitride with low dislocation density by hydride vapor phase growth method”, priority number of agent serial number 30794.93-US-P1 (2003-224-1) Insist.

ベンジャミン・エー・ハスケル、ポール・ティー・フィニ、松田成正（Ｓｈｉｇｅｍａｓａ Ｍａｔｓｕｄａ）、マイケル・ディー・クレイブン、スティーブン・ピー・デンバース、ジェームス・エス・スペックおよび中村修二による国際特許出願第ＰＣＴ／ＵＳ０３／２１９１６号、２００３年７月１５日出願、発明の名称「ハイドライド気相成長法による平坦な無極性ａ面窒化ガリウムの成長（ＧＲＯＷＴＨ ＯＦ ＰＬＡＮＡＲ，ＮＯＮ‐ＰＯＬＡＲ Ａ‐ＰＬＡＮＥ ＧＡＬＬＩＵＭ ＮＩＴＲＩＤＥ ＢＹ ＨＹＤＲＩＤＥ ＶＡＰＯＲ ＰＨＡＳＥ ＥＰＩＴＡＸＹ）」、代理人整理番号３０７９４．９４−ＷＯ−Ｕ１（２００３−２２５−２）。この出願は、ベンジャミン・エー・ハスケル、ポール・ティー・フィニ、松田成正、マイケル・ディー・クレイブン、スティーブン・ピー・デンバース、ジェームス・エス・スペックおよび中村修二による米国特許仮出願第６０／４３３，８４４号、２００２年１２月１６日出願、発明の名称「ハイドライド気相成長法による平坦な無極性ａ面窒化ガリウムの成長技術（ＴＥＣＨＮＩＱＵＥ ＦＯＲ ＴＨＥ ＧＲＯＷＴＨ ＯＦ ＰＬＡＮＡＲ，ＮＯＮ‐ＰＯＬＡＲ Ａ‐ＰＬＡＮＥ ＧＡＬＬＩＵＭ ＮＩＴＲＩＤＥ ＢＹ ＨＹＤＲＩＤＥ ＶＡＰＯＲ ＰＨＡＳＥ ＥＰＩＴＡＸＹ）」、代理人整理番号３０７９４．９４−ＵＳ−Ｐ１（２００３−２２５−１）の優先権を主張する。   International Patent Application No. PCT / US03 / 21916 by Benjamin A Haskell, Paul T. Fini, Shigemasa Matsuda, Michael Dee Craven, Steven P. Denver, James S. Spec and Shuji Nakamura , Filed on July 15, 2003, entitled "Growth of Planar, NON-POLAR A-PLANE GALLIUM NITRIDE BY HYDRIDE VAPOR PHASE EPITAXY" Agent serial number 30794.94-WO-U1 (2003-225-2). No. 60 / 433,844, filed by Benjamin A. Haskell, Paul T. Fini, Shigemasa Matsuda, Michael D. Craven, Steven P. Denvers, James S. Spec and Shuji Nakamura. No., filed on Dec. 16, 2002, the title of the invention “Technology for the growth of flat non-polar a-plane gallium nitride by hydride vapor phase growth method "PHASE EPITAXY)", the proxy number 30794.94-US-P1 (2003-225-1).

マイケル・ディー・クレイブンおよびジェームス・エス・スペックによる米国特許出願第１０／４１３，６９１号、２００３年４月１５日出願、発明の名称「有機金属気相成長法によって成長させた非極性ａ面窒化ガリウム薄膜（ＮＯＮ‐ＰＯＬＡＲ Ａ‐ＰＬＡＮＥ ＧＡＬＬＩＵＭ ＮＩＴＲＩＤＥ ＴＨＩＮ ＦＩＬＭＳ ＧＲＯＷＮ ＢＹ ＭＥＴＡＬＯＲＧＡＮＩＣ ＣＨＥＭＩＣＡＬ ＶＡＰＯＲ ＤＥＰＯＳＩＴＩＯＮ）」、代理人整理番号３０７９４．１００−ＵＳ−Ｕ１（２００２−２９４−２）。この出願は、マイケル・ディー・クレイブン、ステーシア・ケラー、スティーブン・ピー・デンバース、タル・マーガリス（Ｔａｌ Ｍａｒｇａｌｉｔｈ）、ジェームス・エス・スペック、中村修二およびウメシュ・ケー・ミシュラによる米国特許仮出願第６０／３７２，９０９号、２００２年４月１５日出願、発明の名称「非極性窒化ガリウム系薄膜およびヘテロ構造材料（ＮＯＮ‐ＰＯＬＡＲ ＧＡＬＬＩＵＭ ＮＩＴＲＩＤＥ ＢＡＳＥＤ ＴＨＩＮ ＦＩＬＭＳ ＡＮＤ ＨＥＴＥＲＯＳＴＲＵＣＴＵＲＥ ＭＡＴＥＲＩＡＬＳ）」、代理人整理番号３０７９４．９５−ＵＳ−Ｐ１（２００２−２９４／３０１／３０３）の優先権を主張する。   US patent application Ser. No. 10 / 413,691, filed Apr. 15, 2003, by Michael D. Craven and James S. Spec, entitled “Non-polar a-plane nitridation grown by metalorganic vapor phase epitaxy” Gallium thin film (NON-POLAR A-PLANE GALLIUM NITride THIN FILMS GROWN BY METALORGANIC CHEMICAL VAPOR DEPOSITION), agent reference number 30794.100-US-U1 (2002-294-2). This application is a provisional US patent application 60/95 by Michael Dee Craven, Stacia Keller, Steven P. Denver, Tal Margalith, James S. Spec, Shuji Nakamura and Umesh K. Mishra. No. 372,909, filed on Apr. 15, 2002, the title of the invention “Non-POLAL GALLIUM NITRIDE BASED THIN FILMS AND HEASTERTRUCTION MATERIALS”, Attorney Docket No. 30794.95- Claim the priority of US-P1 (2002-294 / 301/303).

マイケル・ディー・クレイブン、ステーシア・ケラー、スティーブン・ピー・デンバース、タル・マーガリス、ジェームス・エス・スペック、中村修二およびウメシュ・ケー・ミシュラによる米国特許出願番号１０／４１３，６９０号、２００３年４月１５日出願、発明の名称「非極性（Ａｌ、Ｂ、Ｉｎ、Ｇａ）Ｎ量子井戸およびヘテロ構造材料およびデバイス（ＮＯＮ‐ＰＯＬＡＲ （Ａｌ，Ｂ，Ｉｎ，Ｇａ）Ｎ ＱＵＡＮＴＵＭ ＷＥＬＬ ＡＮＤ ＨＥＴＥＲＯＳＴＲＵＣＴＵＲＥ ＭＡＴＥＲＩＡＬＳ ＡＮＤ ＤＥＶＩＣＥＳ）」、代理人整理番号３０７９４．１０１−ＵＳ−Ｕ１（２００２−３０１−２）。この出願は、マイケル・ディー・クレイブン、ステーシア・ケラー、スティーブン・ピー・デンバース、タル・マーガリス、ジェームス・エス・スペック、中村修二およびウメシュ・ケー・ミシュラによる米国特許仮出願第６０／３７２，９０９号、２００２年４月１５日出願、発明の名称「非極性窒化ガリウム系薄膜およびヘテロ構造材料」、代理人整理番号３０７９４．９５−ＵＳ−Ｐ１（２００２−２９４／３０１／３０３）の優先権を主張する。   US Patent Application No. 10 / 413,690, April 2003 by Michael Dee Craven, Stacia Keller, Steven P. Denver, Tal Margaris, James S. Spec, Shuji Nakamura and Umesh K. Mishra Filed 15 days, title of invention "Non-polar (Al, B, In, Ga) N quantum wells and heterostructure materials and devices (NON-POLAR (Al, B, In, Ga) N QUANTUM WELL AND HETEROSTUCTURE MATERIALS AND DEVICES)" "Attorney Docket No. 30794.101-US-U1 (2002-301-2). No. 60 / 372,909, filed by Michael Dee Craven, Stacia Keller, Steven P. Denver, Tal Margaris, James S. Spec, Shuji Nakamura, and Umesh K. Michela. Filed on April 15, 2002, claiming the priority of the title "Non-polar gallium nitride-based thin film and heterostructure material", Agent No. 30794.95-US-P1 (2002-294 / 301/303) To do.

マイケル・ディー・クレイブン、ステーシア・ケラー、スティーブン・ピー・デンバース、タル・マーガリス、ジェームス・エス・スペック、中村修二およびウメシュ・ケー・ミシュラによる米国特許出願第１０／４１３，９１３号、２００３年４月１５日出願、発明の名称「非極性窒化ガリウム薄膜中の転位減少法（ＤＩＳＬＯＣＡＴＩＯＮ ＲＥＤＵＣＴＩＯＮ ＩＮ ＮＯＮ‐ＰＯＬＡＲ ＧＡＬＬＩＵＭ ＮＩＴＲＩＤＥ ＴＨＩＮ ＦＩＬＭＳ）」、代理人整理番号３０７９４．１０２−ＵＳ−Ｕ１（２００２−３０３−２）。この出願は、マイケル・ディー・クレイブン、ステーシア・ケラー、スティーブン・ピー・デンバース、タル・マーガリス、ジェームス・エス・スペック、中村修二およびウメシュ・ケー・ミシュラによる米国特許仮出願第６０／３７２，９０９号、２００２年４月１５日出願、発明の名称「非極性窒化ガリウム系薄膜およびヘテロ構造材料」、代理人整理番号３０７９４．９５−ＵＳ−Ｐ１の優先権を主張する。   US Patent Application No. 10 / 413,913, April 2003 by Michael Dee Craven, Stacea Keller, Steven P. Denver, Tal Margaris, James S. Spec, Shuji Nakamura and Umesh K. Mishra Filed on the 15th, title of the invention "dislocation reduction in non-polar gallium nitride thin film (DISLOCATION IN NON-POLAR GALLIUM NITRIDE THIN FILMS)", agent serial number 30794.102-US-U1 (2002-303-2) . No. 60 / 372,909, filed by Michael Dee Craven, Stacia Keller, Steven P. Denver, Tal Margaris, James S. Spec, Shuji Nakamura, and Umesh K. Michela. Filed April 15, 2002, and claims the priority of the invention "Non-polar gallium nitride-based thin film and heterostructure material", agent serial number 30794.95-US-P1.

マイケル・ディー・クレイブンおよびスティーブン・ピー・デンバースによる国際特許出願第ＰＣＴ／ＵＳ０３／３９３５５号、２００３年１２月１１日出願、発明の名称「非極性（Ａｌ、Ｂ、Ｉｎ、Ｇａ）Ｎ量子井戸（ＮＯＮＰＯＬＡＲ （Ａｌ，Ｂ，Ｉｎ，Ｇａ）Ｎ ＱＵＡＮＴＵＭ ＷＥＬＬＳ）」、代理人整理番号３０７９４．１０４−ＷＯ−０１（２００３−５２９−１）。この出願は、上記特許出願第ＰＣＴ／ＵＳ０３／２１９１８号（第３０７９４．９３−ＷＯ−Ｕ１号）、第ＰＣＴ／ＵＳ０３／２１９１６号（第３０７９４．９４−ＷＯ−Ｕ１号）、第１０／４１３，６９１号（第３０７９４．１００−ＵＳ−Ｕ１号）、第１０／４１３，６９０号（第３０７９４．１０１−ＵＳ−Ｕ１号）、第１０／４１３，９１３号（第３０７９４．１０２−ＵＳ−Ｕ１号）の一部継続出願である。   International Patent Application No. PCT / US03 / 39355, filed Dec. 11, 2003 by Michael Dee Craven and Steven P. Denver, entitled “Nonpolar (Al, B, In, Ga) N Quantum Well ( NONPOLAR (Al, B, In, Ga) N QUANTUM WELLS) ", agent reference number 30794.104-WO-01 (2003-529-1). No. PCT / US03 / 21918 (No. 30794.93-WO-U1), No. PCT / US03 / 21916 (No. 30794.94-WO-U1), No. 10/413, the above-mentioned patent applications. No. 691 (No. 30794.100-US-U1), No. 10 / 413,690 (No. 30794.101-US-U1), No. 10 / 413,913 (No. 30794.102-US-U1) ) Part continuation application.

ベンジャミン・エー・ハスケル、メルヴィン・ビー・マクラリン（Ｍｅｌｖｉｎ Ｂ．ＭｃＬａｕｒｉｎ）、スティーブン・ピー・デンバース、ジェームス・エス・スペックおよび中村修二による米国特許仮出願第６０／５７６，６８５号、２００４年６月３日出願、発明の名称「ハイドライド気相成長法による平坦で低い転位密度のｍ面窒化ガリウムの成長（ＧＲＯＷＴＨ ＯＦ ＰＬＡＮＡＲ ＲＥＤＵＣＥＤ ＤＩＳＬＯＣＡＴＩＯＮ ＤＥＮＳＩＴＹ Ｍ‐ＰＬＡＮＥ ＧＡＬＬＩＵＭ ＮＩＴＲＩＤＥ ＢＹ ＨＹＤＲＩＤＥ ＶＡＰＯＲ ＰＨＡＳＥ ＥＰＩＴＡＸＹ）」、代理人整理番号３０７９４．１１９−ＵＳ−Ｐ１。   US Provisional Patent Application No. 60 / 576,685, June 3, 2004 by Benjamin A. Haskell, Melvin B. McLaurin, Steven P. Denvers, James S. Spec and Shuji Nakamura Japanese Patent Application, Name of Invention "Growth of Planar Redduced Dislocation Catalyst G-Lillium NITride BY HYDRIDE VAPOR PHASE PHASE 30 119-US-P1.

トロイ・ジェイ・ベイカー（Ｔｒｏｙ Ｊ．Ｂａｋｅｒ）、ベンジャミン・エー・ハスケル、ポール・ティー・フィニ、スティーブン・ピー・デンバース、ジェームス・エス・スペックおよび中村修二による米国特許仮出願第６０／６６０，２８３号、２００５年３月１０日出願、発明の名称「平坦な半極性窒化ガリウムの成長技術（ＴＥＣＨＮＩＱＵＥ ＦＯＲ ＴＨＥ ＧＲＯＷＴＨ ＯＦ ＰＬＡＮＡＲ ＳＥＭＩ−ＰＯＬＡＲ ＧＡＬＬＩＵＭ ＮＩＴＲＩＤＥ）」、代理人整理番号３０７９４．１２８−ＵＳ−Ｐ１。   US Provisional Patent Application No. 60 / 660,283 by Troy J. Baker, Benjamin A. Haskell, Paul T. Fini, Steven Pe Denver, James S. Spec and Shuji Nakamura No. 30794.128-US-P1, filed on Mar. 10, 2005, entitled “Technique for the growth of flat semipolar gallium nitride (TECHNIQUE FOR THE GROWTH OF PLANAR SEMI-POLAR GALLIUM NITRIDE)”.

以上の出願は、参照としてすべて本明細書に組み込む。   All of the above applications are incorporated herein by reference.

資金援助を受けた研究に関する記述
本発明は、スタンレー電気株式会社（Ｓｔａｎｌｅｙ Ｅｌｅｃｔｒｉｃ Ｃｏ．，Ｌｔｄ．）、三菱化学株式会社（Ｍｉｔｓｕｂｉｓｈｉ Ｃｈｅｍｉｃａｌ Ｃｏｒｐ．）、ローム株式会社（Ｒｏｈｍ Ｃｏ．，Ｌｔｄ．）、クリー社（Ｃｒｅｅ，Ｉｎｃ．）、松下電工株式会社（Ｍａｔｓｕｓｈｉｔａ Ｅｌｅｃｔｒｉｃ Ｗｏｒｋｓ，Ｌｔｄ．）、松下電器産業株式会社（Ｍａｔｓｕｓｈｉｔａ Ｅｌｅｃｔｒｉｃ Ｉｎｄｕｓｔｒｉａｌ Ｃｏ．，Ｌｔｄ．）およびソウル半導体株式会社（Ｓｅｏｕｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｃｏ．，Ｌｔｄ．）を含む、ザ・ユニバーシティ・オブ・カリフォルニア・サンタ・バーバラ・ソリッド・ステート・ライティング・アンド・ディスプレイ・センター（Ｔｈｅ Ｕｎｉｖｅｒｓｉｔｙ ｏｆ Ｃａｌｉｆｏｒｎｉａ Ｓａｎｔａ Ｂａｒｂａｒａ Ｓｏｌｉｄ Ｓｔａｔｅ Ｌｉｇｈｔｉｎｇ ａｎｄ Ｄｉｓｐｌａｙ Ｃｅｎｔｅｒ）会員会社からの援助のもとで行なわれた。
１．本発明の技術分野
本発明は、化合物半導体の成長およびデバイス製作に関する。より具体的には、本発明は、有機金属気相成長法（ＭＯＣＶＤ）による窒化インジウムガリウム（ＩｎＧａＮ）を含んだエレクトロニクス・デバイスおよびオプトエレクトロニクス・デバイスの成長および製作に関する。 Description of Funded Research The present invention is based on Stanley Electric Co., Ltd., Mitsubishi Chemical Corp., Rohm Co., Ltd., Cree. (Cree, Inc.), Matsushita Electric Works, Ltd., Matsushita Electric Industrial Co., Ltd., and Seoul Semiconductor Co., Ltd. (Seoul Semiconductor Co., Ltd.). The University of California Santa Barbara Solid State Lighting and Display Center (The U (Nationality of California, Santa Barbara, Solid State, Lighting and Display Center).
1. TECHNICAL FIELD OF THE INVENTION The present invention relates to compound semiconductor growth and device fabrication. More specifically, the present invention relates to the growth and fabrication of electronics and optoelectronic devices containing indium gallium nitride (InGaN) by metal organic chemical vapor deposition (MOCVD).

２．関連技術の説明
（注：本出願は、明細書全体にわたって括弧で囲まれる参照番号、例えば［参考文献ｘ］で示されるように、複数のさまざまな刊行物を参照する。下記の「参考文献」と題するセクションに、これらの参照番号順に並べた種々の刊行物のリストを示す。これらの刊行物はそれぞれ参照として本明細書に組み込まれる。）
可視および紫外オプトエレクトロニクス・デバイスおよび高性能エレクトロニクス・デバイスの製作のための窒化ガリウム（ＧａＮ）ならびにアルミニウムおよびインジウムを組み込んだ窒化ガリウム三元および四元化合物（ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＩｎＧａＮ）の有用性は定評がある。これらのデバイスは通常、分子線エピタキシー（ＭＢＥ）、有機金属気相成長法（ＭＯＣＶＤ）またはハイドライド気相成長法（ＨＶＰＥ）などの成長技術によってエピタキシャル成長させる。 2. Description of Related Art (Note: This application refers to a number of different publications, as indicated by parenthesized reference numbers throughout the specification, eg, [reference x]. References below. (The section entitled “List of various publications, ordered by their reference numbers, each of which is incorporated herein by reference.”)
The usefulness of gallium nitride (GaN) and gallium nitride ternary and quaternary compounds (AlGaN, InGaN, AlInGaN) incorporating aluminum and indium for the fabrication of visible and ultraviolet optoelectronic devices and high performance electronic devices is well established There is. These devices are typically grown epitaxially by growth techniques such as molecular beam epitaxy (MBE), metalorganic vapor phase epitaxy (MOCVD) or hydride vapor phase epitaxy (HVPE).

ＧａＮおよびＧａＮ合金は、六方晶系ウルツ鉱型結晶構造で最も安定となる。この構造は、互いに１２０°回転関係にある二つ（または三つ）の等価な基底面軸（ａ軸）によって示され、この軸はすべて主軸のｃ軸に垂直である。図１は、一般的な六方晶ウルツ鉱型結晶構造１００の概略図であり、重要な面１０２、１０４、１０６、１０８の他、軸１１０、１１２、１１４、１１６を図中に示す。図で、塗りつぶしパターンは、重要な面１０２、１０４および１０６を示すものであり、構造１００の材料を表すものではない。ＩＩＩ族元素原子と窒素原子は、結晶のｃ軸方向にｃ面を交互に占める。ウルツ鉱型構造物中に含まれる対称要素によって、ＩＩＩ族窒化物はこのｃ軸方向にバルクの自発分極を有する。さらに、ウルツ鉱型結晶構造は非中心対称性を有するので、ウルツ鉱型窒化物は、結晶のｃ軸に沿ってさらに圧電分極を示す可能性もあり、実際に示す。現行のエレクトロニクス・デバイスおよびオプトエレクトロニクス・デバイス用窒化物技術では、極性ｃ方向に成長させた窒化物膜を使用する。しかし、ＩＩＩ族窒化物系オプトエレクトロニクス・デバイスおよびエレクトロニクス・デバイス中の従来のｃ面量子井戸構造は、強い圧電分極および自発分極の存在に起因する望ましくない量子閉じ込めシュタルク効果（ＱＣＳＥ）の問題を有する。ｃ方向の強い組み込み電場によって、電子と正孔とが空間的に分離され、それが今度はキャリア再結合効率を抑制し、振動子強度を低下させ、発光を赤色シフトさせる。   GaN and GaN alloys are most stable in the hexagonal wurtzite crystal structure. This structure is illustrated by two (or three) equivalent basal plane axes (a-axis) that are in a 120 ° rotational relationship with each other, all of which are perpendicular to the c-axis of the main axis. FIG. 1 is a schematic diagram of a typical hexagonal wurtzite crystal structure 100, with the axes 110, 112, 114, 116 as well as the important planes 102, 104, 106, 108 shown in the figure. In the figure, the fill pattern represents the important faces 102, 104 and 106 and does not represent the material of the structure 100. Group III element atoms and nitrogen atoms occupy the c-plane alternately in the c-axis direction of the crystal. Due to the symmetry elements contained in the wurtzite structure, the group III nitride has a bulk spontaneous polarization in the c-axis direction. In addition, since the wurtzite crystal structure has non-centrosymmetric properties, the wurtzite nitride may also show piezoelectric polarization along the c-axis of the crystal, which is shown in practice. Current nitride technology for electronics and optoelectronic devices uses nitride films grown in the polar c direction. However, conventional c-plane quantum well structures in III-nitride based optoelectronic devices and electronics devices have undesirable quantum confined Stark effect (QCSE) problems due to the presence of strong piezoelectric polarization and spontaneous polarization . A strong built-in electric field in the c direction spatially separates electrons and holes, which in turn suppresses carrier recombination efficiency, lowers oscillator strength, and shifts the emission red.

非極性成長方向、例えば＜１１−２０＞ａ方向または＜１−１００＞ｍ方向を使用する（Ａｌ、Ｇａ、Ｉｎ）Ｎ量子井戸構造は、極性軸が膜の成長面内にあり、従って量子井戸のヘテロ界面と平行になるので、ウルツ鉱型窒化物構造物中の分極誘起電場効果を取り除く有効な手段を提供する。過去数年間、非極性（Ａｌ、Ｇａ、Ｉｎ）Ｎの成長は、非極性エレクトロニクス・デバイスおよびオプトエレクトロニクス・デバイスの製作における利用可能性から、大きな関心を集めてきた。最近、アルミン酸リチウム基板上にプラズマ支援ＭＢＥによって成長させた非極性ｍ面ＡｌＧａＮ／ＧａＮ量子井戸と、ｒ面サファイア基板上にＭＢＥとＭＯＣＶＤとの両方によって成長させた非極性ａ面ＡｌＧａＮ／ＧａＮ多重量子井戸（ＭＱＷ）によって、成長方向に沿って分極場がないことが実証された。従って、非極性ＩＩＩ族窒化物発光ダイオード（ＬＥＤ）およびレーザ・ダイオード（ＬＤ）は、極性の対応物と比べると著しく優れた性能を有する可能性がある。   (Al, Ga, In) N quantum well structures using non-polar growth directions, such as <11-20> a direction or <1-100> m direction, have a polar axis in the growth plane of the film and are therefore quantum Since it is parallel to the heterointerface of the well, it provides an effective means of eliminating polarization-induced electric field effects in wurtzite nitride structures. Over the past few years, the growth of nonpolar (Al, Ga, In) N has attracted great interest due to its availability in the fabrication of nonpolar and optoelectronic devices. Recently, nonpolar m-plane AlGaN / GaN quantum wells grown by plasma-assisted MBE on lithium aluminate substrates and nonpolar a-plane AlGaN / GaN multiples grown by both MBE and MOCVD on r-plane sapphire substrates. Quantum wells (MQW) have demonstrated no polarization field along the growth direction. Thus, non-polar III-nitride light emitting diodes (LEDs) and laser diodes (LDs) may have significantly better performance than their polar counterparts.

残念ながら、非極性ＩｎＧａＮの成長は非常に難しいことが証明されている。実際、文献を見ても、非極性ＩｎＧａＮの成長に成功した報告は二つしかない。スン（Ｓｕｎ）ら［非特許文献１］は、ＭＢＥによって最大１０％のＩｎを含むｍ面ＩｎＧａＮ／ＧａＮ量子井戸構造を成長させ、チトニス（Ｃｈｉｔｎｉｓ）ら［非特許文献２］は、ＭＯＣＶＤによってａ面ＩｎＧａＮ／ＧａＮ量子井戸構造を成長させた。スンらの論文［非特許文献１］は、研究材料の構造特性と光ルミネッセンス特性とを中心に検討しているが、検討したＩｎＧａＮ膜の品質が実用的なデバイスを製作するのに十分であるとは示唆していない。チトニスらの論文［非特許文献２］には非極性ＧａＮ／ＩｎＧａＮ発光ダイオード構造物が記載されている。しかし、かれらの論文に示された限られたデータから、かれらの非極性ＩｎＧａＮ材料の品質が極めて低かったことが示唆される。実際、チトニスらのデバイスは、注入電流を変化させると発光強度が大きくシフトし、ダイオード電流−電圧特性も良好でなく、デバイスを試験するために電流注入をパルス化しなければならなかったほど極端な有害加熱効果を示した。これら低い特性が不十分な材料品質によるものである可能性は高い。   Unfortunately, the growth of nonpolar InGaN has proven very difficult. In fact, even in the literature, there are only two reports of successful growth of nonpolar InGaN. Sun et al. [Non-Patent Document 1] grow m-plane InGaN / GaN quantum well structures containing up to 10% In by MBE, and Chitnis et al. [Non-Patent Document 2] A planar InGaN / GaN quantum well structure was grown. Sun et al. [Non-Patent Document 1] focuses on the structural characteristics and photoluminescence characteristics of research materials, but the quality of the InGaN film studied is sufficient to produce a practical device. It does not suggest. A paper by Chitonis et al. [Non-Patent Document 2] describes a nonpolar GaN / InGaN light-emitting diode structure. However, the limited data presented in their paper suggests that the quality of their non-polar InGaN material was very low. In fact, the device of Chitonis et al. Has a large shift in emission intensity when the injection current is changed, the diode current-voltage characteristics are not good, and the current injection has to be pulsed to test the device. Hazardous heating effect was shown. These low properties are likely due to insufficient material quality.

非極性ＩｎＧａＮの成長に成功した例がないのは、いくつかの理由によるものと考えられる。第一に、ＩｎＧａＮと利用可能な基板との間の格子不整合が大きいため、ＩｎＧａＮヘテロエピタキシーが非常に困難である。第二に、高温でＩｎが成長面から脱離する傾向があるため、ＩｎＧａＮは、通常ＧａＮと比較して低温で成長させなければならない。残念ながら、非極性窒化物は、通常９００℃より高温、さらに多くの場合１０５０℃より高温というＩｎが表面から容易に脱離する温度で成長させられる。第三に、高品質の非極性窒化物は、ａ面およびｍ面を傾斜小面に対して安定にするために、通常、減圧（＜１００Ｔｏｒｒ）で成長させられる。しかし、Ｉｎ取り込みを促進し、炭素取り込みを減らすためには、ｃ面ＩｎＧａＮを大気圧で成長させる方がよいことが既に広く報告されている。   The lack of successful growth of nonpolar InGaN may be due to several reasons. First, InGaN heteroepitaxy is very difficult due to the large lattice mismatch between InGaN and available substrates. Second, because In tends to desorb from the growth surface at high temperatures, InGaN must usually be grown at lower temperatures than GaN. Unfortunately, nonpolar nitrides are grown at temperatures at which In easily desorbs from the surface, typically above 900 ° C., and more often above 1050 ° C. Third, high quality non-polar nitrides are typically grown at reduced pressure (<100 Torr) to stabilize the a and m planes against the inclined facets. However, it has been widely reported that it is better to grow c-plane InGaN at atmospheric pressure in order to promote In incorporation and reduce carbon incorporation.

本発明は、これらの課題を克服し、ＭＯＣＶＤによって高品質ＩｎＧａＮ膜と、ＩｎＧａＮを含んだデバイスを初めて作り出す。
Ｙ．Ｓｕｎ， ｅｔ ａｌ．，“Ｎｏｎｐｏｌａｒ ＩｎｘＧａ１−Ｉ／ＧａＮ （１−１００） ｍｕｌｔｉｐｌｅ ｑｕａｎｔｕｍ ｗｅｌｌｓ ｇｒｏｗｎ ｏｎ γ−ＬｉＡｌＯ２（１００） ｂｙ ｐｌａｓｍａ ａｓｓｉｓｔｅｄ ｍｏｌｅｃｕｌａｒ ｂｅａｍ ｅｐｉｔａｘｙ，”Ｐｈｙｓ Ｒｅｖ．Ｂ，６７，４１３０６（２００３） Ｃｈｉｔｎｉｓ， ｅｔ ａｌ．，“Ｖｉｓｉｂｌｅ ｌｉｇｈｔ−ｅｍｉｔｔｉｎｇ ｄｉｏｄｅｓ ｕｓｉｎｇ ａ‐ｐｌａｎｅ ＧａＮ−ＩｎＧａＮ ｍｕｌｔｉｐｌｅ ｑｕａｎｔｕｍ ｗｅｌｌｓ ｏｖｅｒ ｒ‐ｐｌａｎｅ ｓａｐｐｈｉｒｅ，”Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，８４，３６６３（２００４） The present invention overcomes these problems and creates for the first time a high quality InGaN film and a device containing InGaN by MOCVD.
Y. Sun, et al. , "Nonpolar InxGa1-I / GaN (1-100) multiple quantum wells grown on γ-LiAlO2 (100) by plasma assisted molecular epitaxy," Phys Rev. B, 67, 41306 (2003) Chitnis, et al. , “Visible light-emitting diodes using a-plane GaN-InGaN multiple quantum wells over r-plane sapphire,” Appl. Phys. Lett. , 84, 3663 (2004)

上記で説明した従来技術の限界を克服し、本明細書を読み、理解すれば自明となるその他の限界を克服するために、本発明では、高品質インジウム（Ｉｎ）を含んだエピタキシャル層と、平坦な非極性ＩｎＧａＮ膜を備えるヘテロ構造物およびデバイスとを製作するための方法を記載する。本方法では、ＭＯＣＶＤを用いて非極性ＩｎＧａＮ／ＧａＮ紫色および近紫外発光ダイオードおよびレーザー・ダイオードを実現する。   In order to overcome the limitations of the prior art described above and overcome other limitations that will be apparent upon reading and understanding this specification, the present invention includes an epitaxial layer comprising high quality indium (In), A method for fabricating heterostructures and devices comprising flat non-polar InGaN films is described. In this method, non-polar InGaN / GaN purple and near ultraviolet light emitting diodes and laser diodes are realized using MOCVD.

以下、図面を参照する。対応する部分には一貫して同じ参照番号を付与する。   Hereinafter, reference is made to the drawings. Corresponding parts are given the same reference numbers throughout.

以下の好ましい実施形態の説明では、添付の図面を参照する。添付の図面は、本明細書の一部を形成し、本発明を実施することができる特定の実施形態を例示するために示す。本発明の範囲から逸脱することなく、他の実施形態を利用してもよく、構造上の変化を施してもよいことは明らかである。   In the following description of preferred embodiments, reference is made to the accompanying drawings. The accompanying drawings form part of this specification and are shown to illustrate certain embodiments in which the invention can be practiced. It will be apparent that other embodiments may be utilized and structural changes may be made without departing from the scope of the invention.

概要
非極性窒化物半導体を成長させることによって、ウルツ鉱型構造ＩＩＩ族窒化物デバイス中の分極効果を取り除く手段が得られる。現行の（Ｇａ、Ａｌ、Ｉｎ、Ｂ）Ｎデバイスは、極性［０００１］ｃ方向に成長させられるため、ヘテロ構造物中に電荷分離が起こる。生じた分極場は、特にオプトエレクトロニクス・デバイスの場合に、現行の最高技術水準のデバイスの性能を低下させる。そのようなデバイスを非極性方向に成長させれば、デバイス性能は著しく改善される。 Overview Growing nonpolar nitride semiconductors provides a means to eliminate polarization effects in wurtzite structure III-nitride devices. Since current (Ga, Al, In, B) N devices are grown in the polar [0001] c direction, charge separation occurs in the heterostructure. The resulting polarization field degrades the performance of current state-of-the-art devices, especially in the case of optoelectronic devices. If such devices are grown in a non-polar direction, device performance is significantly improved.

これまで、ＩｎＧａＮを含んだ高品質ＩＩＩ族窒化物またはＩＩＩ族窒化物系ヘテロ構造物を非極性方向に成長させるための手段はまったく存在しなかった。それに対して、本発明は、非極性ＩｎＧａＮ膜、ならびに非極性ＩｎＧａＮ含有デバイス構造物の製作を可能にする。この技術によって、表面粗さが大きいこと、Ｉｎ取り込み量が少ないこと、およびＩｎＧａＮヘテロ構造中のＩｎが脱離することに関連する従来の問題を克服した。ＭＯＣＶＤに立脚する本発明を利用して、最初の非極性ＩｎＧａＮ／ＧａＮ紫色ＬＥＤを実現した。本発明は、非極性ＧａＮ系可視および近紫外ＬＥＤおよびＬＤの製造を初めて可能にするものである。   To date, there has been no means for growing high quality Group III nitrides or Group III nitride heterostructures containing InGaN in a non-polar direction. In contrast, the present invention allows the fabrication of nonpolar InGaN films as well as nonpolar InGaN containing device structures. This technique overcomes the conventional problems associated with high surface roughness, low In incorporation, and In desorption from InGaN heterostructures. Using the present invention based on MOCVD, the first non-polar InGaN / GaN purple LED was realized. The present invention makes it possible for the first time to produce nonpolar GaN-based visible and near ultraviolet LEDs and LDs.

技術説明
本発明は、高品質なＩｎを含んだエピタキシャル層と、同層を含むヘテロ構造物およびデバイスを製作するための手法である。ＭＯＣＶＤによって優れた平坦な非極性ＩｎＧａＮ膜を成長させ、同じ技法によって機能性の非極性ＩｎＧａＮを含んだデバイスを製作した。この特定の実証には、ａ面配向ＩｎＧａＮ系量子井戸の製作を含んでいるが、ｍ面窒化物成長に関する研究によって、本明細書で説明する技法がｍ面ＩｎＧａＮ／ＧａＮデバイスの成長にも広く適用できることが示されている。 Technical Description The present invention is a technique for fabricating high quality In-containing epitaxial layers and heterostructures and devices containing the same. An excellent flat nonpolar InGaN film was grown by MOCVD and a device containing functional nonpolar InGaN was fabricated by the same technique. This particular demonstration involves the fabrication of a-plane oriented InGaN-based quantum wells, but studies on m-plane nitride growth have broadened the techniques described herein to the growth of m-plane InGaN / GaN devices. It has been shown to be applicable.

ＭＯＣＶＤによって平坦な非極性ａ面ＧａＮテンプレートを成長させた。このテンプレート成長の詳細は、上記で示し、参照として本明細書に組み込まれる、本発明の譲受人に譲渡された同時係属特許出願第１０／４１３，６９１号（３０７９４．１００−ＵＳ−Ｕ１）およびＰＣＴ／ＵＳ０３／２１９１６（３０７９４．９４−ＷＯ−Ｕ１）に開示される。これらのａ面ＧａＮテンプレートはほぼ格子整合した層を提供し、その上に非極性ＩｎＧａＮ膜を再成長させることができる。   A flat non-polar a-plane GaN template was grown by MOCVD. Details of this template growth are shown above and are incorporated herein by reference, co-pending patent application 10 / 413,691 (30794.100-US-U1) assigned to the assignee of the present invention and PCT / US03 / 21916 (30794.94-WO-U1). These a-plane GaN templates provide a substantially lattice-matched layer on which a nonpolar InGaN film can be regrown.

高速度回転する高温垂直反応器中でＭＯＣＶＤ成長を実行した。３００ｒｐｍの回転速度を使用した。Ｇａ、Ｉｎ、ＭｇおよびＳｉ源として用いた前駆体は、それぞれ、トリメチルガリウム（ＴＭＧ）、トリメチルインジウム（ＴＭＩ）、ビス−シクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）およびジシランであった。高純度アンモニアを窒素源として用いた。低温（６２０〜６５０℃）ＧａＮ核形成層工程と、高温（１１３０〜１１８０℃）ＧａＮ成長工程とを含む二段階プロセスによって、ｒ面サファイア基板上にａ面ＧａＮテンプレートを成長させる。Ｖ族／ＩＩＩ族比として６５０と６７０との間を用いる。反射分光法を用いるその場（ｉｎ−ｓｉｔｕ）厚さ測定によって測定されるＧａＮ成長速度は、４〜６Å／秒の範囲である。ＵＩＤのＧａＮ成長の間、１０ｓｌｐｍの全流量を使用する。 MOCVD growth was carried out in a high temperature vertical reactor rotating at high speed. A rotation speed of 300 rpm was used. Ga, In, precursors used as Mg and Si source, respectively, trimethyl gallium (TMG), trimethylindium (TMI), bis - were cyclopentadienyl magnesium (Cp 2 Mg) and disilane. High purity ammonia was used as the nitrogen source. An a-plane GaN template is grown on an r-plane sapphire substrate by a two-step process including a low temperature (620-650 ° C.) GaN nucleation layer step and a high temperature (1130-1180 ° C.) GaN growth step. A group V / III ratio between 650 and 670 is used. The GaN growth rate measured by in-situ thickness measurement using reflection spectroscopy is in the range of 4-6 Å / sec. A total flow rate of 10 slpm is used during UID GaN growth.

上記成長手順によって、非極性ＩｎＧａＮを成長させることの実用性を確立した。本発明は、非極性ＩｎＧａＮ系のＬＥＤの成長および製作を目的とする。   By the above growth procedure, the practicality of growing nonpolar InGaN was established. The present invention is directed to the growth and fabrication of nonpolar InGaN-based LEDs.

図２は、本発明の好ましい実施形態によるプロセス工程を説明するフローチャートであり、図３は、本発明の好ましい実施形態によって製作される非極性発光ダイオードの概略断面図である。   FIG. 2 is a flowchart illustrating process steps according to a preferred embodiment of the present invention, and FIG. 3 is a schematic cross-sectional view of a non-polar light emitting diode fabricated according to a preferred embodiment of the present invention.

ブロック２００は、滑らかで低い欠陥密度のＩＩＩ族窒化物基板またはテンプレートを準備する工程を表す。その例として、例えば、このブロックは、厚さが１０μｍで低い転位密度を有し、ＨＶＰＥによってエピタキシャル横方向オーバーグロースされた（ＬＥＯ）ａ面ＧａＮテンプレート３０２をｒ面サファイア基板３００上に製作することを表してもよい。上記に示し、参照として本明細書に組み込まれる、本発明の譲受人に譲渡された同時係属特許出願第ＰＣＴ／ＵＳ０３／２１９１８（３０７９４．９３−ＷＯ−Ｕ１）に、ＨＶＰＥを利用するＬＥＯプロセスの詳細が開示されている。   Block 200 represents the step of providing a smooth, low defect density III-nitride substrate or template. As an example, for example, this block has a dislocation density of 10 μm and a low dislocation density, and (LEO) a-plane GaN template 302 epitaxially overgrown by HVPE is fabricated on an r-plane sapphire substrate 300. May be represented. A co-pending patent application No. PCT / US03 / 21918 (30794.93-WO-U1) assigned to the assignee of the present invention, shown above and incorporated herein by reference, describes the LEO process utilizing HVPE. Details are disclosed.

テンプレート３００はＧａＮであるが、窒化アルミニウム（ＡｌＮ）または窒化アルミニウムガリウム（ＡｌＧａＮ）を含んでもよい。さらに、ａ面配向ＧａＮテンプレート３００について記載しているが、ｍ面ＧａＮテンプレートも製作することができる。   Template 300 is GaN, but may include aluminum nitride (AlN) or aluminum gallium nitride (AlGaN). Furthermore, although the a-plane oriented GaN template 300 is described, an m-plane GaN template can also be fabricated.

ＬＥＯプロセス用のマスクは、ＧａＮ＜１−１００＞方向と平行に配向した２μｍ幅の窓開口部で分離された平行な８μｍ幅ＳｉＯ２ストライプを備える。Ｇａ面とＮ面との｛０００１｝翼の横方向成長速度の比は〜６：１であり、その結果、窓と融合の前線との間に約６．５μｍ幅の無欠陥オーバーグロース領域が生じる。同等な試料の透過型電子顕微鏡（ＴＥＭ）観察によれば、オーバーグロース領域中の貫通転位および基底面積層欠陥密度は、それぞれ〜５×１０６ｃｍ−２および３×１０３ｃｍ−１未満であった。 The mask for the LEO process comprises parallel 8 μm wide SiO 2 stripes separated by 2 μm wide window openings oriented parallel to the GaN <1-100> direction. The ratio of the lateral growth rate of {0001} blades between the Ga and N planes is ˜6: 1, resulting in a defect-free overgrowth region of about 6.5 μm width between the window and the fusion front. Arise. According to a transmission electron microscope (TEM) observation of an equivalent sample, the threading dislocations and the basal area layer defect density in the overgrowth region are less than ˜5 × 10 6 cm −2 and 3 × 10 3 cm −1 , respectively. there were.

ブロック２０２は、垂直ＭＯＣＶＤ反応器で実行され、２×１０１８ｃｍ−３の電子濃度を有するＳｉをドーピングした２．２μｍのｎ‐ＧａＮ基層３０４で開始される再成長を表す。この層は、通常のａ面ＧａＮ成長条件（例えば、基板温度１０５０〜１１５０℃、系内圧力４０〜１００Ｔｏｒｒ、Ｈ２キャリア・ガス、Ｖ族／ＩＩＩ族〜１００）下で堆積させる。その結果、ＭＯＣＶＤによって成長させた平坦な非極性ａ面ＧａＮテンプレートを備える基板が得られる。 Block 202 represents the regrowth performed in a vertical MOCVD reactor and initiated with a 2.2 μm n-GaN substrate 304 doped with Si having an electron concentration of 2 × 10 18 cm −3 . This layer is deposited under normal a-plane GaN growth conditions (for example, substrate temperature of 1050 to 1150 ° C., internal pressure of 40 to 100 Torr, H 2 carrier gas, Group V / Group III to 100). The result is a substrate with a flat nonpolar a-plane GaN template grown by MOCVD.

あるいは、滑らかで低い欠陥密度のＩＩＩ族窒化物基板を準備してもよい。そのような基板は、低欠陥密度の自立（ｆｒｅｅ−ｓｔａｎｄｉｎｇ）ａ面ＧａＮウエハ、低欠陥密度の自立ｍ面ＧａＮウエハ、低欠陥密度の自立ａ面ＡｌＮウエハ、低欠陥密度の自立ｍ面ＡｌＮウエハ、低欠陥密度のバルクａ面ＧａＮウエハ、低欠陥密度のバルクｍ面ＧａＮウエハ、低欠陥密度のバルクａ面ＡｌＮウエハまたは低欠陥密度のバルクｍ面ＡｌＮウエハを含む。   Alternatively, a smooth and low defect density group III nitride substrate may be prepared. Such substrates include low defect density free-standing a-plane GaN wafers, low defect density free-standing m-plane GaN wafers, low defect density free-standing a-plane AlN wafers, and low defect density free-standing m-plane AlN wafers. A low defect density bulk a-plane GaN wafer, a low defect density bulk m-plane GaN wafer, a low defect density bulk a-plane AlN wafer, or a low defect density bulk m-plane AlN wafer.

さまざまな方法、特にハイドライド気相成長法（ＨＶＰＥ）によって、ＡｌＧａＮなどの合金基板を成長させることも可能である。本発明を実施するために用いられる基板は、任意の非極性ＡｌＧａＮまたはその他のＩＩＩ族窒化物基板でよい。   It is also possible to grow an alloy substrate such as AlGaN by various methods, particularly hydride vapor phase epitaxy (HVPE). The substrate used to practice the invention may be any non-polar AlGaN or other group III nitride substrate.

ブロック２０４は、低温、大気圧でＮ２キャリア・ガスを用いるデバイス用ＩｎＧａＮ／ＧａＮ活性領域３０６の堆積を表す。このブロックは、（１）低温（約９００℃またはその近傍）でＮ２キャリア・ガスを用いて基板またはテンプレート上に非極性ＩｎＧａＮ層を成長させ、Ｉｎ取り込みを促進し、Ｉｎ脱離を減少させる工程であって、大気圧近く（約７６０Ｔｏｒｒまたはその近傍）でＩｎＧａＮ層を成長させてＩｎＧａＮ膜品質を改善し、炭素取りこみ量を減少させる工程、（２）非極性ＩｎＧａＮ層の上に薄い低温ＧａＮキャッピング層を成長させて、後で行うｐ型ＧａＮ層の成長の間のＩｎ脱離を防止する工程、および（３）大気圧近く（約６００〜８５０Ｔｏｒｒまたはその近傍）でＧａＮキャッピング層の上に一つ以上のＩｎＧａＮ／ＧａＮ多重量子井戸（ＭＱＷ）を成長させる工程を含む。 Block 204 represents the deposition of a device InGaN / GaN active region 306 using N 2 carrier gas at low temperature and atmospheric pressure. This block (1) grows a non-polar InGaN layer on a substrate or template using N 2 carrier gas at low temperature (about 900 ° C. or near), promotes In incorporation and reduces In desorption A step of growing an InGaN layer near atmospheric pressure (about 760 Torr or in the vicinity thereof) to improve the InGaN film quality and reduce the amount of carbon capture; (2) a thin low-temperature GaN layer on the nonpolar InGaN layer; Growing a capping layer to prevent In detachment during subsequent growth of the p-type GaN layer, and (3) on the GaN capping layer near atmospheric pressure (approximately 600-850 Torr or near). Growing one or more InGaN / GaN multiple quantum wells (MQW).

Ｎ２キャリア・ガスの使用は、ＩｎＧａＮ膜中へより多くＩｎを取り込むために重要である。比較的低い成長温度とすることによって、Ｉｎ取り込みが促進され、成長面からのＩｎ脱離速度が低下する。さらに、大気圧を使用するとＩｎＧａＮ膜品質が改善され、膜中への炭素取り込み量が減り、活性領域中の非放射点欠陥の濃度が減少する。 The use of N 2 carrier gas is important to incorporate more In into the InGaN film. By adopting a relatively low growth temperature, In incorporation is promoted, and the rate of In desorption from the growth surface is reduced. Furthermore, the use of atmospheric pressure improves InGaN film quality, reduces the amount of carbon incorporated into the film, and reduces the concentration of non-radiative point defects in the active region.

好ましくは、活性領域３０６は、１６ｎｍのＳｉドープＧａＮ障壁と４ｎｍのＩｎ０．１７Ｇａ０．８３Ｎ量子井戸とを有する５周期のＭＱＷの積層で構成される。この工程では０．４Å／秒という比較的高い成長速度を用いて滑らかなＩｎＧａＮ／ＧａＮヘテロ界面を保証し、ひいてはデバイスの光学性能を改善する。 Preferably, the active region 306 is composed of a 5-period MQW stack having a 16 nm Si-doped GaN barrier and a 4 nm In 0.17 Ga 0.83 N quantum well. This process uses a relatively high growth rate of 0.4 Å / sec to ensure a smooth InGaN / GaN heterointerface and thus improve the optical performance of the device.

ブロック２０６は、ＩｎＧａＮ／ＧａＮのＭＱＷ構造物３０６の上に大気圧またはその近傍で非ドープＧａＮ障壁３０８を成長させる工程を表す。より詳細には、このブロックは、後で成長中に活性領域３０６からＩｎＧａＮが脱離するのを予防するために、低温で１６ｎｍの非ドープ〔または不作為でドープされた（ｕｎｉｎｔｅｎｔｉｏｎａｌｌｙ ｄｏｐｅｄ）（ＵＩＤ）〕ＧａＮ障壁３０８を堆積させてＩｎＧａＮのＭＱＷ構造物３０６にキャップする工程を表す。   Block 206 represents the step of growing an undoped GaN barrier 308 on or near the InGaN / GaN MQW structure 306 at atmospheric pressure. More specifically, this block is low temperature 16 nm undoped [or randomly doped (UID) to prevent InGaN detachment from the active region 306 during later growth. Denotes the process of depositing a GaN barrier 308 and capping the InGaN MQW structure 306.

ブロック２０８は、非ドープＧａＮ障壁３０８の上に低圧（約２０〜１５０Ｔｏｒｒまたはその近傍）で一つ以上のｎ型およびｐ型（Ａｌ、Ｇａ）Ｎ層３１０を成長させる工程を表す。より詳細には、このブロックは、高温（〜１１００℃）および低圧（〜７０Ｔｏｒｒ）で６×１０１７ｃｍ−３の正孔濃度を有する０．３μｍのＭｇドープｐ型ＧａＮ層３１０の堆積を表し、ｐ型ＧａＮ成長には１６ｓｌｐｍの全流量を使用する。 Block 208 represents growing one or more n-type and p-type (Al, Ga) N layers 310 on the undoped GaN barrier 308 at low pressure (about 20-150 Torr or near). More specifically, this block represents the deposition of a 0.3 μm Mg-doped p-type GaN layer 310 having a hole concentration of 6 × 10 17 cm −3 at high temperature (˜1100 ° C.) and low pressure (˜70 Torr). A total flow of 16 slpm is used for p-type GaN growth.

ブロック２１０は、４０ｎｍの高濃度ドープｐ＋‐ＧａＮ層３１２の堆積を表す。この層３１２は、構造物のためのキャップとして作用する。 Block 210 represents the deposition of a 40 nm heavily doped p + -GaN layer 312. This layer 312 acts as a cap for the structure.

最後に、ブロック２１２は、デバイスのためのｐ‐ＧａＮ接点としてのＰｄ／Ａｕ接点３１４およびｎ‐ＧａＮ接点としてのＡｌ／Ａｕ接点３１６の堆積を表す。   Finally, block 212 represents the deposition of Pd / Au contacts 314 as p-GaN contacts and Al / Au contacts 316 as n-GaN contacts for the device.

これらのプロセス工程の最終結果として、非極性ＩｎＧａＮ系ヘテロ構造物およびデバイスが得られる。より詳細には、これらのプロセス工程の最終結果として、ＩｎＧａＮのＬＥＤまたはＬＤが得られる。   The end result of these process steps is a nonpolar InGaN-based heterostructure and device. More particularly, the end result of these process steps is an InGaN LED or LD.

実験結果
光学顕微鏡法および光ルミネッセンス（ＰＬ）測定によって、ａｓ−ｇｒｏｗｎの試料を検討した。塩素ベースの反応性イオンエッチング（ＲＩＥ）によって３００×３００μｍ２ダイオードメサを定めた。ｐ‐ＧａＮおよびｎ‐ＧａＮ接点としてＰｄ／Ａｕ（３／２００ｎｍ）およびＡｌ／Ａｕ（３０／２００ｎｍ）をそれぞれ用いた。デバイスのウエハ上の探測によって、ダイオードの電気特性およびルミネセンス特性を測定した。ヒューレット・パッカード（Ｈｅｗｌｅｔｔ‐Ｐａｃｋａｒｄ）４１４５Ｂ半導体パラメータ・アナライザを用いて、図４に示されるＩ‐Ｖ測定を実行した。直流（ＤＣ）条件下の相対光出力測定値は、サファイア基板を通して較正済み大面積Ｓｉフォトダイオードへの背面発光によって得た。図５および６にそれぞれ示すように、ＬＥＤの発光スペクトルおよび光出力放出を駆動電流の関数として測定した。すべての測定は、室温で実行した。 Experimental Results As-grown samples were examined by optical microscopy and photoluminescence (PL) measurements. A 300 × 300 μm 2 diode mesa was defined by chlorine-based reactive ion etching (RIE). Pd / Au (3/200 nm) and Al / Au (30/200 nm) were used as p-GaN and n-GaN contacts, respectively. The electrical and luminescence properties of the diode were measured by probing on the device wafer. The IV measurements shown in FIG. 4 were performed using a Hewlett-Packard 4145B semiconductor parameter analyzer. Relative light output measurements under direct current (DC) conditions were obtained by backside emission through a sapphire substrate to a calibrated large area Si photodiode. The emission spectrum and light output emission of the LED were measured as a function of drive current, as shown in FIGS. 5 and 6, respectively. All measurements were performed at room temperature.

上記で説明したデバイス構造物は、機能するＩｎＧａＮ系ＬＥＤの最初の報告となる。ダイオードのＩ‐Ｖ曲線（図４）は３．３Ｖの順電圧を示し、直列抵抗値は７．８Ωと低かった。同一の条件下で平坦なａ面ＧａＮテンプレート上に成長させた非極性ａ面ＧａＮのｐ−ｎ接合ダイオードは、同様な順電圧を示したが、直列抵抗値は約３０Ωと高かった。これらのＬＥＤ中の直列抵抗が低かったのは、ＬＥＯによるＧａＮテンプレートの無欠陥オーバーグロース領域中の高い電気伝導率に起因する。   The device structure described above is the first report of a functional InGaN-based LED. The diode IV curve (FIG. 4) showed a forward voltage of 3.3 V, and the series resistance value was as low as 7.8Ω. A non-polar a-plane GaN pn junction diode grown on a flat a-plane GaN template under the same conditions showed similar forward voltage but a high series resistance of about 30Ω. The low series resistance in these LEDs is due to the high electrical conductivity in the defect-free overgrowth region of the LEO GaN template.

このデバイスのエレクトロルミネセンス（ＥＬ）スペクトルを、直流駆動電流の関数として調べた。１０から２５０ｍＡの範囲の駆動電流で発光スペクトルを測定した。このデバイスは、すべての駆動電流に対し４１３．５ｎｍの紫色スペクトル域で発光し、線幅広がりは最小限であった（図５）。ａｓ−ｇｒｏｗｎ試料のＰＬスペクトルは、強い量子井戸発光を４１２ｎｍで示し、線幅は２５ｎｍと狭かった。駆動電流を増加させても発光ピークの青色シフトは観測されず、この波長域および同様な駆動電流域で動作するｃ面ＬＥＤでは通常青色シフトが観測されるのと対照的である。線幅は、２０ｍＡでの最小値２３．５ｎｍから始まり、２５０ｍＡでの２７．５ｎｍまで駆動電流とともにほぼ線形に増加した。駆動電流の増加に伴うこの最小限の線幅広がりは、この電流領域でデバイス加熱が低かったことを示唆する。   The electroluminescence (EL) spectrum of this device was examined as a function of DC drive current. The emission spectrum was measured with a driving current in the range of 10 to 250 mA. The device emitted in the violet spectral region of 413.5 nm for all drive currents with minimal linewidth broadening (FIG. 5). The PL spectrum of the as-grown sample showed strong quantum well emission at 412 nm and the line width was as narrow as 25 nm. Even when the drive current is increased, no blue shift of the emission peak is observed, in contrast to the normal blue shift observed in c-plane LEDs operating in this wavelength range and similar drive current range. The line width started from a minimum value of 23.5 nm at 20 mA and increased almost linearly with drive current to 27.5 nm at 250 mA. This minimal linewidth broadening with increasing drive current suggests that device heating was low in this current region.

次に、直流駆動電流に対する出力電力の依存性を測定した。駆動電流を１０ｍＡから２００ｍＡに近い電流レベルで飽和するまで増加させると、出力電力は増大したが線形にならなかった。出力電力は加熱効果によって飽和し、それによって量子効率を低下させるもととなる。２０ｍＡ順電流での出力電力は２４０μＷであり、０．４％の外部量子効率（ＥＱＥ）に対応した。２００ｍＡの駆動電流の場合には、１．５ｍＷにも達する高い直流出力が測定された。ＥＱＥは、駆動電流が増加するにつれて増加し、３０ｍＡで０．４２％の最大値に達したが、その後順電流が３０ｍＡを超えて増加すると急速に減少した。これらのＬＥＤのＥＱＥが低い理由は、一部はｐ型接点の低い反射率のせいであり、一部は光を放出しないＬＥＯの「暗い」欠陥窓領域のせいである。上記で説明したデバイス構造物は、概念の実証を構成し、非最適化デバイスである点に注意すべきである。テンプレート／基層およびＬＥＤ構造物のすべての態様の最適化によって、ＥＱＥの顕著な改善を行うことができると予想される。   Next, the dependence of the output power on the DC drive current was measured. Increasing the drive current from 10 mA to saturation at a current level close to 200 mA increased the output power but did not become linear. The output power is saturated by the heating effect, thereby reducing the quantum efficiency. The output power at 20 mA forward current was 240 μW, corresponding to an external quantum efficiency (EQE) of 0.4%. In the case of a driving current of 200 mA, a high DC output reaching 1.5 mW was measured. The EQE increased as the drive current increased and reached a maximum of 0.42% at 30 mA, but then decreased rapidly as the forward current increased beyond 30 mA. The reason for the low EQE of these LEDs is partly due to the low reflectivity of the p-type contacts and partly due to the “dark” defect window region of the LEO that does not emit light. It should be noted that the device structure described above constitutes a proof of concept and is a non-optimized device. It is anticipated that significant improvements in EQE can be achieved by optimization of all aspects of the template / substrate and LED structure.

重要な特徴
上記で説明した非極性ＬＥＤ構造物の技術説明は、広範囲の非極性ＩｎＧａＮ系ヘテロ構造物およびデバイスの製作および成長に関するいくつかの重要な特徴を含む。これらの重要な特徴は、以下を含む。 Important Features The technical description of the nonpolar LED structures described above includes several important features related to the fabrication and growth of a wide range of nonpolar InGaN-based heterostructures and devices. These important features include:

１．ＨＶＰＥによるＬＥＯのａ面またはｍ面ＧａＮテンプレートなど（これらに限定されるわけではない）、滑らかで低い欠陥密度のＧａＮ基板またはテンプレートを使用する。   1. A smooth, low defect density GaN substrate or template is used, such as, but not limited to, a HVPE LEO a-plane or m-plane GaN template.

２．Ｎ２キャリア・ガスを用いて低温（〜９００℃未満）で非極性ＩｎＧａＮを成長させてＩｎ取り込みを促進し、Ｉｎ脱離を減少させる。 2. Non-polar InGaN is grown at low temperatures (below ~ 900 ° C.) using N 2 carrier gas to promote In incorporation and reduce In desorption.

３．大気圧（７６０Ｔｏｒｒ）またはその近傍でＩｎＧａＮ層を成長させてＩｎＧａＮ膜品質を改善し、炭素取り込み量を減少させる。   3. An InGaN layer is grown at or near atmospheric pressure (760 Torr) to improve InGaN film quality and reduce carbon uptake.

４．薄い低温ＧａＮキャッピング層を用いてｐ型ＧａＮ堆積時にＩｎ脱離を防ぐ。   4). A thin low-temperature GaN capping layer is used to prevent In desorption during p-type GaN deposition.

５．大気圧またはその近傍（〜６００〜８５０Ｔｏｒｒ）でＩｎＧａＮ／ＧａＮのＭＱＷおよび非ドープＧａＮ障壁を成長させ、一方、低圧（４０〜８０Ｔｏｒｒ）でｎ型およびｐ型ＧａＮを成長させる。   5. InGaN / GaN MQW and undoped GaN barriers are grown at or near atmospheric pressure (˜600-850 Torr), while n-type and p-type GaN are grown at low pressure (40-80 Torr).

実施形態の可能な変更形および変化形
好ましい実施形態では、非極性方向に平坦で高品質なＩｎＧａＮ膜およびヘテロ構造物を成長させることができるプロセスを説明した。上記の技術説明のセクションでは特に、ａ面ＧａＮデバイスに関して説明した（すなわち、成長方向は、ＧａＮ＜１１−２０＞方向であった）。しかし、研究の結果、ａ面窒化物のための成長方法は、通常、ｍ面窒化物成長にも利用可能であるかまたは容易に適合させ得ることが証明された。従って、このプロセスは、ウルツ鉱型構造の＜１１−２０＞または＜１−１００＞のどちらの方向に成長させる膜および構造物にも適用できる。 Possible Variations and Variations of Embodiments In the preferred embodiment, a process has been described that can grow high quality InGaN films and heterostructures that are flat in non-polar directions. In particular, the above technical description section has described an a-plane GaN device (ie, the growth direction was the GaN <11-20> direction). However, research has shown that growth methods for a-plane nitride are usually available or can be easily adapted for m-plane nitride growth. This process is therefore applicable to films and structures grown in either the <11-20> or <1-100> direction of wurtzite structures.

上記で説明したＩｎＧａＮ膜のための基層は、ｒ面Ａｌ２Ｏ３上に成長させたＭＯＣＶＤ成長ａ面ＧａＮテンプレートであった。同様に、重要な特徴のセクションで説明したデバイス構造物には、ｒ面Ａｌ２Ｏ３上に成長させたＨＶＰＥ成長ＬＥＯのａ面ＧａＮ層を利用した。本発明の実施においては、実質的にその本質を変えることなく別の基板を用いることができる。例えば、どちらのプロセスの基層も、ＭＢＥ、ＭＯＣＶＤまたはＨＶＰＥによってａ面ＳｉＣ基板上に成長させたａ面ＧａＮ膜を含んでよい。他の利用可能な基板の選択肢としては、ａ面６Ｈ−ＳｉＣ、ｍ面６Ｈ−ＳｉＣ、ａ面４Ｈ−ＳｉＣ、ｍ面４Ｈ−ＳｉＣ、非極性ＧａＮを生じる他のＳｉＣ多形および配向、ａ面ＺｎＯ、ｍ面ＺｎＯ、（１００）ＬｉＡｌＯ２、（１００）ＭｇＡｌ２Ｏ４、自立ａ面ＧａＮ、自立ＡｌＧａＮ、自立ＡｌＮまたはこれらの基板のミスカット変化形を含むが、それらに限定されない。これらの基板は、非極性ＩｎＧａＮデバイス成長の前にそれらの上にＧａＮテンプレート層を成長させることを必ずしも必要としない。ＧａＮ、ＡｌＮ、ＡｌＧａＮ、ＡｌＩｎＧａＮ、ＡｌＩｎＮ等の基層は、適当なその場欠陥低減技術を組み込んでいても、組み込んでいなくても、デバイス成長プロセスの始めに堆積させることができる。しかし、一般には、膜品質およびデバイス性能は、欠陥密度の低い（すなわち、１×１０９転位／ｃｍ２および１×１０４積層欠陥／ｃｍ−１未満）窒化物テンプレート／基層の使用によって改善される。本発明中で用いられるエピタキシャル横方向オーバーグロースプロセスは、これらのレベル未満の欠陥密度を実現する。 The base layer for the InGaN film described above was a MOCVD grown a-plane GaN template grown on r-plane Al 2 O 3 . Similarly, the device structure described in the important features section utilized an a-plane GaN layer of HVPE grown LEO grown on r-plane Al 2 O 3 . In the practice of the present invention, another substrate can be used without substantially changing its essence. For example, the base layer of either process may include an a-plane GaN film grown on an a-plane SiC substrate by MBE, MOCVD or HVPE. Other available substrate options include a-plane 6H-SiC, m-plane 6H-SiC, a-plane 4H-SiC, m-plane 4H-SiC, other SiC polymorphs and orientations that produce nonpolar GaN, a-plane Including, but not limited to, ZnO, m-plane ZnO, (100) LiAlO 2 , (100) MgAl 2 O 4 , free-standing a-plane GaN, free-standing AlGaN, free-standing AlN, or miscut variations of these substrates. These substrates do not necessarily require a GaN template layer to be grown on them prior to nonpolar InGaN device growth. Substrates such as GaN, AlN, AlGaN, AlInGaN, AlInN can be deposited at the beginning of the device growth process with or without the incorporation of appropriate in situ defect reduction techniques. However, in general, film quality and device performance are improved by the use of nitride templates / substrates with low defect density (ie, less than 1 × 10 9 dislocations / cm 2 and 1 × 10 4 stacking faults / cm −1 ). The The epitaxial lateral overgrowth process used in the present invention achieves defect densities below these levels.

好ましい実施形態では、特にＩｎＧａＮおよびＧａＮ層を含むＬＥＤ構造物に関して記載する。しかし、本発明は、任意のまたはすべての層におけるアルミニウム（Ａｌ）の取り込みについても利用可能である。一般的に言って、本発明によって成長させた層はどれも化学式（ＡｌｘＩｎｙＧａｚ）Ｎ、（ここで、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１およびｘ＋ｙ＋ｚ＝１）で記述される組成を有し得る。任意のまたはすべての層は、選択により別のドーパントを含むことができ、依然、本発明の範囲内に属する。この別のドーパントにはＺｎ、Ｍｇ、Ｆｅ、Ｓｉ、Ｏ等を含むが、それらに限定されるわけではない
上記で説明したデバイスのキャッピング層および障壁層はＧａＮで構成される。しかし、これらの層のそれぞれは、選択により、適当なキャリア閉じ込めを提供する、またはキャッピング層の場合、適当なＩｎ脱離抵抗を提供する、任意の非極性ＡｌＩｎＧａＮ組成を含むことができる。 In a preferred embodiment, it will be described with particular reference to LED structures comprising InGaN and GaN layers. However, the present invention can also be used for aluminum (Al) incorporation in any or all layers. Generally speaking, any layer grown according to the present invention has the chemical formula (Al x In y Ga z ) N, where 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ z ≦ 1 and x + y + z. = 1) may have the composition described. Any or all layers can optionally contain other dopants and still fall within the scope of the present invention. This other dopant includes, but is not limited to, Zn, Mg, Fe, Si, O, etc. The capping layer and barrier layer of the device described above are composed of GaN. However, each of these layers can optionally include any non-polar AlInGaN composition that provides adequate carrier confinement or, in the case of a capping layer, suitable In detachment resistance.

上記で説明したデバイス構造物中のＧａＮおよびＩｎＧａＮ層の厚さは、本発明の好ましい実施形態から基本的に逸脱することなく、実質的に変化してよい。同様に、層組成を変えてアルミニウムおよび／またはホウ素を含めて電子バンド構造を変えてもよい。ドーピング・プロファイルを変化させたり、構造物の電気的および光学的性質を調整してもよい。本発明の範囲内で、構造物中に追加の層を挿入してもよく、層を取り除いてもよく、または、構造物中の量子井戸の数を変化させてもよい。例えば、ＵＩＤ型ＧａＮキャッピング層の厚さを減らし、Ｍｇドープｐ型ＡｌＧａＮ電子遮蔽層を含めると、ＬＥＤデバイス性能を著しく改善することができると考えられる。   The thickness of the GaN and InGaN layers in the device structure described above may vary substantially without fundamentally departing from the preferred embodiment of the present invention. Similarly, the layer composition may be changed to change the electronic band structure including aluminum and / or boron. The doping profile may be varied and the electrical and optical properties of the structure may be adjusted. Within the scope of the present invention, additional layers may be inserted into the structure, layers may be removed, or the number of quantum wells in the structure may be varied. For example, reducing the thickness of the UID-type GaN capping layer and including an Mg-doped p-type AlGaN electron blocking layer is believed to significantly improve LED device performance.

上記の技術説明のセクションで説明した厳密な成長条件も拡張してよい。許容できる成長条件は、反応器の構成の配置に依存して反応器ごとに変化する。本発明の実施においては、さまざまな温度、圧力範囲、前駆体／反応体選択、Ｖ族／ＩＩＩ族比、キャリア・ガスおよびフロー条件を用いてもよいことを理解すれば、本発明で異なる設計の反応器を使用することができる。   The exact growth conditions described in the technical description section above may also be extended. Acceptable growth conditions vary from reactor to reactor depending on the configuration of the reactor configuration. It will be appreciated that different designs may be used in the practice of the present invention if it is understood that various temperatures, pressure ranges, precursor / reactor selection, group V / III ratio, carrier gas and flow conditions may be used in the practice of the invention. Can be used.

上記のように、本明細書で説明したデバイスは、ＬＥＤを含む。しかし、本発明は、ＩｎＧａＮを含む非極性ＩｎＧａＮ膜および構造物の一般的な成長に適用できるものであり、ＬＥＤ構造物に限定されるとみなすべきでない。本発明は、３６０ｎｍ〜６００ｎｍ間の波長を有する非極性窒化物系ＬＥＤおよび類似の波長範囲で動作する非極性窒化物系レーザ・ダイオードを含むが、それらに限定されない広範なデバイスの設計および製作に顕著な利点を提供する。本発明を用いて、通常のｃ面ＩｎＧａＮ系レーザ・ダイオードに要求されるより低い透明キャリア密度を有する非極性歪み単一量子井戸レーザ・ダイオードを製作することができる。本発明によって製作される非極性ＩｎＧａＮ系レーザ・ダイオードは、重い正孔バンドおよび軽い正孔バンドの異方性歪み誘起分裂に関連する低い正孔有効質量の恩恵を受ける。ｃ面ＩＩＩ族窒化物デバイスでは通常実現することができない低い有効正孔質量によって、ｃ面レーザ・ダイオードに比べてレーザ発振のためのしきい値電流密度が減少する。正孔有効質量が低いと、正孔移動度が高くなり、ひいては非極性ｐ型ＧａＮの電気伝導率が高くなる。エレクトロニクス・デバイスも本発明の利益を受ける。ヘテロ構造バイポーラ・トランジスタなどのバイポーラ・エレクトロニクス・デバイスの製作で、非極性ｐ型ＧａＮの移動度が高いという利点を使用することができる。非極性窒化物中のｐ型電気伝導率が高いことによって、ｐ−ｎ接合ダイオードおよびＬＥＤ中の直列抵抗が低くなる。従って、ＩｎＧａＮ中の高い飽和電子速度による優れた高周波性能を特徴とする、高周波（ＲＦ）分散の減少した非極性ＩｎＧａＮチャネルＭＯＤＦＥＴを製作することができる。   As described above, the devices described herein include LEDs. However, the present invention is applicable to the general growth of nonpolar InGaN films and structures containing InGaN and should not be considered limited to LED structures. The present invention covers the design and fabrication of a wide range of devices including, but not limited to, nonpolar nitride based LEDs having wavelengths between 360 nm and 600 nm and nonpolar nitride based laser diodes operating in similar wavelength ranges. Provides a significant advantage. The present invention can be used to fabricate nonpolar strained single quantum well laser diodes having lower transparent carrier density than is required for normal c-plane InGaN based laser diodes. Nonpolar InGaN-based laser diodes fabricated according to the present invention benefit from the low hole effective mass associated with anisotropic strain-induced splitting of heavy and light hole bands. The low effective hole mass that cannot normally be achieved with c-plane III-nitride devices reduces the threshold current density for lasing compared to c-plane laser diodes. When the hole effective mass is low, the hole mobility increases, and as a result, the electrical conductivity of nonpolar p-type GaN increases. Electronics devices also benefit from the present invention. The advantage of high mobility of non-polar p-type GaN can be used in the fabrication of bipolar electronics devices such as heterostructure bipolar transistors. High p-type conductivity in nonpolar nitrides reduces the series resistance in pn junction diodes and LEDs. Thus, nonpolar InGaN channel MODFETs with reduced radio frequency (RF) dispersion, characterized by excellent high frequency performance due to the high saturation electron velocity in InGaN, can be fabricated.

既存の実施方法に対する利点および改善点、ならびに新しいと考えられる特徴
本明細書中の背景技術および技術説明の各セクションで、本発明の新規な特徴の多くを詳述した。重要な特徴のセクションで特定した重要な点は、非極性ＩｎＧａＮの成長における最も重要で新規な要素を構成する。本発明は、ヘテロ構造中の滑らかな、くぼみのないＩｎＧａＮ層の成長を可能にすることによって、高品質非極性ＩｎＧａＮを含んだエレクトロニクス・デバイスおよびオプトエレクトロニクス・デバイスの製作を初めて可能にする。 Advantages and Improvements over Existing Implementations, and Features Considered New Many of the novel features of the present invention are described in detail in the Background and Technical Description sections herein. The key points identified in the key features section constitute the most important and novel element in the growth of nonpolar InGaN. The present invention allows for the first time the fabrication of high quality non-polar InGaN and optoelectronic devices by allowing the growth of smooth, non-recessed InGaN layers in heterostructures.

チトニスらの、ＭＯＣＶＤによって成長させたＩｎＧａＮ／ＧａＮのＬＥＤに関する最近の開示［非特許文献２］は、本発明に最も近い比較例を提供する。チトニスらの開示と比較した本発明の最も重要な改善点は以下の通りである。   Chitonis et al.'S recent disclosure of InGaN / GaN LEDs grown by MOCVD [2] provides a comparative example closest to the present invention. The most important improvements of the present invention compared to the Chitonis et al. Disclosure are as follows.

１．高品質で欠陥密度の低い基板／テンプレート／基層の使用。チトニスらの直接成長方法は、ｒ面サファイア基板上でのａ面ＧａＮテンプレート層の堆積を含む。しかし、チトニスらのプロセスは、貫通転位または積層欠陥密度をそれぞれ〜１０９ｃｍ−２および〜１０５ｃｍ−１未満に減少させる有効な手段をまったく含んでいない。チトニスらのＩｎＧａＮ層中ではこれらの構造欠陥が伝播し、おそらくＩｎＧａＮ層の形態、層構造の品質およびデバイス性能の劣化の原因となる。本発明は、テンプレート層中に欠陥減少技術を利用して材料品質およびデバイス性能を改善している。 1. Use of high quality, low defect density substrate / template / substrate. The direct growth method of Chitonis et al. Involves the deposition of an a-plane GaN template layer on an r-plane sapphire substrate. However, the Chitonis et al. Process does not include any effective means of reducing threading dislocation or stacking fault density to less than -10 9 cm -2 and -10 5 cm -1 respectively. These structural defects propagate in the InGaN layer of Chitonis et al., Possibly causing degradation of the InGaN layer morphology, layer structure quality and device performance. The present invention utilizes defect reduction techniques in the template layer to improve material quality and device performance.

２．ＩｎＧａＮ／ＧａＮ量子井戸およびＧａＮキャッピング層成長のための大気圧または大気圧近傍の成長条件の使用。この大気圧工程によって、量子井戸中へのインジウム取り込みを促進し、炭素汚染を減少させ、チトニスらの結果と比較してデバイス性能を改善する。   2. Use of atmospheric pressure or near atmospheric pressure growth conditions for InGaN / GaN quantum well and GaN capping layer growth. This atmospheric pressure process promotes indium incorporation into the quantum well, reduces carbon contamination, and improves device performance compared to the results of Chitonis et al.

３．低温、大気圧で、窒素をキャリア・ガスとして用いて成長させたＧａＮキャッピング層を含むこと。チトニスらのデバイス構造物は、低温キャッピング層をまったく含まない。チトニスらの量子井戸は、ｐ‐ＡｌＧａＮ層を量子井戸領域の上に直接成長させるために成長温度を上げたため、劣化した可能性が高い。本明細書で説明した種類のキャッピング層を含むことによって、量子井戸領域が保護され、デバイス品質が改善される。   3. Include a GaN capping layer grown using nitrogen as the carrier gas at low temperature and atmospheric pressure. The device structure of Chitonis et al. Does not contain any low temperature capping layer. The quantum well of Chitonis et al. Is likely to have deteriorated because the growth temperature was raised to grow the p-AlGaN layer directly on the quantum well region. Including a capping layer of the type described herein protects the quantum well region and improves device quality.

これらの改善点のどれをとっても、従来技術と比較して、ＩｎＧａＮ系エレクトロニクス・デバイスおよびオプトエレクトロニクス・デバイスの製作に顕著な利点を提供する。これらの三つの重要な要素を組み合わせることによって、はるかに優れたＩｎＧａＮ層品質およびデバイス性能が得られ、非極性ＩＩＩ族窒化物デバイス成長の最先端技術の著しい進歩を表す。   Any of these improvements provides significant advantages for the fabrication of InGaN-based and optoelectronic devices compared to the prior art. By combining these three key factors, much better InGaN layer quality and device performance is obtained, representing a significant advance in the state of the art of nonpolar III-nitride device growth.

参考文献
以下の参考文献は、参照として本明細書に組み込まれる。
１．Ｙ．Ｓｕｎ， ｅｔ ａｌ．，“Ｎｏｎｐｏｌａｒ ＩｎｘＧａ１−Ｉ／ＧａＮ （１−１００） ｍｕｌｔｉｐｌｅ ｑｕａｎｔｕｍ ｗｅｌｌｓ ｇｒｏｗｎ ｏｎ γ‐ＬｉＡｌＯ２（１００） ｂｙ ｐｌａｓｍａ ａｓｓｉｓｔｅｄ ｍｏｌｅｃｕｌａｒ ｂｅａｍ ｅｐｉｔａｘｙ，”Ｐｈｙｓ Ｒｅｖ．Ｂ，６７，４１３０６（２００３）この論文は、文献中で非極性ＩｎＧａＮの成長を報告した二件しかない論文のもう一方であり、ここではＭＢＥによって実行された。
２．Ｃｈｉｔｎｉｓ， ｅｔ ａｌ．，“Ｖｉｓｉｂｌｅ ｌｉｇｈｔ‐ｅｍｉｔｔｉｎｇ ｄｉｏｄｅｓ ｕｓｉｎｇ ａ‐ｐｌａｎｅ ＧａＮ‐ＩｎＧａＮ ｍｕｌｔｉｐｌｅ ｑｕａｎｔｕｍ ｗｅｌｌｓ ｏｖｅｒ ｒ‐ｐｌａｎｅ ｓａｐｐｈｉｒｅ、”Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，８４，３６６３（２００４）
３．Ｓ．Ｊ．Ｐｅａｒｔｏｎ， ｅｔ ａｌ．，“ＧａＮ：Ｐｒｏｃｅｓｓｉｎｇ，ｄｅｆｅｃｔｓ，ａｎｄ ｄｅｖｉｃｅｓ，”Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，８６，１（１９９９）この総説は、ｃ面ＧａＮ技術の概要を紹介している。
４．Ｔ．Ｔａｋｅｕｃｈｉ， ｅｔ ａｌ．，“Ｑｕａｎｔｕｍ‐Ｃｏｎｆｉｎｅｄ Ｓｔａｒｋ Ｅｆｆｅｃｔ ｄｕｅ ｔｏ Ｐｉｅｚｏｅｌｅｃｔｒｉｃ Ｆｉｅｌｄｓ ｉｎ ＧａＩｎＮ Ｓｔｒａｉｎｅｄ Ｑｕａｎｔｕｍ Ｗｅｌｌｓ，”Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．Ｐａｒｔ２，３６，Ｌ３８２（１９９７）この論文は、極性ｃ面ＩｎＧａＮデバイス中の有害電場の大きさを定量化している。この電場は、本発明によって製作される非極性デバイスでは取り除かれる。
５．Ｄ．Ｍｉｌｌｅｒ， ｅｔ ａｌ．，“Ｅｌｅｃｔｒｉｃ ｆｉｅｌｄ ｄｅｐｅｎｄｅｎｃｅ ｏｆ ｏｐｔｉｃａｌ ａｂｓｏｒｐｔｉｏｎ ｎｅａｒ ｔｈｅ ｂａｎｄ ｇａｐ ｏｆ ｑｕａｎｔｕｍ‐ｗｅｌｌ ｓｔｒｕｃｔｕｒｅｓ，”Ｐｈｙｓ．Ｒｅｖ．Ｂ，３２，１０４３（１９８５）この論文は、オプトエレクトロニクス・デバイスに対する電場およびＱＣＳＥの効果を論じている。
６．Ｆ．Ｂｅｍａｒｄｉｎｉ， ｅｔ ａｌ．，“Ｓｐｏｎｔａｎｅｏｕｓ ｐｏｌａｒｉｚａｔｉｏｎ ａｎｄ ｐｉｅｚｏｅｌｅｃｔｒｉｃ ｃｏｎｓｔａｎｔｓ ｏｆ ＩＩＩ‐Ｖ ｎｉｔｒｉｄｅｓ，”Ｐｈｙｓ．Ｒｅｖ．Ｂ，５６，Ｒ１００２４（１９９７）この論文は、窒化物半導体中の実質圧電係数の計算法を示している。
７．Ｊ．Ｓ．Ｉｍ， ｅｔ ａｌ．，“Ｒｅｄｕｃｔｉｏｎ ｏｆ ｏｓｃｉｌｌａｔｏｒ ｓｔｒｅｎｇｔｈ ｄｕｅ ｔｏ ｐｉｅｚｏｅｌｅｃｔｒｉｃ ｆｉｅｌｄｓ ｉｎ ＧａＮ／ＡｌｘＧａ１−ｘＮ ｑｕａｎｔｕｍ ｗｅｌｌｓ，”Ｐｈｙｓ．Ｒｅｖ．Ｂ，５７，Ｒ９４３５（１９９８）この論文は、分極効果に起因する極性ｃ面ＧａＮ系デバイスの効率の減少について記載している。拡張によって、本発明において説明したデバイスなどの非極性デバイスは、これらの効果を受けることなく、より高い理論的効率を実現することができる。
８．Ｍ．Ｄ．Ｃｒａｖｅｎ， ｅｔ ａｌ．，“Ｓｔｒｕｃｔｕｒａｌ ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ ｏｆ ｎｏｎｐｏｌａｒ（１１−２０） ａ‐ｐｌａｎｅ ＧａＮ ｔｈｉｎ ｆｉｌｍｓ ｇｒｏｗｎ ｏｎ （１−１０２） ｒ‐ｐｌａｎｅ ｓａｐｐｈｉｒｅ，”Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，８１，４６９（２００２）この論文は、カリフォルニア大学サンタ・バーバラ（ＵＣＳＢ）における非極性ＧａＮのＭＯＣＶＤ成長に関し、最初に公表された開示である。
９．Ｐ．Ｗａｌｔｅｒｅｉｔ， ｅｔ ａｌ．，“Ｎｉｔｒｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ｆｒｅｅ ｏｆ ｅｌｅｃｔｒｏｓｔａｔｉｃ ｆｉｅｌｄｓ ｆｏｒ ｅｆｆｉｃｉｅｎｔ ｗｈｉｔｅ ｌｉｇｈｔ‐ｅｍｉｔｔｉｎｇ ｄｉｏｄｅｓ，”Ｎａｔｕｒｅ（Ｌｏｎｄｏｎ）４０６，８６５（２０００）この論文は、ＬｉＡｌＯ２上に成長させたｍ面ＧａＮ中の分極場の除去に関する最初に公開された実証であった。
１０．Ｈ．Ｍ．Ｎｇ，“Ｍｏｌｅｃｕｌａｒ‐ｂｅａｍ ｅｐｉｔａｘｙ ｏｆ ＧａＮ／ＡｌｘＧａ１−ｘＮ ｍｕｌｔｉｐｌｅ ｑｕａｎｔｕｍ ｗｅｌｌｓ ｏｎ Ｒ‐ｐｌａｎｅ（１０−１２） ｓａｐｐｈｉｒｅ ｓｕｂｓｔｒａｔｅｓ，”Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．８０，４３６９（２００２）。この論文は、ＭＢＥによって成長させた非極性ＡｌＧａＮ／ＧａＮ量子ヘテロ構造の数少ない報告の一つを表す。
１１．Ｍ．Ｄ．Ｃｒａｖｅｎ， ｅｔ ａｌ．，“Ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ ｏｆ ａ‐ｐｌａｎｅ ＧａＮ／（Ａｌ，Ｇａ）Ｎ Ｍｕｌｔｉｐｌｅ Ｑｕａｎｔｕｍ Ｗｅｌｌｓ Ｇｒｏｗｎ ｖｉａ Ｍｅｔａｌｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ，”Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．Ｐａｒｔ ２，４２，Ｌ２３５（２００３）。この論文は、ＭＯＣＶＤ成長されたＡｌＧａＮ／ＧａＮ量子ヘテロ構造物の構造的性質を説明する最初のものである。
１２．Ｂ．Ａ．Ｈａｓｋｅｌｌ， ｅｔ ａｌ．，“Ｄｅｆｅｃｔ ｒｅｄｕｃｔｉｏｎ ｉｎ （１１−２０） ａ‐ｐｌａｎｅ ｇａｌｌｉｕｍ ｎｉｔｒｉｄｅ ｖｉａ ｌａｔｅｒａｌ ｅｐｉｔａｘｉａｌ ｏｖｅｒｇｒｏｗｔｈ ｂｙ ｈｙｄｒｉｄｅ ｖａｐｏｒ ｐｈａｓｅ ｅｐｉｔａｘｙ，”Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，８３，６４４（２００３）この論文は、本発明で説明したデバイス用のテンプレートを作り出すために用いられるＨＶＰＥによるＬＥＯプロセスについて記載している。
１３．Ｔ．Ｍｕｋａｉ ａｎｄ Ｓ．Ｎａｋａｍｕｒａ，“Ｕｌｔｒａｖｉｏｌｅｔ ＩｎＧａＮ ａｎｄ ＧａＮ Ｓｉｎｇｌｅ‐Ｑｕａｎｔｕｍ‐Ｗｅｌｌ‐Ｓｔｒｕｃｔｕｒｅ Ｌｉｇｈｔ‐Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅｓ Ｇｒｏｗｎ ｏｎ Ｅｐｉｔａｘｉａｌｌｙ Ｌａｔｅｒａｌｌｙ Ｏｖｅｒｇｒｏｗｎ ＧａＮ Ｓｕｂｓｔｒａｔｅｓ，”Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，Ｐａｒｔ１，３８，５７３５（１９９９）この論文は、ＬＥＯ基板上のＩｎＧａＮ／ＧａＮ活性領域を用いる紫外線ＬＥＤの製作について記載している。
１４．Ｓ．Ｎａｋａｍｕｒａ ａｎｄ Ｇ．Ｆａｓｏｌ，Ｔｈｅ Ｂｌｕｅ Ｌａｓｅｒ Ｄｉｏｄｅ，（Ｓｐｒｉｎｇｅｒ， Ｈｅｉｄｅｌｂｅｒｇ， １９９７）この本は、ｃ面ＧａＮオプトエレクトロニクス技術の概要を紹介する。
１５．Ｌ．Ｃｏｌｄｒｅｎ ａｎｄ Ｓ．Ｃｏｒｚｉｎｅ，Ｄｉｏｄｅ Ｌａｓｅｒｓ ａｎｄ Ｐｈｏｔｏｎｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ，（Ｗｉｌｅｙ Ｉｎｔｅｒｓｃｉｅｎｃｅ， １９９５）１６０〜１７８頁および付録１１に、歪み量子井戸レーザの設計に関する理論がある。この本は、ヒ化物およびリン化物系オプトエレクトロニクス・デバイスを中心に取り扱っているが、本発明を用いて設計される非極性ＩｎＧａＮ系歪み単一量子井戸レーザの場合にも同じ理論が成立するはずである。 References The following references are incorporated herein by reference.
1. Y. Sun, et al. , “Nonpolar In x Ga 1-I / GaN (1-100) multiple quantum wells grown on γ-LiAlO 2 (100) by plasma assisted molecular epitaxy,” Phys. B, 67, 41306 (2003) This paper is the other of only two papers in the literature that reported the growth of non-polar InGaN, here performed by MBE.
2. Chitnis, et al. , “Visible light-emitting diodes using a-plane GaN-InGaN multiple quantum wells over r-plane sapphire,” Appl. Phys. Lett. , 84, 3663 (2004)
3. S. J. et al. Pearton, et al. “GaN: Processing, defects, and devices”, “J. Appl. Phys. 86, 1 (1999) This review introduces an overview of c-plane GaN technology.
4). T.A. Takeuchi, et al. "Quantum-Confined Stark Effect due to Piezoelectric Fields in GaInN Strained Quantum Wells," Jpn. J. et al. Appl. Phys. Part 2, 36, L382 (1997) This paper quantifies the magnitude of harmful electric fields in polar c-plane InGaN devices. This electric field is removed in non-polar devices made according to the present invention.
5). D. Miller, et al. , “Electric field dependency of optical absorption near the band of quantum-well structures,” Phys. Rev. B, 32, 1043 (1985) This paper discusses the effects of electric fields and QCSE on optoelectronic devices.
6). F. Bemardini, et al. "Spontaneous polarization and piezoelectric constants of III-V nitrides," Phys. Rev. B, 56, R10024 (1997) This paper shows a method for calculating a substantial piezoelectric coefficient in a nitride semiconductor.
7). J. et al. S. Im, et al. , “Reduction of oscillator strength due to piezoelectric fields in GaN / Al x Ga 1-x N quantum wells,” Phys. Rev. B, 57, R9435 (1998) This paper describes the reduction in efficiency of polar c-plane GaN-based devices due to polarization effects. By extension, non-polar devices such as those described in the present invention can achieve higher theoretical efficiency without suffering from these effects.
8). M.M. D. Craven, et al. , “Structural charactarization of nonpolar (11-20) a-plane GaN thin films grown on (1-102) r-plane sapphire,” Appl. Phys. Lett. , 81, 469 (2002) This paper is the first published disclosure of MOCVD growth of nonpolar GaN at the University of California, Santa Barbara (UCSB).
9. P. Walterite, et al. , “Nitride semiconductors free of electrostatic fields for effective white light-emitting diodes,” Nature (London) 406, 865 (2000) on the first GaN surface grown on the LiAlO 2 surface. It was a public demonstration.
10. H. M.M. Ng, “Molecular-beam epitaxy of GaN / Al x Ga 1-x N multiple quantum wells on R-plane (10-12) sapphire substrates,” Appl. Phys. Lett. 80, 4369 (2002). This paper represents one of the few reports of nonpolar AlGaN / GaN quantum heterostructures grown by MBE.
11. M.M. D. Craven, et al. "Characterization of a-plane GaN / (Al, Ga) N Multiple Quantum Wells Grown Via Metallographic Chemical Vapor Deposition," Jpn. J. et al. Appl. Phys. Part 2, 42, L235 (2003). This article is the first to explain the structural properties of MOCVD grown AlGaN / GaN quantum heterostructures.
12 B. A. Haskell, et al. , “Defect reduction in (11-20) a-plane gallium nitride via lateral epitaxy by hydride vapor phase epitaxy,” Appl. Phys. Lett. 83, 644 (2003) This paper describes the LEO process by HVPE used to create templates for the devices described in the present invention.
13. T.A. Mukai and S.M. Nakamura, “Ultraviolet InGaN and GaN Single-Quantum-Well-Structure Light-Emitting Diodes, Growing on Epitaxy, Lateral, Overwhelming, GaN J. et al. Appl. Phys. , Part 1, 38, 5735 (1999) This paper describes the fabrication of UV LEDs using InGaN / GaN active regions on LEO substrates.
14 S. Nakamura and G.N. Fasol, The Blue Laser Diode, (Springer, Heidelberg, 1997) This book introduces an overview of c-plane GaN optoelectronic technology.
15. L. Coldren and S.M. Corzine, Diode Lasers and Photon Integrated Circuits, (Wiley Interscience, 1995) pages 160-178 and Appendix 11 have theories regarding the design of strained quantum well lasers. This book focuses on arsenide and phosphide-based optoelectronic devices, but the same theory should hold for nonpolar InGaN-based strained single quantum well lasers designed using the present invention. It is.

結論
これで本発明の好ましい実施形態の説明を終える。本発明の一つ以上の実施形態を例示および説明のために示した。開示の形態そのものによって本発明を包括または限定することを意図するものではない。上記の教示に鑑みて、多くの変更および変形が可能である。本発明の範囲は、この詳細な説明によってではなく、本明細書に添付の請求項によって限定されるものとする。 Conclusion This concludes the description of the preferred embodiment of the present invention. One or more embodiments of the present invention have been presented for purposes of illustration and description. It is not intended to be exhaustive or to limit the invention to the precise form disclosed. Many modifications and variations are possible in light of the above teaching. It is intended that the scope of the invention be limited not by this detailed description, but rather by the claims appended hereto.

六方晶系ウルツ鉱型結晶構造およびその軸を示す図である。It is a figure which shows a hexagonal system wurtzite crystal structure and its axis | shaft. 本発明の好ましい実施形態によるプロセス工程を説明するフローチャートである。4 is a flowchart illustrating process steps according to a preferred embodiment of the present invention. 本非極性発光ダイオードの概略断面図である。It is a schematic sectional drawing of this nonpolar light emitting diode. 本非極性ＬＥＤの電流−電圧（Ｉ−Ｖ）特性のグラフである。It is a graph of the current-voltage (IV) characteristic of this nonpolar LED. 種々の駆動電流に対するエレクトロルミネセンス（ＥＬ）スペクトルのグラフであり、挿入図は駆動電流の関数としてのＥＬ線幅を示す。FIG. 4 is a graph of electroluminescence (EL) spectra for various drive currents, with the inset showing the EL linewidth as a function of drive current. 駆動電流の関数としてのウエハ上出力パワーおよびＬＥＤの外部量子効率（ＥＱＥ）のグラフである。FIG. 4 is a graph of output power on a wafer as a function of drive current and external quantum efficiency (EQE) of an LED.

Claims (20)

非極性窒化インジウムガリウム（ＩｎＧａＮ）系ヘテロ構造物およびデバイスを製作する方法であって、
（ａ）滑らかで低い欠陥密度のＩＩＩ族窒化物基板またはテンプレートを準備する工程、
（ｂ）前記基板またはテンプレート上に一つ以上の非極性ＩｎＧａＮ層を成長させる工程、
（ｃ）後に続く層の成長中にＩｎが脱離することを防ぐために前記非極性ＩｎＧａＮ層上に薄い低温窒化物キャッピング層を成長させる工程、および
（ｄ）前記キャッピング層上に低圧で一つ以上の非極性ｎ型およびｐ型（Ａｌ、Ｇａ）Ｎ層を成長させる工程
を含むことを特徴とする方法。 A method of fabricating a nonpolar indium gallium nitride (InGaN) based heterostructure and device comprising:
(A) providing a smooth and low defect density III-nitride substrate or template;
(B) growing one or more non-polar InGaN layers on the substrate or template;
(C) growing a thin low temperature nitride capping layer on the nonpolar InGaN layer to prevent In detachment during subsequent layer growth; and (d) one at low pressure on the capping layer. A method comprising growing the above nonpolar n-type and p-type (Al, Ga) N layers. 前記ＩｎＧａＮ層を大気圧または大気圧近傍で成長させることを特徴とする請求項１に記載の方法。   The method according to claim 1, wherein the InGaN layer is grown at or near atmospheric pressure. 前記ＩｎＧａＮ層が、一つ以上の量子井戸ヘテロ構造物を形成することを特徴とする請求項１に記載の方法。   The method of claim 1, wherein the InGaN layer forms one or more quantum well heterostructures. 前記ＩｎＧａＮ層上に一つ以上の非ドープ非極性ＧａＮ障壁層を成長させることを特徴とする請求項１に記載の方法。   The method of claim 1, wherein one or more undoped nonpolar GaN barrier layers are grown on the InGaN layer. 前記非ドープ非極性ＧａＮ障壁層を大気圧または大気圧近傍で成長させることを特徴とする請求項４に記載の方法。   5. The method of claim 4, wherein the undoped nonpolar GaN barrier layer is grown at or near atmospheric pressure. 前記キャッピング層がＧａＮを含むことを特徴とする請求項１に記載の方法。   The method of claim 1, wherein the capping layer comprises GaN. 請求項１に記載の方法を用いて製作されたデバイス。   A device made using the method of claim 1. 非極性窒化インジウムガリウム（ＩｎＧａＮ）系ヘテロ構造物およびデバイスを製作する方法であって、
（ａ）滑らかで低い欠陥密度のＩＩＩ族窒化物基板またはテンプレートを準備する工程、
（ｂ）前記基板またはテンプレート上に複数の非極性ＩｎＧａＮ層を成長させる工程、
（ｃ）ｐ型ＧａＮ層の成長中にＩｎが脱離することを防ぐために、前記非極性ＩｎＧａＮ層上に薄い低温窒化ガリウム（ＧａＮ）キャッピング層を成長させる工程、
（ｄ）前記ＧａＮキャッピング層上に大気圧または大気圧近傍で一つ以上のＩｎＧａＮ／ＧａＮ多重量子井戸（ＭＱＷ）を成長させる工程、
（ｅ）前記ＩｎＧａＮ／ＧａＮ多重量子井戸上に大気圧または大気圧近傍で非ドープＧａＮ障壁を成長させる工程、および
（ｆ）前記非ドープＧａＮ障壁上に低圧で一つ以上のｎ型およびｐ型（Ａｌ、Ｇａ）Ｎ層を成長させる工程
を含むことを特徴とする方法。 A method of fabricating a nonpolar indium gallium nitride (InGaN) based heterostructure and device comprising:
(A) providing a smooth and low defect density III-nitride substrate or template;
(B) growing a plurality of nonpolar InGaN layers on the substrate or template;
(C) growing a thin low-temperature gallium nitride (GaN) capping layer on the nonpolar InGaN layer to prevent In from detaching during the growth of the p-type GaN layer;
(D) growing one or more InGaN / GaN multiple quantum wells (MQW) at or near atmospheric pressure on the GaN capping layer;
(E) growing an undoped GaN barrier on the InGaN / GaN multiple quantum well at or near atmospheric pressure; and (f) one or more n-type and p-type at low pressure on the undoped GaN barrier. A method comprising growing an (Al, Ga) N layer. 前記滑らかで低い欠陥密度のＩＩＩ族窒化物基板またはテンプレートは、ＧａＮ、窒化アルミニウム（ＡｌＮ）または窒化アルミニウムガリウム（ＡｌＧａＮ）基板であることを特徴とする請求項８に記載の方法。   9. The method of claim 8, wherein the smooth, low defect density III-nitride substrate or template is a GaN, aluminum nitride (AlN) or aluminum gallium nitride (AlGaN) substrate. 前記基板は、低欠陥密度の自立ａ面ＧａＮウエハ、低欠陥密度の自立ｍ面ＧａＮウエハ、低欠陥密度の自立ａ面ＡｌＮウエハ、低欠陥密度の自立ｍ面ＡｌＮウエハ、低欠陥密度のバルクａ面ＧａＮウエハ、低欠陥密度のバルクｍ面ＧａＮウエハ、低欠陥密度のバルクａ面ＡｌＮウエハまたは低欠陥密度のバルクｍ面ＡｌＮウエハを含むことを特徴とする請求項８に記載の方法。   The substrate is a low defect density freestanding a-plane GaN wafer, a low defect density freestanding m-plane GaN wafer, a low defect density freestanding a-plane AlN wafer, a low defect density freestanding m-plane AlN wafer, a low defect density bulk a 9. The method of claim 8, comprising a planar GaN wafer, a low defect density bulk m-plane GaN wafer, a low defect density bulk a-plane AlN wafer, or a low defect density bulk m-plane AlN wafer. ハイドライド気相成長法（ＨＶＰＥ）によって前記テンプレートを成長させることを特徴とする請求項８に記載の方法。   9. The method of claim 8, wherein the template is grown by hydride vapor phase epitaxy (HVPE). 前記テンプレートが、低欠陥密度のハイドライド気相成長（ＨＶＰＥ）エピタキシャル横方向オーバーグロース（ＬＥＯ）させたａ面またはｍ面ＧａＮテンプレートを含むことを特徴とする請求項１１に記載の方法。   The method of claim 11, wherein the template comprises an a-plane or m-plane GaN template with low defect density hydride vapor phase epitaxy (HVPE) epitaxial lateral overgrowth (LEO). 前記テンプレートが、有機金属気相成長法（ＭＯＣＶＤ）によって成長させた平坦な非極性ａ面ＧａＮテンプレートを含むことを特徴とする請求項８に記載の方法。   9. The method of claim 8, wherein the template comprises a flat non-polar a-plane GaN template grown by metal organic chemical vapor deposition (MOCVD). 低温ＧａＮ核形成層工程と、高温ＧａＮ成長工程とを含む二段階プロセスによって、前記ａ面ＧａＮテンプレートをｒ面サファイア基板上に成長させることを特徴とする請求項１３に記載の方法。   The method of claim 13, wherein the a-plane GaN template is grown on an r-plane sapphire substrate by a two-step process including a low-temperature GaN nucleation layer step and a high-temperature GaN growth step. 前記成長工程（ｂ）が、前記基板またはテンプレート上に約９００℃未満の低い温度で非極性ＩｎＧａＮ層を成長させる工程を含むことを特徴とする請求項８に記載の方法。   9. The method of claim 8, wherein the growing step (b) includes growing a nonpolar InGaN layer on the substrate or template at a low temperature of less than about 900 degrees Celsius. 前記成長工程（ｂ）が、Ｎ２キャリア・ガスを用いて前記非極性ＩｎＧａＮ層中のインジウム（Ｉｎ）取り込みを促進し、Ｉｎ脱離を減少させる工程をさらに含むことを特徴とする請求項８に記載の方法。 9. The growth step (b) further includes the step of promoting indium (In) incorporation into the nonpolar InGaN layer using N 2 carrier gas to reduce In desorption. The method described in 1. 前記成長工程（ｂ）が、ほぼ大気圧またはその近傍で前記基板またはテンプレート上に複数の非極性ＩｎＧａＮ層を成長させてＩｎＧａＮ膜品質を改善し、炭素取り込み量を減少させることを含むことを特徴とする請求項８に記載の方法。   The growth step (b) includes growing a plurality of nonpolar InGaN layers on the substrate or template at or near atmospheric pressure to improve InGaN film quality and reduce carbon uptake. The method according to claim 8. 約６００〜８５０Ｔｏｒｒまたはその近傍で前記ＩｎＧａＮ／ＧａＮ多重量子井戸を成長させることを特徴とする請求項８に記載の方法。   9. The method of claim 8, wherein the InGaN / GaN multiple quantum well is grown at or near about 600-850 Torr. 約２０〜１５０Ｔｏｒｒまたはその近傍で前記キャッピング層および障壁層を除く前記ｎ型およびｐ型（Ａｌ、Ｇａ）Ｎ層を成長させることを特徴とする請求項８に記載の方法。   9. The method of claim 8, wherein the n-type and p-type (Al, Ga) N layers excluding the capping layer and barrier layer are grown at or near about 20-150 Torr. 請求項８に記載の方法を用いて製作されるデバイス。   A device fabricated using the method of claim 8.
JP2007513224A 2004-05-10 2005-05-06 Fabrication of nonpolar indium gallium nitride thin films, heterostructures and devices by metalorganic vapor phase epitaxy Active JP5379973B2 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US56974904P 2004-05-10 2004-05-10
US60/569,749 2004-05-10
PCT/US2005/015774 WO2005112123A2 (en) 2004-05-10 2005-05-06 Fabrication of nonpolar indium gallium nitride thin films, heterostructures and devices by metalorganic chemical vapor deposition

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012156036A Division JP2012209582A (en) 2004-05-10 2012-07-12 Optoelectronic device with light emitting device structure grown on nonpolar group-iii nitride template or substrate, and device manufacturing method

Publications (2)

Publication Number Publication Date
JP2007537600A true JP2007537600A (en) 2007-12-20
JP5379973B2 JP5379973B2 (en) 2013-12-25

Family

ID=35394819

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2007513224A Active JP5379973B2 (en) 2004-05-10 2005-05-06 Fabrication of nonpolar indium gallium nitride thin films, heterostructures and devices by metalorganic vapor phase epitaxy
JP2012156036A Pending JP2012209582A (en) 2004-05-10 2012-07-12 Optoelectronic device with light emitting device structure grown on nonpolar group-iii nitride template or substrate, and device manufacturing method

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2012156036A Pending JP2012209582A (en) 2004-05-10 2012-07-12 Optoelectronic device with light emitting device structure grown on nonpolar group-iii nitride template or substrate, and device manufacturing method

Country Status (4)

Country Link
EP (1) EP1787330A4 (en)
JP (2) JP5379973B2 (en)
KR (2) KR20070013320A (en)
WO (1) WO2005112123A2 (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2006088261A1 (en) * 2005-02-21 2008-07-17 財団法人神奈川科学技術アカデミー InGaN layer generation method and semiconductor device
JP2009200337A (en) * 2008-02-22 2009-09-03 Sumitomo Electric Ind Ltd Group iii nitride light emitting element, and method of manufacturing group iii nitride-based semiconductor light emitting element
JP2011049488A (en) * 2009-08-28 2011-03-10 Sumitomo Electric Ind Ltd Group iii nitride semiconductor laminate wafer and group iii nitride semiconductor device
WO2011058697A1 (en) * 2009-11-12 2011-05-19 パナソニック株式会社 Method for manufacturing nitride semiconductor element
JP2011517099A (en) * 2008-04-04 2011-05-26 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア MOCVD growth technology for planar semipolar (Al, In, Ga, B) N-based light-emitting diodes
JP2011146651A (en) * 2010-01-18 2011-07-28 Sumitomo Electric Ind Ltd Group iii nitride light emitting diode
JP2013502728A (en) * 2009-08-21 2013-01-24 ソラア インコーポレーテッド High-speed growth method and structure for gallium and nitrogen containing ultra-thin epitaxial structures for devices
JP2014078756A (en) * 2014-01-09 2014-05-01 Mitsubishi Chemicals Corp Nitride semiconductor
JP2015185678A (en) * 2014-03-24 2015-10-22 株式会社東芝 Semiconductor light emitting element and manufacturing method of the same
US9236530B2 (en) 2011-04-01 2016-01-12 Soraa, Inc. Miscut bulk substrates
US9646827B1 (en) 2011-08-23 2017-05-09 Soraa, Inc. Method for smoothing surface of a substrate containing gallium and nitrogen

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070013320A (en) * 2004-05-10 2007-01-30 더 리전트 오브 더 유니버시티 오브 캘리포니아 Fabrication of nonpolar indium gallium nitride thin films, heterostructures, and devices by metalorganic chemical vapor deposition
US7504274B2 (en) 2004-05-10 2009-03-17 The Regents Of The University Of California Fabrication of nonpolar indium gallium nitride thin films, heterostructures and devices by metalorganic chemical vapor deposition
JP4807081B2 (en) * 2006-01-16 2011-11-02 ソニー株式会社 Method for forming underlayer made of GaN-based compound semiconductor, and method for manufacturing GaN-based semiconductor light-emitting device
JP5684455B2 (en) * 2006-02-10 2015-03-11 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア Method of manufacturing a III-nitride device or III-nitride semiconductor using a p-type semipolar III nitride semiconductor doped with a p-type dopant during growth, a semipolar III nitride semiconductor, and a p-type III Method for manufacturing a nitride semiconductor
JP2008053640A (en) * 2006-08-28 2008-03-06 Kanagawa Acad Of Sci & Technol Group iii-v nitride layer and manufacturing method thereof
JP5077985B2 (en) * 2006-08-28 2012-11-21 シャープ株式会社 Method for forming nitride semiconductor layer
JP2008108924A (en) * 2006-10-26 2008-05-08 Matsushita Electric Works Ltd Compound semiconductor light-emitting element, illumination apparatus employing the same and manufacturing method of compound semiconductor light-emitting element
JP2008153285A (en) * 2006-12-14 2008-07-03 Rohm Co Ltd Nitride semiconductor apparatus and nitride semiconductor manufacturing method
JP2008159606A (en) * 2006-12-20 2008-07-10 Rohm Co Ltd Nitride semiconductor light-emitting element and its manufacturing method
KR100843474B1 (en) 2006-12-21 2008-07-03 삼성전기주식회사 Growth method of iii group nitride single crystal and iii group nitride crystal produced by using the same
JP2008226865A (en) * 2007-01-30 2008-09-25 Rohm Co Ltd Semiconductor laser diode
WO2008099643A1 (en) * 2007-01-30 2008-08-21 Rohm Co., Ltd. Semiconductor laser diode
WO2008100502A1 (en) * 2007-02-12 2008-08-21 The Regents Of The University Of California Al(x)ga(1-x)n-cladding-free nonpolar iii-nitride based laser diodes and light emitting diodes
KR100889956B1 (en) * 2007-09-27 2009-03-20 서울옵토디바이스주식회사 Ac light emitting diode
TW201442280A (en) 2007-11-30 2014-11-01 Univ California High light extraction efficiency nitride based light emitting diode by surface roughening
EP2667421A1 (en) * 2011-01-21 2013-11-27 Panasonic Corporation Gallium nitride compound semiconductor light emitting element and light source provided with said light emitting element
KR20130066870A (en) 2011-12-13 2013-06-21 삼성전자주식회사 Semiconductor light emitting device
WO2013123241A1 (en) 2012-02-17 2013-08-22 The Regents Of The University Of California Method for the reuse of gallium nitride epitaxial substrates
WO2014015337A2 (en) 2012-07-20 2014-01-23 The Regents Of The University Of California Structure and method for the fabrication of a gallium nitride vertical cavity surface emitting laser
KR101954145B1 (en) * 2012-08-29 2019-03-05 엘지전자 주식회사 Non-polar substrate having hetero-structure and method for manufacturing the same, nitride-based light emitting device using the same
DE102014113068A1 (en) * 2014-09-10 2016-03-10 Seaborough Ip I B.V. Light-emitting device
FR3076080B1 (en) * 2017-12-27 2019-11-29 Aledia PSEUDO-SUBSTRATE FOR OPTOELECTRONIC DEVICE AND METHOD FOR MANUFACTURING THE SAME

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09293897A (en) * 1996-04-26 1997-11-11 Sanyo Electric Co Ltd Semiconductor element and manufacture thereof
JPH1012923A (en) * 1996-04-26 1998-01-16 Sanyo Electric Co Ltd Light-emitting device and manufacture thereof
JP2000340892A (en) 1999-05-26 2000-12-08 Nec Corp Compound semiconductor device and manufacture thereof
JP2001119106A (en) * 1999-10-21 2001-04-27 Matsushita Electric Ind Co Ltd Method for manufacturing nitride semiconductor device
WO2002097904A2 (en) * 2001-05-30 2002-12-05 Cree, Inc. Group iii nitride based light emitting diode structures with a quantum well and superlattice
JP2003229645A (en) 2002-01-31 2003-08-15 Nec Corp Quantum well structure, semiconductor element employing it and its fabricating method
WO2003089696A1 (en) * 2002-04-15 2003-10-30 The Regents Of The University Of California Dislocation reduction in non-polar gallium nitride thin films
JP2004006893A (en) 2002-05-29 2004-01-08 Lumileds Lighting Us Llc Selective arrangement of quantum well of flip chip light emitting diode led for improved optical output
JP2004059325A (en) 2001-07-04 2004-02-26 Fuji Photo Film Co Ltd Method for manufacturing substrate for semiconductor device, substrate for semiconductor device, and semiconductor device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001160656A (en) * 1999-12-01 2001-06-12 Sharp Corp Nitride compound semiconductor device
US7057211B2 (en) * 2001-10-26 2006-06-06 Ammono Sp. Zo.O Nitride semiconductor laser device and manufacturing method thereof
CA2464083C (en) * 2001-10-26 2011-08-02 Ammono Sp. Z O.O. Substrate for epitaxy
US20060138431A1 (en) * 2002-05-17 2006-06-29 Robert Dwilinski Light emitting device structure having nitride bulk single crystal layer
US6835957B2 (en) * 2002-07-30 2004-12-28 Lumileds Lighting U.S., Llc III-nitride light emitting device with p-type active layer
US7186302B2 (en) * 2002-12-16 2007-03-06 The Regents Of The University Of California Fabrication of nonpolar indium gallium nitride thin films, heterostructures and devices by metalorganic chemical vapor deposition
KR20070013320A (en) * 2004-05-10 2007-01-30 더 리전트 오브 더 유니버시티 오브 캘리포니아 Fabrication of nonpolar indium gallium nitride thin films, heterostructures, and devices by metalorganic chemical vapor deposition

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09293897A (en) * 1996-04-26 1997-11-11 Sanyo Electric Co Ltd Semiconductor element and manufacture thereof
JPH1012923A (en) * 1996-04-26 1998-01-16 Sanyo Electric Co Ltd Light-emitting device and manufacture thereof
JP2000340892A (en) 1999-05-26 2000-12-08 Nec Corp Compound semiconductor device and manufacture thereof
JP2001119106A (en) * 1999-10-21 2001-04-27 Matsushita Electric Ind Co Ltd Method for manufacturing nitride semiconductor device
WO2002097904A2 (en) * 2001-05-30 2002-12-05 Cree, Inc. Group iii nitride based light emitting diode structures with a quantum well and superlattice
JP2004059325A (en) 2001-07-04 2004-02-26 Fuji Photo Film Co Ltd Method for manufacturing substrate for semiconductor device, substrate for semiconductor device, and semiconductor device
JP2003229645A (en) 2002-01-31 2003-08-15 Nec Corp Quantum well structure, semiconductor element employing it and its fabricating method
WO2003089696A1 (en) * 2002-04-15 2003-10-30 The Regents Of The University Of California Dislocation reduction in non-polar gallium nitride thin films
JP2004006893A (en) 2002-05-29 2004-01-08 Lumileds Lighting Us Llc Selective arrangement of quantum well of flip chip light emitting diode led for improved optical output

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JPN7011000201; Ａｓｈａｙ　Ｃｈｉｔｎｉｓ　ｅｔ　ａｌ．: 'Ｖｉｓｉｂｌｅ　ｌｉｇｈｔ-ｅｍｉｔｔｉｎｇ　ｄｉｏｄｅｓ　ｕｓｉｎｇ　ａ-ｐｌａｎｅ　ＧａＮ-ＩｎＧａＮ　ｍｕｌｔｉｐｌｅ　ｑｕａｎｔｕｍ　ｗｅｌｌｓ　ｏｖｅｒ　ｒ-ｐｌａｎｅ　ｓａｐｐｈｉｒｅ' ＡＰＰＬＩＥＤ　ＰＨＹＳＩＣＳ　ＬＥＴＴＥＲＳ Ｖｏｌ．８４，　Ｎｏ．１８, 20040420, ｐｐ．３６６３-３６６５ *
JPN7011000202; Ｂ．Ａ．Ｈａｓｋｅｌｌ　ｅｔ　ａｌ．: 'Ｄｅｆｅｃｔ　ｒｅｄｕｃｔｉｏｎ　ｉｎ　（１１-２０）　ａ-ｐｌａｎｅ　ｇａｌｌｉｕｍ　ｎｉｔｒｉｄｅ　ｖｉａ　ｌａｔｅｒａｌ　ｅｐｉｔａｘｉａｌ　ｏｖｅｒｇｒｏｗｔｈ　ｂｙ　ｈｙｄｒｉｄｅ　ｖａｐｏ' ＡＰＰＬＩＥＤ　ＰＨＹＳＩＣＳ　ＬＥＴＴＥＲＳ Ｖｏｌ．８３，　Ｎｏ．４, 20030728, ｐｐ．６４４-６４６ *

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2006088261A1 (en) * 2005-02-21 2008-07-17 財団法人神奈川科学技術アカデミー InGaN layer generation method and semiconductor device
JP2009200337A (en) * 2008-02-22 2009-09-03 Sumitomo Electric Ind Ltd Group iii nitride light emitting element, and method of manufacturing group iii nitride-based semiconductor light emitting element
US7968864B2 (en) 2008-02-22 2011-06-28 Sumitomo Electric Industries, Ltd. Group-III nitride light-emitting device
JP2011517099A (en) * 2008-04-04 2011-05-26 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア MOCVD growth technology for planar semipolar (Al, In, Ga, B) N-based light-emitting diodes
JP2013502728A (en) * 2009-08-21 2013-01-24 ソラア インコーポレーテッド High-speed growth method and structure for gallium and nitrogen containing ultra-thin epitaxial structures for devices
JP2011049488A (en) * 2009-08-28 2011-03-10 Sumitomo Electric Ind Ltd Group iii nitride semiconductor laminate wafer and group iii nitride semiconductor device
WO2011058697A1 (en) * 2009-11-12 2011-05-19 パナソニック株式会社 Method for manufacturing nitride semiconductor element
JP4856792B2 (en) * 2009-11-12 2012-01-18 パナソニック株式会社 Method of manufacturing nitride semiconductor device
US8163573B2 (en) 2009-11-12 2012-04-24 Panasonic Corporation Method for manufacturing nitride semiconductor element
JP2011146651A (en) * 2010-01-18 2011-07-28 Sumitomo Electric Ind Ltd Group iii nitride light emitting diode
US9236530B2 (en) 2011-04-01 2016-01-12 Soraa, Inc. Miscut bulk substrates
US9646827B1 (en) 2011-08-23 2017-05-09 Soraa, Inc. Method for smoothing surface of a substrate containing gallium and nitrogen
JP2014078756A (en) * 2014-01-09 2014-05-01 Mitsubishi Chemicals Corp Nitride semiconductor
JP2015185678A (en) * 2014-03-24 2015-10-22 株式会社東芝 Semiconductor light emitting element and manufacturing method of the same

Also Published As

Publication number Publication date
EP1787330A4 (en) 2011-04-13
WO2005112123A3 (en) 2006-12-28
JP5379973B2 (en) 2013-12-25
JP2012209582A (en) 2012-10-25
KR101365604B1 (en) 2014-02-20
WO2005112123A2 (en) 2005-11-24
EP1787330A2 (en) 2007-05-23
KR20120008539A (en) 2012-01-30
KR20070013320A (en) 2007-01-30

Similar Documents

Publication Publication Date Title
JP5379973B2 (en) Fabrication of nonpolar indium gallium nitride thin films, heterostructures and devices by metalorganic vapor phase epitaxy
US8502246B2 (en) Fabrication of nonpolar indium gallium nitride thin films, heterostructures and devices by metalorganic chemical vapor deposition
US7186302B2 (en) Fabrication of nonpolar indium gallium nitride thin films, heterostructures and devices by metalorganic chemical vapor deposition
US8653503B2 (en) Optoelectronic device based on non-polar and semi-polar aluminum indium nitride and aluminum indium gallium nitride alloys
US7811847B2 (en) Optical semiconductor device and method for manufacturing the same
US6165812A (en) Gallium nitride compound semiconductor light emitting device and process for producing gallium nitride compound semiconductor
US7456034B2 (en) Nitride semiconductor device and method for fabricating the same
US20110220867A1 (en) Superlattice free ultraviolet emitter
KR20090029685A (en) A method of growing semiconductor heterostructures based on gallium nitride
JP2010510655A (en) Light emitting diode and laser diode using N-plane GaN, InN and AlN and their alloys
US8227819B2 (en) Thin p-type gallium nitride and aluminum gallium nitride electron-blocking layer free gallium nitride-based light emitting diodes
US20120126283A1 (en) High power, high efficiency and low efficiency droop iii-nitride light-emitting diodes on semipolar substrates
US8823026B2 (en) Nitride semiconductor light-emitting element and manufacturing method therefor
KR101028585B1 (en) Hetero-substrate, ?-nitride semiconductor devices using the same and manufacturing method of thereof
WO2023034608A1 (en) Iii-nitride-based devices grown on or above a strain compliant template
JP4647286B2 (en) Semiconductor device and manufacturing method thereof
EP3567643A1 (en) Light emitting diode element and method for manufacturing same
KR100881053B1 (en) Nitride based light emitting device
JP2000332293A (en) Iii-v nitride semiconductor light emitting element and its manufacture
KR101135950B1 (en) A semiconductor and a fabrication method thereof
YABLONSKII et al. InGaN/GaN QUANTUM WELL HETEROSTRUCTURES GROWN ON SILICON FOR UV-BLUE LASERS AND LIGHT EMITTING DIODES

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110215

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110510

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110517

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110606

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110613

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110701

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110708

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110808

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120712

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120712

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120806

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20120914

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130129

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130729

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130930

R150 Certificate of patent or registration of utility model

Ref document number: 5379973

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250