JP2013502728A - High-speed growth method and structure for gallium and nitrogen containing ultra-thin epitaxial structures for devices - Google Patents

High-speed growth method and structure for gallium and nitrogen containing ultra-thin epitaxial structures for devices Download PDF

Info

Publication number
JP2013502728A
JP2013502728A JP2012525744A JP2012525744A JP2013502728A JP 2013502728 A JP2013502728 A JP 2013502728A JP 2012525744 A JP2012525744 A JP 2012525744A JP 2012525744 A JP2012525744 A JP 2012525744A JP 2013502728 A JP2013502728 A JP 2013502728A
Authority
JP
Japan
Prior art keywords
epitaxial
less
stack structure
gallium
nitrogen containing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012525744A
Other languages
Japanese (ja)
Other versions
JP2013502728A5 (en
Inventor
レイリング ジェイムス
チャクラボルティ アルパン
ポブレンズ クリスチャン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soraa Inc
Original Assignee
Soraa Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soraa Inc filed Critical Soraa Inc
Publication of JP2013502728A publication Critical patent/JP2013502728A/en
Publication of JP2013502728A5 publication Critical patent/JP2013502728A5/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02387Group 13/15 materials
    • H01L21/02389Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)
  • Semiconductor Lasers (AREA)

Abstract

ガリウム及び窒素含有材料の高速成長のための方法が記載される。本方法は、バルクガリウム及び窒素含有基板を提供することを含んでいる。第1の厚さの第1のエピタキシャル材料が、好ましくは擬似形態的プロセスによって、基板上に形成される。本方法は、第1の層上に第2のエピタキシャル層をも形成し、これによってスタック構造がもたらされる。スタック構造は、約2ミクロン未満の全体厚さで構成される。
【選択図】図4
A method for rapid growth of gallium and nitrogen containing materials is described. The method includes providing a bulk gallium and nitrogen containing substrate. A first thickness of the first epitaxial material is formed on the substrate, preferably by a pseudomorphic process. The method also forms a second epitaxial layer on the first layer, thereby providing a stack structure. The stack structure is constructed with an overall thickness of less than about 2 microns.
[Selection] Figure 4

Description

関連出願への相互参照
本出願は、本発明の譲受人に譲渡された米国仮出願第61/235,989号(アトーニードケットNo.027364−007500US;出願日:2009年8月21日)に対する優先権を主張しており、その全体が全ての目的のために本願に援用される。
CROSS REFERENCE TO RELATED APPLICATIONS This application is directed to US Provisional Application No. 61 / 235,989 (Athony Docket No. 027364-007500 US; filing date: August 21, 2009) assigned to the assignee of the present invention. Claims priority and is hereby incorporated by reference in its entirety for all purposes.

発明の背景
本発明は、一般に照明技術に関する。より詳細には、本発明の実施形態は、バルクガリウム及び窒素含有材料上における有機金属気相成長法(「MOCVD」)技術を用いたエピタキシャル構造の高速成長のための技術を含んでいる。本発明は、例えば、白色照明、多色照明、フラットパネルディスプレイ及び他のオプトエレクトロニックデバイス並びに他の用途のための応用に適用することが可能である。
The present invention generally relates to lighting technology. More particularly, embodiments of the present invention include techniques for rapid growth of epitaxial structures using metal organic chemical vapor deposition (“MOCVD”) techniques on bulk gallium and nitrogen containing materials. The present invention can be applied to, for example, white lighting, multicolor lighting, flat panel displays and other optoelectronic devices and applications for other applications.

1800年代の後半に、トーマス・エジソンが電球を発明した。従来の電球は「エジソン電球」と呼ばれ、百年を超える期間にわたって利用されてきた。従来の電球の場合、タングステンフィラメントがガラスバルブ中に封入され、ガラスバルブがベース中に密封され、ベースがソケットにねじ込まれている。前記ソケットは、AC電力又はDC電源に接続される。従来の電球は、家庭、建物及び屋外照明、並びに他の照明又はディスプレイを必要とするエリアにおいて広く見出される。従来のエジソン電球の場合、残念なことに以下のような欠陥が存在する。すなわち、従来の電球の場合、大量の熱エネルギーが消散する。すなわち、従来の電球において用いられるエネルギーのうち90%を越えるエネルギーが熱エネルギーとして消散する。さらに、従来の電球では、多くの場合フィラメントエレメントの熱収縮によって定期的に故障する。
In the late 1800s, Thomas Edison invented the light bulb. Conventional bulbs are called “Edison bulbs” and have been used for over a hundred years. In the case of a conventional bulb, a tungsten filament is enclosed in a glass bulb, the glass bulb is sealed in the base, and the base is screwed into the socket. The socket is connected to AC power or DC power. Conventional light bulbs are widely found in homes, buildings and outdoor lighting, and areas that require other lighting or displays. Unfortunately, conventional Edison bulbs have the following defects: That is, a large amount of heat energy is dissipated in the case of a conventional bulb. That is, more than 90% of the energy used in the conventional bulb is dissipated as heat energy. Furthermore, conventional bulbs often fail regularly due to thermal contraction of the filament element.

蛍光灯は、従来の電球の欠陥のうちいくつかを解消する。蛍光灯においては、ハロゲンガスが充填された管構造が用いられる。前記管中の一対の電極が、バラストを通じて交流電源へと接続される。ガスが励起されると、それが放電して発光する。前記管は、蛍光体材料でコーティングされていることが多い。多くの建物において蛍光灯が用いられており、より最近では、蛍光灯は、標準的な白熱電球ソケットにねじ込まれるように適合されている。
Fluorescent lamps eliminate some of the deficiencies of conventional bulbs. In a fluorescent lamp, a tube structure filled with a halogen gas is used. A pair of electrodes in the tube is connected to an AC power source through a ballast. When the gas is excited, it discharges and emits light. The tube is often coated with a phosphor material. Many buildings use fluorescent lamps, and more recently, fluorescent lamps are adapted to be screwed into standard incandescent bulb sockets.

固相照明技術が知られている。固相照明は、典型的には、発光ダイオード(LED)の製造において半導体材料に依存している。初期においては、赤色LEDが実証され、商用化された。赤色LEDにおいては、アルミニウムインジウムガリウムリン(AlInGaP)半導体材料が用いられる。より近年では、中村修二が、青色スペクトルの光を発光するLEDを製造するためのInGaN材料の使用を開拓した。この青色LEDをきっかけにして、ブルーレイDVDプレイヤー、固相白色照明、及び他の開発などの革新に繋がった。他の色のLEDも提案されているが、固相照明には未だに制約がある。このような制約のさらなる詳細について、本明細書全体において記載し、以下において詳細に説明する。
Solid state lighting technology is known. Solid state lighting typically relies on semiconductor materials in the manufacture of light emitting diodes (LEDs). In the early days, red LEDs were demonstrated and commercialized. In the red LED, an aluminum indium gallium phosphide (AlInGaP) semiconductor material is used. More recently, Shuji Nakamura pioneered the use of InGaN materials to produce LEDs that emit blue spectrum light. This blue LED led to innovations such as Blu-ray DVD players, solid phase white lighting, and other developments. Other color LEDs have also been proposed, but solid-state lighting still has limitations. Further details of such constraints are described throughout this specification and are described in detail below.

以上から、光学デバイスを改善する技術が強く望まれていることが分かる。
From the above, it can be seen that a technique for improving an optical device is strongly desired.

発明の概要
本発明は、一般に照明技術に関する。より詳細には、本発明の実施形態は、バルクガリウム及び窒素含有材料上における有機金属気相成長法(「MOCVD」)技術を用いたエピタキシャル構造の高速成長のための技術を含んでいる。本発明は、例えば、白色照明、多色照明、フラットパネルディスプレイ及び他のオプトエレクトロニックデバイス並びに他の用途のための応用に適用することが可能である。
The present invention generally relates to lighting technology. More particularly, embodiments of the present invention include techniques for rapid growth of epitaxial structures using metal organic chemical vapor deposition (“MOCVD”) techniques on bulk gallium and nitrogen containing materials. The present invention can be applied to, for example, white lighting, multicolor lighting, flat panel displays and other optoelectronic devices and applications for other applications.

特定の実施形態において、本発明は、ガリウム及び窒素含有材料の高速成長のための方法を提供する。前記方法は、表面領域を有するバルクガリウム及び窒素含有基板を提供することを含んでいる。前記方法は、第1の厚さの第1のエピタキシャル材料を前記バルクガリウム及び窒素含有基板の表面上に形成する。好適な実施形態において、前記第1のエピタキシャル材料は、疑似形態的に形成される。前記方法はまた、第2のエピタキシャル材料を前記第1のエピタキシャル材料上に形成して、スタック構造を形成する。好適な実施形態において、前記第2のエピタキシャル材料は、活性領域(例えば接合部)を形成する。好適には、前記スタック構造の合計厚さは約2ミクロン未満であり、前記スタック構造は、光学デバイス又は電気デバイスのエピタキシャル領域の少なくとも実質的部分を特徴付ける。本明細書中において用いられる「第1の」及び「第2の」という用語は、一般的に任意の順序又は連続物を暗示するわけではない。特定の実施形態において、「疑似形態的に」とは、一般的には、前記第1のエピタキシャル材料を前記バルクガリウム及び窒素含有基板へと格子整合させる格子整合プロセスを意味する。好適な実施形態において、前記エピタキシャル形成された窒化ガリウム材料及びバルクガリウム及び窒素含有基板が有する界面は、互いに、実質的に又は完全に格子整合状態である。
In certain embodiments, the present invention provides a method for rapid growth of gallium and nitrogen containing materials. The method includes providing a bulk gallium and nitrogen containing substrate having a surface region. The method forms a first epitaxial material of a first thickness on the surface of the bulk gallium and nitrogen containing substrate. In a preferred embodiment, the first epitaxial material is formed pseudomorphically. The method also forms a second epitaxial material on the first epitaxial material to form a stack structure. In a preferred embodiment, the second epitaxial material forms an active region (eg, a junction). Preferably, the total thickness of the stack structure is less than about 2 microns, and the stack structure characterizes at least a substantial portion of the epitaxial region of the optical or electrical device. As used herein, the terms “first” and “second” generally do not imply any order or sequence. In certain embodiments, “pseudomorphically” generally refers to a lattice matching process that lattice matches the first epitaxial material to the bulk gallium and nitrogen containing substrate. In a preferred embodiment, the interfaces of the epitaxially formed gallium nitride material and the bulk gallium and nitrogen containing substrate are substantially or completely lattice matched to each other.

特定の実施形態において、前記第1のエピタキシャル材料は、1ミクロン未満又は100nm未満である。前記エピタキシャル材料の厚さは、1ミクロン未満又は10nm未満である。前記第1のエピタキシャル材料は、スタック欠陥密度が1E4cm−1以下であり、貫通転位が1E8cm−2以下であり得る点において、特徴付けられる。前記エピタキシャル材料は、第1の領域から第2の領域にかけて実質的に均一な欠陥密度を有する点において、特徴付けられる。好適には、前記第1のエピタキシャル層及び前記表面領域は、核形成層(例えば、GaN若しくはAlN若しくはAlGaN、又は他のガリウム及び窒素含有材料)を実質的に含まない界面を有している。
In certain embodiments, the first epitaxial material is less than 1 micron or less than 100 nm. The thickness of the epitaxial material is less than 1 micron or less than 10 nm. The first epitaxial material is characterized in that the stack defect density can be 1E4 cm −1 or less and the threading dislocation can be 1E8 cm −2 or less. The epitaxial material is characterized in that it has a substantially uniform defect density from the first region to the second region. Preferably, the first epitaxial layer and the surface region have an interface that is substantially free of nucleation layers (eg, GaN or AlN or AlGaN, or other gallium and nitrogen containing materials).

本方法は、成長時間が高速であることによって特徴付けられる。特定の実施形態において、ガリウム及び窒素含有エピタキシャル材料の形成のための合計成長時間は1時間未満であり、往々にして30分間未満であるが、15分間未満にすることも可能である。特定の実施形態において、前記方法は、合計成長時間及び温度ランピング時間によって特徴付けられるチャンバ時間を有する。前記チャンバ時間は、1時間未満であり得るが、30分間未満にすることも可能である。特定の実施形態において、前記方法は、チャンバ時間並びにローディング時間及びアンローディング時間を含むサイクル時間を有している。前記サイクル時間は、2時間未満であるが、1時間未満にすることもでき、さらには30分間未満にすることも可能である。特定の実施形態において、前記ガリウム及び窒素含有材料は、4ミクロン/時間以上の成長速度によって特徴付けられ、前記n型ガリウム及び窒素含有材料の成長速度は6ミクロン/時間以上である。特定の実施形態において、p型ガリウム及び窒素含有材料の成長速度は、2ミクロン/時間以上である。好適には、前記より高い成長速度は大気MOCVDリアクタの使用により得られるが、前記圧力は、大気圧を若干上回ってもよいし、あるいは大気圧未満であってもよい。成長温度は、n型ガリウム及び窒素含有材料(例えばシリコンドーパントを含む)の場合において約950℃〜1200℃以上であり、あるいは、p型ガリウム及び窒素含有材料(例えばマグネシウムドーパントを含む)の場合において950℃〜約1025℃である。なお、従来のMOCVDリアクタは、変形があり得るものの、サセプタに接続された熱電対温度デバイスを含んでいる。そして、前記サセプタは、前記ワークピース及び/又は基板を保持している。
The method is characterized by a fast growth time. In certain embodiments, the total growth time for the formation of gallium and nitrogen containing epitaxial materials is less than 1 hour, often less than 30 minutes, but can be less than 15 minutes. In certain embodiments, the method has a chamber time characterized by a total growth time and a temperature ramping time. The chamber time can be less than 1 hour, but can be less than 30 minutes. In certain embodiments, the method has a cycle time including a chamber time and loading and unloading times. The cycle time is less than 2 hours, but can be less than 1 hour, and even less than 30 minutes. In a particular embodiment, the gallium and nitrogen containing material is characterized by a growth rate of 4 microns / hour or more, and the growth rate of the n-type gallium and nitrogen containing material is 6 microns / hour or more. In certain embodiments, the growth rate of the p-type gallium and nitrogen containing material is 2 microns / hour or more. Preferably, the higher growth rate is obtained by use of an atmospheric MOCVD reactor, but the pressure may be slightly above atmospheric pressure or less than atmospheric pressure. The growth temperature is about 950 ° C. to 1200 ° C. or more in the case of n-type gallium and nitrogen-containing materials (eg, including silicon dopant), or in the case of p-type gallium and nitrogen-containing materials (eg, containing magnesium dopant). 950 ° C to about 1025 ° C. It should be noted that conventional MOCVD reactors include a thermocouple temperature device connected to a susceptor, although this may be modified. The susceptor holds the workpiece and / or the substrate.

別の実施形態において、前記エピタキシャル材料(単数又は複数)は、リアクタ内において形成され得る。前記リアクタは、自動成長シーケンス(例えばオートカセット)において複数のウエハを取り扱うことができる。このような構成において、前記成長チャンバからロードロックへのウエハのローディング及びアンローディングは、前記ロードロックと研究室又は製造現場床との間のウエハ移動による干渉無く又はこの移動を待機する必要無く、自動的に行うことが可能である。1つの構成において、ロボットアームを用いて、ロードロックチャンバと反応チャンバとの間のウエハ移動を行う。このような構成において、ウエハの前記成長チャンバへの移動又は前記成長チャンバからの移動はサセプタ又はトレイ上において行われ、前記サセプタ又はトレイ上の前記ウエハに対し、エピタキシャル成長が行われる。好適な実施形態において、前記サセプタ又はトレイは複数のウエハを含み、これにより、エピタキシャル材料(単数又は複数)はリアクタチャンバ内において形成されることができ、複数のウエハ上において同時に成長されられ得る。本明細書中において用いられる「オートカセット」という用語は、一般的には、一連のトレイを有するカセットを意味している。これらの一連のトレイはそれぞれ、基板ウエハ又はワークピースを有し、これにより、各ワークピースの自動ローディングを連続的に行うことが可能になる。好適な実施形態において、複数の基板又はワークピースを含むカセットをチャンバ内において維持する。前記チャンバは、前記MOCVDチャンバに接続される。これにより、取り扱い時間などが減少する。
In another embodiment, the epitaxial material (s) can be formed in a reactor. The reactor can handle a plurality of wafers in an automatic growth sequence (eg, an autocassette). In such a configuration, the loading and unloading of wafers from the growth chamber to the load lock can be performed without interference or waiting for the movement of the wafer between the load lock and the laboratory or manufacturing floor. It can be done automatically. In one configuration, a robot arm is used to move the wafer between the load lock chamber and the reaction chamber. In such a configuration, movement of the wafer to or from the growth chamber is performed on a susceptor or tray, and epitaxial growth is performed on the wafer on the susceptor or tray. In a preferred embodiment, the susceptor or tray includes a plurality of wafers so that the epitaxial material (s) can be formed in the reactor chamber and can be grown on the plurality of wafers simultaneously. As used herein, the term “autocassette” generally refers to a cassette having a series of trays. Each of these series of trays has a substrate wafer or workpiece, which allows for automatic loading of each workpiece continuously. In a preferred embodiment, a cassette containing a plurality of substrates or workpieces is maintained in the chamber. The chamber is connected to the MOCVD chamber. Thereby, handling time etc. reduce.

本発明により、マルチウエハオートカセット及び高速成長(例えば超高速成長)を用いた方法及びシステムが可能になる。特定の実施形態において、前記方法及びシステムは、大気圧成長に合わせて構成され得る。なぜならば、前記方法及びシステムにより、より高速の成長速度及びより短い成長時間が可能になり、これらは共に望ましいからである。特定の実施形態において、本システム及び方法は、マルチウエハカセットを用いて、大型基板(例えば、4インチ、6インチ、又はそれ以上)に合わせて構成され得る。好適な実施形態において、また、前記方法により、不純物が成長界面から遠位方向に移動する。本発明は、青色、紫色、緑色、黄色などを発光する多様な光学デバイスと共に用いることが可能である。もちろん、他の変更、改変及び代替が可能である。
The present invention enables methods and systems using multi-wafer autocassettes and fast growth (eg, ultra-fast growth). In certain embodiments, the methods and systems can be configured for atmospheric pressure growth. This is because the methods and systems allow for faster growth rates and shorter growth times, both of which are desirable. In certain embodiments, the present systems and methods can be configured for large substrates (eg, 4 inches, 6 inches, or more) using a multi-wafer cassette. In a preferred embodiment, the method also moves impurities away from the growth interface. The present invention can be used with various optical devices that emit blue, purple, green, yellow, and the like. Of course, other changes, modifications, and alternatives are possible.

本発明は、ガリウム及び窒素含有材料の高速成長のための方法を提供する。前記方法は、表面領域を有するバルクガリウム及び窒素含有基板を提供することと、前記バルクガリウム及び窒素含有基板の表面領域上に第1の厚さの第1のエピタキシャル材料を少なくとも4nm/時間の成長速度で形成することとを含んでいる。前記第1のエピタキシャル材料は、前記バルクガリウム及び窒素含有基板の前記表面領域上に疑似形態的に形成される。前記方法は、1つ以上の第2のエピタキシャル材料を前記第1のエピタキシャル材料上に形成することを含んでいる。前記1つ以上の第2のエピタキシャル材料は、スタック構造を形成するように構成される。
The present invention provides a method for rapid growth of gallium and nitrogen containing materials. The method includes providing a bulk gallium and nitrogen-containing substrate having a surface region and growing a first epitaxial material of a first thickness on the surface region of the bulk gallium and nitrogen-containing substrate by at least 4 nm / hour. Forming at a speed. The first epitaxial material is pseudomorphically formed on the surface region of the bulk gallium and nitrogen containing substrate. The method includes forming one or more second epitaxial materials on the first epitaxial material. The one or more second epitaxial materials are configured to form a stack structure.

さらに他の実施形態において、前記エピタキシャル材料(単数又は複数)は、単一の又は複数のチャンバ内において形成され得る。特定の実施形態において、前記エピタキシャル材料のうち1つ以上又は前記エピタキシャル材料全てが、単一のチャンバ内及び/又は複数のチャンバ内又は任意の組み合わせにおいて形成され得る。好適な実施形態において、前記エピタキシャル材料(単数又は複数)は、内部において均一な温度分布を有するように形成される。もちろん、他の変更、改変及び代替が可能である。
In still other embodiments, the epitaxial material (s) can be formed in a single or multiple chambers. In certain embodiments, one or more of the epitaxial materials or all of the epitaxial materials may be formed in a single chamber and / or in multiple chambers or any combination. In a preferred embodiment, the epitaxial material or materials are formed to have a uniform temperature distribution inside. Of course, other changes, modifications, and alternatives are possible.

前記方法により、平滑なエピタキシャル材料が得られる。例えばn型ガリウム及び窒素含有材料を用いた場合、5ミクロン×5ミクロンの空間領域における表面粗さが約1nmRMS以下であることによって特徴付けられる。例えばp型ガリウム及び窒素含有材料を用いた場合、5ミクロン×5ミクロンの空間領域における表面粗さが約1nmRMS以下であることによって特徴付けられる。
By the above method, a smooth epitaxial material can be obtained. For example, when n-type gallium and nitrogen-containing materials are used, the surface roughness in a spatial region of 5 microns × 5 microns is about 1 nm RMS or less. For example, when p-type gallium and nitrogen-containing materials are used, the surface roughness in a spatial region of 5 microns × 5 microns is about 1 nm RMS or less.

本発明の本質及び利点のさらなる理解は、本明細書の後半部分及び添付図面を参照することにより得られる。
A further understanding of the nature and advantages of the present invention may be obtained by reference to the latter portions of the specification and the accompanying drawings.

本発明の一実施形態による肉厚のエピタキシャル層を用いた従来の光学デバイスの簡易図である。1 is a simplified diagram of a conventional optical device using a thick epitaxial layer according to an embodiment of the present invention.

本発明の一実施形態による光学デバイスの簡易図である。1 is a simplified diagram of an optical device according to an embodiment of the present invention.

本発明の一実施形態による処理方法を示す簡易図である。It is a simplified diagram showing a processing method according to an embodiment of the present invention.

本発明の一実施形態による光学デバイス処理方法において、成長時間に対して温度をプロットした簡易図である。In the optical device processing method by one Embodiment of this invention, it is the simple figure which plotted temperature with respect to growth time.

サファイア上の従来の光学デバイスを、本発明の一実施形態による光学デバイスに対する比較のためプロットした簡易図である。FIG. 6 is a simplified diagram plotting a conventional optical device on sapphire for comparison with an optical device according to one embodiment of the present invention.

本発明の一実施形態による光学デバイスの成長方法の簡易図である。1 is a simplified diagram of an optical device growth method according to an embodiment of the present invention. FIG.

本発明の実施形態によるp−n接合部ダイオードの整流のための成長方法の簡易図である。2 is a simplified diagram of a growth method for rectification of a pn junction diode according to an embodiment of the present invention. FIG.

本発明の実施形態による高電子移動度トランジスタ又は金属−半導体電界効果トランジスタの成長方法の簡易図である。2 is a simplified diagram of a growth method of a high electron mobility transistor or a metal-semiconductor field effect transistor according to an embodiment of the present invention.

紫外領域及び可視領域において発光する従来のGaN発光ダイオード(LED)は、GaN以外の基板(例えば、サファイア、炭化ケイ素、又はシリコン)上において成長が開始するヘテロエピタキシャル成長に基づいている。これは、独立型(free-standing)GaN基板は供給量が限定されており且つコストが高いことに起因し、その結果、LED製造において独立型GaN基板を用いることができなくなる。しかしながら、バルクGaN技術の分野は過去数十年間にわたって大きく成長し、その結果、LED製造における大規模展開も可能となっている。このような技術シフトにより、LED性能及び製造における利益が得られる。
Conventional GaN light emitting diodes (LEDs) that emit in the ultraviolet and visible regions are based on heteroepitaxial growth that begins to grow on substrates other than GaN (eg, sapphire, silicon carbide, or silicon). This is because a free-standing GaN substrate has a limited supply amount and high cost, and as a result, the stand-alone GaN substrate cannot be used in LED manufacturing. However, the field of bulk GaN technology has grown significantly over the past few decades, and as a result, large scale deployments in LED manufacturing are possible. Such technology shifts provide benefits in LED performance and manufacturing.

図1を参照して、外来(foreign)基板上の成長を行うためには、以下が必要になることが多い。すなわち、基板界面における低温核形成層又は高温核形成層、GaN/基板界面に形成された不整合欠陥を移動させるための横方向エピタキシャル異常成長などの技術;通常はn型GaNからなる(InAlGa1−x−yNなどの他の材料からなる場合もある)肉厚のバッファ層を前記基板と発光活性層との間に成長させることによる、不整合欠陥による悪影響の低減;InGaN/GaN又はAlGaN/GaN又はAlInGaN/AlInGaN超格子を前記基板と発光活性層との間に配置することによる、歪み移動、欠陥移動又は他の何らかの機構を通じた放射効率の向上;InGaNバッファ層又はAlGaNバッファ層を前記基板と発光活性層との間に配置することによる、歪み移動、欠陥移動又は他の何らかの機構を通じた放射効率の向上;より肉厚のp型GaN層による、静電放電(ESD)の移動及び漏れ電流の低減などである。これらの層全てを含めるためには、従来のLED成長においては4〜10時間が必要になり得る。
Referring to FIG. 1, in order to grow on a foreign substrate, the following is often required: That is, a technique such as a low-temperature nucleation layer or a high-temperature nucleation layer at the substrate interface, lateral epitaxial abnormal growth for moving misalignment defects formed at the GaN / substrate interface; usually composed of n-type GaN (In x Reduction of adverse effects due to misalignment defects by growing a thick buffer layer between the substrate and the light emitting active layer (which may be made of other materials such as Al y Ga 1-xy N); InGaN Improving radiation efficiency through strain transfer, defect transfer or some other mechanism by placing / GaN or AlGaN / GaN or AlInGaN / AlInGaN superlattice between the substrate and the light-emitting active layer; InGaN buffer layer or AlGaN Strain transfer, defect transfer or some other mechanism by placing a buffer layer between the substrate and the light emitting active layer Improvement of radiation efficiency through; by p-type GaN layer having a thickness of from, and the like reduce the movement and leakage current of electrostatic discharge (ESD). In order to include all these layers, conventional LED growth can require 4-10 hours.

LEDをバルクGaN基板上に成長させることにより、例えば図2に示すように低温核形成層を無くすことができる。図2は例示に過ぎず、本明細書中に記載の特許請求の範囲を不当に制限するものではない。当業者であれば、他の変更、改変及び代替を認識することができるだろう。不整合変位は無いため、横方向エピタキシャル異常成長などの欠陥移動技術は不要である。放射効率向上のために、前記基板と前記活性領域との間の合金超格子又は合金層を用いる必要が往々にしてある。前記基板を前記発光層から分離させる前記バッファ層は、1〜2ミクロン〜10〜20nmと極めて肉薄にすることも可能であり、あるいは、完全に無くすことも可能である。層厚さに関する制約及び層含有に関する要求をこのように全て緩くすることで、前記合計エピタキシャルスタック合計厚さを従来のLED構造の数分の一に低減することが可能になる。合計LED厚さは、250nm未満に低減することが可能であり、理論的には〜30nmまで低減することが可能である。その結果、合計LED成長時間を1時間未満に低減することが可能になり、理論的には〜15分間まで低減することが可能である。
By growing the LED on the bulk GaN substrate, the low temperature nucleation layer can be eliminated, for example, as shown in FIG. FIG. 2 is merely an illustration and should not unduly limit the scope of the claims set forth herein. Those skilled in the art will recognize other changes, modifications, and alternatives. Since there is no misalignment displacement, a defect transfer technique such as lateral epitaxial abnormal growth is unnecessary. In order to improve radiation efficiency, it is often necessary to use an alloy superlattice or alloy layer between the substrate and the active region. The buffer layer that separates the substrate from the light emitting layer can be as thin as 1 to 2 microns to 10 to 20 nm, or can be completely eliminated. By alleviating the constraints on layer thickness and the requirements on layer inclusion in this way, the total epitaxial stack total thickness can be reduced to a fraction of that of conventional LED structures. The total LED thickness can be reduced to less than 250 nm and theoretically can be reduced to ˜30 nm. As a result, the total LED growth time can be reduced to less than 1 hour, and theoretically can be reduced to ~ 15 minutes.

さらに、外来基板上において成長された従来のLED上には、多種多様な成長層が必要であったために、異なる成長温度が必要となっていたが、本LED構造においてはより少数の成長層しか必要としないため、成長レシピにおける温度ランピングもより小さくなる。合計成長時間が短くなるほど、合計サイクル時間内における温度ランピング時間の割合がより重要になる。そのため、このスキームにおいて必要なランピングの低減は、高成長スループットを実現するために重要な意味を持つ。
In addition, since a wide variety of growth layers are required on a conventional LED grown on a foreign substrate, different growth temperatures are required. However, in this LED structure, only a few growth layers are required. Since it is not necessary, the temperature ramping in the growth recipe is also smaller. The shorter the total growth time, the more important the ratio of temperature ramping time within the total cycle time. Therefore, the reduction in ramping required in this scheme is important for achieving high growth throughput.

所望のチャンバ時間がウエハに対して大幅に減るため、合計成長サイクル時間の低減が望まれる場合、ウエハを成長ツールからロード及びアンロードするために必要なウエハ取り扱い時間がますます重要になる。すなわち、各成長ランの開始及び終了時におけるロード時間及びアンロード時間が15〜30分間である場合、これらの工程と関連付けられた合計時間は30〜60分間となる。必要なチャンバ時間が1時間未満である場合、ローディング及びアンローディング工程は、合計サイクル時間の1/3〜1/2となる。ロード時間及びアンロード時間のうち大きな部分が、成長チャンバと外部環境との間のロードのポンピング及びバックフィリングによって占有される。これの目的は、成長チャンバ内への汚染物質の侵入を回避することと、成長生成物が前記チャンバから出て行くのを回避することである。前記成長チャンバと後で成長させるウエハを保存するためのウエハカセットを備えたロードロックチャンバとの間でウエハを自動移動させるように前記成長ツールを構成することで、合計成長サイクル時間を2倍低減することが可能になる。第1に、カセット全体のローディング及びアンローディングの際にロードロックのポンプ及びパージを1回だけ行えばよいため、ポンプサイクル及びパージサイクルがより少なくてすむ。すなわち、前記カセットが連続成長用のウエハを10枚保持できる場合、これらの10枚のウエハ全てのためのロードサイクル及びアンロードサイクルにおいて、各ウエハに対して個別にポンプ及びパージを行うのではなく、ポンプ及びパージを1回だけ行うだけで済むことによって、合計ポンプパージ時間が10倍低減する。第2の時間低減は、前記自動ロード/アンロード機構によって可能になった高温ウエハの取り扱いによって可能になる。これが可能になるのは、金属又は他の材料から構成された移動機構が高温に耐えることができ、また、ウエハが高温になっているときに雰囲気環境にさらされないため、汚染の可能性が無いからである。本発明の方法及び構造の上記特徴及び他の特徴は、本明細書全体において見出すことができ、以下に詳述される。
Because the desired chamber time is significantly reduced for the wafer, the wafer handling time required to load and unload the wafer from the growth tool becomes increasingly important when a reduction in total growth cycle time is desired. That is, if the load time and unload time at the start and end of each growth run are 15 to 30 minutes, the total time associated with these steps is 30 to 60 minutes. If the required chamber time is less than 1 hour, the loading and unloading steps will be 1/3 to 1/2 of the total cycle time. A large portion of the load time and unload time is occupied by load pumping and backfilling between the growth chamber and the external environment. The purpose of this is to avoid entry of contaminants into the growth chamber and to avoid growth products leaving the chamber. Configuring the growth tool to automatically move wafers between the growth chamber and a load lock chamber with a wafer cassette for storing wafers to be grown later reduces total growth cycle time by a factor of two It becomes possible to do. First, since the load lock pump and purge need only be performed once during loading and unloading of the entire cassette, fewer pump and purge cycles are required. That is, if the cassette can hold 10 wafers for continuous growth, instead of pumping and purging each wafer individually in the load and unload cycles for all 10 wafers. The total pump purge time is reduced by a factor of 10 by performing the pump and purge only once. The second time reduction is made possible by the handling of hot wafers made possible by the automatic load / unload mechanism. This is possible because there is no possibility of contamination because the moving mechanism composed of metal or other material can withstand high temperatures and is not exposed to the ambient environment when the wafer is hot. Because. These and other features of the method and structure of the present invention can be found throughout this specification and are detailed below.

最後に、この超高速成長方法を上述したオートカセット機能及びマルチウエハMOCVDリアクタと共に用いて、2枚以上の基板を同一のチャンバ内にロードする。別の改変例において、前記リアクタをマルチチャンバと共に構成することにより、各チャンバを異なる温度において維持し、温度サイクル時間及び安定化時間を最小限にすることができる。このような構成は、ウエハを1つのチャンバから他のチャンバへと移動させるための移動アームを用いる。
Finally, using this ultra-high-speed growth method together with the autocassette function and multi-wafer MOCVD reactor described above, two or more substrates are loaded into the same chamber. In another variation, the reactor can be configured with multiple chambers to maintain each chamber at a different temperature, minimizing temperature cycle time and stabilization time. Such a configuration uses a moving arm to move the wafer from one chamber to another.

図3は、本発明の一実施形態による処理方法の簡単な図である。図3はひとえに例示であり、本明細書中に記載の特許請求の範囲を不当に限定するものではない。当業者であれば、他の変更、改変及び代替を認識することができるだろう。
FIG. 3 is a simplified diagram of a processing method according to an embodiment of the present invention. FIG. 3 is merely exemplary and is not intended to unduly limit the scope of the claims set forth herein. Those skilled in the art will recognize other changes, modifications, and alternatives.

図4は、本発明の一実施形態による光学デバイス処理方法において、成長時間に対して温度をプロットした簡単な図である。本図はひとえに例示であり、本明細書中に記載の特許請求の範囲を不当に限定するものではない。当業者であれば、他の変更、改変及び代替を認識することができるだろう。図示のように、縦軸は熱電対温度(℃)を示し、横軸は成長時間を分単位で示す。図示のように、1’、2’、3’によって示されるプロットは、バルク窒化ガリウム含有材料上の非極性LED成長を示す。前記バルク窒化ガリウム材料は非極性GaNであるが、他の材料であってもよい。また、図示のように、1、2、3、4、5、6、7によって示されるプロットは、サファイア材料上の従来のc面LEDデバイス成長を示す。この表は、外来基板上における従来のLED構造の成長と、バルク基板上における成長とを成長時間について比較したものである。参照符号1は、活性領域成長のために温度サイクリングを用いた、バルクGaN上で成長されたLED構造を示す。参照符号2は、温度サイクリングを用いていない、バルクGaN上に成長されたLED構造を示す(すなわち、全てのエピ層が同一温度で成長されている)。明らかなことに、前記バルク窒化ガリウム材料の成長時間は、前記従来のc面LEDデバイスの成長時間よりも大幅に短い。核形成層やInGaN/GaN超格子などの成長層を無くし且つn−及びp−GaNクラッディング層の厚さを低減することにより、成長時間の大幅な低減が達成された。もちろん、他の変更、改変及び代替が可能である。
FIG. 4 is a simple diagram plotting temperature against growth time in an optical device processing method according to an embodiment of the present invention. This diagram is merely an example and should not unduly limit the scope of the claims set forth herein. Those skilled in the art will recognize other changes, modifications, and alternatives. As shown, the vertical axis indicates the thermocouple temperature (° C.) and the horizontal axis indicates the growth time in minutes. As shown, the plot indicated by 1 ′, 2 ′, 3 ′ shows nonpolar LED growth on the bulk gallium nitride-containing material. The bulk gallium nitride material is nonpolar GaN, but may be other materials. Also, as shown, the plots indicated by 1, 2, 3, 4, 5, 6, 7 show conventional c-plane LED device growth on sapphire material. This table compares the growth of a conventional LED structure on a foreign substrate and the growth on a bulk substrate in terms of growth time. Reference numeral 1 indicates an LED structure grown on bulk GaN using temperature cycling for active region growth. Reference number 2 shows an LED structure grown on bulk GaN without temperature cycling (ie, all epi layers are grown at the same temperature). Clearly, the growth time of the bulk gallium nitride material is significantly shorter than the growth time of the conventional c-plane LED device. By eliminating growth layers such as nucleation layers and InGaN / GaN superlattices and reducing the thickness of n- and p-GaN cladding layers, a significant reduction in growth time was achieved. Of course, other changes, modifications, and alternatives are possible.

図5は、サファイア上の従来の光学デバイスと、本発明の実施形態による光学デバイスとを比較した簡単なプロット図である。本図はひとえに例示であり、本明細書中に記載の特許請求の範囲を不当に限定するものではない。当業者であれば、他の変更、改変及び代替を認識することができるであろう。
FIG. 5 is a simple plot comparing a conventional optical device on sapphire with an optical device according to an embodiment of the present invention. This diagram is merely an example and should not unduly limit the scope of the claims set forth herein. Those skilled in the art will recognize other changes, modifications, and alternatives.

図6は、本発明の実施形態による光学デバイスの成長方法の簡単な図である。本図はひとえに例示であり、本明細書中に記載の特許請求の範囲を不当に限定するものではない。当業者であれば、他の変更、改変及び代替を認識することができるだろう。図示のように、成長シーケンスは、少なくとも(1)n型エピタキシャル材料と、(2)活性領域と、(3)電子ブロッキング領域と、(4)p型エピタキシャル材料とを含んでいる。もちろん、他の変更、改変及び代替が可能である。本方法のさらなる詳細については、本明細書全体において記載され、以下において詳述される。

1.バルクウエハ:
任意の配向(例えば、極性、非極性、半極性、c面)
(Al,Ga,In)Nベース材料
貫通転位(TD)密度<1E8cm−2
スタッッキング欠陥(SF)密度<1E4cm−1
ドーピング>lE17cm−3

2.N型エピタキシャル材料:
厚さ<2um、<lum、<0.5um、<0.2um
(Al,Ga,In)Nベース材料
成長T<1200C、<1000C
非意図的にドープ(UID)又はドープ

3.活性領域:
少なくとも1つのAlInGaN層
複数の量子井戸(MQW)構造
QWの厚さ>20A、>50A、>80A
QW並びにn−及びp−層成長温度が同一又は類似
発光波長<575nm、<500nm、<450nm、<410nm

4.P型エピタキシャル材料
少なくとも1つのMgドープ層
厚さ<0.3um、<0.1um
(Al,Ga,In)Nベース
成長T<1100C、<1000C、<900C
少なくとも1つの層が電子ブロッキング層として機能する
少なくとも1つの層が接触層として機能する

もちろん、他の変更、改変及び代替が可能である。更なる詳細については、本明細書全体において記載され、以下において詳述される。
FIG. 6 is a simplified diagram of a method of growing an optical device according to an embodiment of the present invention. This diagram is merely an example and should not unduly limit the scope of the claims set forth herein. Those skilled in the art will recognize other changes, modifications, and alternatives. As shown, the growth sequence includes at least (1) an n-type epitaxial material, (2) an active region, (3) an electron blocking region, and (4) a p-type epitaxial material. Of course, other changes, modifications, and alternatives are possible. Further details of the method are described throughout the specification and are detailed below.

1. Bulk wafer:
Arbitrary orientation (eg, polar, nonpolar, semipolar, c-plane)
(Al, Ga, In) N-based material threading dislocation (TD) density <1E8 cm −2
Stacking defect (SF) density <1E4 cm −1
Doping> lE17 cm −3

2. N-type epitaxial material:
Thickness <2um, <lum, <0.5um, <0.2um
(Al, Ga, In) N base material growth T <1200C, <1000C
Unintentionally doped (UID) or doped

3. Active region:
Thickness>20A,>50A,> 80A of at least one AlInGaN layer multiple quantum well (MQW) structure QW
QW and n- and p-layer growth temperatures are the same or similar emission wavelengths <575 nm, <500 nm, <450 nm, <410 nm

4). P-type epitaxial material thickness of at least one Mg doped layer <0.3um, <0.1um
(Al, Ga, In) N base growth T <1100C, <1000C, <900C
At least one layer functions as an electron blocking layer and at least one layer functions as a contact layer

Of course, other changes, modifications, and alternatives are possible. Further details are described throughout the specification and are detailed below.

特定の実施形態において、本方法は、バルクガリウム及び窒素含有基板を提供する。特定の実施形態において、前記窒化ガリウム基板部材は、半極性又は非極性の結晶性表面領域を有する点によって特徴付けられるバルクGaN基板であるが、他のものであってもよい。特定の実施形態において、前記バルク窒化物GaN基板は、窒素を含み、10cm−2よりも低い表面変位密度を有する。前記窒化物結晶又はウエハは、AlInGa1−x−yNを含み得る(0<x、y、x+y<1)。1つの特定の実施形態において、前記窒化物結晶はGaNを含むが、他のものであってもよい。1つ以上の実施形態において、前記GaN基板の前記表面に対して実質的に直角方向又は斜め方向における貫通転位密度は、約10cm−2〜約10cm−2である。このような直角方向又は斜め方向における変位の結果、表面変位密度は約10cm−2よりも低くなる。好適な実施形態において、本方法は、任意の配向(例えば、c面、a面、m面)と共に構成されたガリウム及び窒素含有基板を含み得る。特定の実施形態において、前記基板は好適には、(Al,Ga,In)Nベースである。前記基板の貫通転位(TD)の密度<1E8cm−2であり、スタッッキング欠陥(SF)密度<5E3cm−1であり、>lE17cm−3の濃度でシリコン及び/又は酸素によってドープされ得る。もちろん、他の変更、改変及び代替が可能である。
In certain embodiments, the method provides a bulk gallium and nitrogen containing substrate. In certain embodiments, the gallium nitride substrate member is a bulk GaN substrate characterized by having a semipolar or nonpolar crystalline surface region, but may be others. In certain embodiments, the bulk nitride GaN substrate comprises nitrogen and has a surface displacement density of less than 10 5 cm −2 . The nitride crystal or wafer may include Al x In y Ga 1-xy N (0 <x, y, x + y <1). In one particular embodiment, the nitride crystal comprises GaN, but may be other. In one or more embodiments, the threading dislocation density in a direction substantially perpendicular or oblique to the surface of the GaN substrate is from about 10 5 cm −2 to about 10 8 cm −2 . As a result of such displacement in the perpendicular or oblique direction, the surface displacement density is lower than about 10 5 cm −2 . In a preferred embodiment, the method can include gallium and nitrogen containing substrates configured with any orientation (eg, c-plane, a-plane, m-plane). In certain embodiments, the substrate is preferably (Al, Ga, In) N based. The threading dislocation (TD) density of the substrate <1E8 cm −2, the stacking defect (SF) density <5E3 cm −1, and can be doped with silicon and / or oxygen at a concentration> 1E17 cm −3. Of course, other changes, modifications, and alternatives are possible.

図示のように、前記方法は、前記ガリウム及び窒素含有基板の表面上にn型材料を形成する。特定の実施形態において、前記n型材料はエピタキシャルに形成され、前記n型材料の厚さは2ミクロン未満、1ミクロン未満、0.5ミクロン未満、又は0.2ミクロン未満であり、他の厚さであってもよい。特定の実施形態において、前記n型材料は(Al,Ga,In)Nベースである。成長は、約1200℃未満の温度又は約1000℃未満の温度を用いて行われるが、一般的には950℃よりも高い温度を用いて行われる。好適な実施形態において、前記n型材料は、シリコン種(例えばSi)又は酸素種(例えばO2)を用いて非意図的にドープされる(unintentionally doped;UID)か又はドープされる。特定の実施形態において、前記ドーパントは、シラン、ジシラン、酸素などに由来し得る。特定の実施形態において、前記n型材料は、前記n型(シリコン−ドープされた)GaNの接触領域として機能し、厚さが約5ミクロンであり且つドーピングレベルが約2×l018cm―3である点において特徴付けられる。好適な実施形態において、有機金属化学気相成長法(MOCVD)によって大気圧においてガリウム及び窒素含有エピタキシャル材料が基板上に堆積される。グループVの前駆体(アンモニア)とグループIII前駆体(トリメチルガリウム、トリメチルインジウム、トリメチルアルミニウム)との間の成長時の流量比は、約3,000〜約12,000である。もちろん、他の変更、改変及び代替が可能である。
As shown, the method forms an n-type material on the surface of the gallium and nitrogen containing substrate. In certain embodiments, the n-type material is formed epitaxially, and the thickness of the n-type material is less than 2 microns, less than 1 micron, less than 0.5 microns, or less than 0.2 microns, and other thicknesses It may be. In certain embodiments, the n-type material is (Al, Ga, In) N based. The growth is performed using a temperature below about 1200 ° C. or a temperature below about 1000 ° C., but generally using a temperature above 950 ° C. In a preferred embodiment, the n-type material is unintentionally doped (UID) or doped with silicon species (eg Si) or oxygen species (eg O 2). In certain embodiments, the dopant may be derived from silane, disilane, oxygen, and the like. In a particular embodiment, the n-type material functions as the n-type (silicon-doped) GaN contact region, is about 5 microns thick, and has a doping level of about 2 × 10 18 cm −3. Is characterized in that In a preferred embodiment, gallium and nitrogen containing epitaxial materials are deposited on the substrate at atmospheric pressure by metal organic chemical vapor deposition (MOCVD). The growth flow ratio between the Group V precursor (ammonia) and the Group III precursor (trimethylgallium, trimethylindium, trimethylaluminum) is about 3,000 to about 12,000. Of course, other changes, modifications, and alternatives are possible.

好適な実施形態において、前記方法は、前記n型接触領域上に活性領域を形成する。前記活性領域は、少なくとも1つのAlInGaN層を含み、好適には多量子井戸構造を含んでいる。前記量子井戸はそれぞれ、厚さが20オングストローム以下、50オングストローム以下、若しくは80オングストローム以下、又はこれらの組み合わせなどである点によって特徴付けられる。必要に応じて、前記活性領域は、単数又は複数のバリア領域も含み得る。特定の実施形態において、前記n型接触領域及び量子井戸領域の成長温度は、同一であるか又は若干異なる。好適な実施形態において、前記MQW構造は、500nm以下の発光、450nm以下の発光、又は410nm以下の発光などに合わせて構成される。
In a preferred embodiment, the method forms an active region on the n-type contact region. The active region includes at least one AlInGaN layer, and preferably includes a multi-quantum well structure. Each of the quantum wells is characterized by a thickness of 20 angstroms or less, 50 angstroms or less, or 80 angstroms or less, or combinations thereof. If desired, the active region may also include one or more barrier regions. In certain embodiments, the growth temperatures of the n-type contact region and the quantum well region are the same or slightly different. In a preferred embodiment, the MQW structure is configured for emission of 500 nm or less, emission of 450 nm or less, or emission of 410 nm or less.

特定の実施形態において、未ドープのAlGaN電子ブロッキング領域が堆積される。特定の実施形態において、前記ブロッキング領域の厚さは0.3ミクロン以下又は0.1ミクロン以下である。好適な実施形態において、p型GaN接触領域が堆積される。好適には、前記p型接触領域の成長温度は1100℃以下、1000℃以下又は900℃以下である。インジウムスズ酸化物(ITO)をp型接点としてp型接触層上に電子ビーム蒸着させ、高速熱アニールする。LEDメサは、塩素に基づいた誘導結合プラズマ(ICP)技術を用いて、約300×300μmのサイズでフォトリソグラフィー及びドライエッチングによって形成される。露出されたn−GaN層上にTi/Al/Ni/Auが電子ビーム蒸着されてn型接点が形成され、前記ITO層の一部上にTi/Auが電子ビーム蒸着されてp接触パッドが形成され、ウエハがダイシングされて別個のLEDダイが得られる。電気接点は、従来のワイヤーボンディングによって形成される。もちろん、他の変更、改変及び代替が可能である。
In certain embodiments, an undoped AlGaN electron blocking region is deposited. In certain embodiments, the blocking region has a thickness of 0.3 microns or less or 0.1 microns or less. In a preferred embodiment, a p-type GaN contact region is deposited. Preferably, the growth temperature of the p-type contact region is 1100 ° C. or lower, 1000 ° C. or lower, or 900 ° C. or lower. Indium tin oxide (ITO) is e-beam evaporated on the p-type contact layer as a p-type contact and subjected to rapid thermal annealing. The LED mesa is formed by photolithography and dry etching with a size of about 300 × 300 μm 2 using chlorine based inductively coupled plasma (ICP) technology. Ti / Al / Ni / Au is electron beam evaporated on the exposed n-GaN layer to form an n-type contact, and Ti / Au is electron beam evaporated on a portion of the ITO layer to form a p-contact pad. Once formed, the wafer is diced to obtain separate LED dies. The electrical contacts are formed by conventional wire bonding. Of course, other changes, modifications, and alternatives are possible.

他の実施形態において、本方法は、高速成長時間によって特徴付けられる。特定の実施形態において、前記合計成長時間は、ガリウム及び窒素含有エピタキシャル材料の形成によって特徴付けられる。前記合計成長時間は、1時間未満、30分未満、15分間未満などである。特定の実施形態において、前記方法は、合計成長時間及び温度ランピング時間によって特徴付けられたチャンバ時間を有する。前記チャンバ時間は、1時間未満、30分間未満などであり得る。特定の実施形態において、前記方法は、サイクル時間を有する。前記サイクル時間は、チャンバ時間とローディング及びアンローディング時間とによって得られる。前記サイクル時間は、2時間未満、1時間未満、30分未満などであり得る。特定の実施形態において、前記ガリウム及び窒素含有材料は、成長速度が4ミクロン/時間以上である点において特徴付けられ、n型ガリウム及び窒素含有材料は6ミクロン/時間以上である点において特徴付けられる。特定の実施形態において、p型ガリウム及び窒素含有材料は、2ミクロン/時間以上の速度で成長される。好適には、前記より高い成長速度は大気MOCVDリアクタによって発生し、大気圧よりも若干高いか又は大気圧を下回り得る。成長温度は、n型ガリウム及び窒素含有材料(例えばシリコンドーパントを含む)の場合において約950℃〜1200℃以上の範囲であってもよく、又は、p型ガリウム及び窒素含有材料(例えばマグネシウムドーパントを含む)の場合において950℃〜約1025℃の範囲であってもよい。もちろん、他の変更、改変及び代替が可能である。
In other embodiments, the method is characterized by a fast growth time. In certain embodiments, the total growth time is characterized by the formation of gallium and nitrogen containing epitaxial materials. The total growth time is less than 1 hour, less than 30 minutes, less than 15 minutes, and the like. In certain embodiments, the method has a chamber time characterized by a total growth time and a temperature ramping time. The chamber time may be less than 1 hour, less than 30 minutes, etc. In certain embodiments, the method has a cycle time. The cycle time is obtained by chamber time and loading and unloading time. The cycle time can be less than 2 hours, less than 1 hour, less than 30 minutes, and the like. In certain embodiments, the gallium and nitrogen containing material is characterized in that the growth rate is 4 microns / hour or more, and the n-type gallium and nitrogen containing material is characterized in that it is 6 microns / hour or more. . In certain embodiments, the p-type gallium and nitrogen containing material is grown at a rate of 2 microns / hour or more. Preferably, the higher growth rate is generated by an atmospheric MOCVD reactor and may be slightly above or below atmospheric pressure. The growth temperature may be in the range of about 950 ° C. to 1200 ° C. or higher in the case of n-type gallium and nitrogen containing materials (eg, including silicon dopant), or p-type gallium and nitrogen containing materials (eg, magnesium dopant). In the case of (including), it may be in the range of 950 ° C. to about 1025 ° C. Of course, other changes, modifications, and alternatives are possible.

好適な実施形態において、本方法により、平滑なエピタキシャル材料が得られる。例えばn型ガリウム及び窒素含有材料を用いた場合、5ミクロン×5ミクロンの空間領域における表面粗さが約1nmRMS以下である点によって特徴付けられる。特定の実施形態において、例えばp型ガリウム及び窒素含有材料を用いた場合、5ミクロン×5ミクロンの空間領域における表面粗さが約1nmRMS以下である点によって特徴付けられる。もちろん、他の変更、改変及び代替が可能である。
In a preferred embodiment, the method results in a smooth epitaxial material. For example, when n-type gallium and nitrogen-containing materials are used, the surface roughness in a spatial region of 5 microns × 5 microns is about 1 nm RMS or less. In certain embodiments, for example when using p-type gallium and nitrogen containing materials, the surface roughness in a 5 micron x 5 micron spatial region is characterized by about 1 nm RMS or less. Of course, other changes, modifications, and alternatives are possible.

図7は、本発明の一実施形態による、p−n接合部ダイオードを整流するための成長方法の簡単な図である。本図はひとえに例示であり、本明細書中に記載の特許請求の範囲を不当に限定するものではない。当業者であれば、他の変更、改変及び代替を認識することができるだろう。図示のように、成長シーケンスは、少なくとも(1)n型エピタキシャル材料と、(4)p型エピタキシャル材料とを含んでいる。もちろん、他の変更、改変及び代替が可能である。本方法のさらなる詳細については、本明細書全体において見出すことができ、特に以下において詳述される。

1.バルクウエハ
任意の配向
(Al,Ga,In)Nベース
貫通転位(TD)密度<1E8cm−2
スタッッキング欠陥(SF)密度<5E3cm−1
ドーピング>lE17cm−3

2.N型層
<2um、<lum、<0.5um、<0.2um
(Al,Ga,In)Nベース
成長T<1200C、<1000C
UID又はドープ

3.P型層
少なくとも1つのMgドープ層
<0.3um、<0.1um
(Al,Ga,In)Nベース
成長T<1100C、<1000C、<900C
少なくとも1つの層が電子ブロッキング層として機能する
少なくとも1つの層が接触層として機能する

もちろん、他の変更、改変及び代替が可能である。更なる詳細について、本明細書全体において説明する。
FIG. 7 is a simplified diagram of a growth method for rectifying a pn junction diode according to an embodiment of the present invention. This diagram is merely an example and should not unduly limit the scope of the claims set forth herein. Those skilled in the art will recognize other changes, modifications, and alternatives. As shown, the growth sequence includes at least (1) an n-type epitaxial material and (4) a p-type epitaxial material. Of course, other changes, modifications, and alternatives are possible. Further details of the method can be found throughout the specification and are particularly detailed below.

1. Bulk wafer arbitrary orientation (Al, Ga, In) N base threading dislocation (TD) density <1E8 cm −2
Stacking defect (SF) density <5E3 cm-1
Doping> lE17cm-3

2. N-type layer <2um, <lum, <0.5um, <0.2um
(Al, Ga, In) N base growth T <1200C, <1000C
UID or dope

3. P-type layer at least one Mg doped layer <0.3 um, <0.1 um
(Al, Ga, In) N base growth T <1100C, <1000C, <900C
At least one layer functions as an electron blocking layer and at least one layer functions as a contact layer

Of course, other changes, modifications, and alternatives are possible. Further details are described throughout this specification.

図8は、本発明の一実施形態による、高電子移動度トランジスタ又は金属半導体電界効果トランジスタの成長方法の簡単な図である。本図はひとえに例示であり、本明細書中に記載の特許請求の範囲を不当に限定するものではない。当業者であれば、他の変更、改変及び代替を認識することができるだろう。図示のように、成長シーケンスは、少なくとも(1)非意図的にドープされたエピタキシャル材料(バッファ)と、(4)非意図的なドープ材料又はn型エピタキシャル材料である(AlInGaN)バリアとを含んでいる。もちろん、他の変更、改変及び代替が可能である。本方法のさらなる詳細については、本明細書全体において見出すことができ、特に以下において詳述される。

1.バルクウエハ
任意の配向
(Al,Ga,In)Nベース
貫通転位(TD)密度<1E8cm−2
スタッッキング欠陥(SF)密度<5E3cm−1
ドーピング>lE17cm−3

2.バッファ層
<2um、<lum、<0.5um、<0.2um
(Al,Ga,In)Nベース
成長T<1200C、<1000C
UID又はドープ
Fe又はCドーピングによる、少なくとも1つの半絶縁性層

3.バリア−層
<0.1um、<500nm、<30nm
(Al,Ga,In)Nベース
成長T<1200C、<1100C、<1000C
少なくとも1つのSiドープ層

もちろん、他の変更、改変及び代替が可能である。更なる詳細については、本明細書全体において記載する。
FIG. 8 is a simplified diagram of a method for growing a high electron mobility transistor or a metal semiconductor field effect transistor according to an embodiment of the present invention. This diagram is merely an example and should not unduly limit the scope of the claims set forth herein. Those skilled in the art will recognize other changes, modifications, and alternatives. As shown, the growth sequence includes at least (1) an unintentionally doped epitaxial material (buffer) and (4) a barrier that is an unintentionally doped material or an n-type epitaxial material (AlInGaN). It is out. Of course, other changes, modifications, and alternatives are possible. Further details of the method can be found throughout the specification and are particularly detailed below.

1. Bulk wafer arbitrary orientation (Al, Ga, In) N base threading dislocation (TD) density <1E8 cm −2
Stacking defect (SF) density <5E3 cm-1
Doping> lE17cm-3

2. Buffer layer <2um, <lum, <0.5um, <0.2um
(Al, Ga, In) N base growth T <1200C, <1000C
At least one semi-insulating layer with UID or doped Fe or C doping

3. Barrier layer <0.1um, <500nm, <30nm
(Al, Ga, In) N base growth T <1200C, <1100C, <1000C
At least one Si-doped layer

Of course, other changes, modifications, and alternatives are possible. Further details are described throughout the specification.

特定の実施形態において、前記窒化物結晶は窒素を含み、前記窒化物結晶の表面変位密度は10cm−2未満である。前記窒化物結晶又はウエハはAlInGa1−x−yN(0<x,y,x+y<1)を含み得る。1つの特定の実施形態において、前記窒化物結晶はGaNを含んでいる。好適な実施形態において、前記窒化物結晶は、少なくとも3ミリメートルの長さスケールにわたって小傾角粒界又は傾斜境界を実質的に含まない。前記窒化物結晶はまた、剥離層も含み得る。前記剥離層の下側のベース結晶が実質的に透明になる少なくとも1つの波長において、前記剥離層の光吸収係数は、1000cm−1を越え、光吸収係数は50cm−1未満であり、高品質エピタキシャル層をさらに含み得る。前記高品質エピタキシャル層の表面変位密度も、10cm−2未満である。前記窒化物ベース結晶及び前記高品質エピタキシャル層がエッチされない条件下において、前記剥離層がエッチされ得る。もちろん、他の変更、改変及び代替が可能である。
In a particular embodiment, the nitride crystal comprises nitrogen and the surface displacement density of the nitride crystal is less than 10 5 cm −2 . The nitride crystal or wafer is Al x In y Ga 1-x -y N may comprise (0 <x, y, x + y <1). In one particular embodiment, the nitride crystal includes GaN. In a preferred embodiment, the nitride crystal is substantially free of low-angle grain boundaries or tilt boundaries over a length scale of at least 3 millimeters. The nitride crystal may also include a release layer. At least one wavelength at which the base crystal under the release layer becomes substantially transparent, the light absorption coefficient of the release layer is greater than 1000 cm −1 and the light absorption coefficient is less than 50 cm −1 for high quality An epitaxial layer may further be included. The surface displacement density of the high quality epitaxial layer is also less than 10 5 cm −2 . The release layer may be etched under conditions where the nitride base crystal and the high quality epitaxial layer are not etched. Of course, other changes, modifications, and alternatives are possible.

特定の実施形態において、前記基板は、大型表面配向を有し得る。前記大型表面配向は、(0 0 0 1)、(0 0 0 −1)、{1 −1 0 0}、{1 1 −2 0}、{1 −1 0 ±1}、{1 −1 0 ±2}、{1−1 0 ±3}又は{1 1 −2 ±2}の10度以内、5度以内、2度以内、1度以内、0.5度以内、又は0.2度以内である。前記基板の変位密度は、10cm−2未満、10cm−2未満、又は10cm−2未満であり得る。約465nm〜約700nmの波長における前記窒化物ベース結晶又はウエハの光吸収係数は、100cm−1未満、50cm−1未満又は5cm−1未満であり得る。約700nm〜約3077nmの波長及び約3333nm〜約6667nmの波長における前記窒化物ベース結晶の光吸収係数は、100cm−1未満、50cm−1未満又は5cm−1未満であり得る。もちろん、他の変更、改変及び代替が可能である。
In certain embodiments, the substrate can have a large surface orientation. The large surface orientations are (0 0 0 1), (0 0 0 -1), {1 -1 0 0}, {1 1 -2 0}, {1 -1 0 ± 1}, {1 -1 0 ± 2}, {1-1 0 ± 3} or {1 1 -2 ± 2} within 10 degrees, within 5 degrees, within 2 degrees, within 1 degree, within 0.5 degrees, or 0.2 degrees Is within. The displacement density of the substrate may be less than 10 4 cm −2, less than 10 3 cm −2 , or less than 10 2 cm −2 . The light absorption coefficient of the nitride-based crystal or wafer at a wavelength of about 465 nm to about 700 nm can be less than 100 cm −1, less than 50 cm −1, or less than 5 cm −1 . The light absorption coefficient of the nitride-based crystal at a wavelength of about 700 nm to about 3077 nm and a wavelength of about 3333 nm to about 6667 nm can be less than 100 cm −1, less than 50 cm −1, or less than 5 cm −1 . Of course, other changes, modifications, and alternatives are possible.

上記において特定の実施形態について詳しく記載しているが、多様な改変物、代替的構造及び均等物が用いられ得る。一例として、オートカセットMOCVDリアクタの利用に本発明を適用することが可能である。このオートカセットMOCVDリアクタにおいて、マルチウエハリアクタのための2個以上の(又は10個以上の)単一のウエハ又はウエハプラッターをカセットが保持する。1つ以上の実施形態において、前記エピタキシャル構造は、LEDデバイスを形成することができる。前記LEDデバイスは、390〜420nm、420〜460nm、460〜4500nm、500〜600nmなどの範囲において電磁放射を放射することが可能である。特定の実施形態において、例えば、p−nダイオード、ショットキーダイオード、トランジスタ、高電子移動度トランジスタ(HEMT)、バイポーラ接合部トランジスタ(BJT)、ヘテロ接合バイポーラトランジスタ(HBT)、金属半導体電界効果トランジスタ(MESFET)、金属酸化膜半導体電界効果トランジスタ(MOSFET)、金属絶縁体半導体ヘテロ接合電界効果トランジスタ(MISHFET)、これらの組み合わせなどの多様なデバイスがある。他の実施形態において、本方法は、レーザーダイオードデバイス(例えば、米国シリアル番号第12/759,273号;アトーニードケットNo.027600−000210USに記載のもの)に適用可能である。同文献は、参考のためあらゆる目的のために援用される。1つ以上の実施形態において、前記ガリウム及び窒素含有材料は、1つ又は多様な表面配向(例えば、非極性、半極性、極性)により、特徴付けられ得る。本発明のさらなる詳細については、本明細書全体において見出すことができ、特に以下において詳述される。
Although specific embodiments have been described in detail above, various modifications, alternative constructions, and equivalents may be used. As an example, the present invention can be applied to use of an autocassette MOCVD reactor. In this autocassette MOCVD reactor, the cassette holds two or more (or ten or more) single wafers or wafer platters for a multi-wafer reactor. In one or more embodiments, the epitaxial structure can form an LED device. The LED device can emit electromagnetic radiation in the range of 390-420 nm, 420-460 nm, 460-4500 nm, 500-600 nm, and the like. In certain embodiments, for example, pn diodes, Schottky diodes, transistors, high electron mobility transistors (HEMT), bipolar junction transistors (BJT), heterojunction bipolar transistors (HBT), metal semiconductor field effect transistors ( There are various devices such as MESFET), metal oxide semiconductor field effect transistor (MOSFET), metal insulator semiconductor heterojunction field effect transistor (MISHFET), and combinations thereof. In other embodiments, the method is applicable to laser diode devices (eg, those described in US Serial No. 12 / 759,273; Attorney Docket No. 027600-000210US). This document is incorporated by reference for all purposes. In one or more embodiments, the gallium and nitrogen containing material may be characterized by one or a variety of surface orientations (eg, nonpolar, semipolar, polar). Further details of the invention can be found throughout the specification and are particularly detailed below.

例:
本実験の原理及び動作を証明するために、本発明者らは、ある実験を行った。本発明者らは、4ミクロン/時間以上の高成長速度において高品質GaNエピタキシャル膜を実証した。上記したように反応ガスと共に構成された大気圧MOCVDリアクタを用いて本実験を行った。前記チャンバは、上記したように前記成長に熱エネルギーを提供するように構成される。前記サセプタに接続された熱電対によって反応温度を測定する。前記サセプタは、バルクウエハを保持する。成長温度は、本明細書中に記載の成長温度よりも若干低いことが考えられる。さらに、以下のパラメータを用いて前記実験を行った。

1.バルクウエハ:
非極性、半極性、又は極性
GaNベース材料
貫通転位(TD)密度<1E8cm−2
スタッッキング欠陥(SF)密度<1E4cm−1
N型シリコンドーピング>lE17cm−3

2.N型エピタキシャル材料:
厚さ<2um
(Al,Ga,In)Nベース材料
950C<成長温度<1050C
シリコンドープ
粗さ:25ミクロン領域において2ナノメートルRMS

本発明者らは、高速成長技術を用いて、25ミクロンの領域における表面粗さが2nmRMS以下である高品質膜を実証した。もちろん、他の変更、改変及び代替が可能である。
Example:
In order to prove the principle and operation of this experiment, the present inventors conducted an experiment. The inventors have demonstrated a high quality GaN epitaxial film at a high growth rate of 4 microns / hour or more. This experiment was performed using the atmospheric pressure MOCVD reactor configured with the reaction gas as described above. The chamber is configured to provide thermal energy to the growth as described above. The reaction temperature is measured by a thermocouple connected to the susceptor. The susceptor holds a bulk wafer. It is conceivable that the growth temperature is slightly lower than the growth temperature described herein. Furthermore, the experiment was performed using the following parameters.

1. Bulk wafer:
Nonpolar, semipolar, or polar GaN-based material threading dislocation (TD) density <1E8 cm-2
Stacking defect (SF) density <1E4 cm-1
N-type silicon doping> lE17 cm-3

2. N-type epitaxial material:
Thickness <2um
(Al, Ga, In) N base material 950C <growth temperature <1050C
Silicon doping roughness: 2 nanometer RMS in 25 micron region

The inventors have demonstrated a high quality film with a surface roughness in the region of 25 microns of 2 nm RMS or less using high-speed growth technology. Of course, other changes, modifications, and alternatives are possible.

上記において特定の実施形態について詳しく記載しているが、多様な改変物、代替的構造及び均等物が用いられ得る。一例として、オートカセットMOCVDリアクタの利用に本発明を適用することが可能である。このオートカセットMOCVDリアクタにおいて、マルチウエハリアクタのための2個以上の(又は10個以上の)単一のウエハ又はウエハプラッターをカセットが保持する。1つ以上の実施形態において、前記エピタキシャル構造は、LEDデバイスを形成することができる。前記LEDデバイスは、390〜420nm、420〜460nm、460〜4500nm、500〜600nmなどの範囲において電磁放射を放射することが可能である。特定の実施形態において、例えば、p−nダイオード、ショットキーダイオード、トランジスタ、高電子移動度トランジスタ(HEMT)、バイポーラ接合部トランジスタ(BJT)、ヘテロ接合バイポーラトランジスタ(HBT)、金属半導体電界効果トランジスタ(MESFET)、金属酸化膜半導体電界効果トランジスタ(MOSFET)、金属絶縁体半導体ヘテロ接合電界効果トランジスタ(MISHFET)、これらの組み合わせなどの多様なデバイスがある。他の実施形態において、本方法は、レーザーダイオードデバイス(例えば、米国シリアル番号第12/759,273号;アトーニードケットNo.027600−000210USに記載のもの)に適用可能である。同文献は、参考のためあらゆる目的のために援用される。1つ以上の実施形態において、前記ガリウム及び窒素含有材料は、1つ又は多様な表面配向(例えば、非極性、半極性、極性)により、特徴付けられ得る。それゆえ、上記の記載及び図面は、下記特許請求の範囲によって定義される本発明の範囲を限定するものではない。
Although specific embodiments have been described in detail above, various modifications, alternative constructions, and equivalents may be used. As an example, the present invention can be applied to use of an autocassette MOCVD reactor. In this autocassette MOCVD reactor, the cassette holds two or more (or ten or more) single wafers or wafer platters for a multi-wafer reactor. In one or more embodiments, the epitaxial structure can form an LED device. The LED device can emit electromagnetic radiation in the range of 390-420 nm, 420-460 nm, 460-4500 nm, 500-600 nm, and the like. In certain embodiments, for example, pn diodes, Schottky diodes, transistors, high electron mobility transistors (HEMT), bipolar junction transistors (BJT), heterojunction bipolar transistors (HBT), metal semiconductor field effect transistors ( There are various devices such as MESFET), metal oxide semiconductor field effect transistor (MOSFET), metal insulator semiconductor heterojunction field effect transistor (MISHFET), and combinations thereof. In other embodiments, the method is applicable to laser diode devices (eg, those described in US Serial No. 12 / 759,273; Attorney Docket No. 027600-000210US). This document is incorporated by reference for all purposes. In one or more embodiments, the gallium and nitrogen containing material may be characterized by one or a variety of surface orientations (eg, nonpolar, semipolar, polar). Therefore, the above description and drawings do not limit the scope of the invention, which is defined by the following claims.

Claims (60)

ガリウム及び窒素含有材料の高速成長のための方法であって、
表面領域を有するバルクガリウム及び窒素含有基板を提供することと、
前記バルクガリウム及び窒素含有基板の前記表面領域上に第1の厚さの第1のエピタキシャル材料を形成することであって、前記第1のエピタキシャル材料は、前記バルクガリウム及び窒素含有基板の前記表面領域上に疑似形態的に形成されることと、
前記第1のエピタキシャル材料上に1つ以上の第2のエピタキシャル材料を形成することであって、前記1つ以上の第2のエピタキシャル材料はスタック構造を形成するように構成されることと
を含み、
前記スタック構造の合計厚さは約2ミクロン未満であり、前記スタック構造は光学デバイス又は電気デバイスのエピタキシャル領域の少なくとも実質的部分を特徴付けている方法。
A method for rapid growth of gallium and nitrogen containing materials comprising:
Providing a bulk gallium and nitrogen containing substrate having a surface region;
Forming a first epitaxial material of a first thickness on the surface region of the bulk gallium and nitrogen containing substrate, wherein the first epitaxial material is the surface of the bulk gallium and nitrogen containing substrate. Being formed pseudomorphically on the region;
Forming one or more second epitaxial materials on the first epitaxial material, wherein the one or more second epitaxial materials are configured to form a stack structure. ,
The total thickness of the stack structure is less than about 2 microns, and the stack structure characterizes at least a substantial portion of an epitaxial region of an optical or electrical device.
前記第1のエピタキシャル材料は1ミクロン未満である請求項1に記載の方法。
The method of claim 1, wherein the first epitaxial material is less than 1 micron.
前記第1のエピタキシャル材料は500nm未満である請求項1に記載の方法。
The method of claim 1, wherein the first epitaxial material is less than 500 nm.
前記第1のエピタキシャル材料は100nm未満である請求項1に記載の方法。
The method of claim 1, wherein the first epitaxial material is less than 100 nm.
前記1つ以上の第2のエピタキシャル材料は1ミクロン未満である請求項1に記載の方法。
The method of claim 1, wherein the one or more second epitaxial materials are less than 1 micron.
前記1つ以上の第2のエピタキシャル材料は約500nm未満である請求項1に記載の方法。
The method of claim 1, wherein the one or more second epitaxial materials are less than about 500 nm.
前記1つ以上の第2のエピタキシャル材料は約100nm未満である請求項1に記載の方法。
The method of claim 1, wherein the one or more second epitaxial materials are less than about 100 nm.
前記1つ以上の第2のエピタキシャル材料は約1000nm未満である請求項1に記載の方法。
The method of claim 1, wherein the one or more second epitaxial materials are less than about 1000 nm.
前記第1のエピタキシャル材料はスタッッキング欠陥密度が1E4cm−1以下であることを特徴とする請求項1に記載の方法。
The method of claim 1, wherein the first epitaxial material has a stacking defect density of 1E4 cm −1 or less.
前記第1のエピタキシャル材料は、貫通転位が1E8cm−2以下又は1E6cm−2以下であることを特徴とする請求項1に記載の方法。
2. The method according to claim 1, wherein the first epitaxial material has a threading dislocation of 1E8 cm−2 or less or 1E6 cm−2 or less.
前記第1のエピタキシャル材料は第1の領域から第2の領域への実質的に均一な欠陥密度を特徴とする請求項1に記載の方法。
The method of claim 1, wherein the first epitaxial material has a substantially uniform defect density from a first region to a second region.
前記実質的に均一な欠陥密度は本質的に均一である請求項11に記載の方法。
The method of claim 11, wherein the substantially uniform defect density is essentially uniform.
前記実質的に均一な欠陥密度は完全に均一である請求項11に記載の方法。
The method of claim 11, wherein the substantially uniform defect density is completely uniform.
前記第1のエピタキシャル材料及び前記表面領域は、1つ以上の核形成層を実質的に含まない界面を含んでいる請求項1に記載の方法。
The method of claim 1, wherein the first epitaxial material and the surface region include an interface that is substantially free of one or more nucleation layers.
前記合計厚さは約1ミクロン未満である請求項1に記載の方法。
The method of claim 1, wherein the total thickness is less than about 1 micron.
前記合計厚さは約500nm未満である請求項1に記載の方法。
The method of claim 1, wherein the total thickness is less than about 500 nm.
前記合計厚さは約200nm未満である請求項1に記載の方法。
The method of claim 1, wherein the total thickness is less than about 200 nm.
前記スタック構造はガリウム及び窒素含有エピタキシャル材料の形成によって特徴付けられる合計成長時間内に設けられる請求項1に記載の方法。
The method of claim 1, wherein the stack structure is provided within a total growth time characterized by the formation of gallium and nitrogen containing epitaxial materials.
前記合計成長時間は1.5時間未満又は2時間未満である請求項18に記載の方法。
The method of claim 18, wherein the total growth time is less than 1.5 hours or less than 2 hours.
前記合計成長時間は1時間未満である請求項18に記載の方法。
The method of claim 18, wherein the total growth time is less than 1 hour.
前記合計成長時間は30分未満である請求項18に記載の方法。
The method of claim 18, wherein the total growth time is less than 30 minutes.
前記合計成長時間は15分未満である請求項18に記載の方法。
The method of claim 18, wherein the total growth time is less than 15 minutes.
前記スタック構造は合計成長時間及び温度ランピング時間によって特徴付けられるチャンバ時間内に設けられる請求項1に記載の方法。
The method of claim 1, wherein the stack structure is provided within a chamber time characterized by a total growth time and a temperature ramping time.
前記チャンバ時間は1時間未満又は1.5時間未満である請求項23に記載の方法。
24. The method of claim 23, wherein the chamber time is less than 1 hour or less than 1.5 hours.
前記チャンバ時間は30分間未満である請求項23に記載の方法。
24. The method of claim 23, wherein the chamber time is less than 30 minutes.
前記スタック構造はチャンバ時間とローディング及びアンローディング時間とによって特徴付けられるサイクル時間内に設けられる請求項1に記載の方法。
The method of claim 1, wherein the stack structure is provided within a cycle time characterized by chamber time and loading and unloading times.
前記サイクル時間は2時間未満又は2.5時間未満である請求項26に記載の方法。
27. The method of claim 26, wherein the cycle time is less than 2 hours or less than 2.5 hours.
前記サイクル時間は1時間未満である請求項26に記載の方法。
27. The method of claim 26, wherein the cycle time is less than 1 hour.
前記サイクル時間は30分間未満である請求項26に記載の方法。
27. The method of claim 26, wherein the cycle time is less than 30 minutes.
前記第1のエピタキシャル材料及び前記1つ以上の第2のエピタキシャル材料は単一のチャンバ内において堆積される請求項1に記載の方法。
The method of claim 1, wherein the first epitaxial material and the one or more second epitaxial materials are deposited in a single chamber.
前記第1のエピタキシャル材料及び前記1つ以上の第2のエピタキシャル材料は、複数のチャンバ内においてそれぞれ堆積される請求項1に記載の方法。
The method of claim 1, wherein the first epitaxial material and the one or more second epitaxial materials are each deposited in a plurality of chambers.
前記第1のエピタキシャル材料及び前記1つ以上の第2のエピタキシャル材料の形成時に決定された温度を維持することを更に含んだ請求項1に記載の方法。
The method of claim 1, further comprising maintaining a temperature determined during formation of the first epitaxial material and the one or more second epitaxial materials.
オートカセットMOCVDリアクタを用いることを更に含み、前記オートカセットMOCVDリアクタは、2個以上の単一のウエハ又はマルチウエハリアクタのためのウエハプラッタを保持するように構成されている請求項1に記載の方法。
The method of claim 1, further comprising using an autocassette MOCVD reactor, wherein the autocassette MOCVD reactor is configured to hold wafer platters for two or more single wafer or multi-wafer reactors. Method.
オートカセットMOCVDリアクタを用いることを更に含み、前記オートカセットMOCVDリアクタは、3個以上の単一のウエハ又はマルチウエハリアクタのためのウエハプラッタを保持するように構成されている請求項1に記載の方法。
The method of claim 1, further comprising using an autocassette MOCVD reactor, wherein the autocassette MOCVD reactor is configured to hold wafer platters for three or more single wafer or multi-wafer reactors. Method.
オートカセットMOCVDリアクタを用いることを更に含み、前記オートカセットMOCVDリアクタは、10個以上の単一のウエハ又はマルチウエハリアクタのためのウエハプラッタを保持するように構成されている請求項1に記載の方法。
2. The method of claim 1, further comprising using an autocassette MOCVD reactor, wherein the autocassette MOCVD reactor is configured to hold wafer platters for ten or more single wafer or multi-wafer reactors. Method.
前記エピタキシャルスタック構造は、390〜420nmの波長範囲におけるLED発光を形成する請求項1に記載の方法。
The method of claim 1, wherein the epitaxial stack structure forms LED emission in a wavelength range of 390 to 420 nm.
前記エピタキシャルスタック構造は、420〜460nmの波長範囲におけるLED発光を形成する請求項1に記載の方法。
The method of claim 1, wherein the epitaxial stack structure forms LED emissions in the wavelength range of 420-460 nm.
前記エピタキシャルスタック構造は、460〜500nmの波長範囲におけるLED発光を形成する請求項1に記載の方法。
The method of claim 1, wherein the epitaxial stack structure forms LED emissions in the wavelength range of 460 to 500 nm.
前記エピタキシャルスタック構造は、500〜600nmの波長範囲におけるLED発光を形成する請求項1に記載の方法。
The method of claim 1, wherein the epitaxial stack structure forms LED emissions in the wavelength range of 500-600 nm.
前記エピタキシャルスタック構造はp−nダイオードを形成する請求項1に記載の方法。
The method of claim 1, wherein the epitaxial stack structure forms a pn diode.
前記エピタキシャルスタック構造はレーザーダイオードを形成する請求項1に記載の方法。
The method of claim 1, wherein the epitaxial stack structure forms a laser diode.
前記エピタキシャルスタック構造はショットキーダイオードを形成する請求項1に記載の方法。
The method of claim 1, wherein the epitaxial stack structure forms a Schottky diode.
前記エピタキシャルスタック構造はトランジスタを形成する請求項1に記載の方法。
The method of claim 1, wherein the epitaxial stack structure forms a transistor.
前記エピタキシャルスタック構造は高電子移動度トランジスタ(HEMT)を形成する請求項1に記載の方法。
The method of claim 1, wherein the epitaxial stack structure forms a high electron mobility transistor (HEMT).
前記エピタキシャルスタック構造はバイポーラ接合トランジスタ(BJT)を形成する請求項1に記載の方法。
The method of claim 1, wherein the epitaxial stack structure forms a bipolar junction transistor (BJT).
前記エピタキシャルスタック構造はヘテロ接合バイポーラトランジスタ(HBT)を形成する請求項1に記載の方法。
The method of claim 1, wherein the epitaxial stack structure forms a heterojunction bipolar transistor (HBT).
前記エピタキシャルスタック構造は金属半導体電界効果トランジスタ(MESFET)を形成する請求項1に記載の方法。
The method of claim 1, wherein the epitaxial stack structure forms a metal semiconductor field effect transistor (MESFET).
前記エピタキシャルスタック構造は金属酸化膜半導体電界効果トランジスタ(MOSFET)を形成する請求項1に記載の方法。
The method of claim 1, wherein the epitaxial stack structure forms a metal oxide semiconductor field effect transistor (MOSFET).
前記エピタキシャルスタック構造は金属絶縁体−半導体ヘテロ接合電界効果トランジスタ(MISHFET)を形成する請求項1に記載の方法。
The method of claim 1, wherein the epitaxial stack structure forms a metal insulator-semiconductor heterojunction field effect transistor (MISHFET).
前記ガリウム及び窒素含有基板は非極性表面配向によって特徴付けられる請求項1に記載の方法。
The method of claim 1, wherein the gallium and nitrogen containing substrate is characterized by a nonpolar surface orientation.
前記ガリウム及び窒素含有基板は半極性表面配向又は極性表面配向によって特徴付けられる請求項1に記載の方法。
The method of claim 1, wherein the gallium and nitrogen containing substrate is characterized by a semipolar or polar surface orientation.
ガリウム及び窒素含有材料の高速成長のための方法であって、
表面領域を有するバルクガリウム及び窒素含有基板を提供することと、
第1の厚さの第1のエピタキシャル材料を所望の成長速度で前記バルクガリウム及び窒素含有基板の前記表面領域上に形成することであって、前記第1のエピタキシャル材料は、前記バルクガリウム及び窒素含有基板の前記表面領域上に疑似形態的に形成されることと、
前記第1のエピタキシャル材料上に1つ以上の第2のエピタキシャル材料を形成することであって、前記1つ以上の第2のエピタキシャル材料はスタック構造を形成するように構成されることと
を含んだ方法。
A method for rapid growth of gallium and nitrogen containing materials comprising:
Providing a bulk gallium and nitrogen containing substrate having a surface region;
Forming a first epitaxial material of a first thickness on the surface region of the bulk gallium and nitrogen containing substrate at a desired growth rate, the first epitaxial material comprising the bulk gallium and nitrogen Being formed pseudomorphically on the surface region of the containing substrate;
Forming one or more second epitaxial materials on the first epitaxial material, wherein the one or more second epitaxial materials are configured to form a stack structure. That way.
前記形成は約950℃〜約1,200℃の温度範囲において維持され、前記所望の成長速度は4ミクロン/時間以上である請求項52に記載の方法。
53. The method of claim 52, wherein the formation is maintained in a temperature range of about 950 ° C. to about 1200 ° C., and the desired growth rate is 4 microns / hour or more.
前記提供はチャンバ内において維持されたオートカセットから前記バルクガリウム及び窒素含有基板を選択することを含んでいる請求項52に記載の方法。
53. The method of claim 52, wherein the providing comprises selecting the bulk gallium and nitrogen containing substrate from an autocassette maintained in a chamber.
前記形成は大気圧MOCVDチャンバ内において提供される請求項52に記載の方法。
53. The method of claim 52, wherein the formation is provided in an atmospheric pressure MOCVD chamber.
前記ガリウム及び窒素含有基板は、前記形成においてほぼ大気圧に維持される請求項52に記載の方法。
53. The method of claim 52, wherein the gallium and nitrogen containing substrate is maintained at approximately atmospheric pressure during the formation.
前記第1の厚さの前記第1のエピタキシャル材料は、5×5平方ミクロンにおける表面粗さが約2nmRMS以下であることを特徴とする請求項52に記載の方法。
53. The method of claim 52, wherein the first thickness of the first epitaxial material has a surface roughness at 5 x 5 square microns of about 2 nm RMS or less.
前記第1の厚さの第1のエピタキシャル材料はn型材料である請求項52に記載の方法。
53. The method of claim 52, wherein the first thickness of the first epitaxial material is an n-type material.
前記第2のエピタキシャル材料はp型材料である請求項52に記載の方法。
53. The method of claim 52, wherein the second epitaxial material is a p-type material.
前記第1のエピタキシャル材料はスタッッキング欠陥密度が1E4cm−1以下であることを特徴とする請求項52に記載の方法。
53. The method of claim 52, wherein the first epitaxial material has a stacking defect density of 1E4 cm-1 or less.
JP2012525744A 2009-08-21 2010-08-20 High-speed growth method and structure for gallium and nitrogen containing ultra-thin epitaxial structures for devices Pending JP2013502728A (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US23598909P 2009-08-21 2009-08-21
US61/235,989 2009-08-21
PCT/US2010/046231 WO2011022699A1 (en) 2009-08-21 2010-08-20 Rapid growth method and structures for gallium and nitrogen containing ultra-thin epitaxial structures for devices

Publications (2)

Publication Number Publication Date
JP2013502728A true JP2013502728A (en) 2013-01-24
JP2013502728A5 JP2013502728A5 (en) 2013-10-03

Family

ID=43607353

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012525744A Pending JP2013502728A (en) 2009-08-21 2010-08-20 High-speed growth method and structure for gallium and nitrogen containing ultra-thin epitaxial structures for devices

Country Status (4)

Country Link
JP (1) JP2013502728A (en)
CN (1) CN102576652A (en)
DE (1) DE112010003358T5 (en)
WO (1) WO2011022699A1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9236530B2 (en) * 2011-04-01 2016-01-12 Soraa, Inc. Miscut bulk substrates
US9646827B1 (en) 2011-08-23 2017-05-09 Soraa, Inc. Method for smoothing surface of a substrate containing gallium and nitrogen

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06508000A (en) * 1991-03-18 1994-09-08 トラスティーズ・オブ・ボストン・ユニバーシティ Preparation and doping method of highly insulating single crystal gallium nitride thin film
JP2002084040A (en) * 2000-09-08 2002-03-22 Sharp Corp Nitride semiconductor light emitting element, and light emitting device and pickup device using the same
US20040175939A1 (en) * 2003-03-04 2004-09-09 Cree Lighting Company. Susceptor apparatus for inverted type MOCVD reactor
JP2004536450A (en) * 2001-05-09 2004-12-02 ニコラエビチ レデンチョフ,ニコライ Semiconductor device and method for producing the same
JP2005129896A (en) * 2003-10-21 2005-05-19 Samsung Electro Mech Co Ltd Light emitting device
JP2005235908A (en) * 2004-02-18 2005-09-02 Osaka Gas Co Ltd NITRIDE SEMICONDUCTOR LAMINATED SUBSTRATE AND GaN-BASED COMPOUND SEMICONDUCTOR DEVICE
JP2006036561A (en) * 2004-07-23 2006-02-09 Toyoda Gosei Co Ltd Method for growing semiconductor crystal, optical semiconductor element, and substrate for crystal growth
JP2006279025A (en) * 2005-03-25 2006-10-12 Univ Of Tokushima Method of growing non-polar a-plane gallium nitride
JP2007184352A (en) * 2006-01-05 2007-07-19 Matsushita Electric Ind Co Ltd Wafer for nitride-based compound semiconductor element and manufacturing method thereof
JP2007537600A (en) * 2004-05-10 2007-12-20 独立行政法人科学技術振興機構 Fabrication of nonpolar indium gallium nitride thin films, heterostructures and devices by metalorganic vapor phase epitaxy

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6784074B2 (en) * 2001-05-09 2004-08-31 Nsc-Nanosemiconductor Gmbh Defect-free semiconductor templates for epitaxial growth and method of making same
US7504274B2 (en) * 2004-05-10 2009-03-17 The Regents Of The University Of California Fabrication of nonpolar indium gallium nitride thin films, heterostructures and devices by metalorganic chemical vapor deposition
CN1851942A (en) * 2006-03-22 2006-10-25 西安电子科技大学 Method for one-time growth preparation of composite multi-quanta pit structure

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06508000A (en) * 1991-03-18 1994-09-08 トラスティーズ・オブ・ボストン・ユニバーシティ Preparation and doping method of highly insulating single crystal gallium nitride thin film
JP2002084040A (en) * 2000-09-08 2002-03-22 Sharp Corp Nitride semiconductor light emitting element, and light emitting device and pickup device using the same
JP2004536450A (en) * 2001-05-09 2004-12-02 ニコラエビチ レデンチョフ,ニコライ Semiconductor device and method for producing the same
US20040175939A1 (en) * 2003-03-04 2004-09-09 Cree Lighting Company. Susceptor apparatus for inverted type MOCVD reactor
JP2005129896A (en) * 2003-10-21 2005-05-19 Samsung Electro Mech Co Ltd Light emitting device
JP2005235908A (en) * 2004-02-18 2005-09-02 Osaka Gas Co Ltd NITRIDE SEMICONDUCTOR LAMINATED SUBSTRATE AND GaN-BASED COMPOUND SEMICONDUCTOR DEVICE
JP2007537600A (en) * 2004-05-10 2007-12-20 独立行政法人科学技術振興機構 Fabrication of nonpolar indium gallium nitride thin films, heterostructures and devices by metalorganic vapor phase epitaxy
JP2006036561A (en) * 2004-07-23 2006-02-09 Toyoda Gosei Co Ltd Method for growing semiconductor crystal, optical semiconductor element, and substrate for crystal growth
JP2006279025A (en) * 2005-03-25 2006-10-12 Univ Of Tokushima Method of growing non-polar a-plane gallium nitride
JP2007184352A (en) * 2006-01-05 2007-07-19 Matsushita Electric Ind Co Ltd Wafer for nitride-based compound semiconductor element and manufacturing method thereof

Also Published As

Publication number Publication date
CN102576652A (en) 2012-07-11
WO2011022699A1 (en) 2011-02-24
DE112010003358T5 (en) 2012-08-02

Similar Documents

Publication Publication Date Title
US20110056429A1 (en) Rapid Growth Method and Structures for Gallium and Nitrogen Containing Ultra-Thin Epitaxial Structures for Devices
US10553754B2 (en) Power light emitting diode and method with uniform current density operation
US8502465B2 (en) Power light emitting diode and method with current density operation
JP3648386B2 (en) SEMICONDUCTOR DEVICE AND WAFER AND METHOD FOR MANUFACTURING THE SAME
US20120104446A1 (en) Method for manufacturing light emitting device
JP5279006B2 (en) Nitride semiconductor light emitting device
WO2017150280A1 (en) Vertical-type ultraviolet light-emitting diode
US20110179993A1 (en) Crystal growth process for nitride semiconductor, and method for manufacturing semiconductor device
US20040058465A1 (en) Method for producing p-type Group III nitride compound semiconductor
CN110620168B (en) LED epitaxial growth method
JP3603598B2 (en) Method for manufacturing group 3-5 compound semiconductor
KR100604617B1 (en) Manufacturing Method of Group III-V Compound Semiconductor
JP2008115463A (en) Layered structure of semiconductor of group iii nitride, production method therefor, semiconductor light-emitting element and lamp
JP2013502728A (en) High-speed growth method and structure for gallium and nitrogen containing ultra-thin epitaxial structures for devices
JP2001102633A (en) Method of manufacturing nitride-based compound semiconductor light emitting element
JP2006128653A (en) Group iii-v compound semiconductor, its manufacturing method and its use
US8470697B2 (en) Method of forming p-type compound semiconductor layer
CN114122206B (en) Manufacturing method of light-emitting diode
KR101387543B1 (en) Nitride semiconductor light emitting device
JP2022120989A (en) Manufacturing method of semiconductor element structure
JP2009272316A (en) Nitride-based semiconductor element and manufacturing method thereof
KR20030079056A (en) Light emitting diode of nitride semicondutor and fabrication methode thereof
JP2014154840A (en) Manufacturing method of m-diagonal nitride-based light-emitting diode

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130814

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130814

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131018

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140424

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141010