JP2007535737A - メモリを順序付けるヒントを提供するメモリ・ハブおよび方法 - Google Patents
メモリを順序付けるヒントを提供するメモリ・ハブおよび方法 Download PDFInfo
- Publication number
- JP2007535737A JP2007535737A JP2007506239A JP2007506239A JP2007535737A JP 2007535737 A JP2007535737 A JP 2007535737A JP 2007506239 A JP2007506239 A JP 2007506239A JP 2007506239 A JP2007506239 A JP 2007506239A JP 2007535737 A JP2007535737 A JP 2007535737A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- memory device
- request
- hints
- hub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1684—Details of memory controller using multiple buses
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0215—Addressing or allocation; Relocation with look ahead addressing means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1694—Configuration of memory controller to different memory types
Abstract
Description
Claims (42)
- 複数のメモリ・デバイスと
前記メモリ・デバイスに結合されるメモリ・ハブと
を備えたメモリ・モジュールであって、
前記メモリ・ハブは、
前記メモリ・デバイスの少なくとも1つのメモリ・セルへのアクセスについてのメモリ要求を受け取るリンク・インターフェースと、
前記メモリ・デバイスおよび前記リンク・インターフェースに結合されるメモリ・デバイス・インターフェースと、
前記リンク・インターフェースおよび前記メモリ・デバイス・インターフェースに結合されるメモリ・シーケンサと
を備え、
前記メモリ要求の少なくともいくつかは、前記メモリ・デバイスの後続の動作についての情報を提供するそれぞれのメモリ・ヒントを含み、
前記メモリ・デバイス・インターフェースは、前記メモリ・デバイスの少なくとも1つのメモリ・セルへのアクセスについての前記メモリ・デバイスに前記メモリ要求を結合し、かつ前記メモリ要求の少なくともいくつかに応答して読み出しデータを受け取ることができ、
前記メモリ・シーケンサは、前記リンク・インターフェースから受け取られたメモリ要求に応答して前記メモリ・デバイス・インターフェースへメモリ要求を結合することができ、前記メモリ・ヒントに応答して前記メモリ・デバイスの動作を動的に調整することがさらにできることを特徴とするメモリ・モジュール。 - 前記リンク・インターフェースは、光学的入力/出力ポートを備えたことを特徴とする請求項1に記載のメモリ・モジュール。
- 前記ヒントの少なくとも1つは、前記メモリ・デバイスをページ・モードに設定する信号を備えたことを特徴とする請求項1に記載のメモリ・モジュール。
- 前記ヒントの少なくとも1つは、開放しておくページの数を備えたことを特徴とする請求項3に記載のメモリ・モジュール。
- 前記ヒントの少なくとも1つは、プリフェッチのヒントを備えたことを特徴とする請求項1に記載のメモリ・モジュール。
- 前記ヒントの少なくとも1つは、送られるキャッシュ・ラインの数を備えたことを特徴とする請求項1に記載のメモリ・モジュール。
- 前記ヒントの少なくとも1つは、データがフェッチされるアドレスの順番を示すストライドを備えたことを特徴とする請求項1に記載のメモリ・モジュール。
- 前記ヒントの少なくとも1つは、スキップするキャッシュ・ラインの数を備えたことを特徴とする請求項1に記載のメモリ・モジュール。
- 前記メモリ・デバイスは、DRAMデバイスを備えたことを特徴とする請求項1に記載のメモリ・モジュール。
- 前記リンク・インターフェースおよび前記メモリ・シーケンサに結合される要求デコーダをさらに備え、
前記要求デコーダは、前記メモリ要求の前記ヒントをデコードできることを特徴とする請求項1に記載のメモリ・モジュール。 - メモリ・デバイスの少なくとも1つのメモリ・セルへのアクセスについてのメモリ要求を受け取るリンク・インターフェースと、
前記メモリ・デバイスに結合されるメモリ・デバイス・インターフェースと、
前記リンク・インターフェースおよび前記メモリ・デバイス・インターフェースに結合されるメモリ・シーケンサと
を備えたメモリ・ハブであって、
前記メモリ要求の少なくともいくつかは、前記メモリ・デバイスの後続の動作についての情報を提供するそれぞれのメモリ・ヒントを含み、
前記メモリ・デバイス・インターフェースは、前記メモリ・デバイスの少なくとも1つのメモリ・セルへのアクセスについての前記メモリ要求を前記メモリ・デバイスに結合し、かつ前記メモリ要求の少なくともいくつかに応答して読み出しデータを受け取ることができ、
前記メモリ・シーケンサは、前記リンク・インターフェースから受け取られた前記メモリ要求に応答して前記メモリ・デバイス・インターフェースへ前記メモリ要求を結合することができ、前記メモリ・ヒントに応答して前記メモリ・デバイスの動作を動的に調整することがさらにできることを特徴とするメモリ・ハブ。 - 前記リンク・インターフェースは、光学的入力/出力ポートを備えたことを特徴とする請求項11に記載のメモリ・ハブ。
- 前記ヒントの少なくとも1つは、前記メモリ・デバイスをページ・モードに設定する信号を備えたことを特徴とする請求項11に記載のメモリ・ハブ。
- 前記ヒントの少なくとも1つは、開放しておくページの数を備えたことを特徴とする請求項13に記載のメモリ・ハブ。
- 前記ヒントの少なくとも1つは、プリフェッチのヒントを備えたことを特徴とする請求項11に記載のメモリ・ハブ。
- 前記ヒントの少なくとも1つは、送られるキャッシュ・ラインの数を備えたことを特徴とする請求項11に記載のメモリ・ハブ。
- 前記ヒントの少なくとも1つは、データがフェッチされるアドレスの順番を示すストライドを備えたことを特徴とする請求項11に記載のメモリ・ハブ。
- 前記ヒントの少なくとも1つは、スキップするキャッシュ・ラインの数を備えたことを特徴とする請求項11に記載のメモリ・ハブ。
- 前記メモリ・デバイスは、DRAMデバイスを備えたことを特徴とする請求項11に記載のメモリ・ハブ。
- 前記リンク・インターフェースおよび前記メモリ・シーケンサに結合される要求デコーダをさらに備え、
前記要求デコーダは、前記ヒントをデコードできることを特徴とする請求項12に記載のメモリ・ハブ。 - 中央処理装置(CPU)と、
前記CPUに結合される、入力ポートおよび出力ポートを有するシステム制御装置と、
前記システム制御装置を介して前記CPUに結合される入力装置と、
前記システム制御装置を介して前記CPUに結合される出力装置と、
前記システム制御装置を介して前記CPUに結合される記憶装置と、
複数のメモリ・モジュールと
を備えたコンピュータシステムであって、
前記メモリ・モジュールのそれぞれは、
複数のメモリ・デバイスと、
前記システム制御装置および前記メモリ・デバイスに結合されるメモリ・ハブと
を備え、
前記メモリ・ハブは、
前記メモリ・デバイスの少なくとも1つのメモリ・セルへのアクセスについての前記システム制御装置からメモリ要求を受け取るリンク・インターフェースと、
前記メモリ・デバイスおよび前記リンク・インターフェースに結合されるメモリ・デバイス・インターフェースと、
前記リンク・インターフェースおよび前記メモリ・デバイス・インターフェースに結合されるメモリ・シーケンサと
を備え、
前記メモリ要求の少なくともいくつかは、前記メモリ・デバイスの後続の動作についての情報を提供するそれぞれのメモリ・ヒントを含み、
前記メモリ・デバイス・インターフェースは、前記メモリ・デバイスの少なくとも1つのメモリ・セルへのアクセスについての前記メモリ要求を前記メモリ・デバイスに結合し、かつ前記メモリ要求の少なくともいくつかに応答して読み出しデータを受け取ることができ、
前記メモリ・シーケンサは、前記リンク・インターフェースから受け取られた前記メモリ要求に応答して前記メモリ・デバイス・インターフェースへ前記メモリ要求を結合することができ、前記メモリ・ヒントに応答して前記メモリ・デバイスの動作を動的に調整することがさらにできることを特徴とするコンピュータシステム。 - 前記リンク・インターフェースは、光学的入力/出力ポートを備えたことを特徴とする請求項21に記載のメモリ・システム。
- 前記システム制御装置によって生成される前記ヒントの少なくとも1つは、前記メモリ・デバイスをページ・モードに設定する信号を備えたことを特徴とする請求項21に記載のメモリ・システム。
- 前記システム制御装置によって生成される前記ヒントの少なくとも1つは、開放しておくページの数を備えたことを特徴とする請求項21に記載のメモリ・システム。
- 前記システム制御装置によって生成される前記ヒントの少なくとも1つは、プリフェッチのヒントを備えたことを特徴とする請求項21に記載のメモリ・システム。
- 前記ヒントの少なくとも1つは、前記システム制御装置から送られるキャッシュ・ラインの数を備えたことを特徴とする請求項21に記載のメモリ・システム。
- 前記システム制御装置によって生成される前記ヒントの少なくとも1つは、データがフェッチされるアドレスの順番を示すストライドを備えたことを特徴とする請求項21に記載のメモリ・システム。
- 前記ヒントの少なくとも1つは、スキップするキャッシュ・ラインの数を備えたことを特徴とする請求項21に記載のメモリ・システム。
- 前記メモリ・デバイスは、DRAMデバイスを備えたことを特徴とする請求項21に記載のメモリ・システム。
- 前記リンク・インターフェースおよび前記メモリ・シーケンサに結合される要求デコーをさらに備え、
前記要求デコーダは、前記ヒントをデコードできることを特徴とする請求項21に記載のメモリ・システム。 - 複数のメモリ・デバイスを包含するメモリ・モジュールにおけるメモリ順序付けを調整する方法であって、
メモリ・モジュールに実装される、メモリ・デバイスへのアクセスについてのメモリ要求を生成することと、
前記メモリ・モジュールにて前記メモリ要求を受け取ることと、
前記メモリ・ヒントに基づいてメモリ・モジュールの動作を調整することと、
前記受け取られたメモリ要求に応答して前記メモリ・デバイスに前記メモリ要求を結合することと、
を備え、
前記メモリ要求の少なくともいくつかは、メモリ・ヒントを含み、前記メモリ・デバイスの後続の動作についての情報を提供することを特徴とする方法。 - 前記メモリ・ヒントに基づいて前記メモリ・モジュールの動作を調整する前記動作は、前記メモリ・ヒントに基づいて前記メモリ・シーケンサの動作を調整することを備えることを特徴とする請求項31に記載の方法。
- 前記メモリ・ヒントに基づいて前記メモリ・モジュールの動作を調整する前記動作は、前記メモリ・ヒントに基づいて前記メモリ・デバイスの動作を調整することを備えることを特徴とする請求項31に記載の方法。
- 前記メモリ要求を前記メモリ・デバイスに結合する前記動作は、光学的入力/出力ポートを備えるリンク・インターフェースを介して前記メモリ要求を結合することを備えることを特徴とする請求項31に記載の方法。
- 前記メモリ・モジュールの動作を調整する前記動作は、前記メモリ・デバイスをページ・モードに設定することを備えることを特徴とする請求項31に記載の方法。
- 前記メモリ・モジュールの動作を調整する前記動作は、ページの数を開放しておくことを備えることを特徴とする請求項31に記載の方法。
- 前記システム制御装置によって生成される前記ヒントは、プリフェッチのヒントを備えることを特徴とする請求項31に記載の方法。
- 前記システム制御装置によって生成される前記ヒントは、送られるキャッシュ・ラインの数を備えることを特徴とする請求項31に記載の方法。
- 前記システム制御装置によって生成される前記ヒントは、データがフェッチされるアドレスの順番を示すストライドを備えることを特徴とする請求項31に記載の方法。
- 前記ヒントは、スキップするキャッシュ・ラインの数を備えることを特徴とする請求項31に記載の方法。
- 前記メモリ・デバイスは、DRAMデバイスを備えることを特徴とする請求項31に記載の方法。
- 前記ヒントを要求デコーダによりデコードすることをさらに備えることを特徴とする請求項31に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/812,950 US7213082B2 (en) | 2004-03-29 | 2004-03-29 | Memory hub and method for providing memory sequencing hints |
PCT/US2005/009524 WO2005098629A2 (en) | 2004-03-29 | 2005-03-23 | Memory hub and method for providing memory sequencing hints |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007535737A true JP2007535737A (ja) | 2007-12-06 |
Family
ID=34991517
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007506239A Pending JP2007535737A (ja) | 2004-03-29 | 2005-03-23 | メモリを順序付けるヒントを提供するメモリ・ハブおよび方法 |
Country Status (6)
Country | Link |
---|---|
US (2) | US7213082B2 (ja) |
EP (1) | EP1738265A4 (ja) |
JP (1) | JP2007535737A (ja) |
KR (1) | KR100860956B1 (ja) |
CN (1) | CN101427224A (ja) |
WO (1) | WO2005098629A2 (ja) |
Families Citing this family (41)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7133972B2 (en) | 2002-06-07 | 2006-11-07 | Micron Technology, Inc. | Memory hub with internal cache and/or memory access prediction |
US7117316B2 (en) | 2002-08-05 | 2006-10-03 | Micron Technology, Inc. | Memory hub and access method having internal row caching |
US6820181B2 (en) | 2002-08-29 | 2004-11-16 | Micron Technology, Inc. | Method and system for controlling memory accesses to memory modules having a memory hub architecture |
US7120727B2 (en) | 2003-06-19 | 2006-10-10 | Micron Technology, Inc. | Reconfigurable memory module and method |
US7260685B2 (en) | 2003-06-20 | 2007-08-21 | Micron Technology, Inc. | Memory hub and access method having internal prefetch buffers |
US7133991B2 (en) * | 2003-08-20 | 2006-11-07 | Micron Technology, Inc. | Method and system for capturing and bypassing memory transactions in a hub-based memory system |
US7120743B2 (en) | 2003-10-20 | 2006-10-10 | Micron Technology, Inc. | Arbitration system and method for memory responses in a hub-based memory system |
US7330992B2 (en) | 2003-12-29 | 2008-02-12 | Micron Technology, Inc. | System and method for read synchronization of memory modules |
US7188219B2 (en) | 2004-01-30 | 2007-03-06 | Micron Technology, Inc. | Buffer control system and method for a memory system having outstanding read and write request buffers |
US7366864B2 (en) | 2004-03-08 | 2008-04-29 | Micron Technology, Inc. | Memory hub architecture having programmable lane widths |
US7519788B2 (en) | 2004-06-04 | 2009-04-14 | Micron Technology, Inc. | System and method for an asynchronous data buffer having buffer write and read pointers |
US7296129B2 (en) | 2004-07-30 | 2007-11-13 | International Business Machines Corporation | System, method and storage medium for providing a serialized memory interface with a bus repeater |
KR100551480B1 (ko) * | 2004-10-25 | 2006-02-13 | 삼성전자주식회사 | 프로세서와 비휘발성 메모리 사이에 위치하는 메모리장치, 이를 포함한 시스템 및 상기 시스템 내의 데이터송수신 방법 |
US7512762B2 (en) | 2004-10-29 | 2009-03-31 | International Business Machines Corporation | System, method and storage medium for a memory subsystem with positional read data latency |
US7331010B2 (en) | 2004-10-29 | 2008-02-12 | International Business Machines Corporation | System, method and storage medium for providing fault detection and correction in a memory subsystem |
US7299313B2 (en) | 2004-10-29 | 2007-11-20 | International Business Machines Corporation | System, method and storage medium for a memory subsystem command interface |
US7328381B2 (en) * | 2005-08-01 | 2008-02-05 | Micron Technology, Inc. | Testing system and method for memory modules having a memory hub architecture |
US7319340B2 (en) * | 2005-08-01 | 2008-01-15 | Micron Technology, Inc. | Integrated circuit load board and method having on-board test circuit |
US7765424B2 (en) * | 2005-08-19 | 2010-07-27 | Micron Technology, Inc. | System and method for injecting phase jitter into integrated circuit test signals |
US7478259B2 (en) | 2005-10-31 | 2009-01-13 | International Business Machines Corporation | System, method and storage medium for deriving clocks in a memory system |
US7685392B2 (en) | 2005-11-28 | 2010-03-23 | International Business Machines Corporation | Providing indeterminate read data latency in a memory system |
US7355387B2 (en) | 2005-12-08 | 2008-04-08 | Micron Technology, Inc. | System and method for testing integrated circuit timing margins |
DE102006009027A1 (de) * | 2006-02-27 | 2007-08-30 | Infineon Technologies Ag | Speicheranordnung |
US7594055B2 (en) * | 2006-05-24 | 2009-09-22 | International Business Machines Corporation | Systems and methods for providing distributed technology independent memory controllers |
US7725654B2 (en) * | 2006-07-25 | 2010-05-25 | Hewlett-Packard Development Company, L.P. | Affecting a caching algorithm used by a cache of storage system |
US7669086B2 (en) | 2006-08-02 | 2010-02-23 | International Business Machines Corporation | Systems and methods for providing collision detection in a memory system |
US7539842B2 (en) * | 2006-08-15 | 2009-05-26 | International Business Machines Corporation | Computer memory system for selecting memory buses according to physical memory organization information stored in virtual address translation tables |
US7870459B2 (en) | 2006-10-23 | 2011-01-11 | International Business Machines Corporation | High density high reliability memory module with power gating and a fault tolerant address and command bus |
US8032711B2 (en) * | 2006-12-22 | 2011-10-04 | Intel Corporation | Prefetching from dynamic random access memory to a static random access memory |
US7721140B2 (en) | 2007-01-02 | 2010-05-18 | International Business Machines Corporation | Systems and methods for improving serviceability of a memory system |
US7603526B2 (en) * | 2007-01-29 | 2009-10-13 | International Business Machines Corporation | Systems and methods for providing dynamic memory pre-fetch |
US7606988B2 (en) * | 2007-01-29 | 2009-10-20 | International Business Machines Corporation | Systems and methods for providing a dynamic memory bank page policy |
US7870351B2 (en) * | 2007-11-15 | 2011-01-11 | Micron Technology, Inc. | System, apparatus, and method for modifying the order of memory accesses |
US20160246711A9 (en) * | 2010-01-28 | 2016-08-25 | Hewlett-Packard Development Company, L. P. | Interface methods and apparatus for memory devices |
US8938589B2 (en) | 2010-01-28 | 2015-01-20 | Hewlett-Packard Development Company, L. P. | Interface methods and apparatus for memory devices using arbitration |
EP2529312A4 (en) * | 2010-01-28 | 2013-07-03 | Hewlett Packard Development Co | INTERFACE METHOD AND DEVICE FOR MEMORY DEVICES |
US9251048B2 (en) * | 2012-10-19 | 2016-02-02 | International Business Machines Corporation | Memory page management |
US9367474B2 (en) | 2013-06-12 | 2016-06-14 | Apple Inc. | Translating cache hints |
WO2019005105A1 (en) * | 2017-06-30 | 2019-01-03 | Intel Corporation | ACTIVATION OF SPECULATIVE MEMORY |
US10613764B2 (en) * | 2017-11-20 | 2020-04-07 | Advanced Micro Devices, Inc. | Speculative hint-triggered activation of pages in memory |
US11093393B2 (en) * | 2018-12-27 | 2021-08-17 | Samsung Electronics Co., Ltd. | System and method for early DRAM page-activation |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003044456A (ja) * | 2001-06-21 | 2003-02-14 | Internatl Business Mach Corp <Ibm> | マルチノード・コンピュータ・システムにおけるメモリ・ディレクトリ管理 |
US20030061447A1 (en) * | 2000-01-05 | 2003-03-27 | Perego Richard E. | Memory system including a point-to-point linked memory subsystem |
US20030126383A1 (en) * | 2000-09-20 | 2003-07-03 | Broadcom Corporation | Page open hint in transactions |
WO2003104996A1 (en) * | 2002-06-07 | 2003-12-18 | Micron Technology, Inc. | Memory hub with internal cache and/or memory access prediction |
WO2004013897A2 (en) * | 2002-08-05 | 2004-02-12 | Micron Technology, Inc. | Memory hub and access method having internal row caching |
Family Cites Families (167)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US236885A (en) * | 1881-01-25 | Mineral paint | ||
US126115A (en) * | 1872-04-23 | Improvement in vegetable-cutters | ||
US149809A (en) * | 1874-04-14 | Improvement in station-indicators | ||
US3742253A (en) * | 1971-03-15 | 1973-06-26 | Burroughs Corp | Three state logic device with applications |
US4045781A (en) * | 1976-02-13 | 1977-08-30 | Digital Equipment Corporation | Memory module with selectable byte addressing for digital data processing system |
US4253144A (en) * | 1978-12-21 | 1981-02-24 | Burroughs Corporation | Multi-processor communication network |
US4253146A (en) * | 1978-12-21 | 1981-02-24 | Burroughs Corporation | Module for coupling computer-processors |
US4245306A (en) * | 1978-12-21 | 1981-01-13 | Burroughs Corporation | Selection of addressed processor in a multi-processor network |
US4240143A (en) | 1978-12-22 | 1980-12-16 | Burroughs Corporation | Hierarchical multi-processor network for memory sharing |
US4608702A (en) * | 1984-12-21 | 1986-08-26 | Advanced Micro Devices, Inc. | Method for digital clock recovery from Manchester-encoded signals |
US4724520A (en) * | 1985-07-01 | 1988-02-09 | United Technologies Corporation | Modular multiport data hub |
US4707823A (en) | 1986-07-21 | 1987-11-17 | Chrysler Motors Corporation | Fiber optic multiplexed data acquisition system |
US4831520A (en) * | 1987-02-24 | 1989-05-16 | Digital Equipment Corporation | Bus interface circuit for digital data processor |
JPH07117863B2 (ja) * | 1987-06-26 | 1995-12-18 | 株式会社日立製作所 | オンラインシステムの再立上げ方式 |
JPS6484361A (en) * | 1987-07-30 | 1989-03-29 | Araianto Computer Syst Corp | Parallel processing computer with alterable preference of memory access |
US4891808A (en) * | 1987-12-24 | 1990-01-02 | Coherent Communication Systems Corp. | Self-synchronizing multiplexer |
US5251303A (en) | 1989-01-13 | 1993-10-05 | International Business Machines Corporation | System for DMA block data transfer based on linked control blocks |
US5442770A (en) * | 1989-01-24 | 1995-08-15 | Nec Electronics, Inc. | Triple port cache memory |
US4953930A (en) | 1989-03-15 | 1990-09-04 | Ramtech, Inc. | CPU socket supporting socket-to-socket optical communications |
JPH03156795A (ja) | 1989-11-15 | 1991-07-04 | Toshiba Micro Electron Kk | 半導体メモリ回路装置 |
US5317752A (en) * | 1989-12-22 | 1994-05-31 | Tandem Computers Incorporated | Fault-tolerant computer system with auto-restart after power-fall |
US5327553A (en) * | 1989-12-22 | 1994-07-05 | Tandem Computers Incorporated | Fault-tolerant computer system with /CONFIG filesystem |
US5313590A (en) * | 1990-01-05 | 1994-05-17 | Maspar Computer Corporation | System having fixedly priorized and grouped by positions I/O lines for interconnecting router elements in plurality of stages within parrallel computer |
JP2772103B2 (ja) | 1990-03-28 | 1998-07-02 | 株式会社東芝 | 計算機システム立上げ方式 |
US5243703A (en) | 1990-04-18 | 1993-09-07 | Rambus, Inc. | Apparatus for synchronously generating clock signals in a data processing system |
IL96808A (en) | 1990-04-18 | 1996-03-31 | Rambus Inc | Introductory / Origin Circuit Agreed Using High-Performance Brokerage |
US5663901A (en) * | 1991-04-11 | 1997-09-02 | Sandisk Corporation | Computer memory cards using flash EEPROM integrated circuit chips and memory-controller systems |
US5461627A (en) | 1991-12-24 | 1995-10-24 | Rypinski; Chandos A. | Access protocol for a common channel wireless network |
JP2554816B2 (ja) | 1992-02-20 | 1996-11-20 | 株式会社東芝 | 半導体記憶装置 |
US5355391A (en) | 1992-03-06 | 1994-10-11 | Rambus, Inc. | High speed bus system |
JP3517237B2 (ja) | 1992-03-06 | 2004-04-12 | ラムバス・インコーポレーテッド | 同期バス・システムおよびそのためのメモリ装置 |
ES2170066T3 (es) * | 1992-03-25 | 2002-08-01 | Sun Microsystems Inc | Sistema de acoplamiento de memoria de fibra optica. |
US5432907A (en) * | 1992-05-12 | 1995-07-11 | Network Resources Corporation | Network hub with integrated bridge |
US5270964A (en) | 1992-05-19 | 1993-12-14 | Sun Microsystems, Inc. | Single in-line memory module |
GB2270780A (en) * | 1992-09-21 | 1994-03-23 | Ibm | Scatter-gather in data processing systems. |
JPH0713945A (ja) | 1993-06-16 | 1995-01-17 | Nippon Sheet Glass Co Ltd | 演算処理部および制御・記憶部分離型マルチプロセッサ ・システムのバス構造 |
US5497494A (en) | 1993-07-23 | 1996-03-05 | International Business Machines Corporation | Method for saving and restoring the state of a CPU executing code in protected mode |
US5729709A (en) * | 1993-11-12 | 1998-03-17 | Intel Corporation | Memory controller with burst addressing circuit |
US5502621A (en) | 1994-03-31 | 1996-03-26 | Hewlett-Packard Company | Mirrored pin assignment for two sided multi-chip layout |
US5566325A (en) | 1994-06-30 | 1996-10-15 | Digital Equipment Corporation | Method and apparatus for adaptive memory access |
US6175571B1 (en) | 1994-07-22 | 2001-01-16 | Network Peripherals, Inc. | Distributed memory switching hub |
US5978567A (en) | 1994-07-27 | 1999-11-02 | Instant Video Technologies Inc. | System for distribution of interactive multimedia and linear programs by enabling program webs which include control scripts to define presentation by client transceiver |
US5553070A (en) * | 1994-09-13 | 1996-09-03 | Riley; Robert E. | Data link module for time division multiplexing control systems |
US5715456A (en) * | 1995-02-13 | 1998-02-03 | International Business Machines Corporation | Method and apparatus for booting a computer system without pre-installing an operating system |
US5638534A (en) * | 1995-03-31 | 1997-06-10 | Samsung Electronics Co., Ltd. | Memory controller which executes read and write commands out of order |
US5875352A (en) * | 1995-11-03 | 1999-02-23 | Sun Microsystems, Inc. | Method and apparatus for multiple channel direct memory access control |
US5796413A (en) * | 1995-12-06 | 1998-08-18 | Compaq Computer Corporation | Graphics controller utilizing video memory to provide macro command capability and enhanched command buffering |
US5834956A (en) * | 1995-12-29 | 1998-11-10 | Intel Corporation | Core clock correction in a 2/N mode clocking scheme |
US5966724A (en) | 1996-01-11 | 1999-10-12 | Micron Technology, Inc. | Synchronous memory device with dual page and burst mode operations |
US5710733A (en) * | 1996-01-22 | 1998-01-20 | Silicon Graphics, Inc. | Processor-inclusive memory module |
US5832250A (en) | 1996-01-26 | 1998-11-03 | Unisys Corporation | Multi set cache structure having parity RAMs holding parity bits for tag data and for status data utilizing prediction circuitry that predicts and generates the needed parity bits |
US5819304A (en) | 1996-01-29 | 1998-10-06 | Iowa State University Research Foundation, Inc. | Random access memory assembly |
US5659798A (en) * | 1996-02-02 | 1997-08-19 | Blumrich; Matthias Augustin | Method and system for initiating and loading DMA controller registers by using user-level programs |
US5787304A (en) | 1996-02-05 | 1998-07-28 | International Business Machines Corporation | Multipath I/O storage systems with multipath I/O request mechanisms |
US5687325A (en) | 1996-04-19 | 1997-11-11 | Chang; Web | Application specific field programmable gate array |
US5818844A (en) | 1996-06-06 | 1998-10-06 | Advanced Micro Devices, Inc. | Address generation and data path arbitration to and from SRAM to accommodate multiple transmitted packets |
US5875454A (en) * | 1996-07-24 | 1999-02-23 | International Business Machiness Corporation | Compressed data cache storage system |
JPH1049511A (ja) | 1996-08-02 | 1998-02-20 | Oki Electric Ind Co Ltd | 1チップマイクロコンピュータ |
JP4070255B2 (ja) | 1996-08-13 | 2008-04-02 | 富士通株式会社 | 半導体集積回路 |
TW304288B (en) * | 1996-08-16 | 1997-05-01 | United Microelectronics Corp | Manufacturing method of semiconductor memory device with capacitor |
US5706224A (en) * | 1996-10-10 | 1998-01-06 | Quality Semiconductor, Inc. | Content addressable memory and random access memory partition circuit |
US6167486A (en) | 1996-11-18 | 2000-12-26 | Nec Electronics, Inc. | Parallel access virtual channel memory system with cacheable channels |
US5887159A (en) * | 1996-12-11 | 1999-03-23 | Digital Equipment Corporation | Dynamically determining instruction hint fields |
US6308248B1 (en) * | 1996-12-31 | 2001-10-23 | Compaq Computer Corporation | Method and system for allocating memory space using mapping controller, page table and frame numbers |
US6031241A (en) * | 1997-03-11 | 2000-02-29 | University Of Central Florida | Capillary discharge extreme ultraviolet lamp source for EUV microlithography and other related applications |
US6271582B1 (en) | 1997-04-07 | 2001-08-07 | Micron Technology, Inc. | Interdigitated leads-over-chip lead frame, device, and method for supporting an integrated circuit die |
US5946712A (en) | 1997-06-04 | 1999-08-31 | Oak Technology, Inc. | Apparatus and method for reading data from synchronous memory |
US6092158A (en) * | 1997-06-13 | 2000-07-18 | Intel Corporation | Method and apparatus for arbitrating between command streams |
US6073190A (en) * | 1997-07-18 | 2000-06-06 | Micron Electronics, Inc. | System for dynamic buffer allocation comprising control logic for controlling a first address buffer and a first data buffer as a matched pair |
US6243769B1 (en) * | 1997-07-18 | 2001-06-05 | Micron Technology, Inc. | Dynamic buffer allocation for a computer system |
US6760833B1 (en) * | 1997-08-01 | 2004-07-06 | Micron Technology, Inc. | Split embedded DRAM processor |
US6105075A (en) * | 1997-08-05 | 2000-08-15 | Adaptec, Inc. | Scatter gather memory system for a hardware accelerated command interpreter engine |
US6128703A (en) * | 1997-09-05 | 2000-10-03 | Integrated Device Technology, Inc. | Method and apparatus for memory prefetch operation of volatile non-coherent data |
US6249802B1 (en) * | 1997-09-19 | 2001-06-19 | Silicon Graphics, Inc. | Method, system, and computer program product for allocating physical memory in a distributed shared memory network |
US6223301B1 (en) * | 1997-09-30 | 2001-04-24 | Compaq Computer Corporation | Fault tolerant memory |
US6185676B1 (en) * | 1997-09-30 | 2001-02-06 | Intel Corporation | Method and apparatus for performing early branch prediction in a microprocessor |
JPH11120120A (ja) * | 1997-10-13 | 1999-04-30 | Fujitsu Ltd | カードバス用インターフェース回路及びそれを有するカードバス用pcカード |
US5987196A (en) | 1997-11-06 | 1999-11-16 | Micron Technology, Inc. | Semiconductor structure having an optical signal path in a substrate and method for forming the same |
US6098158A (en) * | 1997-12-18 | 2000-08-01 | International Business Machines Corporation | Software-enabled fast boot |
US6212590B1 (en) | 1997-12-22 | 2001-04-03 | Compaq Computer Corporation | Computer system having integrated bus bridge design with delayed transaction arbitration mechanism employed within laptop computer docked to expansion base |
US6023726A (en) * | 1998-01-20 | 2000-02-08 | Netscape Communications Corporation | User configurable prefetch control system for enabling client to prefetch documents from a network server |
GB2333896B (en) * | 1998-01-31 | 2003-04-09 | Mitel Semiconductor Ab | Vertical cavity surface emitting laser |
US6128706A (en) | 1998-02-03 | 2000-10-03 | Institute For The Development Of Emerging Architectures, L.L.C. | Apparatus and method for a load bias--load with intent to semaphore |
US6186400B1 (en) * | 1998-03-20 | 2001-02-13 | Symbol Technologies, Inc. | Bar code reader with an integrated scanning component module mountable on printed circuit board |
US6038630A (en) * | 1998-03-24 | 2000-03-14 | International Business Machines Corporation | Shared access control device for integrated system with multiple functional units accessing external structures over multiple data buses |
US6079008A (en) * | 1998-04-03 | 2000-06-20 | Patton Electronics Co. | Multiple thread multiple data predictive coded parallel processing system and method |
US6247107B1 (en) | 1998-04-06 | 2001-06-12 | Advanced Micro Devices, Inc. | Chipset configured to perform data-directed prefetching |
US6167465A (en) | 1998-05-20 | 2000-12-26 | Aureal Semiconductor, Inc. | System for managing multiple DMA connections between a peripheral device and a memory and performing real-time operations on data carried by a selected DMA connection |
US6405280B1 (en) * | 1998-06-05 | 2002-06-11 | Micron Technology, Inc. | Packet-oriented synchronous DRAM interface supporting a plurality of orderings for data block transfers within a burst sequence |
US6134624A (en) | 1998-06-08 | 2000-10-17 | Storage Technology Corporation | High bandwidth cache system |
US6067649A (en) * | 1998-06-10 | 2000-05-23 | Compaq Computer Corporation | Method and apparatus for a low power self test of a memory subsystem |
US6453377B1 (en) * | 1998-06-16 | 2002-09-17 | Micron Technology, Inc. | Computer including optical interconnect, memory unit, and method of assembling a computer |
JP2000011640A (ja) | 1998-06-23 | 2000-01-14 | Nec Corp | 半導体記憶装置 |
FR2780535B1 (fr) * | 1998-06-25 | 2000-08-25 | Inst Nat Rech Inf Automat | Dispositif de traitement de donnees d'acquisition, notamment de donnees d'image |
US6286083B1 (en) | 1998-07-08 | 2001-09-04 | Compaq Computer Corporation | Computer system with adaptive memory arbitration scheme |
JP3248617B2 (ja) * | 1998-07-14 | 2002-01-21 | 日本電気株式会社 | 半導体記憶装置 |
US6145033A (en) | 1998-07-17 | 2000-11-07 | Seiko Epson Corporation | Management of display FIFO requests for DRAM access wherein low priority requests are initiated when FIFO level is below/equal to high threshold value |
US6157743A (en) | 1998-07-31 | 2000-12-05 | Hewlett Packard Company | Method for retrieving compressed texture data from a memory system |
US6272609B1 (en) | 1998-07-31 | 2001-08-07 | Micron Electronics, Inc. | Pipelined memory controller |
US6061296A (en) | 1998-08-17 | 2000-05-09 | Vanguard International Semiconductor Corporation | Multiple data clock activation with programmable delay for use in multiple CAS latency memory devices |
US6219725B1 (en) * | 1998-08-28 | 2001-04-17 | Hewlett-Packard Company | Method and apparatus for performing direct memory access transfers involving non-sequentially-addressable memory locations |
US6029250A (en) | 1998-09-09 | 2000-02-22 | Micron Technology, Inc. | Method and apparatus for adaptively adjusting the timing offset between a clock signal and digital signals transmitted coincident with that clock signal, and memory device and system using same |
US6910109B2 (en) * | 1998-09-30 | 2005-06-21 | Intel Corporation | Tracking memory page state |
US6587912B2 (en) * | 1998-09-30 | 2003-07-01 | Intel Corporation | Method and apparatus for implementing multiple memory buses on a memory module |
US6243831B1 (en) * | 1998-10-31 | 2001-06-05 | Compaq Computer Corporation | Computer system with power loss protection mechanism |
JP3248500B2 (ja) * | 1998-11-12 | 2002-01-21 | 日本電気株式会社 | 半導体記憶装置およびそのデータ読み出し方法 |
US6349363B2 (en) * | 1998-12-08 | 2002-02-19 | Intel Corporation | Multi-section cache with different attributes for each section |
US6067262A (en) * | 1998-12-11 | 2000-05-23 | Lsi Logic Corporation | Redundancy analysis for embedded memories with built-in self test and built-in self repair |
US6191663B1 (en) * | 1998-12-22 | 2001-02-20 | Intel Corporation | Echo reduction on bit-serial, multi-drop bus |
US6367074B1 (en) * | 1998-12-28 | 2002-04-02 | Intel Corporation | Operation of a system |
US6598154B1 (en) * | 1998-12-29 | 2003-07-22 | Intel Corporation | Precoding branch instructions to reduce branch-penalty in pipelined processors |
US6061263A (en) * | 1998-12-29 | 2000-05-09 | Intel Corporation | Small outline rambus in-line memory module |
US6542968B1 (en) * | 1999-01-15 | 2003-04-01 | Hewlett-Packard Company | System and method for managing data in an I/O cache |
US6285349B1 (en) | 1999-02-26 | 2001-09-04 | Intel Corporation | Correcting non-uniformity in displays |
US6564329B1 (en) * | 1999-03-16 | 2003-05-13 | Linkup Systems Corporation | System and method for dynamic clock generation |
US6389514B1 (en) * | 1999-03-25 | 2002-05-14 | Hewlett-Packard Company | Method and computer system for speculatively closing pages in memory |
US6487628B1 (en) * | 1999-03-31 | 2002-11-26 | Compaq Computer Corporation | Peripheral component interface with multiple data channels and reduced latency over a system area network |
US6381190B1 (en) * | 1999-05-13 | 2002-04-30 | Nec Corporation | Semiconductor memory device in which use of cache can be selected |
US6233376B1 (en) * | 1999-05-18 | 2001-05-15 | The United States Of America As Represented By The Secretary Of The Navy | Embedded fiber optic circuit boards and integrated circuits |
JP2001014840A (ja) * | 1999-06-24 | 2001-01-19 | Nec Corp | 複数ラインバッファ型メモリlsi |
US6539490B1 (en) * | 1999-08-30 | 2003-03-25 | Micron Technology, Inc. | Clock distribution without clock delay or skew |
US6552564B1 (en) * | 1999-08-30 | 2003-04-22 | Micron Technology, Inc. | Technique to reduce reflections and ringing on CMOS interconnections |
US6594713B1 (en) * | 1999-09-10 | 2003-07-15 | Texas Instruments Incorporated | Hub interface unit and application unit interfaces for expanded direct memory access processor |
US6467013B1 (en) * | 1999-09-30 | 2002-10-15 | Intel Corporation | Memory transceiver to couple an additional memory channel to an existing memory channel |
US6421744B1 (en) * | 1999-10-25 | 2002-07-16 | Motorola, Inc. | Direct memory access controller and method therefor |
US6782466B1 (en) * | 1999-11-24 | 2004-08-24 | Koninklijke Philips Electronics N.V. | Arrangement and method for accessing data in a virtual memory arrangement |
JP3546788B2 (ja) * | 1999-12-20 | 2004-07-28 | 日本電気株式会社 | メモリ制御回路 |
US6252821B1 (en) * | 1999-12-29 | 2001-06-26 | Intel Corporation | Method and apparatus for memory address decode in memory subsystems supporting a large number of memory devices |
US6185352B1 (en) | 2000-02-24 | 2001-02-06 | Siecor Operations, Llc | Optical fiber ribbon fan-out cables |
US6370611B1 (en) * | 2000-04-04 | 2002-04-09 | Compaq Computer Corporation | Raid XOR operations to synchronous DRAM using a read buffer and pipelining of synchronous DRAM burst read data |
US6728800B1 (en) * | 2000-06-28 | 2004-04-27 | Intel Corporation | Efficient performance based scheduling mechanism for handling multiple TLB operations |
US6594722B1 (en) * | 2000-06-29 | 2003-07-15 | Intel Corporation | Mechanism for managing multiple out-of-order packet streams in a PCI host bridge |
JP2002014875A (ja) * | 2000-06-30 | 2002-01-18 | Mitsubishi Electric Corp | 半導体集積回路、半導体集積回路のメモリリペア方法およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体 |
US6754812B1 (en) * | 2000-07-06 | 2004-06-22 | Intel Corporation | Hardware predication for conditional instruction path branching |
US6845409B1 (en) * | 2000-07-25 | 2005-01-18 | Sun Microsystems, Inc. | Data exchange methods for a switch which selectively forms a communication channel between a processing unit and multiple devices |
US6523093B1 (en) * | 2000-09-29 | 2003-02-18 | Intel Corporation | Prefetch buffer allocation and filtering system |
US6523092B1 (en) * | 2000-09-29 | 2003-02-18 | Intel Corporation | Cache line replacement policy enhancement to avoid memory page thrashing |
JP2002236607A (ja) * | 2001-02-13 | 2002-08-23 | Matsushita Electric Ind Co Ltd | 共有メモリ制御装置とマルチメディア処理システム |
US6829705B2 (en) * | 2001-02-28 | 2004-12-07 | Mpc Computers, Llc | System information display method and apparatus |
US6889304B2 (en) * | 2001-02-28 | 2005-05-03 | Rambus Inc. | Memory device supporting a dynamically configurable core organization |
DE10110469A1 (de) * | 2001-03-05 | 2002-09-26 | Infineon Technologies Ag | Integrierter Speicher und Verfahren zum Testen und Reparieren desselben |
US6842830B2 (en) * | 2001-03-31 | 2005-01-11 | Intel Corporation | Mechanism for handling explicit writeback in a cache coherent multi-node architecture |
US6697926B2 (en) * | 2001-06-06 | 2004-02-24 | Micron Technology, Inc. | Method and apparatus for determining actual write latency and accurately aligning the start of data capture with the arrival of data at a memory device |
US6633959B2 (en) * | 2001-06-21 | 2003-10-14 | International Business Machines Corporation | Non-uniform memory access (NUMA) data processing system that provides notification of remote deallocation of shared data |
US6920533B2 (en) * | 2001-06-27 | 2005-07-19 | Intel Corporation | System boot time reduction method |
EP1271782B1 (en) * | 2001-06-29 | 2005-05-18 | STMicroelectronics Pvt. Ltd | FPGA with at least two different and independently configurable memory structures |
US6944694B2 (en) * | 2001-07-11 | 2005-09-13 | Micron Technology, Inc. | Routability for memory devices |
US6681292B2 (en) * | 2001-08-27 | 2004-01-20 | Intel Corporation | Distributed read and write caching implementation for optimized input/output applications |
US7941056B2 (en) * | 2001-08-30 | 2011-05-10 | Micron Technology, Inc. | Optical interconnect in high-speed memory systems |
US6718440B2 (en) * | 2001-09-28 | 2004-04-06 | Intel Corporation | Memory access latency hiding with hint buffer |
US6856167B2 (en) * | 2002-01-17 | 2005-02-15 | Irvine Sensors Corporation | Field programmable gate array with a variably wide word width memory |
US20030156639A1 (en) * | 2002-02-19 | 2003-08-21 | Jui Liang | Frame rate control system and method |
GB2386713B (en) * | 2002-03-22 | 2005-08-31 | Hewlett Packard Co | Apparatus for distributed access control |
US6735682B2 (en) * | 2002-03-28 | 2004-05-11 | Intel Corporation | Apparatus and method for address calculation |
US6898674B2 (en) | 2002-06-11 | 2005-05-24 | Intel Corporation | Apparatus, method, and system for synchronizing information prefetch between processors and memory controllers |
US7054985B2 (en) * | 2002-07-23 | 2006-05-30 | Hewlett-Packard Development Company, L.P. | Multiple hardware partitions under one input/output hub |
US7836252B2 (en) * | 2002-08-29 | 2010-11-16 | Micron Technology, Inc. | System and method for optimizing interconnections of memory devices in a multichip module |
DE60204687T2 (de) * | 2002-09-06 | 2006-05-18 | Sun Microsystems, Inc., Santa Clara | Speicherkopierbefehl mit Angabe von Quelle und Ziel, der in der Speichersteuerung ausgeführt wird |
US7117289B2 (en) * | 2002-09-30 | 2006-10-03 | Intel Corporation | Claiming cycles on a processor bus in a system having a PCI to PCI bridge north of a memory controller |
US7107415B2 (en) * | 2003-06-20 | 2006-09-12 | Micron Technology, Inc. | Posted write buffers and methods of posting write requests in memory modules |
US7174432B2 (en) * | 2003-08-19 | 2007-02-06 | Nvidia Corporation | Asynchronous, independent and multiple process shared memory system in an adaptive computing architecture |
US7433258B2 (en) * | 2003-10-10 | 2008-10-07 | Datasecure Llc. | Posted precharge and multiple open-page RAM architecture |
US7177211B2 (en) * | 2003-11-13 | 2007-02-13 | Intel Corporation | Memory channel test fixture and method |
US7330992B2 (en) * | 2003-12-29 | 2008-02-12 | Micron Technology, Inc. | System and method for read synchronization of memory modules |
US7412614B2 (en) * | 2004-04-29 | 2008-08-12 | Hewlett-Packard Development Company, L.P. | Power management using a pre-determined thermal characteristic of a memory module |
US7318130B2 (en) * | 2004-06-29 | 2008-01-08 | Intel Corporation | System and method for thermal throttling of memory modules |
US7305518B2 (en) * | 2004-10-20 | 2007-12-04 | Hewlett-Packard Development Company, L.P. | Method and system for dynamically adjusting DRAM refresh rate |
-
2004
- 2004-03-29 US US10/812,950 patent/US7213082B2/en not_active Expired - Fee Related
-
2005
- 2005-03-23 CN CNA2005800175058A patent/CN101427224A/zh active Pending
- 2005-03-23 EP EP05730210A patent/EP1738265A4/en not_active Withdrawn
- 2005-03-23 JP JP2007506239A patent/JP2007535737A/ja active Pending
- 2005-03-23 WO PCT/US2005/009524 patent/WO2005098629A2/en active Application Filing
- 2005-03-23 KR KR1020067022716A patent/KR100860956B1/ko not_active IP Right Cessation
-
2006
- 2006-04-19 US US11/408,285 patent/US7418526B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030061447A1 (en) * | 2000-01-05 | 2003-03-27 | Perego Richard E. | Memory system including a point-to-point linked memory subsystem |
US20030126383A1 (en) * | 2000-09-20 | 2003-07-03 | Broadcom Corporation | Page open hint in transactions |
JP2003044456A (ja) * | 2001-06-21 | 2003-02-14 | Internatl Business Mach Corp <Ibm> | マルチノード・コンピュータ・システムにおけるメモリ・ディレクトリ管理 |
WO2003104996A1 (en) * | 2002-06-07 | 2003-12-18 | Micron Technology, Inc. | Memory hub with internal cache and/or memory access prediction |
WO2004013897A2 (en) * | 2002-08-05 | 2004-02-12 | Micron Technology, Inc. | Memory hub and access method having internal row caching |
Also Published As
Publication number | Publication date |
---|---|
KR20060133071A (ko) | 2006-12-22 |
EP1738265A2 (en) | 2007-01-03 |
EP1738265A4 (en) | 2010-05-26 |
WO2005098629A3 (en) | 2009-05-28 |
WO2005098629A2 (en) | 2005-10-20 |
US20060212666A1 (en) | 2006-09-21 |
KR100860956B1 (ko) | 2008-09-30 |
US7418526B2 (en) | 2008-08-26 |
US7213082B2 (en) | 2007-05-01 |
US20050216678A1 (en) | 2005-09-29 |
CN101427224A (zh) | 2009-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100860956B1 (ko) | 메모리 시퀀싱 힌트들을 제공하기 위한 메모리 허브 및방법 | |
JP4700621B2 (ja) | メモリシステムのパフォーマンスモニタリングのためのメモリハブおよび方法 | |
KR100813422B1 (ko) | 메모리 허브 및 메모리 시퀀싱 방법 | |
KR100887526B1 (ko) | 허브 기반 메모리 시스템에서 직접 메모리 액세스를 위한장치 및 방법 | |
JP4677630B2 (ja) | 内部キャッシュおよび/またはメモリアクセス予測を持つメモリハブ | |
US20050146943A1 (en) | Memory module and method having on-board data search capabilities and processor-based system using such memory modules |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100105 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100402 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100409 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100428 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100511 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100603 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100618 |