JP2002236607A - 共有メモリ制御装置とマルチメディア処理システム - Google Patents

共有メモリ制御装置とマルチメディア処理システム

Info

Publication number
JP2002236607A
JP2002236607A JP2001035244A JP2001035244A JP2002236607A JP 2002236607 A JP2002236607 A JP 2002236607A JP 2001035244 A JP2001035244 A JP 2001035244A JP 2001035244 A JP2001035244 A JP 2001035244A JP 2002236607 A JP2002236607 A JP 2002236607A
Authority
JP
Japan
Prior art keywords
request
memory
format
control device
external
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001035244A
Other languages
English (en)
Inventor
Mun Chau Kon
ムン・チャウ コン
Mi Michael Bi
ビ・ミ・マイケル
Kenji Tanaka
健志 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001035244A priority Critical patent/JP2002236607A/ja
Priority to US10/068,948 priority patent/US20020120709A1/en
Priority to EP02003368A priority patent/EP1231543A3/en
Publication of JP2002236607A publication Critical patent/JP2002236607A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H04N21/42646—Internal components of the client ; Characteristics thereof for reading from or writing on a non-volatile solid state storage medium, e.g. DVD, CD-ROM
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
    • G06F13/1663—Access to shared memory
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/414—Specialised client platforms, e.g. receiver in car or embedded in a mobile appliance
    • H04N21/4147—PVR [Personal Video Recorder]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/443—OS processes, e.g. booting an STB, implementing a Java virtual machine in an STB or power management in an STB
    • H04N21/4435—Memory management

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Bus Control (AREA)
  • Memory System (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】 【課題】 外部処理装置がマルチメディア処理装置の大
容量メモリ記憶部にアクセス可能とすることにより、１
つまたは複数の外部処理装置がメモリ装置を共有するこ
とを可能とする。 【解決手段】 メモリを共有化することにより、システ
ム全体とメモリの性能を保持し、各処理装置に対して個
々の動作機能を統合化する。マルチメディア処理装置
（７０）の内部要求は要求制御装置（１１０）と書式変
換装置（１３０）により書式最適化処理された要求（１
４０）が生成される。この要求制御装置による各内部要
求の選択はシステム優先順位に基づいて行い、書式変換
装置によって分割処理及び最適化処理した後、優先順位
付け装置（２００）に入力する。外部要求は各書式変換
適応装置（１６０）ごとに独自に解析処理し、マルチメ
ディア処理装置の内部の特定書式と互換性のある書式に
変換する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はマルチメディア処理
システムに好適な単一化されたメモリアクセスインター
フェースの構成に関し、特に、ＤＶＤ再生装置、ＤＶＤ
記録装置、セットトップボックス等のユーザ製品におけ
る音声・映像（以後、「Ａ／Ｖ」という）復号化処理装置
及び共有メモリ制御装置に関する。
【０００２】
【従来の技術】マルチメディア処理装置の多くは、シン
クロナスＤＲＡＭ、ＤＤＲシンクロナスＤＲＡＭ（２倍
データレートシンクロナスＤＲＡＭ）およびＲＡＭＢＵ
Ｓ等のメモリモジュールに対するインターフェース用の
内部メモリ制御装置を備えている。メモリは、ビットス
トリームデータ、フレームメモリ及びマルチメディア復
号化パラメータ等の情報を記憶、処理するために使用さ
れている。これらのマルチメディア処理装置は、通常は
低価格で高記憶容量の記憶装置を使用している。しか
し、この記憶装置は、通常は、ホストＣＰＵ及びマイク
ロコントローラなどの他の外部処理装置とによって共有
されることはない。
【０００３】これら外部処理装置は、通常は、各処理装
置専用のメモリ制御装置とメモリ（記憶）装置を備えて
おり、そのためにシステム全体が高価格となる。このよ
うな外部処理装置の例として、その動作がユーザによる
相互作用と制御を含むマルチメディアシステムのホスト
ＣＰＵがある。
【０００４】図８は従来のマルチメディアシステムのブ
ロック構成の一例を示す。典型的なＤＶＤ再生装置系で
は、主な構成要素として、光ディスク用レーザピックア
ップ装置と、ＤＲＡＭ等の関連メモリを接続した光ディ
スク制御装置（ＯＤＣ）として動作する前方端部処理装
置（「フラントエンドプロセッサ」または「光ディスクコ
ントローラ」ともいう）と、ＳＤＲＡＭ等の関連メモリ
を接続し、Ａ／Ｖデコーダとして動作する後方端部処理
装置（「バックエンドプロセッサ」または「マルチメディ
ア処理装置」ともいう）と、ＳＲＡＭ等の関連メモリを
接続した（システム制御用）ホストＣＰＵとを有する。
【０００５】図８において、各処理装置は、動作処理用
にそれぞれのローカルメモリ制御装置とメモリ装置を使
用している。これら処理装置は相互に通信してディスク
に蓄積されたデジタルデータの復号化処理機能を実現
し、復号化された音声・映像（Ａ／Ｖ）データを出力す
る。
【０００６】特に近年は、より多くの特徴機能をＤＶＤ
再生装置などのユーザ製品に搭載する傾向が増大してい
る。一例として、新たなデジタル信号処理装置を追加し
て復号化された音声・映像データの後処理用に使用する
ことにより、生成される音声・映像の質を高めることが
ある。この新たな処理装置の追加は、ＤＶＤ再生装置に
新たなメモリ装置を追加することを必要とする。そのた
め、システム全体の大きさと価格も増大することにな
り、また、消費電力の増大とシステム構成の複雑化をも
たらす。
【０００７】シンクロナスダイナミックメモリ（ＳＤＲ
ＡＭ）の低価格化及び大記憶容量化に伴い、システム全
体用のメモリ装置として、新たなメモリ装置を追加する
ことなく、１つだけの大容量ＳＤＲＡＭなどのメモリ装
置を使用することによって実現することが望まれてい
る。
【０００８】
【発明が解決しようとする課題】しかしながら従来の方
法では解決すべきいくつかの問題点がある。本発明の１
つの目的は、外部処理装置がマルチメディア処理装置の
メモリ記憶部にアクセス可能とすることである。一般に
消費者ユーザ用のマルチメディアシステムでは、マルチ
メディアシステムは通常は低周波のシステムクロックで
動作し、より低価格のメモリ装置を使用し、マルチメデ
ィア処理装置のメモリシステムは通常、その最高性能で
のメモリ機能を有している。本発明の１つの目的は、メ
モリ制御装置を用いることにより、最大性能で機能する
メモリ制御システム及びメモリ装置を実現することであ
る。
【０００９】本発明の１つの目的は、外部処理装置がマ
ルチメディア処理装置の大容量メモリ記憶部にアクセス
可能とし、１つまたは複数の外部処理装置がメモリ装置
を共有することを可能とすることである。メモリを共有
化することによりシステム全体とメモリの性能を保持す
ることは、本発明の重要な特徴であり、本発明の１つの
目的は、各処理装置に対して個々の動作機能を統合化す
るとともに、マルチメディア処理装置の動作も含めて動
作の機能破綻を最小限にするシステム構成を提供するこ
とである。
【００１０】また、本発明の目的は、統合化されたメモ
リを使用することにより、マルチメディアシステム全体
の価格を低減することである。例えば、マルチメディア
システムの各処理装置に対してそれぞれ個々にメモリ及
びメモリ制御装置を備える必要性を解消することによ
り、システム全体の価格を大幅に低減すことである。ま
た、本発明の目的は、それぞれメモリアクセス方法が異
なる別々の処理装置がその動作用に１つの共有メモリ制
御装置を使用可能とすることにより、システム全体の構
成を簡略化することである。
【００１１】また、本発明の目的は、統合化されたメモ
リ制御装置を使用することにより、より少ない構成要素
でマルチメディアシステムを実現することにより、マル
チメディアシステム全体の規模の削減と軽量化を図るこ
とである。これにより、マルチメディアシステムを、携
帯型が望ましい装置及びシステムにおいて使用すること
が可能となる。
【００１２】
【課題を解決するための手段】本発明はこのような従来
の課題を解決するもので、上記の目的を達成するため
に、本発明のメモリ制御装置は、内部メモリ要求と外部
要求をメモリアクセス命令に変換するために使用され
る。要求制御装置は上記内部要求を受信し選択し、選択
要求に変換する。該選択要求はフォーマッタ（書式変換
装置）に送信され、優先付け装置による処理及び優先付
けに最適な第１の書式に変換される。以下の説明では、
「フォーマッタ」という用語は、割り込みを第１の特定書
式(汎用的な）に固定化する書式変換装置、または割り
込みを第１の法則に基づいた固定長ビット列に定型化す
る書式変換装置を意味するものとして使用する。
【００１３】外部処理装置に対しては、メモリ要求は上
記外部要求としてフォーマットアダプタ（書式変換適応
装置）に入力され、適用要求に変換される。該適用要求
は優先付け装置による処理及び優先付けに最適な要求に
変換される。１つまたは複数個の適用要求が上記優先付
け装置に入力可能である。以下の説明では、「フォーマ
ットアダプタ」という用語は、割り込みを第２の書式(簡
易的な）に変換可能な書式変換適応装置（または変換装
置）、または割り込みを第２の法則に基づいた固定長ビ
ット列に変換する書式変換適応装置を意味するものとし
て使用する。ここで、ビット長はフォーマッタの方が長
いものが使用されている。
【００１４】優先付け装置内では、上記フォーマット変
換された要求と適用化された要求は優先付けされて優先
化要求を生成し、命令変換器に入力される。上記優先化
要求は命令変換器によって適当なメモリアクセス命令に
変換される。該メモリアクセス命令は、使用されている
メモリの形態に基づいて記憶及び読出しのためにメモリ
装置に対して発行されるリード(読出し)・ライト（書き
込み）などの実際のメモリ制御命令である。
【００１５】マルチメディア処理装置の内部要求に関し
ては、要求は連続的にメモリ制御装置に送信され、メモ
リに対応するマルチメディア処理装置内の種々のサブシ
ステム間の簡単なインターフェース動作を可能にする。
各内部要求は要求制御装置とフォーマッタ（書式変換装
置）により供給され、第１の書式に定型化された要求を
生成し、優先順位付け装置に入力される。各内部要求
は、システム優先順位に基づいて要求制御装置により選
択され、フォーマッタによって分割処理及び最適化処理
され、その結果、第１の書式に定型化された要求は各要
求に対する情報の効率的なメモリ転送を可能にする。こ
のことは、マルチメディア処理装置はリアルタイム動作
を達成するためには高メモリ帯域幅を必要とするので、
特に重要である。
【００１６】外部処理装置が発行する外部要求に関して
は、要求は各フォーマットアダプタごとに独自に処理さ
れ、解析され、マルチメディア処理装置の内部第１の書
式(汎用）と互換性のある第２の書式(簡易）形態に変換
される。制御論理回路を用いることにより、外部要求は
解析されて有効か無効かが判定される。
【００１７】優先順位付け装置への入力時点で、内部の
第１の書式に変換された要求と外部の適用化された要求
は、システムの優先順位レベルに基づいて調停される。
優先順位付け装置はリアルタイム処理がなされるため
に、ある時間内に内部及び外部割込み要求が優先順位付
け装置に受理できるように送信されなければならない。
例えば、ＤＶＤ再生装置系ではＤＶＤ用ＬＳＩがＤＶＤ
入力ビットストリームを一定的に復号化し、このためメ
モリに対する一定のアクセスが必要とされる。それと同
時に、ユーザの相互作用を引き受けるホストＣＰＵはユ
ーザからの早送りや早送りサーチなどの遠隔制御要求を
受信する。従って、優先順位付け装置は、リアルタイム
動作を実行するために、復号化処理とユーザ相互作用の
両方に対する要求を調停できることが必要である。
【００１８】優先順位付け装置は優先化された要求を命
令変換器に送出し、命令変換器は該要求を各メモリ形態
に特定の規則群に基づいてチェック判定する。優先化要
求がルールチェックを満足すれば、チェックされた要求
はメモリアクセス変換器に転送され、該要求をメモリ装
置にアクセスするために使用されるリード・ライトなど
の実際のメモリアクセス命令に変換される。同時に、ル
ールチェッカ（規則照合部）は受理信号を優先順位付け
装置の優先化制御部に送信し、優先化要求が受信され処
理が開始されたことを示す。反対に、優先化要求がルー
ルチェックを満足できなければ、不受理信号が優先順位
付け装置に送付される。
【００１９】上記調整済み要求と上記命令変換器からの
受理（accept）信号に基づいて、対応するaccept intと
accept ext信号は要求制御装置またはフォーマットア
ダプタに送信され、要求が受理されたか否かが示され
る。
【００２０】
【発明の実施の形態】本発明の第１の態様によれば、外
部処理装置がマルチメディア処理装置の大容量メモリ装
置にアクセス可能とするマルチメディア処理システムで
あって、マルチメディア処理装置外部の外部処理装置か
らの外部メモリ要求とマルチメディア処理装置内の内部
要求とを受理・調停し、該受理・調停された要求を制御
処理するメモリ制御手段と、マルチメディア処理システ
ム内のすべての処理装置に共有された主メモリと、上記
メモリ制御手段を介して、上記主メモリにアクセスする
マルチメディア制御手段と、上記メモリ制御手段を介し
て、上記主メモリにアクセスするシステムコントローラ
とを有し、１つまたは複数の外部処理装置が上記１つの
主メモリ装置を共有することを特徴とする。
【００２１】上記メモリ制御手段は、上記各内部要求を
順次選択制御するための内部要求制御手段と、上記選択
された内部要求を書式最適化処理して最適書式の要求を
生成する書式変換手段と、上記外部要求を書式適用化処
理して上記共有メモリ制御装置の内部の特定書式に適用
化された要求を生成するための書式変換適応手段と、上
記書式最適化化処理された要求と書式適用化処理された
要求とを入力し、メモリアクセス要求の優先順位調停を
行うための優先順位調停手段と、上記優先順位調停され
た要求をメモリアクセス命令に変換するための要求／命
令変換手段と、を有する
【００２２】本発明の第２の態様によれば、マルチメデ
ィア処理装置の外部処理装置からの外部要求とマルチメ
ディア処理装置の内部要求を用いて外部装置から主メモ
リへのメモリアクセスを可能にする共有メモリ制御装置
であって、該共有メモリ制御装置は、上記各内部要求を
順次選択制御するための内部要求制御手段と、上記選択
された内部要求を書式最適化処理して最適書式の要求を
生成する書式変換手段と、上記外部要求を書式適用化処
理して上記共有メモリ制御装置の内部の特定書式に適用
化された要求を生成するための書式変換適応手段と、上
記書式最適化化処理された要求と書式適用化処理された
要求とを入力し、メモリアクセス要求の優先順位調停を
行うための優先順位調停手段と、上記優先順位調停され
た要求をメモリアクセス命令に変換するための要求／命
令変換手段と、を有することを特徴とする。
【００２３】本発明の第３の態様によれば、外部処理装
置が音声・映像復号化処理装置の主メモリにアクセス可
能とするＤＶＤ再生システムであって、後方端部処理装
置のメモリ制御装置を介して、上記主メモリにアクセス
する前方端部プロセッサと、上記後方端部プロセッサの
メモリ制御装置を介して、上記主メモリにアクセスする
ホストＣＰＵと、外部処理装置からの外部メモリ要求と
内部要求とを受理および調停可能な後方端部処理装置で
あって、上記要求を処理するメモリ制御装置を有する後
方端部処理装置と、ＤＶＤ再生システム内のすべての処
理装置に共有されたシンクロナスダイナミック主メモ
リ、とを有するＤＶＤ再生システムを提供する。
【００２４】本発明の第４の態様によれば、外部処理装
置がそれのローカルメモリへのメモリアクセス要求を可
能にするマルチメディアメモリ制御装置であって、上記
メモリ制御装置は、上記メモリ制御装置に対するメモリ
要求と、上記メモリ要求からのメモリアクセス命令と、
選択要求に対する内部要求用の内部メモリ要求制御装置
であって、上記内部要求を選択し、選択要求を生成する
ための内部メモリ要求制御装置と、上記選択要求を書式
変換して第１の特定書式に定型化された要求を生成する
書式変換装置と、外部処理装置から上記メモリ制御装置
に対する外部要求と、外部要求を上記メモリ制御装置の
内部の第２の特定書式に適用し、適用化された要求を生
成するための書式変換適応装置と、上記メモリ要求を優
先順位および調停制御を行うための優先順位調停装置
と、上記優先順位調停された要求を上記メモリアクセス
命令に変換するための命令変換装置と、を有することを
特徴とする。
【００２５】
【実施例１】以下、本発明の一実施の形態について、図
面を参照しながら説明する。図１は本発明のメモリ制御
装置を用いたマルチメディア処理システムの例としてＤ
ＶＤ再生装置系のシステムブロック構成を示す。ＤＶＤ
再生装置系のＡＶ復号装置の機能を有するマルチメディ
ア処理装置（後方端部処理装置）７０においてメモリ制
御装置７５を使用することにより、光ディスク制御装置
（ＯＤＣ）としての機能を有するマルチメディア制御装
置（前方端部処理装置）２０とホストＣＰＵ３０からの
すべての外部要求とマルチメディア処理装置（ＡＶ復号
装置）７０の内部メモリ要求が使用可能とするものであ
る。
【００２６】図１において、マルチメディア制御装置
（光ディスク制御装置ＯＤＣ）２０は光ディスク（ＤＶ
Ｄ）１０からビットストリームデータ１５を読み出す。
読み出されたビットストリームデータ１５はマルチメデ
ィア処理装置（ＡＶ復号装置）７０に伝送され、復号化
処理されて復号化音声・映像（Ａ／Ｖ）データ６０とし
て出力される。ＤＶＤ記録／再生システムはホストＣＰ
Ｕ３０の制御下において機能する。光ディスク制御装置
（ＯＤＣ）２０とホストＣＰＵ３０によるすべてのメモ
リアクセス（外部メモリ要求）５０は、マルチメディア
処理装置（ＡＶ復号装置）７０のメモリ制御装置７５を
介して行われる。処理装置間の送受信は通信チャンネル
４０を介して行われる。メモリ命令（外部及び内部要
求）８０はメモリ制御装置７５を介してシンクロナスダ
イナミックメモリ（共有メモリ）ＳＤＲＡＭ９０に送信
される。
【００２７】以下、図１に示すＤＶＤ再生装置系の動作
について説明する。光ディスク制御装置（ＯＤＣ）２０
はレーザピックアップ装置（不図示）を制御して光ディ
スク（ＤＶＤ）１０からビットストリームデータを読み
出す。データのデスクランブリング、誤り検出・訂正等
の必要な処理はすべてこの光ディスク制御装置（ＯＤ
Ｃ）２０で行われる。これらの処理機能を実行するため
に、光ディスク制御装置（ＯＤＣ）２０はマルチメディ
ア処理装置７０のメモリ制御装置７５に対して外部メモ
リ要求を発行することにより、メモリ制御装置７５を介
して共有メモリ９０にアクセスする。光ディスク制御装
置（ＯＤＣ）２０で上記必要な処理が施されたビットス
トリームデータは、ＡＶ復号化装置として機能するマル
チメディア処理装置７０に伝送されて復号化処理され
る。また、共有メモリである主シンクロナスダイナミッ
クメモリ９０に対するマルチメディア処理装置７０内の
すべての内部メモリ要求は、メモリ制御装置７５を介し
て行われる。
【００２８】一方、ＤＶＤ再生システム全体の交信及び
制御はホストＣＰＵ３０によって行われる。ホストＣＰ
Ｕ３０はメモリ制御装置７５を介してシンクロナスダイ
ナミックメモリ９０内に保持されたデータにアクセスす
る。復号化されたビットストリームデータはマルチメデ
ィア処理装置７０から復号化Ａ／Ｖデータ６０として出
力される。
【００２９】本実施例ではマルチメディア制御装置（前
方端部処理装置）２０を光ディスク制御装置として使用
しているが、本発明はこれに限定するものではない。デ
ジタルテレビ放送などの応用分野では、前方端部処理装
置は空間送信ビットストリームデータを受信するための
無線受信機であってもよい。また、システムに備える処
理装置を３個だけに限定する必要はなく、必要に応じて
処理装置を追加または削減させてもよい。例えば、復号
化Ａ／Ｖデータの後処理用に新たな処理装置を追加する
ことも望ましい。この追加した後処理用の処理装置もま
た、本発明のメモリ制御装置を介して共有メモリ９０に
アクセスすることになる。ＤＶＤ再生システムの共有メ
モリとしてはシンクロナスダイナミックランダムアクセ
スメモリ（ＳＤＲＡＭ）を使用することが望ましいが、
本発明はこれに限定するものではなく、同様の性能また
はより高性能または低性能の２倍データレートランダム
アクセスメモリ（ＤＤＲＲＡＭ）またはＲＡＭＢＵＳな
どのメモリ装置もまた使用可能である。
【００３０】本実施例では、単一のメモリ制御装置を用
いることにより、マルチプロセッサシステムのすべての
外部及び内部メモリ要求を受け渡し可能とするものであ
る。このメモリ制御装置は、システム全体の性能に影響
を与えることなく全ての要求を効果的に受理および処理
できる。このことはマルチメディア適用分野において特
に重要である。また、システム全体の低価格化、低消費
電力化、構成の簡略化が可能となる。
【００３１】
【実施例２】図２は本発明によるメモリ制御装置の一実
施例のブロック構成を示す。同図において、内部要求１
００は要求制御装置１１０に入力され、選択された要求
１２０が出力される。該選択された要求１２０はフォー
マッタ１３０により書式変換処理され、書式変換処理さ
れた要求１４０が出力される。一方、Ｎ個の外部要求
（１乃至Ｎ）１５０がフォーマットアダプタ１６０に入
力され、適用化された要求１７０を生成する。書式変換
処理された要求１４０と適用化された要求１７０はとも
に優先順位割り当て装置２００に入力されて優先順位が
調整され、優先順位付けされた要求２１０として出力さ
れる。優先順位付けされた要求２１０は次に命令変換部
２２０に入力され、リード・ライトなどの実際のメモリ
アクセス命令２３０に変換される。
【００３２】図２に示す本実施例の動作について以下に
説明する。要求制御部１１０は内部要求１００を受信し
てメモリにアクセスする。要求制御部１１０において内
部選択論理回路及び外部制御信号に基づいて選択された
信号１２０はフォーマッタ１３０に入力される。選択信
号１２０はフォーマッタ１３０によって必要な処理を施
され、メモリ要求をメモリ転送用に効率的な使用ができ
る形態にする。フォーマッタ１３０によって種々の処理
と変換が行われ、書式変換処理された要求１４０が生成
される。同時に、任意の個数の外部要求１５０がフォー
マットアダプタ１６０に入力され、マルチメディアプロ
セッサの内部第１の書式に適用するように処理される。
これらの適用化された要求１７０は書式変換処理された
要求１４０と同様の要求書式を有する。優先順位割り当
て部２００は上記書式変換処理された要求１４０と適用
化された要求１７０を受理し、それら要求間の優先順位
を調停し、内部及び外部要求の優先順位付けされた要求
２１０を生成する。優先順位付けされた要求２１０は、
最小限の遅延と他の処理への副作用を抑えながら、メモ
リへの効率的なアクセスを可能にする。優先順位付けさ
れた要求２１０は要求／命令変換部２２０に入力され、
リード・ライトなどの実際のメモリアクセス命令２３０
に変換され、メモリ装置にアクセスするための実際の制
御及びデータ信号として出力される。
【００３３】本実施例では提供される要求の個数は任意
であり、内部及び外部要求の個数についても任意であ
る。また、要求が連続的に発行される必要はない。ま
た、内部及び外部要求が同時に処理される必要性もな
く、別の適当な処理方法も使用可能である。
【００３４】本実施例の利点は、単一の要求を用いるこ
とで最適調停された内部及び外部メモリアクセス要求を
実現し、高度に最適化された命令用キューを用いて帯域
幅などのメモリ資源の高利用度を達成していることであ
る。
【００３５】
【実施例３】図３は本発明によるメモリ制御装置のまた
別の実施例のブロック構成を示す。本実施例は前記要求
制御部１１０のさらに詳細な構成を示すものであり、要
求制御部１１０は構成要素として要求セレクタ１１１と
制御論理部１１２を有する。同図において、内部要求１
００が要求制御部１１０に入力されると、要求制御部１
１０において要求セレクタ１１１を制御することによ
り、制御論理部１１２は選択要求１２０を決定する。要
求制御部１１０から出力された選択要求１２０は次にフ
ォーマッタ１３０により書式変換処理されて書式変換処
理された要求１４０として出力される。一方、外部要求
１５０はフォーマットアダプタ１６０に入力され、適用
化された要求１７０が生成される。優先順位割り当て部
２００は書式変換処理された要求１４０と適用化要求１
７０との優先順位調整を行い、優先順位付けされた要求
２１０を出力する。該優先順位付けされた要求２１０は
要求／命令変換部２２０に入力され、メモリ装置にアク
セス制御信号が発行できるまで解読されたメモリアクセ
ス命令２３０に変換されて出力される。
【００３６】図３に示す本実施例の動作について以下に
説明する。要求制御部１１０の制御論理部１１２は、現
在の要求が処理中であることを示す信号accept int１１
４を受信する。選択要求１２０を決定する工程では、例
えば映像復号化メモリ要求が音声復号化メモリ要求より
も高い優先順位を有する場合、映像復号化メモリ要求が
最初に選択され、その後音声復号化メモリ要求が選択さ
れる。要求制御部１１０の空き状態では、制御論理部１
１２は任意の可能な内部要求に対してready int信号１
１３を出力する。また制御論理部１１２は要求セレクタ
１１１を制御して、どの内部要求（１００）が選択要求
１２０として選択されるべきかを決定する。
【００３７】図２の実施例２で説明した動作と同様に、
選択信号１２０はフォーマッタ１３０によって必要な処
理を施され、書式変換処理された要求１４０が生成され
る。同時に、外部要求１５０がフォーマットアダプタ１
６０に入力され、マルチメディアプロセッサの内部書式
に適用するように処理されて適用化された要求１７０を
生成する。優先順位割り当て部２００は書式変換処理さ
れた要求１４０と適用化された要求１７０を受信し、そ
れら要求間の優先順位を調整し、内部及び外部要求の優
先順位付けされた要求２１０を生成する。優先順位付け
された要求２１０は要求／命令変換部２２０によりメモ
リアクセス命令２３０に変換され、メモリ装置にアクセ
スするための実際の制御及びデータ信号として出力され
る。
【００３８】本実施例では、図２の実施例２と同様に、
要求の個数は任意であり、また、制御論理部１１２を機
能するための信号はaccept int１１４とready int１１
３に限定されるものではない。
【００３９】
【実施例４】図４は本発明によるメモリ制御装置のさら
に別の実施例のブロック構成を示す。本実施例は前記フ
ォーマッタ１３０のさらに詳細な構成を示すものであ
り、フォーマッタ１３０は構成要素として選択要求を受
信する要求セグメント（分割）処理部１３１と要求最適
化部１３２を有する。同図において、内部要求１００が
要求制御部１１０に入力されると、要求制御部１１０に
おいて要求セレクタ１１１を制御することにより、制御
論理部１１２は選択要求１２０を決定する。要求制御部
１１０から出力された選択要求１２０はフォーマッタ１
３０に入力され、要求分割処理部１３１により分割処理
される。分割処理された分割要求１３４はさらに要求最
適化部１３２で最適化され、書式変換処理された要求１
４０として出力される。一方、外部要求１５０はフォー
マットアダプタ１６０により適用化要求１７０が生成さ
れる。優先順位割り当て部２００は書式変換処理された
要求１４０と適用化要求１７０との優先順位調整を行
い、優先順位付けされた要求２１０を出力する。該優先
順位付けされた要求２１０は要求／命令変換部２２０に
入力され、メモリ装置にアクセス制御信号が発行できる
まで解読されたメモリアクセス命令２３０に変換されて
出力される。
【００４０】図４に示す本実施例の動作について以下に
説明する。フォーマッタ１３０の要求分割処理部１３１
は選択要求１２０を受信すると、選択要求１２０の必要
性に基づいて、さらに小さな基本動作単位に分割され
る。この分割処理は、例えば、大きなメモリアクセス要
求をバイトまたはワードデータ長に分割することもでき
る。分割処理された要求１３４はさらに要求最適化部１
３２で最適化書式変換処理され、メモリアクセスに効率
的な要求書式に編成される。最適書式配列の一例とし
て、メモリ転送の開始アドレスと終了アドレスをＳＤＲ
ＡＭのページ境界部に設定することで実現される。最適
書式変換処理された要求１４０は優先順位割り当て部２
００に入力される。
【００４１】一方、任意の個数の外部要求１５０はフォ
ーマットアダプタ１６０に入力され、マルチメディアプ
ロセッサの内部書式に適用するように処理される。これ
らの適用化された要求１７０は書式変換処理された要求
１４０と同様の要求書式を有する。優先順位割り当て部
２００は書式変換処理された要求１４０と適用化された
要求１７０を受理し、それら要求間の優先順位を調停
し、内部及び外部要求の優先順位付けされた要求２１０
を生成する。優先順位付けされた要求２１０は、最小限
の遅延と他の処理への副作用を抑えながら、メモリへの
効率的なアクセスを可能にする。優先順位付けされた要
求２１０は要求／命令変換部２２０に入力され、リード
・ライトなどの実際のメモリアクセス命令２３０に変換
され、メモリ装置にアクセス可能な制御及びデータ信号
として出力される。
【００４２】本実施例では要求セグメント（分割）処理
部１３１と要求最適化部１３２の機能について説明して
いるが、本発明は、要求をより小さな区分に分割する分
割処理に限定する必要はなく、要求を結合し組合せるこ
とにより、より大容量のメモリ転送可能な要求を生成す
ることも可能である。また、要求最適化部１３２の最適
書式配列として、メモリ転送の開始アドレスと終了アド
レスをＳＤＲＡＭのページ境界部に設定することに限定
することなく、転送効率を改善する他の処理方法も可能
である。
【００４３】
【実施例５】図５は本発明によるメモリ制御装置のさら
に別の実施例のブロック構成を示す。本実施例は前記フ
ォーマットアダプタ１６０におけるメモリ制御装置によ
る外部要求の処理方法のさらに詳細を示すものであり、
フォーマットアダプタ１６０は構成要素として要求解析
装置１６１と適用論理部１６３と制御論理部１６５を有
する。同図において、内部要求１００が要求制御部１１
０に入力されると、要求制御部１１０において要求セレ
クタ１１１を制御することにより、制御論理部１１２は
選択要求１２０を決定して出力する。要求制御部１１０
から出力された選択要求１２０はフォーマッタ１３０に
入力される。フォーマッタ１３０の機能については図２
に示すフォーマッタ１３０と同様であり、要求分割処理
部１３１により分割（セグメント）処理された後、分割
処理された分割要求１３４はさらに要求最適化部１３２
で最適化され、書式変換処理された要求１４０として出
力される。
【００４４】一方、外部要求１５０はフォーマットアダ
プタ１６０の要求解析装置１６１により解析される。即
ち、入力された外部要求１５０は、転送サイズやメモリ
アドレスなどの必要度に基づいて、制御論理部１６５を
用いて要求解析装置１６１により解析される。解析され
た要求１６２は適用論理部１６３に入力され、マルチメ
ディアプロセッサの内部書式と共用となるように適用化
された要求１７０に変換される。優先順位割り当て部２
００は書式変換処理された要求１４０と適用化要求１７
０との優先順位調整を行い、優先順位付けされた要求２
１０を出力する。該優先順位付けされた要求２１０は命
令変換部２２０に入力され、メモリ装置にアクセス制御
信号が発行できるまで解読されたメモリアクセス命令２
３０に変換されて出力される。
【００４５】図５に示す本実施例の動作についてフォー
マットアダプタ１６０の動作に注目して以下に説明す
る。要求解析装置１６１は入力された外部要求１５０に
ついて制御論理部１６５を用いて解析し、入力された外
部要求の優先度を決定する。各外部要求１５０はそれぞ
れ異なる優先度を有し、例えば、データのバイトサイズ
をメモリに書き込むことが要求される場合や、多数のデ
ータワードの直接メモリ転送（ＤＭＡ）が要求されるこ
とがある。これら外部要求の解析結果に基づいて好適な
解析済み要求１６２が適用論理部１６３に入力される。
適用論理部１６３の処理機能は解析された要求１６２を
マルチメディアプロセッサ７０の内部メモリ要求と互換
性ある書式に変換することである。制御論理部１６５
は、要求解析装置１６１とアダプタ論理部１６３の処理
動作を統合調整して所望の適用化された要求１７０を出
力する。制御論理部１６５は、現在の適用化要求１７０
が処理中であることを示すaccept ext信号１６６を受信
することにより動作を行う。制御論理部１６５は、フォ
ーマットアダプタ１６０の空き状態のときにready ext
信号１６４を外部処理装置に送信する。
【００４６】優先順位割り当て部２００はフォーマット
処理された要求１４０と適用化された要求１７０を受理
し、それら要求間の優先順位を調停し、内部及び外部要
求の優先順位付けされた要求２１０を生成する。優先順
位付けされた要求２１０は要求／命令変換部２２０に入
力され、メモリ装置にアクセス制御信号が発行できるま
で解読されたメモリアクセス命令２３０に変換されて出
力される。
【００４７】本実施例ではフォーマットアダプタ１６０
における要求解析装置１６１と適用論理部１６３と制御
論理部１６５とを分離した状態で構成したが、例えば、
要求解析装置１６１と適用論理部１６３とを一体構成と
して外部要求を処理する構成としてもよい。また、要求
解析装置１６１と適用論理部１６３との処理順序を変え
て、適用論理部１６３による内部書式への適用化処理を
先に行い、次に要求解析装置１６１による要求解析処理
を行うようにしてもよい。
【００４８】
【実施例６】図６は本発明によるメモリ制御装置のさら
に別の実施例のブロック構成を示す。本実施例は前記優
先順位割り当て部２００の詳細を示すものであり、優先
順位割り当て部２００は構成要素として要求調停部２０
１と優先順位制御部２０２を有する。同図において、内
部要求１００が要求制御部１１０に入力されると、要求
制御部１１０において要求セレクタ１１１を制御するこ
とにより、制御論理部１１２は選択要求１２０を決定し
て出力する。要求制御部１１０から出力された選択要求
１２０はフォーマッタ１３０に入力され、要求分割処理
部１３１により分割処理された後、分割処理された分割
要求１３４はさらに要求最適化部１３２で最適化され、
書式変換処理された要求１４０として出力される。
【００４９】一方、外部要求１５０は、前述の実施例５
と同様に、フォーマットアダプタ１６０において書式適
用化処理された後、適用化要求１７０として出力され
る。優先順位割り当て部２００は書式変換処理された要
求１４０と適用化された要求１７０を受信し、それら要
求間の優先順位を要求調停部２０１において調停する。
この要求調停部２０１による調整は優先順位制御部２０
２の論理に基づいて行われる。即ち、優先順位制御部２
０２は、命令変換部２２０から受理(accept)信号２２４
を受信し、それに応じてaccept int及びaccept ext (1
... N)信号２０３を出力して要求調停の制御を行う。
内部及び外部要求の優先順位付けされた要求２１０は命
令変換部２２０に入力され、メモリ装置にアクセス制御
信号が発行できるまで解読されたメモリアクセス命令２
３０に変換されて出力される。
【００５０】図６に示す本実施例の動作について優先順
位割り当て部２００の動作に注目して以下に説明する。
優先順位割り当て部２００は書式変換処理された要求１
４０と書式適用化された要求１７０を要求調停部２０１
により受理する。要求調停部２０１は、優先順位制御部
２０２の制御により、各要求のシステムレベルでの優先
順位に基づいて要求の調停を行う。調停アルゴリズムは
内部要求と外部要求間のトグル／スイッチ方式に従う。
例えば、４つの同時要求、即ち、２個の内部要求intern
al Aとinternal B、２個の外部要求external Cとextern
al Dの場合、上記要求はinternal A、external C、inte
rnal B、そして最後にexternal Dの順番に順位付けられ
処理される。ここで、内部要求は外部要求よりも高順位
を有することに留意すべきである。
【００５１】調停論理は各要求の使用時間を決定すると
ともに外部機器に対するシステムの応答を示すので、シ
ステム全体の性能にとって重大である。例えば、ＤＶＤ
再生装置系では、復号化論理は再生動作中はフレームメ
モリに対する頻繁なまたは常時のアクセスを必要とし、
ホストＣＰＵからの外部要求１５０は、オンスクリーン
表示のユーザメニュー機能を提供するために必要とな
る。ＤＶＤの再生動作での機能破綻を防止し、ユーザ要
求に対する迅速な応答を行うために、メモリアクセス要
求が連続的であるように両要求が供給されることは重要
である。
【００５２】命令変換部２２０に入力された各優先順位
付けされた要求２１０に対して、受理(accept)信号２２
４が命令変換部２２０から優先順位制御部２０２に入力
される。それに対応してaccept int及びaccept ext (1
... N)信号２０３を出力してそれぞれ要求制御部１１
０とフォーマットアダプタ１６０に送信し、要求が受理
され処理が開始されたことを示す。
【００５３】ここで、本実施例における適用化された要
求１７０、書式最適化された要求１４０及び優先順位付
けされた要求２１０の個数は任意であり、例えば、多数
の書式最適化要求１４０と適用化された要求１７０の個
数が、多数の命令変換部２２０に送信される１つの優先
順位付けされた要求よりも多くなるように調停してもよ
い。また、本実施例では優先順位制御部２０２は受理(a
ccept)信号２２４を唯一の入力制御信号として受信して
いるが、他の適当な信号を入力制御信号として追加して
同様の機能を実現してもよい。
【００５４】
【実施例７】図７は本発明によるメモリ制御装置のさら
に別の実施例のブロック構成を示す。本実施例は前記要
求／命令変換部２２０の詳細を示すものであり、命令変
換部２２０は構成要素として要求規則確認部（ルールチ
ェッカ）２２１とメモリアクセス変換部２２２を有す
る。同図において、内部要求１００が要求制御部１１０
に入力されると、要求制御部１１０において要求セレク
タ１１１を制御することにより、制御論理部１１２は選
択要求１２０を決定して出力する。要求制御部１１０か
ら出力された選択要求１２０はフォーマッタ１３０に入
力され、要求分割処理部１３１により分割（セグメン
ト）処理された後、分割処理された分割要求１３４はさ
らに要求最適化部１３２で最適化され、書式変換処理さ
れた要求１４０として出力される。
【００５５】一方、外部要求１５０は、前述の実施例と
同様に、フォーマットアダプタ１６０において書式適用
化処理された後、適用化要求１７０として出力される。
優先順位割り当て部２００は書式変換処理された要求１
４０と適用化された要求１７０を受信し、それら要求間
の優先順位を要求調停部２０１において調停する。この
要求調停部２０１による調停は優先順位制御部２０２の
論理に基づいて行われる。即ち、優先順位制御部２０２
は、要求／命令変換部２２０から受理(accept)信号２２
４を受信し、それに応じてaccept int及びaccept ext
(1 ... N)信号２０３を出力して要求調停の制御を行
う。内部及び外部要求の優先順位付けされた要求２１０
は命令変換部２２０に入力され、要求規則確認部（ルー
ルチェッカ）２２１により入力要求２１０の規則確認
（ルールチェック）が行われる。規則確認（ルールチェ
ック）された要求２２３はメモリアクセス変換部２２２
に入力され、リード・ライトなどの実際のメモリアクセ
ス命令２３０に変換されて出力される。
【００５６】図７に示す本実施例の動作について命令変
換部２２０の動作に注目して以下に説明する。要求規則
確認部（ルールチェッカ）２２１は、使用メモリの種類
によって決まる一群の規則に基づいて優先順位付けされ
た要求２１０の規則確認（ルールチェック）を行う。例
えば、要求規則確認部（ルールチェッカ）２２１は、メ
モリアクセスアドレスが有効か否かをチェックする。優
先順位付けされた要求２１０がこの規則確認を満足すれ
ば、確認済みの要求２２３はメモリアクセス変換部２２
２に入力される。同時に、要求規則確認部（ルールチェ
ッカ）２２１は優先順位割り当て装置２００の優先順位
制御部２０２に受理(accept)信号２２４を送信し、要求
２１０の規則確認（ルールチェック）結果が有効である
ことを示す。即ち、受理(accept)信号２２４は、現在の
優先順位付けされた要求２１０が有効か否かを示すもの
であり、また該要求２１０が命令変換部２２０によって
処理されているか否かを示すものである。これによって
優先順位割り当て部２００の優先順位制御部２０２が調
停動作の制御を行うことが可能となる。
【００５７】例えば、優先順位付けされた要求２１０が
この規則確認を満足しない場合は、優先順位制御部２０
２は直ちに次の優先順位要求を要求／命令変換部２２０
に送信してメモリを最大限利用する。次に確認済みの要
求２２３はメモリアクセス変換部２２２に入力され、使
用メモリの形態に基づいてメモリ装置にアクセス制御信
号が発行できるまで解読されたメモリアクセス命令２３
０に変換される。メモリアクセス命令２３０として、例
えば、ＳＤＲＡＭ用に適当なＲＡＳ及びＣＡＳ制御信号
がメモリアクセス変換部２２２から出力される。
【００５８】本実施例では優先順位付けされた要求２１
０の規則確認（ルールチェック）の後に続くメモリアク
セス変換処理工程を示しているが、本発明はこれに限定
されることなく、例えば、上記規則確認（ルールチェッ
ク）とメモリアクセス変換処理工程とを並行に実施した
り、また、メモリアクセス変換処理を先に行い、その後
で規則確認（ルールチェック）を行ってもよい。
【００５９】
【発明の効果】以上のように、本発明のメモリ制御装置
によれば、共有メモリ制御装置を用いることにより、最
大性能で機能するメモリ制御システムを実現し、また外
部処理装置がマルチメディア処理装置の大容量メモリ記
憶部にアクセス可能とすることにより、外部処理装置が
メモリ装置を共有することを可能とする。メモリを共有
化することにより、システム全体とメモリの性能を保持
し、各処理装置に対して個々の動作機能を統合化すると
ともに、マルチメディア処理装置の動作機能を最大限に
する。また統合化されたメモリを使用することにより、
マルチメディアシステムの各処理装置に対してそれぞれ
個々にメモリ及びメモリ制御装置を備える必要性を解消
し、システム全体の価格を大幅に低減するとともに、シ
ステム全体の構成を簡略化する。
【図面の簡単な説明】
【図１】 本発明の一実施形態を示すブロック図
【図２】 本発明の一実施形態を示すブロック図
【図３】 本発明の一実施形態を示すブロック図
【図４】 本発明の一実施形態を示すブロック図
【図５】 本発明の一実施形態を示すブロック図
【図６】 本発明の一実施形態を示すブロック図
【図７】 本発明の一実施形態を示すブロック図
【図８】 ＤＶＤ再生系の従来構成を示すブロック図
【符号の説明】
１０ 光ディスク（ＤＶＤ） １５ ビットストリームデータ ２０ 前方端部プロセッサ（光ディスク制御
装置） ３０ ホストＣＰＵ ４０ 通信チャンネル ５０ 外部メモリ要求 ６０ 復号化Ａ／Ｖ出力 ７０ 後方端部プロセッサ（Ａ／Ｖデコー
ダ） ７５ メモリ制御装置 ８０ 記憶命令 ９０ シンクロナスダイナミックメモリ １００ 内部要求 １１０ 要求制御装置 １１１ 要求セレクタ １１２ 制御論理回路 １１３ ready int １１４ accept int １２０ 選択要求 １３０ 書式変換装置 １３１ 要求分割 １３２ 要求最適化装置 １４０ 書式変換要求 １５０ 外部要求 １６０ 書式変換適応装置 １６１ 要求解析装置 １６２ 解析された要求 １６３ 適応論理回路 １６４ ready ext1 １６５ 制御論理回路 １６６ accept ext1 １７０ 適用された要求 ２００ 優先付け装置 ２０１ 要求調停部 ２０２ 優先順位制御部 ２０３ accept extN ２１０ 優先付けされた要求 ２２０ 命令変換装置 ２２１ 要求ルールチェッカ ２２２ メモリアクセス変換部 ２２３ チェック済み要求 ２２４ accept ２３０ メモリアクセス命令
フロントページの続き (72)発明者 ビ・ミ・マイケル シンガポール534415シンガポール、タイ・ セン・アベニュー、ブロック1022、04− 3530番、タイ・セン・インダストリアル・ エステイト、パナソニック・シンガポール 研究所株式会社内 (72)発明者 田中 健志 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5B014 EB04 HA07 5B060 CD12 KA02

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 外部処理装置がマルチメディア処理装置
    の大容量メモリ装置にアクセス可能とするマルチメディ
    ア処理システムであって、 マルチメディア処理装置外部の外部処理装置からの外部
    メモリ要求とマルチメディア処理装置内の内部要求とを
    受理・調停し、該受理・調停された要求を制御処理する
    メモリ制御手段と、 マルチメディア処理システム内のすべての処理装置に共
    有された主メモリと、上記メモリ制御手段を介して、上
    記主メモリにアクセスするマルチメディア制御手段と、 上記メモリ制御手段を介して、上記主メモリにアクセス
    するシステムコントローラとを有し、１つまたは複数の
    外部処理装置が上記１つの主メモリ装置を共有すること
    を特徴とするマルチメディア処理システム。
  2. 【請求項２】 上記メモリ制御手段は、 上記各内部要求を順次選択制御するための内部要求制御
    手段と、 上記選択された内部要求を書式最適化処理して最適書式
    の要求を生成する書式変換手段と、 上記外部要求を書式適用化処理して上記共有メモリ制御
    装置の内部の特定書式に適用化された要求を生成するた
    めの書式変換適応手段と、 上記書式最適化化処理された要求と書式適用化処理され
    た要求とを入力し、メモリアクセス要求の優先順位調停
    を行うための優先順位調停手段と、 上記優先順位調停された要求をメモリアクセス命令に変
    換するための要求／命令変換手段と、を有することを特
    徴とする請求項１に記載のマルチメディア処理システ
    ム。
  3. 【請求項３】 上記マルチメディア処理装置は音声・映
    像復号化処理装置で構成され、上記マルチメディア処理
    システムが光ディスク再生システムとして適用され、上
    記共有主メモリはシンクロナスダイナミックメモリで構
    成されている請求項１に記載のマルチメディア処理シス
    テム。
  4. 【請求項４】 マルチメディア処理装置の外部処理装置
    からの外部要求とマルチメディア処理装置の内部要求を
    用いて外部装置から主メモリへのメモリアクセスを可能
    にする共有メモリ制御装置であって、該共有メモリ制御
    装置は、 上記各内部要求を順次選択制御するための内部要求制御
    手段と、 上記選択された内部要求を書式最適化処理して最適書式
    の要求を生成する書式変換手段と、 上記外部要求を書式適用化処理して上記共有メモリ制御
    装置の内部の特定書式に適用化された要求を生成するた
    めの書式変換適応手段と、 上記書式最適化化処理された要求と書式適用化処理され
    た要求とを入力し、メモリアクセス要求の優先順位調停
    を行うための優先順位調停手段と、 上記優先順位調停された要求をメモリアクセス命令に変
    換するための要求／命令変換手段と、を有することを特
    徴とする共有メモリ制御装置。
  5. 【請求項５】 上記内部要求制御手段が、 入力された内部要求から１つの要求を選択する内部要求
    選択手段と、 上記選択すべき要求をaccept int入力信号に基づいて決
    定し、空き状態のときにready intを出力する制御論理
    手段とを有する請求項４に記載の共有メモリ制御装置。
  6. 【請求項６】 上記書式変換手段は、 上記選択内部要求を複数の区分に分割して分割された要
    求を生成する要求分割手段と、 上記分割された要求を解析して、該要求をメモリ制御装
    置のメモリ転送に適した書式に変換する要求最適化手段
    とを有する請求項４に記載の共有メモリ制御装置。
  7. 【請求項７】 上記書式変換適応手段は、 accept ext入力制御信号に基づいて上記外部要求の特性
    を判定し、上記書式変換適応手段が空き状態のときread
    y ext信号を出力する制御論理手段と上記制御論理手段
    の制御に基づいて上記外部要求を解析し、該要求の有効
    性を判定する要求解析手段と、 上記解析された要求をメモリ制御装置の書式に基づいて
    書式変換処理する適応論理手段と、を有する請求項４に
    記載の共有メモリ制御装置。
  8. 【請求項８】 上記優先順位調停手段は、 上記書式最適化処理された要求と上記書式適用化された
    要求との調停を行い、優先順位付けされた要求を生成す
    る要求調停手段と、 上記要求調停手段を制御し、上記要求／命令変換手段か
    ら入力されるaccept信号に基づいてaccept int制御信号
    とaccept ext制御信号を出力する優先順位制御手段とを
    有する請求項４に記載の共有メモリ制御装置。
  9. 【請求項９】 上記要求／命令変換手段は、 上記メモリ制御装置のメモリアクセスに関する規則群に
    基づいて上記優先順位付けされた要求の有効性を判定す
    る規則判定手段と、 必要な使用メモリの形態に基づいて上記規則判定された
    要求をメモリアクセス命令に変換するメモリアクセス変
    換手段とを有する請求項４に記載の共有メモリ制御装
    置。
  10. 【請求項１０】 外部処理装置が音声・映像復号化処理
    装置の主メモリにアクセス可能とするＤＶＤ再生システ
    ムであって、 後方端部処理装置のメモリ制御装置を介して、上記主メ
    モリにアクセスする前方端部プロセッサと、 上記後方端部プロセッサのメモリ制御装置を介して、上
    記主メモリにアクセスするホストＣＰＵと、 外部処理装置からの外部メモリ要求と内部要求とを受理
    および調停可能な後方端部処理装置であって、上記要求
    を処理するメモリ制御装置を有する後方端部処理装置
    と、 ＤＶＤ再生システム内のすべての処理装置に共有された
    シンクロナスダイナミック主メモリ、とを有するＤＶＤ
    再生システム。
  11. 【請求項１１】 外部処理装置がそれのローカルメモリ
    へのメモリアクセス要求を可能にするマルチメディアメ
    モリ制御装置であって、上記メモリ制御装置は、 上記メモリ制御装置に対するメモリ要求と、 上記メモリ要求からのメモリアクセス命令と、 選択要求に対する内部要求用の内部メモリ要求制御装置
    であって、上記内部要求を選択し、選択要求を生成する
    ための内部メモリ要求制御装置と、 上記選択要求を書式変換して第１の特定書式に定型化さ
    れた要求を生成する書式変換装置と、 外部処理装置から上記メモリ制御装置に対する外部要求
    と、 外部要求を上記メモリ制御装置の内部の第２の特定書式
    に適用し、適用化された要求を生成するための書式変換
    適応装置と、 上記メモリ要求を優先順位および調停制御を行うための
    優先順位調停装置と、 上記優先順位調停された要求を上記メモリアクセス命令
    に変換するための命令変換装置と、を有することを特徴
    とするマルチメディアメモリ制御装置。
  12. 【請求項１２】 上記要求制御装置が、 入力された内部要求から１つの要求を選択して上記選択
    要求を出力する要求選択部と、 上記選択要求をaccept int入力信号に基づいて決定し、
    空き状態のときにready intを出力する制御論理部とを
    有する請求項１１に記載のマルチメディアメモリ制御装
    置。
  13. 【請求項１３】 上記書式変換装置装置は、 上記選択要求を複数の区分に分割して分割処理された要
    求を生成する要求分割部と、 上記分割された要求を解析して、該要求をメモリ制御装
    置のメモリ転送に適した特定書式に変換する要求最適化
    処理部とを有する請求項１１に記載のマルチメディアメ
    モリ制御装置。
  14. 【請求項１４】 上記書式変換適応装置は、 制御論理部の制御に基づいて上記外部要求を解析し、該
    要求の有効性を判定する要求解析部と、 上記解析された要求をメモリ制御装置の特定書式に基づ
    いて第２の書式に書式変換処理する適応論理部と、 accept ext入力制御信号に基づいて上記外部要求の特性
    を判定し、上記書式変換適応装置が空き状態のときread
    y ext信号を出力する制御論理部とを有する請求項１１
    に記載のマルチメディアメモリ制御装置。
  15. 【請求項１５】 上記優先順位調整装置は、 上記書式変換処理された要求と上記適用化された要求と
    の調停を行い、優先順位付けされた要求を生成する要求
    調停部と、 上記要求調停部を制御し、上記命令変換部から入力され
    る受理(accept)信号に基づいて上記accept int制御信号
    とaccept ext制御信号等を出力する優先順位制御部とを
    有する請求項１１に記載のマルチメディアメモリ制御装
    置。
  16. 【請求項１６】 上記命令変換部は、 上記メモリ制御装置のメモリアクセスに関する規則群に
    基づいて上記優先順位付けされた要求の有効性を判定す
    る規則判定部と、 必要な使用メモリ形態に基づいて上記規則判定された要
    求をメモリアクセス命令に変換するメモリアクセス変換
    部とを有する請求項１１に記載のマルチメディアメモリ
    制御装置。
JP2001035244A 2001-02-13 2001-02-13 共有メモリ制御装置とマルチメディア処理システム Pending JP2002236607A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001035244A JP2002236607A (ja) 2001-02-13 2001-02-13 共有メモリ制御装置とマルチメディア処理システム
US10/068,948 US20020120709A1 (en) 2001-02-13 2002-02-11 Shared-memory controller for use in a multimedia processor system
EP02003368A EP1231543A3 (en) 2001-02-13 2002-02-13 Shared-memory controller for use in a multimedia processor system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001035244A JP2002236607A (ja) 2001-02-13 2001-02-13 共有メモリ制御装置とマルチメディア処理システム

Publications (1)

Publication Number Publication Date
JP2002236607A true JP2002236607A (ja) 2002-08-23

Family

ID=18898716

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001035244A Pending JP2002236607A (ja) 2001-02-13 2001-02-13 共有メモリ制御装置とマルチメディア処理システム

Country Status (3)

Country Link
US (1) US20020120709A1 (ja)
EP (1) EP1231543A3 (ja)
JP (1) JP2002236607A (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6996656B2 (en) * 2002-10-31 2006-02-07 Src Computers, Inc. System and method for providing an arbitrated memory bus in a hybrid computing system
WO2003079194A1 (fr) * 2002-03-18 2003-09-25 Matsushita Electric Industrial Co., Ltd. Appareil de traitement de donnees
US7133972B2 (en) 2002-06-07 2006-11-07 Micron Technology, Inc. Memory hub with internal cache and/or memory access prediction
US7117316B2 (en) 2002-08-05 2006-10-03 Micron Technology, Inc. Memory hub and access method having internal row caching
US6820181B2 (en) 2002-08-29 2004-11-16 Micron Technology, Inc. Method and system for controlling memory accesses to memory modules having a memory hub architecture
US7120727B2 (en) 2003-06-19 2006-10-10 Micron Technology, Inc. Reconfigurable memory module and method
US7260685B2 (en) 2003-06-20 2007-08-21 Micron Technology, Inc. Memory hub and access method having internal prefetch buffers
US20050060420A1 (en) * 2003-09-11 2005-03-17 Kovacevic Branko D. System for decoding multimedia data and method thereof
US7120743B2 (en) 2003-10-20 2006-10-10 Micron Technology, Inc. Arbitration system and method for memory responses in a hub-based memory system
US7330992B2 (en) 2003-12-29 2008-02-12 Micron Technology, Inc. System and method for read synchronization of memory modules
US7188219B2 (en) 2004-01-30 2007-03-06 Micron Technology, Inc. Buffer control system and method for a memory system having outstanding read and write request buffers
US7213082B2 (en) * 2004-03-29 2007-05-01 Micron Technology, Inc. Memory hub and method for providing memory sequencing hints
US7519788B2 (en) 2004-06-04 2009-04-14 Micron Technology, Inc. System and method for an asynchronous data buffer having buffer write and read pointers
US7296143B2 (en) * 2004-06-22 2007-11-13 Lenovo (Singapore) Pte. Ltd. Method and system for loading processor boot code from serial flash memory
WO2007023674A1 (ja) * 2005-08-22 2007-03-01 Matsushita Electric Industrial Co., Ltd. メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム、及びデータ書き込み方法
JPWO2009139109A1 (ja) * 2008-05-13 2011-09-15 パナソニック株式会社 メモリ制御装置、およびこれを備えた情報処理装置
JP5094822B2 (ja) * 2008-12-04 2012-12-12 韓國電子通信研究院 多重プロセッサを含むメモリアクセス装置
US8234460B2 (en) 2009-06-04 2012-07-31 Micron Technology, Inc. Communication between internal and external processors
JP5383955B2 (ja) * 2011-08-22 2014-01-08 三菱電機株式会社 ディスクドライブ装置
US9436617B2 (en) * 2013-12-13 2016-09-06 Texas Instruments Incorporated Dynamic processor-memory revectoring architecture
US10691375B2 (en) 2015-01-30 2020-06-23 Hewlett Packard Enterprise Development Lp Memory network to prioritize processing of a memory access request
WO2017074377A1 (en) * 2015-10-29 2017-05-04 Intel Corporation Boosting local memory performance in processor graphics

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5887138A (en) * 1996-07-01 1999-03-23 Sun Microsystems, Inc. Multiprocessing computer system employing local and global address spaces and COMA and NUMA access modes
US5822549A (en) * 1996-07-15 1998-10-13 Micron Electronics, Inc. Computer system and bus controller for controlling access to a computer bus
US5812789A (en) * 1996-08-26 1998-09-22 Stmicroelectronics, Inc. Video and/or audio decompression and/or compression device that shares a memory interface
US5950229A (en) * 1997-03-12 1999-09-07 Micron Electronics, Inc. System for accelerating memory bandwidth
CN1156171C (zh) * 1997-04-07 2004-06-30 松下电器产业株式会社 提高处理效率的图象声音处理装置
US6192188B1 (en) * 1997-10-20 2001-02-20 Lsi Logic Corporation Programmable audio/video encoding system capable of downloading compression software from DVD disk
US6038642A (en) * 1997-12-17 2000-03-14 International Business Machines Corporation Method and system for assigning cache memory utilization within a symmetric multiprocessor data-processing system
JP3906542B2 (ja) * 1998-01-28 2007-04-18 ソニー株式会社 情報処理装置及び方法、データ通信システム
US6041400A (en) * 1998-10-26 2000-03-21 Sony Corporation Distributed extensible processing architecture for digital signal processing applications
US6606689B1 (en) * 2000-08-23 2003-08-12 Nintendo Co., Ltd. Method and apparatus for pre-caching data in audio memory
US6601056B1 (en) * 2000-09-28 2003-07-29 Microsoft Corporation Method and apparatus for automatic format conversion on removable digital media

Also Published As

Publication number Publication date
US20020120709A1 (en) 2002-08-29
EP1231543A3 (en) 2007-04-25
EP1231543A2 (en) 2002-08-14

Similar Documents

Publication Publication Date Title
JP2002236607A (ja) 共有メモリ制御装置とマルチメディア処理システム
JP5005350B2 (ja) メモリコントローラ
KR100716950B1 (ko) 버스 시스템
US6728824B1 (en) Method and apparatus for controlling multi-channel bitstreams
EP1820309B1 (en) Streaming memory controller
US20120239873A1 (en) Memory access system and method for optimizing SDRAM bandwidth
US20020194441A1 (en) Traffic controller using priority and burst control for reducing access latency
KR20080069272A (ko) 단일 및 통합 커맨드를 모두 구비한 메모리 시스템
KR102106541B1 (ko) 공유 리소스 액세스 중재 방법 및 이를 수행하기 위한 공유 리소스 액세스 중재 장치 및 공유 리소스 액세스 중재 시스템
US20050132146A1 (en) Arbiter capable of improving access efficiency of multi-bank memory device, memory access arbitration system including the same, and arbitration method thereof
CN113655956B (zh) 一种基于fpga和ddr4的高带宽多路数据存储读取单元的方法和系统
KR20110122516A (ko) 인터커넥트, 그것을 포함하는 버스 시스템 그리고 버스 시스템의 동작 방법
KR101086417B1 (ko) 다이내믹 랜덤 액세스 메모리의 부분 액세스 장치 및 방법
JP2008544359A (ja) メモリーコントローラ
US6374244B1 (en) Data transfer device
JP5911548B1 (ja) 共有メモリへのアクセス要求をスケジューリングするための装置、方法およびコンピュータプログラム
JP4153579B2 (ja) メモリアクセス制御装置
JPH11345165A (ja) アクセス待ち時間を減少するため優先度とバースト制御を使用するトラフィック・コントローラ
US5327540A (en) Method and apparatus for decoding bus master arbitration levels to optimize memory transfers
US6094696A (en) Virtual serial data transfer mechanism
JP2001175530A (ja) メモリアクセス調停装置およびメモリアクセス調停方法
US8301816B2 (en) Memory access controller, system, and method
JP5146284B2 (ja) データ転送装置及びデータ転送方法
US20210334230A1 (en) Method for accessing data bus, accessing system, and device
US20060047773A1 (en) Sequential ordering of transactions in digital systems with multiple requestors

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050405