JP2007534136A - Contact manufacturing method and electronic parts with the contact - Google Patents

Contact manufacturing method and electronic parts with the contact Download PDF

Info

Publication number
JP2007534136A
JP2007534136A JP2006520656A JP2006520656A JP2007534136A JP 2007534136 A JP2007534136 A JP 2007534136A JP 2006520656 A JP2006520656 A JP 2006520656A JP 2006520656 A JP2006520656 A JP 2006520656A JP 2007534136 A JP2007534136 A JP 2007534136A
Authority
JP
Japan
Prior art keywords
layer
silicide
metal
semiconductor
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006520656A
Other languages
Japanese (ja)
Other versions
JP4999457B2 (en
Inventor
マントル・ジークフリート
ツァオ・クィン−タイ
Original Assignee
フォルシュングスツェントルム・ユーリッヒ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by フォルシュングスツェントルム・ユーリッヒ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング filed Critical フォルシュングスツェントルム・ユーリッヒ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング
Publication of JP2007534136A publication Critical patent/JP2007534136A/en
Application granted granted Critical
Publication of JP4999457B2 publication Critical patent/JP4999457B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28537—Deposition of Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66643—Lateral single gate silicon transistors with source or drain regions formed by a Schottky barrier or a conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66984—Devices using spin polarized carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

この発明は、ケイ化物（５）などの第一の層とそれに隣接する層との間に、不活性化した境界面（６ａ，６ｂ）を製作する方法に関する。この方法の間には、Ｓ、Ｓｅ、Ｔｅなどの不活性化元素を、この層構造の中に組み入れるとともに、温度処理の間に、少なくとも第一の層の隣接層との境界面において濃縮させる。こうすることによって、ショットキー障壁を低下させるとともに、遷移域の仕事関数を調節すことに成功した。例えば、ソース接点とドレイン接点の両方又は一方のショットキー障壁が低い又はそれどころか負であるショットキー障壁ＭＯＳＦＥＴとスピントランジスターの素子を開示している。  The present invention relates to a method for producing an inactivated interface (6a, 6b) between a first layer such as silicide (5) and a layer adjacent thereto. During this process, inactivating elements such as S, Se, Te, etc. are incorporated into this layer structure and are enriched at least at the interface with the adjacent layer of the first layer during temperature treatment. . By doing so, the Schottky barrier was lowered and the work function of the transition region was successfully adjusted. For example, a Schottky barrier MOSFET and spin transistor device is disclosed in which the Schottky barrier of the source contact and / or drain contact is low or even negative.

Description

この発明は、接点の製作方法とそのような接点を備えた電子部品に関する。   The present invention relates to a method of manufacturing a contact and an electronic component having such a contact.

マイクロエレクトロニクスにおいて、小さい接触抵抗を持つ金属−半導体オーム接点は、高濃度にドープしたシリコン上における、例えば、ＴｉＳｉ2 、ＣｏＳｉ2 、ＮｉＳｉなどの金属・シリコン化合物、所謂ケイ化物を用いて実現されている。この高濃度にドープした領域を半導体基板において構成するためには、シリコン内へのドーピングの深さを、少なくとも５０〜１００ナノメートル又はそれ以上とする必要がある。イオン注入の際に用いられるドーピング元素、例えば、ヒ素やホウ素は、一定の幅で半導体内に分散される。その次の熱処理は、ドーピング元素を活性化させるとともに、これらのドーピング元素を半導体内に拡散させることとなる。 In microelectronics, metal-semiconductor ohmic contacts with low contact resistance are realized on highly doped silicon using, for example, metal / silicon compounds such as TiSi 2 , CoSi 2 , NiSi, so-called silicides. Yes. In order to configure this highly doped region in a semiconductor substrate, the doping depth into the silicon needs to be at least 50-100 nanometers or more. Doping elements used in the ion implantation, for example, arsenic and boron, are dispersed in the semiconductor with a certain width. The subsequent heat treatment activates the doping elements and diffuses these doping elements into the semiconductor.

そのことによって、不利には、不純物プロファイルが、少なくとも５０ナノメートル、実際には最大で数百ナノメートルにまで広がってしまう。   This disadvantageously spreads the impurity profile to at least 50 nanometers, in practice up to several hundred nanometers.

この結果、空間的に比較的大きな接点が出来上がって、それに対応した素子は、更に小さくすることができないこととなる。   As a result, a relatively large contact point is created in space, and the corresponding element cannot be further reduced.

しかし、シリコン・ナノエレクトロニクスに関する、所謂ロードマップは、この不純物領域を更に低減又は縮小して、極めて平坦な金属−半導体遷移域を形成することを求めている。   However, the so-called roadmap for silicon nanoelectronics calls for further reduction or reduction of this impurity region to form a very flat metal-semiconductor transition region.

従って、ナノエレクトロニクス分野に関して、シリコンなどの半導体層上においてオーム性挙動を示す、階段形の、理想的には原子レベルで急峻な金属−半導体接点を製作するのが有利である。それは、特性が線形的であるＩ族−Ｖ族特性曲線を有し、その接触抵抗が出来る限り小さい接点を意味する。   Therefore, for the nanoelectronics field, it is advantageous to fabricate step-shaped, ideally steep metal-semiconductor contacts that exhibit ohmic behavior on semiconductor layers such as silicon. It means a contact having a group I-V characteristic curve whose characteristics are linear and whose contact resistance is as low as possible.

多くの用途に対して、ダイオードの挙動を持つ金属−半導体接点、所謂ショットキー接点が、大きな興味を持たれている。この接点は、ショットキー障壁に依存する非線形的なダイオード特性曲線を示す。このようなショットキー接点を製作する場合、ほぼ完全な、或いはそれどころか完全なオーム性挙動を持つ接点が出来上がるように、この障壁を低くすることが望ましい。   For many applications, metal-semiconductor contacts with diode behavior, so-called Schottky contacts, are of great interest. This contact exhibits a non-linear diode characteristic curve that depends on the Schottky barrier. When making such a Schottky contact, it is desirable to lower this barrier so that a contact with almost perfect or even complete ohmic behavior is produced.

オーム接点及びショットキー接点は、接点境界面上の未結合の結合手の密度を低減して、それにより電気的な特性を、又は光学的な特性をも改善するために、水素又は重水素雰囲気内での温度処理によって不活性化される。しかし、この種の不活性化は、不利には、ショットキー障壁ではなく、他の層に対する金属の仕事関数を変化させてしまう。更に、例えば、２００〜３００°Ｃの比較的低い温度で、水素が再び漏れ出して、そのために不活性化効果が再び高まるのが、不利である。   Ohmic contacts and Schottky contacts can be used in hydrogen or deuterium atmospheres to reduce the density of unbonded bonds on the contact interface, thereby improving electrical or optical properties. It is inactivated by the temperature treatment inside. However, this type of deactivation disadvantageously changes the work function of the metal relative to the other layers, not the Schottky barrier. Furthermore, it is disadvantageous that, for example, at a relatively low temperature of 200 to 300 ° C., hydrogen leaks again, and therefore the deactivation effect is increased again.

従来技術では、金属に対する第一の結果が周知であり、その場合、周期表でＶＩ族の元素（カルコゲン）を用いて、所定の純粋な金属と半導体との間の境界面を不活性化することによって、そのような遷移域がオーム性挙動を示すようになっている。   In the prior art, the first result for metals is well known, in which case a group VI element (chalcogen) in the periodic table is used to deactivate the interface between a given pure metal and a semiconductor. As a result, such a transition region shows ohmic behavior.

そこで、非特許文献１により、シリコン表面の不活性化のための吸着質として、カルコゲンである硫黄、セレンを用いることが知られている。この場合、シリコン表面の空いた結合手（タングリングボンド）は、これらの吸着質によって結合されることとなる。   Therefore, it is known from Non-Patent Document 1 that sulfur or selenium, which are chalcogens, is used as an adsorbate for inactivating the silicon surface. In this case, the vacant bond (tangling bond) on the silicon surface is bonded by these adsorbates.

非特許文献２により、セレンから成る不活性化層を用いて、マグネシウムとのオーム接点を製作することが知られている。そのために、超高真空条件（ＵＨＶ）下において、分子線エピタキシー設備内で、セレンとマグネシウムをシリコン基板上に析出させている。この場合、セレン層は、単分子膜の厚さを持ち、この上に、ＵＨＶ条件下で、金属を析出させている。   It is known from Non-Patent Document 2 that an ohmic contact with magnesium is produced using a passivation layer made of selenium. Therefore, selenium and magnesium are deposited on a silicon substrate in a molecular beam epitaxy facility under ultra high vacuum conditions (UHV). In this case, the selenium layer has a thickness of a monomolecular film, and a metal is deposited thereon under UHV conditions.

従来技術により生成された接点は、その不活性化効果が、約３００°Ｃ以内でのみ現れるということが欠点である。しかし、そのために、工業的な、即ち、大量生産に合ったシリコン素子の処理可能性を実現することは不可能である。   The disadvantage of the contacts produced according to the prior art is that their deactivation effect only appears within about 300 ° C. However, for this reason, it is impossible to realize industrial processability of silicon elements suitable for mass production.

更に、従来技術により周知の不活性化効果が、ＵＨＶ析出によってのみ、そして僅かに数種の純粋な金属を用いてのみ現れるということが不利である。同様に、これらの方法は、工業化に向いておらず、従って金属−半導体接点の大量生産による製作には適していない。
Kaziras, Phys. Rev. B43, 6824(1991) Tao et al., Appl. Phys. Lett. 82, 1559(2003) Rashba E. I., Fiz. Tverd. Tela (Leningrad) (1960), Sov. Phys. Solid State 2, 1109ff Guo, J. und Lundstrom, M.S. (2002). IEEE Trans. Electron Devices 49, 1897ff Furthermore, it is disadvantageous that the inactivation effect known from the prior art appears only by UHV deposition and only with a few pure metals. Similarly, these methods are not suitable for industrialization and are therefore not suitable for mass production of metal-semiconductor contacts.
Kaziras, Phys. Rev. B43, 6824 (1991) Tao et al., Appl. Phys. Lett. 82, 1559 (2003) Rashba EI, Fiz.Tverd.Tela (Leningrad) (1960), Sov.Phys.Solid State 2, 1109ff Guo, J. und Lundstrom, MS (2002). IEEE Trans. Electron Devices 49, 1897ff

以上のことから、この発明の課題は、第一の層とこの第一の層に隣接する層との間に、障壁の高さを調節することが可能であるオーム接点及びショットキー接点を製作する方法を提供することである。   In view of the above, the object of the present invention is to fabricate an ohmic contact and a Schottky contact capable of adjusting the height of the barrier between the first layer and a layer adjacent to the first layer. Is to provide a way to do.

更に、この発明の課題は、そのような接点を有する素子を提供するとともに、従来技術の素子と比べて、その特別な有用性と有利な特性を提示することである。   It is a further object of the present invention to provide an element having such a contact and to present its particular usefulness and advantageous properties as compared to prior art elements.

この課題は、主請求項にもとづく方法及び副請求項にもとづく電子素子によって解決される。有利な実施形態は、それらを引用している各請求項により明らかにされている。   This problem is solved by a method according to the main claim and an electronic element according to the subclaims. Advantageous embodiments are clarified by the claims which cite them.

この接点の製作方法は、先ずは不活性化元素を、第一の層又は隣接層の中に組み入れるか、或いは層の上に堆積させるものと規定する。   The method of making this contact specifies that the inactivating element is first incorporated into or deposited on the first layer or adjacent layer.

不活性化元素を、第一の層の形成前に、その出発成分の中に組み入れるか、或いは堆積させることも可能である。   It is also possible for the inert element to be incorporated or deposited into the starting component prior to the formation of the first layer.

隣接層としては、第一の層の選定に応じて、半導体層か、さもなければ絶縁体を選定することができる。   As the adjacent layer, a semiconductor layer or an insulator can be selected depending on the selection of the first layer.

第一の層としては、ケイ化物、ゲルマニウム化物、純粋な金属の中の一つを選定することができる。   As the first layer, one of silicide, germanide, and pure metal can be selected.

即ち、第一の層自体としてのケイ化物、ゲルマニウム化物、金属の中か、さもなければケイ化物の形成又はゲルマニウム化物の形成の前に、その金属の出発成分の中か、或いはシリコン又はゲルマニウムを含有する出発成分の中に、不活性化元素を組み入れることも可能である。   That is, either in the silicide, germanium, metal as the first layer itself, or in the starting component of the metal, or silicon or germanium, prior to silicide formation or germanide formation. It is also possible to incorporate inactivating elements in the starting components contained.

それに続いて、温度処理によって、少なくとも第一の層の隣接層との境界面において、不活性化元素の濃縮を行う。   Subsequently, the inert element is concentrated at least at the interface between the first layer and the adjacent layer by temperature treatment.

ケイ化物又はゲルマニウム化物の金属成分とシリコン又はゲルマニウムを含有する成分の両方又は一方に不活性化元素を組み入れることが可能である場合、温度処理は、第一の層としてのケイ化物を形成させる、或いはゲルマニウム化物を形成させることとなると同時に、隣接層との境界面において、不活性物質を自己調整する形で濃縮させるのに利用することができる。   If the passivation element can be incorporated into the metal component of the silicide or germanium and / or the component containing silicon or germanium, the temperature treatment causes the silicide to form as a first layer. Alternatively, germanium can be formed, and at the same time, it can be used to concentrate the inert substance in a self-adjusting manner at the interface with the adjacent layer.

第一の層と隣接層との間の境界面は、不活性化元素の濃縮によって不活性化されて、第一の層と隣接層との間における接点を製作するために用いられる。   The interface between the first layer and the adjacent layer is deactivated by the concentration of the inactivating element and used to make a contact between the first layer and the adjacent layer.

即ち、ここでは、境界面の不活性化とは、シリコン表面における空いた結合手の単純な飽和だけではないものと解釈する。むしろ、ここでは、金属ケイ化物−半導体接点又は金属ゲルマニウム化物−半導体接点の場合に、ショットキー障壁を低下させるか、それどころか完全に解消することを可能とする広い技術思想を想定している。この接点の温度安定性が得られる。   That is, here, the deactivation of the interface is interpreted not only as a simple saturation of a vacant bond on the silicon surface. Rather, a broad technical idea is assumed here that allows the Schottky barrier to be lowered or even completely eliminated in the case of metal silicide-semiconductor contacts or metal germanide-semiconductor contacts. The temperature stability of this contact is obtained.

金属ケイ化物又は金属ゲルマニウム化物−絶縁体接点の場合、境界面での仕事関数が変化又は低下される。   In the case of metal silicide or metal germanide-insulator contacts, the work function at the interface is changed or lowered.

不活性化の間に、不活性化元素が、空いた結合手の端に付いて、第一の層と隣接層の境界面において、その構造を作り上げる。   During deactivation, the deactivating element attaches to the end of the vacant bond and creates its structure at the interface between the first layer and the adjacent layer.

隣接層としては、例えば、シリコンの半導体層か、さもなければ誘電体を選定する。隣接層は、基板、即ち、第一の層に対する支持機能を持つことができる。   As the adjacent layer, for example, a silicon semiconductor layer or a dielectric is selected. The adjacent layer can have a support function for the substrate, ie the first layer.

ケイ化物としては、金属ケイ化物又は半導体ケイ化物を選定する。   As the silicide, a metal silicide or a semiconductor silicide is selected.

この発明の範囲においては、このような接点を製作するために、少なくとも第一の層の隣接層との境界面の不活性化は、それに関して、従来技術とは逆に、純粋な金属以外に、ケイ化物とゲルマニウム化物も用いられるので、その他の非常に多様な処理の可能性を許容するものであることが分かっている。   Within the scope of the present invention, in order to make such a contact, at least the deactivation of the interface with the adjacent layer of the first layer is related to that other than pure metal, contrary to the prior art. Silicides and germanides are also used, and have been found to allow for a great variety of other processing possibilities.

ケイ化物／ゲルマニウム化物は、純粋な金属を接点として持つ不活性化された金属−半導体接点と比較して、有利には、温度安定性が遥かに高いことと、そのためその後における処理可能性が改善されることとを特徴としている。従って、特に有利には、従来技術による方法では実現できなかった、温度に強い接点を製作することが可能となる。   Silicide / germanide advantageously has a much higher temperature stability and therefore improved subsequent processability compared to deactivated metal-semiconductor contacts with pure metal contacts. It is characterized by being. It is therefore particularly advantageous to produce temperature-resistant contacts that could not be realized with the prior art method.

従来技術で周知の不活性化元素及び金属を順次析出させる方法は、この発明による方法と比較できるものではない。むしろ、この発明による方法は、境界面における不活性化元素の自己調整による、即ち、局所的に限定された濃縮を提供するものである。このことは、これまで従来技術では達成されなかった、シリコンから成る半導体や誘電体などの隣接層上における原子レベルで急峻なオーム接点を持つ電子素子に対する前提条件である。   The method of sequentially depositing inactivating elements and metals known in the prior art is not comparable to the method according to the invention. Rather, the method according to the invention provides a self-regulating, ie locally limited enrichment, of the inactivating elements at the interface. This is a precondition for an electronic device having a steep ohmic contact at an atomic level on an adjacent layer such as a semiconductor made of silicon or a dielectric, which has not been achieved by the prior art.

そのために、不活性化元素を析出させるか、或いは注入して、それに続く温度処理によって、ケイ化物の隣接層との境界面において濃縮させる。   For this purpose, an inert element is deposited or injected and concentrated at the interface with the adjacent layer of silicide by a subsequent temperature treatment.

そのために、不活性化元素を、第一の層と隣接層との間の層として析出させるか、或いは基板としての隣接層内における表面の直ぐ近くに組み入れることが可能である。   To that end, the passivating element can be deposited as a layer between the first layer and the adjacent layer, or incorporated in the immediate vicinity of the surface in the adjacent layer as the substrate.

しかし、不活性化元素を、既に出来上がったケイ化物又はゲルマニウム化物の中に組み入れることも可能である。   However, it is also possible to incorporate inactivating elements into the already produced silicides or germanides.

また、不活性化元素を、形成しようとしているケイ化物又はゲルマニウム化物の金属成分とシリコン又はゲルマニウムを含有する成分の一方又は両方の中に組み入れるか、或いは堆積させて、ケイ化物の形成又はゲルマニウム化物の形成と同時に、その隣接層との境界面に濃縮させるために、熱処理を用いることが可能である。   The passivating element may also be incorporated or deposited in one or both of the metal or silicon or germanium containing component of the silicide or germanide to be formed to form the silicide or germanide. At the same time as forming, heat treatment can be used to concentrate at the interface with its adjacent layer.

隣接層の選定に応じて、これらの方法を組み合せることも可能である。そのことは、不活性化元素を、隣接層にも、金属成分とシリコンを含有する成分、ゲルマニウム化物を形成する場合にはゲルマニウムを含有する成分の両方又は一方に組み入れる、或いは堆積させることが可能であり、それに続いて濃縮と場合によってはケイ化物又はゲルマニウム化物の形成のために、温度処理を行うことを意味する。   These methods can be combined depending on the selection of the adjacent layer. This means that the passivating element can be incorporated into or deposited in the adjacent layer in the metal component and / or silicon component, or in the case of forming the germanide, the germanium component. Followed by a temperature treatment for concentration and possibly formation of silicides or germanides.

常に、不活性化元素の注入又は析出後に、温度処理によって、第一の層の隣接層との一つ又は複数の境界面において不活性化元素の活発な濃縮を行うことが重要である。   It is important to always actively concentrate the passivating element at one or more interfaces with the adjacent layer of the first layer by temperature treatment after the injecting or depositing passivating element.

この温度処理に関しては、層構造を、アニールするか、或いは不活性雰囲気内において、相応の温度の下で酸化させることができる。   For this temperature treatment, the layer structure can be annealed or oxidized at a corresponding temperature in an inert atmosphere.

不活性化元素の濃縮は、隣接層との境界面において、半導体層からの熱誘導による偏析又は第一の層から不活性化元素の拡散によって行われる。   The concentration of the inactivating element is performed by segregation by heat induction from the semiconductor layer or diffusion of the inactivating element from the first layer at the interface with the adjacent layer.

これに関する前提条件は、その層内における不活性化元素の可溶性が十分に小さいことである。予め析出させた、或いは注入した不活性化元素の濃縮は、前述した通り、第一の層を熱誘導により形成している間、即ち、ケイ化物又はゲルマニウム化物を形成している間に引き起こすこともできる。これに関する前提条件は、第一の層内における不活性化元素の可溶性が十分に小さいことである。そして、雪かき効果によって、不活性化元素を、ケイ化物又はゲルマニウム化物の前線から隣接層に、即ち、例えばシリコンから成る半導体層又は誘電体に移動させるものである。   A prerequisite for this is that the inactivation element is sufficiently soluble in the layer. Concentration of the pre-deposited or injected inert element, as described above, should occur during the formation of the first layer by thermal induction, i.e. during the formation of silicides or germanides. You can also. A prerequisite for this is that the solubility of the inactivating element in the first layer is sufficiently small. Then, the deactivation element is moved from the front of the silicide or germanide to the adjacent layer, that is, to the semiconductor layer or dielectric made of, for example, silicon by the snow shoveling effect.

この発明の特に有利な実施形態では、その次に、境界面の不活性化の他に、同時に第一の層を形成するために、温度処理を用いる。   In a particularly advantageous embodiment of the invention, a temperature treatment is then used to form the first layer at the same time in addition to the deactivation of the interface.

不活性化元素としては、特にセレン、硫黄、テルルなどのカルコゲンを選定する。硫黄、セレンなどのカルコゲンは、シリコン及びケイ化物／ゲルマニウム化物において、特に強い偏析効果を示し、その結果第一の層と隣接層との間の境界面において、熱により硫黄、セレン、テルルの中の一つが濃縮されることとなる。   As the inactivating element, chalcogens such as selenium, sulfur and tellurium are particularly selected. Chalcogens such as sulfur and selenium show particularly strong segregation effects in silicon and silicides / germanides, and as a result, heat causes sulfur, selenium, and tellurium to enter the interface between the first and adjacent layers. One of these will be concentrated.

特にカルコゲンを用いた不活性化のためには、有利には層構造の相応の部分への添加量を１０12〜１０16ｃｍ-2として、ケイ化物又はゲルマニウム化物か、その形成前の成分か、当該の第一の層としての金属と場合によっては隣接層にも、不活性化元素を堆積又は組み入れる。第一の層の隣接層との境界面の完全な不活性化のために、当業者は、不活性化元素のほぼ単分子膜における濃縮に対応する添加量を見積もるであろう。より低い濃縮の場合にも、ケイ化物又はショットキー障壁の仕事関数の低下を実現することができる。 Especially for inactivation with chalcogen, it is advantageous if the amount added to the corresponding part of the layer structure is 10 12 to 10 16 cm −2 , whether it is a silicide or germanium, or a component before its formation. The inert element is deposited or incorporated in the metal as the first layer and possibly also in the adjacent layer. For complete deactivation of the interface of the first layer with the adjacent layer, the person skilled in the art will estimate the amount of addition corresponding to the concentration of the deactivating element in approximately a monolayer. Even at lower concentrations, a reduction in the work function of the silicide or Schottky barrier can be achieved.

境界面の不活性化は、水素又は重水素を用いて、或いは一般的に周期表でＩ群のイオンにより実施することもできる。そのために、不活性化に必要な不活性化元素の組み入れは、前述した通り、ケイ化物又はゲルマニウム化物の生成の前又は後に行うことができる。有利には、このことは、当業者が、一連の措置を、これらの材料系統に適合させることが可能となるという効果を奏するものである。   Interface deactivation can also be carried out with hydrogen or deuterium, or generally with group I ions in the periodic table. For this purpose, the incorporation of the deactivating elements necessary for deactivation can be carried out before or after the formation of the silicide or germanide as described above. This advantageously has the effect that the person skilled in the art can adapt a series of measures to these material systems.

隣接層として、シリコンから成る単純な半導体層だけは考えられない。むしろ、これらの層は、将来益々重要となってくるので、歪シリコン又は金属を用いてゲルマニウム化物に転化されたゲルマニウム、或いはＳｉ−Ｇｅ、Ｓｉ−Ｃ、Ｓｉ−Ｇｅ−Ｃから成る合金を使用することもできる。   Only a simple semiconductor layer made of silicon cannot be considered as the adjacent layer. Rather, these layers will become increasingly important in the future, so use strained silicon or germanium converted to germanide using metal or an alloy of Si-Ge, Si-C, Si-Ge-C. You can also

隣接層として、純粋なシリコン基板ではなく、基板としてのＳＯＩ基板の特に薄く、ほぼ大量生産可能なシリコン・カバー層か、或いは又カバー層として歪シリコン、Ｓｉ−Ｇｅ、Ｓｉ−Ｇｅ−Ｃ、ゲルマニウムの中の一つを備えたＳＯＩ基板を選定することも可能である。   As an adjacent layer, not a pure silicon substrate, but an SOI substrate as a substrate, especially a thin, almost mass-produceable silicon cover layer, or alternatively as a cover layer, strained silicon, Si-Ge, Si-Ge-C, germanium It is also possible to select an SOI substrate having one of the above.

金属ケイ化物又は金属ゲルマニウム化物の形成は、従来技術にもとづき、シリコン又はゲルマニウム基板上での金属の析出とそれに続くアニール、或いは接点領域での金属蒸着前に、更なる選択的な析出、大抵はシリコン（又はＳｉ−Ｇｅ）の選択的なエピタクシーとそれに続く温度処理によって行う。   The formation of metal silicides or metal germanides is based on the prior art, with further selective deposition, usually prior to metal deposition on a silicon or germanium substrate followed by annealing or metal deposition in the contact area. This is done by selective epitaxy of silicon (or Si-Ge) followed by temperature treatment.

温度処理によって、隣接層としてのゲルマニウム層から、ゲルマニウム化物が生じ、Ｓｉ−Ｇｅ合金から、Ｍ−Ｓｉ−Ｇｅ（Ｍ＝金属）の三元ケイ化物が形成される。   By the temperature treatment, germanide is generated from the germanium layer as the adjacent layer, and ternary silicide of M-Si-Ge (M = metal) is formed from the Si-Ge alloy.

第一の層として、金属ケイ化物の代わりに、半導体ケイ化物を選定する、或いは析出又は形成することも可能である。半導体ケイ化物として、例えば、Ｒｕ2 Ｓｉ3 又はβ−ＦｅＳｉ2 が考えられる。ケイ化物と、例えば、隣接層としてのシリコン基板との間の境界面の不活性化によって、バンドの不連続性を変えることができる。半導体ケイ化物に、例えば、マンガン、コバルト、鉄などの好適な材料をドーピングすることによって、磁気特性を持たせるとともに、シリコン基板に対する境界面を、この発明にもとづき不活性化させるという前提条件の下で、磁性を持つソース及びドレイン接点とゲートを備えた、所謂スピントランジスターを実現することができる。偏極電子は、磁性を持つソース接点（磁性半導体ケイ化物）からシリコンから成るチャネル領域に注入されて、電界効果、所謂ラシュバ効果（非特許文献３）によって、スピン方向を回転される。このスピン回転は、偏極電子が磁性を持つドレイン領域に進入した際に、抵抗の変化を生じさせ、この変化は、トランジスター信号として読み出すことができる。 As the first layer, it is also possible to select or deposit or form a semiconductor silicide instead of a metal silicide. As the semiconductor silicide, for example, Ru 2 Si 3 or β-FeSi 2 can be considered. Band discontinuities can be altered by passivation of the interface between the silicide and, for example, a silicon substrate as an adjacent layer. Under the precondition that the semiconductor silicide is doped with a suitable material such as manganese, cobalt, iron, etc. to give magnetic properties and the interface to the silicon substrate is deactivated according to the invention. Thus, a so-called spin transistor having magnetic source and drain contacts and a gate can be realized. Polarized electrons are injected from a magnetic source contact (magnetic semiconductor silicide) into a channel region made of silicon and rotated in the spin direction by a field effect, the so-called Rashba effect (Non-Patent Document 3). This spin rotation causes a change in resistance when polarized electrons enter the magnetic drain region, and this change can be read out as a transistor signal.

この発明の別の有利な実施形態では、隣接層として、半導体層ではなく、誘電体を選定し、そのケイ化物又はゲルマニウム化物に対する、或いは第一の層としての金属に対する境界面を不活性化するものである。そうすることによって、有利には、金属ケイ化物／金属ゲルマニウム化物−絶縁体接点及び遷移域の仕事関数を、その接点又は遷移域の境界面における不活性化元素の濃縮により調整することができるとの効果を奏するものである。ショットキー接点の場合と同様に、金属と絶縁体によって、仕事関数が決定される。   In another advantageous embodiment of the invention, a dielectric is chosen as the adjacent layer, not a semiconductor layer, to deactivate the interface to its silicide or germanide, or to the metal as the first layer. Is. By doing so, advantageously, the work function of the metal silicide / metal germanide-insulator contact and transition zone can be adjusted by enrichment of the inactivating elements at the interface of the contact or transition zone. The effect of this is achieved. As with the Schottky contact, the work function is determined by the metal and the insulator.

金属ケイ化物−絶縁体遷移域は、特に有利には、今後のＭＯＳＦＥＴにおけるゲート接点として用いられる。ゲート誘電体上における今日のシリコン技術で一般的な（二層の）ケイ化物に形成されたポリシリコン−ゲート接点は、ゲート容量を一層低減させるために、例えば、金属ケイ化物から成る金属接点によって置き換えられる。   The metal silicide-insulator transition zone is particularly advantageously used as a gate contact in future MOSFETs. Polysilicon-gate contacts formed in (bilayer) silicides common in today's silicon technology on gate dielectrics, for example, by metal contacts made of metal silicides to further reduce gate capacitance. Replaced.

隣接層としての誘電体に関しては、特にＳｉＯ2 又はＳｉＯx Ｎy 、或いはより大きな誘電率を持つ酸化物、所謂高Ｋ酸化物、例えば、ＨｆＯx 、ＺｒＯx 、ＬａＡｌＯx などを選定することができる。 With respect to the dielectric as the adjacent layer, SiO 2 or SiO x N y or an oxide having a higher dielectric constant, so-called high K oxide, such as HfO x , ZrO x , LaAlO x, etc. may be selected. it can.

金属ケイ化物又はゲルマニウム化物の金属成分は、有利には、コバルト、ニッケル、チタン、白金、タングステン、モリブデンのグループの中から選定される。   The metal component of the metal silicide or germanide is advantageously selected from the group of cobalt, nickel, titanium, platinum, tungsten, molybdenum.

そして、金属ケイ化物又は金属ゲルマニウム化物は、有利には、隣接するシリコン又はゲルマニウムを含有する層の上に好適な金属層を析出又は堆積させた後に、アニールすることによって生成される。   The metal silicide or metal germanide is then advantageously produced by annealing after depositing or depositing a suitable metal layer on the adjacent silicon or germanium containing layer.

従って、要約すると、以下の間において、不活性化した境界面を持つ接点又は遷移域を形成することが可能である。
・第一の層としての半導体−ケイ化物と隣接層としての半導体層との間
・第一の層としての金属−ケイ化物／金属−ゲルマニウム化物と隣接層としての半導体層又は絶縁体との間
・純粋な金属と絶縁体との間
この方法は、マスクを用いた形で実施することができる。こうすることによって、有利には、接点の製作を、横方向に対して制限するものである。 In summary, therefore, it is possible to form a contact or transition zone with an inactivated interface between:
Between the semiconductor as the first layer-silicide and the semiconductor layer as the adjacent layer.Between the metal-silicide / metal-germanide as the first layer and the semiconductor layer or insulator as the adjacent layer. • Between pure metal and insulator This method can be carried out using a mask. This advantageously limits the production of the contacts in the lateral direction.

金属ケイ化物又は金属ゲルマニウム化物を自己調整する形で形成するために、従来技術により用いられていたＳｉＯ2 マスクを、同時に不活性化元素に対する注入マスクとして使用することは、特に有利である。 In order to form the metal silicide or metal germanide in a self-adjusting manner, it is particularly advantageous to use the SiO 2 mask used according to the prior art as an implantation mask for the inactivating element at the same time.

従って、この方法によって達成される利点は、障壁の高さが調整可能であるオーム接点又はショットキー接点と、仕事関数が調整可能である金属ケイ化物又は金属ゲルマニウム化物−絶縁体遷移域の製作に関するものである。この場合、マイクロエレクトロニクスで既に大量生産する形で処理されている材料を使用している。これを用いて、オーム接点及び負のショットキー障壁も調整することができる。負のショットキー障壁は、特に有利には、それによって隣接層、例えば、半導体への電子の弾道注入を実現することができるので、超高速素子に使用することができる（非特許文献４）。   Thus, the advantages achieved by this method relate to the fabrication of ohmic or Schottky contacts with adjustable barrier heights and metal silicide or metal germanide-insulator transition zones with adjustable work functions. Is. In this case, materials that have already been processed in mass production by microelectronics are used. This can also be used to adjust ohmic contacts and negative Schottky barriers. A negative Schottky barrier can be used for ultra-high speed devices, particularly advantageously because it allows ballistic injection of electrons into adjacent layers, eg, semiconductors (Non-Patent Document 4).

従って、この発明による電子素子は、この方法で製作された、少なくとも一つの不活性化した接点を有する。この発明による接点は、今後のＭＯＳＦＥＴに対する、所謂金属ゲートを製作するのに特に適しており、その際、特に硫黄、セレン、テルルの中の一つを用いて、ゲート誘電体に対する仕事関数を調節するものである。   The electronic device according to the invention therefore has at least one deactivated contact made in this way. The contacts according to the invention are particularly suitable for fabricating so-called metal gates for future MOSFETs, in particular using one of sulfur, selenium or tellurium to adjust the work function for the gate dielectric. To do.

この方法を用いて、例えば、ショットキー障壁ＭＯＳＦＥＴ（ＳＢ−ＭＯＳＦＥＴ；ＭＯＳＦＥＴ：酸化金属半導体電界効果トランジスター）に対する、極めて平坦な金属ケイ化物−半導体接点も製作することが可能である。この極めて平坦な接点により、金属ケイ化物−半導体遷移域におけるショットキー障壁を低減するか、或いはそれどころか完全に解消することが可能となり、その結果負のショットキー障壁が形成される。そうすることによって、特に絶縁体上シリコン（ＳＯＩ）基板上におけるＳＢ−ＭＯＳＦＥＴの縮小化は、マルチゲート構造においても、１０ナノメートル以内のゲート長まで可能となる。   Using this method, it is also possible to produce very flat metal silicide-semiconductor contacts, for example for Schottky barrier MOSFETs (SB-MOSFETs; MOSFETs: metal oxide semiconductor field effect transistors). This extremely flat contact allows the Schottky barrier in the metal silicide-semiconductor transition region to be reduced or even completely eliminated, resulting in the formation of a negative Schottky barrier. By doing so, it is possible to reduce the SB-MOSFET, particularly on a silicon-on-insulator (SOI) substrate, to a gate length of 10 nanometers or less even in a multi-gate structure.

半導体−ケイ化物を第一の層とする場合、所謂ラシュバ効果を活用した、半導体−ケイ化物から隣接層としての半導体層へのスピン伝送を可能とするスピントランジスターを実現することができる。   In the case where the semiconductor-silicide is used as the first layer, a spin transistor that enables spin transfer from the semiconductor-silicide to the semiconductor layer as an adjacent layer utilizing the so-called Rashba effect can be realized.

以下において、九つの実施例と添付した七つの図面にもとづき、この発明について、より詳しく記述する。   In the following, the present invention will be described in more detail on the basis of nine embodiments and the attached seven drawings.

（図１）：
第一の層としての金属ケイ化物５と隣接層としての半導体層１の間に、不活性化した接点を形成するために、先ずは、特に純粋なシリコンから成る、シリコンを含有する半導体基板１上に、例えばＳｉＯ2 から成る、マスク２を堆積させる（図１ａ））。更に、この注入マスク２を用いて、接点の製作を、横方向に対して制限している。 (Figure 1):
In order to form an inactivated contact between the metal silicide 5 as the first layer and the semiconductor layer 1 as the adjacent layer, first, a semiconductor substrate 1 containing silicon, which is composed in particular of pure silicon. On top, a mask 2 made of, for example, SiO 2 is deposited (FIG. 1a)). Furthermore, using this implantation mask 2, the production of the contacts is restricted in the lateral direction.

その次に、カルコゲンとして、セレン、硫黄、テルルの中の一つを、半導体層１の表面近く、即ち、例えば数百ナノメートルの深さにまで注入する。このプロセスは、矢印で示されている（図１ｂ））。温度処理によって十分な不活性化を達成することが可能なように、添加量を選定する。このために、典型的には、１０13〜１０15ｃｍ-2の添加量で注入する。表面におけるカルコゲンの濃縮及び注入欠陥の補修のために、任意選択として温度処理を行う。 Next, one of selenium, sulfur, and tellurium is injected as a chalcogen near the surface of the semiconductor layer 1, that is, to a depth of, for example, several hundred nanometers. This process is indicated by arrows (FIG. 1b)). The addition amount is selected so that sufficient inactivation can be achieved by temperature treatment. For this purpose, implantation is typically carried out with an addition amount of 10 13 to 10 15 cm −2 . A temperature treatment is optionally performed to concentrate chalcogen on the surface and repair injection defects.

注入後、従って半導体層１の上又は中に注入領域６を形成した後に、金属ケイ化物−半導体接点の製作を行う。このために、先ずは、例えば、コバルト、ニッケル、チタン、プラチナ、タングステン、モリブデンのグループの中から選定した、ケイ化物の金属成分４を、例えば５〜５０ナノメートルの薄い層として析出させる。この金属をコバルトとした場合、有利には、ケイ化物を形成するための二段階のアニールを実施する前に、例えば１０ナノメートルの追加のチタン保護層を更に積層させる（図示していない）。約５５０°Ｃでの第一のアニール後に、転化しなかった金属層を選択エッチングする。第二のアニールを、７００〜９００°Ｃの温度範囲で、例えば３０秒行う。マスク２の外の事前にカルコゲンを注入した領域において、ケイ化物の形成が行われるので、有利には、金属ケイ化物５の半導体層１との境界面６ａ，ｂにおいてカルコゲンを濃縮させ、そのようにして効率的な不活性化を達成している。注入マスクとして、それと同時にケイ化物を形成するためにＳｉＯ2 マスクを利用することによって、ケイ化物の形成と不活性化が同じ領域上のマスクによって制限されることとなるので、不活性化した境界面の形成も、自己調整する形で行われる。 After the implantation, and thus after the implantation region 6 has been formed on or in the semiconductor layer 1, a metal silicide-semiconductor contact is made. For this purpose, first a metal component 4 of silicide, for example selected from the group of cobalt, nickel, titanium, platinum, tungsten, molybdenum, is deposited as a thin layer, for example of 5 to 50 nanometers. If the metal is cobalt, an additional titanium protective layer, for example 10 nanometers, is advantageously deposited (not shown) before performing a two-step anneal to form a silicide. After the first anneal at about 550 ° C., the unconverted metal layer is selectively etched. The second annealing is performed in a temperature range of 700 to 900 ° C., for example, for 30 seconds. In the region where the chalcogen is previously implanted outside the mask 2, silicide formation is performed, so that advantageously, the chalcogen is concentrated at the boundary surfaces 6 a and 6 b of the metal silicide 5 with the semiconductor layer 1. Efficient inactivation is achieved. By using a SiO 2 mask to form a silicide at the same time as the implantation mask, the formation and inactivation of the silicide will be limited by the mask on the same region, so that the inactivated boundary Surface formation is also performed in a self-adjusting manner.

結果として、境界面６ａ，ｂにおける不活性化元素の高い濃縮による特に効率的な不活性化にもとづき、オーム接点、或いは低い、それどころか負のショットキー障壁を持つショットキー接点が生成されるものである。   As a result, an ohmic contact or a low Schottky contact with a negative Schottky barrier is generated based on a particularly efficient deactivation due to a high concentration of deactivating elements at the interface 6a, b. is there.

（図２）：
第一の層としての金属ケイ化物２５と隣接層としての半導体層２１の間に不活性化した接点を形成するために、又もや、先ずは特に半導体としてのシリコンから成る半導体基板２１上に、例えばＳｉＯ2 から成るマスク２２を堆積させる（図２ａ））。更に、例えばＳｉＯ2 から成る注入マスク２２を用いて、接点の製作を、横方向に対して制限している。 (Figure 2):
In order to form an inactivated contact between the metal silicide 25 as the first layer and the semiconductor layer 21 as the adjacent layer, again, first, for example, on the semiconductor substrate 21 made of silicon as the semiconductor, for example, A mask 22 made of SiO 2 is deposited (FIG. 2a)). Furthermore, the production of the contacts is restricted in the lateral direction by using, for example, an implantation mask 22 made of SiO 2 .

第一の実施例とは反対に、矢印で示したカルコゲンの注入の前に、先ずは半導体層２１の上に、金属ケイ化物２５を生成する。このために、金属を、図２ａ）の構造上に堆積させて、従来技術にもとづき、自己調整する形で、マスク２２で覆われていない領域において、温度処理によってケイ化物２５に転化させる。この金属ケイ化物−半導体接点は、例えばＴｉＳｉ2 、ＣｏＳｉ2 、ＮｉＳｉ、ＮｉＳｉ2 、ＰｔＳｉ、ＷＳｉ2 から、或いは別の半導体層２１に対する別の金属ケイ化物２５から構成される。金属ケイ化物２５は、第一の実施例から周知の通り、シリコン半導体層２１に対して平行及び垂直に延びる境界面２６ａ，２６ｂを有する。従って、金属ケイ化物２５は、シリコン層２１の中又は上にも配置されることとなる。 Contrary to the first embodiment, first, a metal silicide 25 is formed on the semiconductor layer 21 before chalcogen injection indicated by an arrow. For this purpose, metal is deposited on the structure of FIG. 2a) and converted to silicide 25 by temperature treatment in a region that is not covered by mask 22 in a self-adjusting manner according to the prior art. This metal silicide-semiconductor contact is composed of, for example, TiSi 2 , CoSi 2 , NiSi, NiSi 2 , PtSi, WSi 2 , or another metal silicide 25 to another semiconductor layer 21. As is well known from the first embodiment, the metal silicide 25 has boundary surfaces 26 a and 26 b extending parallel and perpendicular to the silicon semiconductor layer 21. Accordingly, the metal silicide 25 is also disposed in or on the silicon layer 21.

ケイ化物２５の製作後に初めて、カルコゲン、例えば硫黄、セレン、テルルの中の一つを、金属ケイ化物２５に直に、或いはシリコン−半導体層２１の境界面近くに注入する（図２ｂ））。アニール後に十分な不活性化が達成されるように、添加量を選定する。例えば、７ｘ１０14Ｓｅ+ ｃｍ-2をシリコン２１に、或いは境界面の近くに注入して、それに続いて、例えば７００〜１０００°Ｃの温度でアニールする。この場合、境界面２６ａと２６ｂでは、不活性化元素が濃縮される。こうすることによって、ケイ化物２５のショットキー障壁は、基板２１との境界面２６ａと２６ｂにおいて低減されて、不活性化が進むとともに低下し、その結果オーム接点（障壁＝０）又は負のショットキー接点が出来上がる。この濃縮は、注入添加量と基板における不活性化元素の偏析挙動によって決まる。 For the first time after the silicide 25 is fabricated, one of the chalcogens such as sulfur, selenium, and tellurium is implanted directly into the metal silicide 25 or near the interface of the silicon-semiconductor layer 21 (FIG. 2b)). The addition amount is selected so that sufficient inactivation is achieved after annealing. For example, 7 × 10 14 Se + cm −2 is implanted into the silicon 21 or close to the interface, followed by annealing at a temperature of, for example, 700 to 1000 ° C. In this case, the inactivating elements are concentrated on the boundary surfaces 26a and 26b. By doing so, the Schottky barrier of the silicide 25 is reduced at the interfaces 26a and 26b with the substrate 21 and decreases as deactivation proceeds, resulting in ohmic contacts (barrier = 0) or negative shots. The key contact is completed. This concentration is determined by the amount of implanted additive and the segregation behavior of the inactivating element in the substrate.

（図３）：
第一の層としての金属ケイ化物３５と隣接層としての半導体層３１の間に不活性化した接点を形成するために、又もや、先ずは特に半導体としてのシリコンから成る半導体基板３１上に、例えばＳｉＯ2 から成るマスク３２を堆積させる（図３ａ））。更に、例えばＳｉＯ2 から成る注入マスク３２を用いて、接点の製作を、横方向に対して制限している。 (Figure 3):
In order to form an inactivated contact between the metal silicide 35 as the first layer and the semiconductor layer 31 as the adjacent layer, first again, for example, on the semiconductor substrate 31 made of silicon as the semiconductor, for example, A mask 32 made of SiO 2 is deposited (FIG. 3a)). Furthermore, the production of the contacts is restricted in the lateral direction by using, for example, an implantation mask 32 made of SiO 2 .

図３ｂ）において矢印で示された注入の前に、例えばコバルト、ニッケル、チタン、プラチナ、タングステン、モリブデンのグループから選定した金属３４を、例えば５〜５０ナノメートルの薄い金属層３４として析出させる（図３ａ））。   Prior to the implantation indicated by the arrows in FIG. 3b), a metal 34, for example selected from the group of cobalt, nickel, titanium, platinum, tungsten, molybdenum, is deposited as a thin metal layer 34, for example of 5 to 50 nanometers ( FIG. 3 a)).

それに続いて、又もや矢印で示した注入を、金属層３４に直接、又は金属層３４の隣接層３１との境界面の近くに、或いはこの両方の場所に行う（図３ｂ））。温度による活性化で金属ケイ化物３５を形成している間に、隣接層３１からの偏析と金属ケイ化物３５からの拡散の両方又は一方によって、不活性化元素を、境界面３６ａ，３６ｂにおいて濃縮させ、そのようにして所望の接点を生成する（図３ｃ））。転化しなかった金属層を除去するために、選択エッチングを使用することができる。   Subsequently, the implantation indicated by the arrows is performed again directly on the metal layer 34 or near the interface with the adjacent layer 31 of the metal layer 34 or both (FIG. 3b)). While forming the metal silicide 35 by activation by temperature, the deactivation element is concentrated at the boundary surfaces 36a and 36b by segregation from the adjacent layer 31 and / or diffusion from the metal silicide 35. So that the desired contact is generated (FIG. 3c)). Selective etching can be used to remove the unconverted metal layer.

（図４）：
第一の層としての金属ケイ化物４５と隣接層としての半導体層４１の間に不活性化したた接点を形成するために、又もや、先ずは特に半導体としてのシリコンから成る半導体基板４１上に、例えばＳｉＯ2 から成るマスク４２を堆積させる（図４ａ））。更に、例えばＳｉＯ2 から成る注入マスク４２を用いて、接点の製作を、横方向に対して制限している。 (Figure 4):
In order to form an inactivated contact between the metal silicide 45 as the first layer and the semiconductor layer 41 as the adjacent layer, first again, on the semiconductor substrate 41 made of silicon as the semiconductor in particular, For example, a mask 42 made of SiO 2 is deposited (FIG. 4a)). Furthermore, the production of the contacts is restricted in the lateral direction by using, for example, an implantation mask 42 made of SiO 2 .

これらの層構造４２，４１上に、先ずは不活性化層４６、例えばカルコゲンの単分子膜を析出させる（図４ｂ））
それに続いて、この層４６の上に、金属４４を析出させる（図４ｃ））。このために、例えばコバルト、ニッケル、チタン、プラチナ、タングステン、モリブデンのグループから選定した金属を、例えば５〜５０ナノメートルの薄い層４４として、不活性化層４６の上に析出させる。 On these layer structures 42 and 41, firstly, a passivation layer 46, for example, a monomolecular film of chalcogen is deposited (FIG. 4b)).
Subsequently, a metal 44 is deposited on this layer 46 (FIG. 4c)). For this purpose, for example, a metal selected from the group of cobalt, nickel, titanium, platinum, tungsten, molybdenum is deposited on the passivation layer 46 as a thin layer 44 of, for example, 5-50 nanometers.

アニールによって、シリコン半導体層４１の事前にカルコゲンを析出させた領域において、半導体層４１に対する金属ケイ化物４５と金属４４から成る接点を形成する。この場合、カルコゲンは、金属ケイ化物の半導体層４１との境界面４６ａ，４６ｂに濃縮され、そのようにして効率的な不活性化が達成される。生成した層構造を熱により処理して、ケイ化物を形成させることによって、不活性化したケイ化物接点が出来上がる（図４ｄ））。このことは、温度処理が、ケイ化物化のためとそれにより金属ケイ化物−半導体接点を製作するためにも、境界面４６ａ，４６ｂの不活性化のためにも用いられていることを意味する。   A contact made of a metal silicide 45 and a metal 44 is formed on the semiconductor layer 41 in a region where chalcogen is deposited in advance on the silicon semiconductor layer 41 by annealing. In this case, the chalcogen is concentrated on the boundary surfaces 46a and 46b with the metal silicide semiconductor layer 41, and thus efficient inactivation is achieved. By treating the resulting layer structure with heat to form a silicide, an inactivated silicide contact is produced (FIG. 4d)). This means that the temperature treatment is used both for silicidation and thereby for making metal silicide-semiconductor contacts and for deactivation of the interfaces 46a, 46b. .

従って、実施例１〜４では、それぞれ基板の機能を持つ半導体層が、隣接層として挙げられている。   Therefore, in Examples 1 to 4, semiconductor layers each having the function of a substrate are listed as adjacent layers.

（図５）：
この発明による方法では、この方法により金属ゲートの仕事関数を調節することも可能である。第一の層としての金属又は金属ケイ化物は、ゲート接点として用いられており、その仕事関数は、隣接層としての誘電体５７との境界面におけるカルコゲンを用いて調節することができる。 (Figure 5):
In the method according to the invention, the work function of the metal gate can also be adjusted by this method. The metal or metal silicide as the first layer is used as the gate contact, and its work function can be adjusted using chalcogen at the interface with the dielectric 57 as the adjacent layer.

実施例２と同様に、カルコゲンを事前に生成するケイ化物又は金属接点に注入して、アニールによって、金属ケイ化物５５と誘電体５７間の境界面に濃縮させることができ、そのことは、仕事関数を変化させることとなる（図５）。   Similar to Example 2, chalcogen can be injected into the pre-generated silicide or metal contact and concentrated by annealing to the interface between the metal silicide 55 and the dielectric 57, which The function will be changed (FIG. 5).

ここで、接点は、第一の層としての金属ケイ化物５５又は金属と隣接層としての誘電体５７との間の（図示していない）不活性化した境界面で構成される。この層構造は、支持層５９上に配置されている。   Here, the contact is composed of a metal silicide 55 as a first layer or a deactivated interface (not shown) between the metal and a dielectric 57 as an adjacent layer. This layer structure is arranged on the support layer 59.

（図６）：
半導体基板６９上において、第一の層としての金属ケイ化物６５と隣接層としての絶縁体６７との間に不活性化した接点を形成するために、先ずは誘電体６７を、次にアモルファスシリコン又はポリシリコン、或いはこれらに代わってポリＳｉ−Ｇｅ層６８を、その次にその上に金属６４を順番に析出させる（図６ａ））。ポリゲート材料６８に対して、不活性化元素を析出させるか、或いはこの材料内に注入することもできる（図示していない）。層６８と６４は、形成しようとしているケイ化物６５のシリコン成分及び金属成分を有する。 (Figure 6):
In order to form an inactivated contact between the metal silicide 65 as the first layer and the insulator 67 as the adjacent layer on the semiconductor substrate 69, first the dielectric 67 and then the amorphous silicon. Alternatively, polysilicon, or alternatively, a poly-Si-Ge layer 68 and then a metal 64 are deposited in turn (FIG. 6a). An inert element may be deposited or implanted into the polygate material 68 (not shown). Layers 68 and 64 have the silicon and metal components of silicide 65 that are to be formed.

次に、両方の層６８と６４を転化させて、金属ケイ化物６５を形成するとともに、誘電体６７との境界面６６ａを不活性化させることとなる熱処理が続く（図６ｂ））。   Next, both layers 68 and 64 are converted to form a metal silicide 65 and a heat treatment that inactivates the interface 66a with the dielectric 67 (FIG. 6b)).

ケイ化物であるＣｏＳｉ2 、ＴｉＳｉ2 、ＮｉＳｉが特に適している。ポリＳｉ−Ｇｅを層６８用の材料とする場合、三元ケイ化物であるＴｉＳｉx Ｇｅy とＮｉＳｉx Ｇｅy が特に適している。例えば、セレンをポリシリコン６８内に注入し、熱処理によって、第一の層としての金属ケイ化物６５と隣接層としての誘電体６７との間の境界面６６ａにおいて、セレンの濃縮を達成し、そのようにして金属ケイ化物６５の誘電体６７に対する仕事関数を調節することができる。 CoSi 2 , TiSi 2 and NiSi which are silicides are particularly suitable. When poly-Si-Ge is the material for layer 68, ternary silicides TiSi x Ge y and NiSi x Ge y are particularly suitable. For example, selenium is implanted into the polysilicon 68 and heat treatment achieves selenium concentration at the interface 66a between the metal silicide 65 as the first layer and the dielectric 67 as the adjacent layer, In this way, the work function of the metal silicide 65 with respect to the dielectric 67 can be adjusted.

ポリシリコン６８と金属６４の層厚は、ポリシリコンが完全に、或いはほぼ完全にケイ化物となるように選定する。層６９は、支持層であり、例えば、シリコンから構成される。   The layer thickness of the polysilicon 68 and the metal 64 is selected so that the polysilicon is completely or almost completely silicided. The layer 69 is a support layer and is made of, for example, silicon.

（図７）：
図７は、不活性化によりソース及びドレイン接点のショットキー障壁を負としたショットキー障壁ＭＯＳＦＥＴの製作を図示している。 (Figure 7):
FIG. 7 illustrates the fabrication of a Schottky barrier MOSFET with negative Schottky barriers at the source and drain contacts due to inactivation.

ＳｉＯ2 層７９上における５〜５０ナノメートルの薄いシリコン表面層７１を持つＳＯＩ基板の上に、又はＳｉ−Ｇｅ層７９上におけるシリコンから成る表面層７１の上に、ゲート構造８０，８１ａ，８１ｂ（図７ａ））を製作した後、実施例１〜４で記載した方法にもとづくケイ化物化及び不活性化によって、ソース及びドレイン接点７５ａ，ｂを製作する（図７ｂ））。 On the SOI substrate with a thin silicon surface layer 71 of 5 to 50 nanometers on the SiO 2 layer 79 or on the surface layer 71 made of silicon on the Si-Ge layer 79, the gate structures 80, 81a, 81b. After producing (FIG. 7a)), source and drain contacts 75a, b are produced by silicidation and inactivation based on the methods described in Examples 1-4 (FIG. 7b)).

この図７ａ）の素子構造は、第一の層としてのシリコン７１から成る半導体層上に配置された、隣接層としての誘電体７７で構成されている。ゲート接点８０、絶縁体スペーサー８１ａと８１ｂ、誘電体７７は、前述した通り、絶縁体上シリコンの上、又はＳｉＧｅ基板７１，７９の上に配置されている（図７ａ））。完成した素子構造は、ショットキーソース及びドレインの機能を持つ第一の層としての金属ケイ化物７５ａ，ｂを有する。ソース及びドレイン７６ａ，ｂの隣接層としてのＭＯＳＦＥＴチャネル７１との境界面において、温度処理によって、不活性化元素を濃縮させている。   The element structure of FIG. 7a) is composed of a dielectric 77 as an adjacent layer disposed on a semiconductor layer made of silicon 71 as a first layer. As described above, the gate contact 80, the insulator spacers 81a and 81b, and the dielectric 77 are disposed on the silicon on the insulator or on the SiGe substrates 71 and 79 (FIG. 7a). The completed device structure has metal silicides 75a and 75b as a first layer having functions of a Schottky source and a drain. The deactivation element is concentrated by temperature treatment at the interface with the MOSFET channel 71 as the adjacent layer of the source and drain 76a, b.

不活性化は、例えば、不活性化元素を、シリコン層７１のその後にソース及びドレインとなる領域に、並びに任意選択としてゲート材料８０、例えば、ポリシリコンにも注入することによって行うことができる。それに続いて、金属を析出させて（図示していない）、温度処理によって、ソース及びドレインとしての金属ケイ化物７５ａ，ｂと、任意選択としてポリシリコン上のゲートケイ化物も、自己調整する形で形成される。スペーサー８１ａと８１ｂ上の転化しなかった金属を、（ゲート８０上における実現状況にも応じて）湿式化学的に除去する。不活性化元素は、熱処理の間に境界面７６ａ，ｂにおいて濃縮されて、ケイ化物７５ａ，ｂのショットキー障壁を低下させる。その濃縮度合いに応じて、低い又は負の障壁を持つ接点が出来上がる。障壁を完全に解消した場合、即ち、障壁の高さ＝０の場合に、オーム接点を製作することが可能である。これに代わって、ゲート８０は、前述した方法の中の一つにもとづき、金属又は金属ケイ化物−ゲート接点としても製作することができる（図５と６を参照）。   Inactivation can be performed, for example, by implanting an inactivating element into regions that will subsequently become the source and drain of the silicon layer 71 and optionally also into the gate material 80, eg, polysilicon. Subsequently, metal is deposited (not shown), and metal silicides 75a and 75b as source and drain and optionally gate silicide on polysilicon are formed in a self-adjusting manner by temperature treatment. Is done. The unconverted metal on the spacers 81a and 81b is removed by wet chemistry (depending on the realization on the gate 80). The inactivating element is concentrated at the boundary surfaces 76a, b during the heat treatment, reducing the Schottky barrier of the silicides 75a, b. Depending on the degree of concentration, a contact with a low or negative barrier is created. It is possible to make ohmic contacts when the barrier is completely eliminated, i.e. when the height of the barrier = 0. Alternatively, the gate 80 can also be fabricated as a metal or metal silicide-gate contact based on one of the methods described above (see FIGS. 5 and 6).

出発層構造として、約３０ナノメートル以内の厚さを持つＳＯＩ基板のシリコン層７１を、完全空乏型ＭＯＳＦＥＴを形成することが可能な程に小さく選定することは、特に有利である。このゲート長を極端に小さく、即ち、約３０ナノメートルより小さく選定することが可能であるとともに、ＣｏＳｉ2 又はＮｉＳｉソース／ドレイン接点７５ａ，７５ｂを、例えばセレンで、チャネル方向７６ａ，７６ｂを向いた接点のソース及びドレイン側において不活性化することが、ショットキー障壁を負にすることとなる場合、有利には、ルンドストローム氏のシミュレーション計算により示される通り、荷電粒子の弾道輸送が可能となる。 As the starting layer structure, it is particularly advantageous to select the silicon layer 71 of the SOI substrate having a thickness within about 30 nanometers so small that a fully depleted MOSFET can be formed. The gate length extremely small, i.e., with can be chosen smaller than about 30 nanometers, CoSi 2 or NiSi source / drain contacts 75a, a 75b, for example, selenium, facing the channel direction 76a, 76b If deactivation on the source and drain side of the contact will result in a negative Schottky barrier, it will advantageously allow ballistic transport of charged particles, as shown by Lundstrom's simulation calculations. .

（図７）歪シリコンを持つ、或いはＳｉ−Ｇｅ層又はＳｉ−Ｇｅ−Ｃ層７１を持つショットキー障壁ＭＯＳＦＥＴ：
特に有利には、ショットキー障壁を製作するために、ＳＯＩの標準的なシリコン層の代わりに、ＳｉＯ2 ７９上における歪シリコン又はＳｉ−Ｇｅ、Ｓｉ−Ｇｅ−Ｃ７１を用いることができる。 (FIG. 7) Schottky barrier MOSFET with strained silicon or with Si-Ge layer or Si-Ge-C layer 71:
Particularly advantageously, in order to manufacture the Schottky barrier, it can be used in place of the SOI of standard silicon layer, strained silicon or Si-Ge on SiO 2 79, the Si-Ge-C71.

ケイ化物化と不活性化は、実施例６又は前述の例での通り行う。   Silicidation and inactivation are carried out as in Example 6 or the previous example.

誘電体としてのＳｉＯ2 上におけるケイ化物化されたポリシリコン８０から成る従来のゲート構造に代わって、実施例５と６にもとづく金属ゲートを用いて、誘電体７７に対する仕事関数を調節ことができる。誘電体７７として、ＳｉＯ2 又は任意の高Ｋ酸化物を使用することができる。 Instead of the conventional gate structure consisting of silicided polysilicon 80 on SiO 2 as dielectric, a metal gate based on Examples 5 and 6 can be used to adjust the work function for dielectric 77. . As the dielectric 77, SiO 2 or any high K oxide can be used.

第一の層としての半導体ケイ化物と隣接層としての半導体層の間に接点を形成するために、当該の金属ケイ化物に代わって、隣接層の上に半導体ケイ化物（例えば、Ｒｕ2 Ｓｉ3 、β−ＦｅＳｉ2 ）を堆積させて、前述した方法にもとづく不活性化により、ケイ化物／シリコン接点のバンドエッジの不連続性を変えることができる。そうすることによって、ケイ化物からシリコンへの電気伝導に、有利な影響を与えることができる。 In order to form a contact between the semiconductor silicide as the first layer and the semiconductor layer as the adjacent layer, a semiconductor silicide (for example, Ru 2 Si 3) is formed on the adjacent layer in place of the metal silicide. , Β-FeSi 2 ) can be deposited to change the discontinuity of the silicide / silicon contact band edge by deactivation based on the method described above. By doing so, the electrical conduction from the silicide to the silicon can be beneficially affected.

磁性を持つ半導体ケイ化物と半導体層としてのシリコンとの間の境界面を不活性化することは、特に有利である。例えば、Ｒｕ2 Ｓｉ3 、β−ＦｅＳｉ2 などの半導体ケイ化物は、Ｍｎ、Ｃｏ、Ｆｅを用いたドーピングにより、磁性を持つようになる。 It is particularly advantageous to deactivate the interface between the magnetic semiconductor silicide and silicon as the semiconductor layer. For example, semiconductor silicides such as Ru 2 Si 3 and β-FeSi 2 become magnetic by doping with Mn, Co, and Fe.

図７ｂに図示した素子は、磁性を持つ半導体ケイ化物７５ａ，ｂから成るソース及びドレイン接点を形成した場合、スピントランジスターとなる。境界面における不活性化は、スピン伝送を促進する。ゲート電位を印加した場合、ラシュバ効果によりスピンの方向を回転させることが可能であり、その結果スピントランジスターが実現される。   The element illustrated in FIG. 7b becomes a spin transistor when source and drain contacts made of magnetic semiconductor silicides 75a, b are formed. Inactivation at the interface promotes spin transfer. When a gate potential is applied, the direction of spin can be rotated by the Rashba effect, and as a result, a spin transistor is realized.

これらの実施例において、当該の金属ケイ化物の代わりに、第一の層として金属ゲルマニウム化物を選定することも、基本的には可能である。特に、この発明により製作したコバルト二ケイ化物半導体接点は、温度に対して安定している。   In these embodiments, it is basically possible to select a metal germanide as the first layer instead of the metal silicide. In particular, cobalt disilicide semiconductor contacts fabricated in accordance with the present invention are stable with respect to temperature.

前述したシングルゲートＭＯＳＦＥＴの代わりに、そのような接点を持つマルチゲートＭＯＳＦＥＴ（ＦｉｎＦＥＴ、オメガゲート）を製作することもできる。   Instead of the single gate MOSFET described above, a multi-gate MOSFET (FinFET, omega gate) having such a contact can also be manufactured.

半導体層１の表面への不活性化元素の注入とそれに続く金属層４の析出により、第一の層としての金属ケイ化物と隣接層としての半導体層の間に不活性化した接点を形成する図。この金属ケイ化物−半導体接点は、半導体層１に対するケイ化物５のアニールにより出来た不活性化した境界面６ａ，６ｂによって形成される。An inactivated contact is formed between the metal silicide as the first layer and the semiconductor layer as the adjacent layer by injecting an inactivating element into the surface of the semiconductor layer 1 and subsequent deposition of the metal layer 4. Figure. This metal silicide-semiconductor contact is formed by deactivated interfaces 6a, 6b made by annealing the silicide 5 to the semiconductor layer 1. 半導体層２１上での（図示していない）金属層の析出と金属ケイ化物２５を形成するための第一のアニールにより、第一の層としての金属ケイ化物と隣接層としての半導体層の間に不活性化した接点を形成する図。それに続いて金属ケイ化物層と半導体層の両方又は一方に不活性化元素を注入する。新たにアニールを行い、金属ケイ化物２５の半導体層２１との境界面２６ａ，２６ｂにおいて不活性化元素を濃縮する。By depositing a metal layer (not shown) on the semiconductor layer 21 and first annealing to form the metal silicide 25, the metal silicide as the first layer and the semiconductor layer as the adjacent layer are separated. The figure which forms the contact deactivated in FIG. Subsequently, an inactivating element is implanted into the metal silicide layer and / or the semiconductor layer. Annealing is newly performed to concentrate the inactivating elements on the boundary surfaces 26a and 26b of the metal silicide 25 with the semiconductor layer 21. 半導体層３１上での金属層３４の析出により、第一の層としての金属ケイ化物と隣接層としての半導体層の間に不活性化した接点を形成する図。それに続いて金属層３４と半導体層３１の両方又は一方に不活性化元素を注入する。その次に、一回だけ温度処理を行い、金属ケイ化物３５を形成すると同時に金属ケイ化物３５の半導体層３１との境界面３６ａ，３６ｂにおいて不活性化元素を濃縮する。The figure which forms the inactivated contact between the metal silicide as a 1st layer, and the semiconductor layer as an adjacent layer by precipitation of the metal layer 34 on the semiconductor layer 31. FIG. Subsequently, an inactivating element is implanted into one or both of the metal layer 34 and the semiconductor layer 31. Next, a temperature treatment is performed only once to form the metal silicide 35, and at the same time, the inert element is concentrated on the boundary surfaces 36a, 36b of the metal silicide 35 with the semiconductor layer 31. 半導体層４１の表面上での層４６としての不活性化元素の析出とそれに続く金属層４４の析出により、第一の層としての金属ケイ化物と隣接層としての半導体層の間に不活性化した接点を形成する図。一回だけ温度処理を行い、金属ケイ化物４５を形成すると同時に金属ケイ化物４５の半導体層４１との境界面４６ａ，４６ｂにおいて不活性化元素を濃縮する。ケイ化物層４５は、先ずは不活性化元素の析出により形成され、雪かき効果によりケイ化物を形成している間に濃縮が行われる。不活性化元素は、ケイ化物内には取り込まれない。Deactivation between the metal silicide as the first layer and the semiconductor layer as the adjacent layer by deposition of the inactivating element as the layer 46 on the surface of the semiconductor layer 41 and subsequent deposition of the metal layer 44. FIG. A temperature treatment is performed only once to form the metal silicide 45, and at the same time, the inert elements are concentrated on the boundary surfaces 46a and 46b of the metal silicide 45 with the semiconductor layer 41. The silicide layer 45 is first formed by precipitation of an inactivating element, and is concentrated while the silicide is being formed by the snow shoveling effect. Inactivating elements are not incorporated into the silicide. 隣接層としての誘電体５７上に第一の層としての金属ケイ化物５５を配置して、ゲート−誘電体を構成する図。金属ケイ化物層５５に不活性化元素（矢印）を注入する。それに続いて、境界面において不活性化元素を濃縮するために、温度処理を行って、ゲート接点の仕事関数を変化させる。層５９は、支持層であり、例えば、シリコン又はＳＯＩ構造の基板から構成される。The figure which comprises the metal silicide 55 as a 1st layer on the dielectric material 57 as an adjacent layer, and comprises a gate dielectric. An inactivating element (arrow) is implanted into the metal silicide layer 55. Subsequently, a temperature treatment is performed to concentrate the passivating element at the interface to change the work function of the gate contact. The layer 59 is a support layer, and is composed of, for example, a silicon or SOI structure substrate. 第一の層としての金属ケイ化物６５と隣接層としての誘電体６７を形成及び配置する図。先ずは、金属ケイ化物の構成要素の析出を行う、即ち、構成要素としてのポリシリコン６８上に、金属６４を堆積させる。有利には、不活性化元素をポリシリコンに注入するか、或いは析出中に組み入れる。温度処理によって、ケイ化物６５の形成と誘電体６７との境界面６６ａにおける不活性化元素の濃縮を行う（図６ｂ））。The figure which forms and arrange | positions the metal silicide 65 as a 1st layer, and the dielectric material 67 as an adjacent layer. First, a metal silicide component is deposited, that is, a metal 64 is deposited on polysilicon 68 as a component. Advantageously, an inert element is injected into the polysilicon or incorporated during deposition. By the temperature treatment, the silicide 65 is formed and the deactivation element is concentrated at the boundary surface 66a between the dielectric 67 (FIG. 6b). 不活性化によりショットキー障壁を変化させたショットキー障壁（ＳＢ−）ＭＯＳＦＥＴの製作図。境界面７６ａと７６ｂの不活性化は、第一の層としてのシリコン層７１のソース及びドレイン領域、並びに又任意選択としてゲート材料８０（例えば、ポリシリコン）への不活性化元素の注入により行う（図７ａ））。Production drawing of Schottky barrier (SB-) MOSFET in which the Schottky barrier is changed by deactivation. The inactivation of the boundary surfaces 76a and 76b is performed by implanting an inactivating element into the source and drain regions of the silicon layer 71 as the first layer, and optionally into the gate material 80 (eg, polysilicon). (FIG. 7a)).

符号の説明Explanation of symbols

１，２１，３１，４１，７１ 隣接層としての半導体層、特にシリコンから成る半導体層
２，２２，３２，４２ 例えば、ＳｉＯ2 、Ｓｉ3 Ｎ4 等から成るマスク
４，３４，４４，６４ 金属ケイ化物を形成するための金属
５，２５，３５，４５，５５，６５，７５ａ，７５ｂ 第一の層としての金属ケイ化物
６ 不活性化元素を備えた領域
６ａ，６ｂ，２６ａ，２６ｂ，３６ａ，３６ｂ，４６ａ，４６ｂ，６６ａ，７６ａ，７６ｂ 金属ケイ化物と半導体層との間の不活性化した境界面
４６ 不活性化層
５７，６７，７７ 隣接層としてのゲート誘電体（ＳｉＯ2 、Ｓｉ3 Ｎ4 、高Ｋ材料）
６８ （ポリ、アモルファス）シリコン又はＳｉ−Ｇｅ
５９，６９，７９ 支持層、例えば、シリコン基板
７１ 隣接層としてのシリコン又は歪シリコン又はゲルマニウム半導体層、Ｓｉ−Ｇｅ又はＳｉ−Ｇｅ−Ｃ又はＳｉ−Ｃ層
７５ａ，７５ｂ ソース及びドレインとしての金属ケイ化物
７６ａ，７６ｂ 金属ケイ化物と半導体との間の不活性化した境界面、ここではソース７５ａ又はドレイン７５ｂとチャネル領域７１との間の各境界面
７９ ＳｉＯ2 又はＳｉＧｅ
８０ ゲート接点（ポリＳｉ、ポリＳｉＧｅ、金属、ケイ化物）
８１ａ，８１ｂ スペーサー（ＳｉＯ2 、Ｓｉ3 Ｎ4 ） 1, 21, 31, 41, 71 Semiconductor layer as an adjacent layer, particularly semiconductor layer made of silicon 2 , 22, 32, 42 For example, masks made of SiO 2 , Si 3 N 4, etc. 4, 34, 44, 64 Metal Metal for forming silicide 5, 25, 35, 45, 55, 65, 75a, 75b Metal silicide as first layer 6 Region 6a, 6b, 26a, 26b, 36a with inactivating element , 36 b, 46 a, 46 b, 66 a, 76 a, 76 b Deactivated interface between the metal silicide and the semiconductor layer 46 Deactivated layer 57, 67, 77 Gate dielectric (SiO 2 , Si as an adjacent layer) 3 N 4 , high-K material)
68 (Poly, amorphous) silicon or Si-Ge
59, 69, 79 Support layer, for example, silicon substrate 71 silicon or strained silicon or germanium semiconductor layer as adjacent layer, Si-Ge or Si-Ge-C or Si-C layer 75a, 75b metal silicide as source and drain 76a, 76b Deactivated interface between the metal silicide and the semiconductor, here each interface between the source 75a or drain 75b and the channel region 71 79 SiO 2 or SiGe
80 Gate contact (poly-Si, poly-SiGe, metal, silicide)
81a, 81b Spacer (SiO 2 , Si 3 N 4 )

Claims (21)

第一の層（５；２５；３５；４５；５５；６５；７５ａ，７５ｂ）とそれに隣接する層（１，２１，３１，４１，７１；５７，６７，７７）との間に接点を製作する方法において、
不活性化元素を、第一の層（２５；５５）と隣接層（１；２１；３１；４１）の両方又は一方の中又は上に、或いはこれらの層（３４，５４，６４；６８，７１）の出発成分の中に、イオン注入によって組み入れるか、或いは析出によって堆積させることと、
この不活性化元素を、温度処理によって、少なくとも第一の層の隣接層との境界面（６ａ，６ｂ；２６ａ，２６ｂ；３６ａ，３６ｂ；４６ａ，４６ｂ；６６ａ；７６ａ，７６ｂ）において濃縮させることとを特徴とする方法。 Fabricate contacts between the first layer (5; 25; 35; 45; 55; 65; 75a, 75b) and the adjacent layer (1, 21, 31, 41, 71; 57, 67, 77) In the way to
The deactivating element may be present in or on or in or on the first layer (25; 55) and the adjacent layer (1; 21; 31; 41) or these layers (34, 54, 64; 68, Incorporating into the starting components of 71) by ion implantation or by deposition;
This inactivating element is concentrated at least at the boundary surface (6a, 6b; 26a, 26b; 36a, 36b; 46a, 46b; 66a; 76a, 76b) of the first layer with the adjacent layer by temperature treatment. And a method characterized by the above. ケイ化物（５；２５；３５；４５；５５；６５；７５ａ，７５ｂ）とこのケイ化物に隣接する層（１，２１，３１，４１，７１；５７，６７，７７）との間に接点を製作する方法において、
イオン注入による隣接層（１；２１；３１；４１）の中への不活性化元素の組み入れ、析出による隣接層（１；２１；３１；４１）の上への不活性化元素の堆積、ケイ化物（２５；５５）又はその金属成分（３４；５４；６４）とシリコンを含有する成分（６８，７１）の両方又は一方の中への不活性化元素の組み入れの中の一つ以上を行うことと、
この不活性化元素を、温度処理によって、少なくともケイ化物の隣接層との境界面（６ａ，６ｂ；２６ａ，２６ｂ；３６ａ，３６ｂ；４６ａ，４６ｂ；６６ａ；７６ａ，７６ｂ）において濃縮させることとを特徴とする方法。 Contacts between the silicide (5; 25; 35; 45; 55; 65; 75a, 75b) and the layer adjacent to this silicide (1,21,31,41,71; 57,67,77) In the manufacturing method,
Incorporation of the deactivating element into the adjacent layer (1; 21; 31; 41) by ion implantation, deposition of the deactivating element on the adjacent layer (1; 21; 31; 41) by deposition, One or more of the incorporation of the deactivating element into the compound (25; 55) or its metal component (34; 54; 64) and / or the silicon-containing component (68, 71). And
Concentrating the inactivating element at least at the interface with the adjacent layer of silicide (6a, 6b; 26a, 26b; 36a, 36b; 46a, 46b; 66a; 76a, 76b) by temperature treatment. Feature method. 第一の層として、金属ケイ化物、半導体ケイ化物、金属ゲルマニウム化物、金属の中の一つを選定することを特徴とする請求項１又は２に記載の方法。   3. The method according to claim 1, wherein one of a metal silicide, a semiconductor silicide, a metal germanide, and a metal is selected as the first layer. 隣接層として、半導体層又は誘電体を選定することを特徴とする請求項１から３までのいずれか一つに記載の方法。   4. The method according to claim 1, wherein a semiconductor layer or a dielectric is selected as the adjacent layer. 隣接層用の材料として、シリコンを選定することを特徴とする請求項１から４までのいずれか一つに記載の方法。   5. The method according to claim 1, wherein silicon is selected as the material for the adjacent layer. 不活性化元素を、ケイ化物又はゲルマニウム化物の生成の前又は後に注入する、或いは析出させることを特徴とする請求項１から５までのいずれか一つに記載の方法。   6. The method according to claim 1, wherein the inactivating element is injected or deposited before or after the formation of the silicide or germanide. ケイ化物又はゲルマニウム化物を形成するために、少なくとも一回の温度処理を行うことを特徴とする請求項１から６までのいずれか一つに記載の方法。   The method according to claim 1, wherein at least one temperature treatment is performed to form a silicide or a germanide. 温度処理によって、第一の層を形成するとともに、隣接層との境界面の不活性化を行うことを特徴とする請求項１から７までのいずれか一つに記載の方法。   The method according to any one of claims 1 to 7, wherein the first layer is formed by the temperature treatment and the interface with the adjacent layer is deactivated. ケイ化物化の間に、第一の層と隣接層との間の境界面において、不活性化元素の濃縮を行うことを特徴とする請求項１から８までのいずれか一つに記載の方法。   9. The process as claimed in claim 1, wherein during the silicidation, the deactivation element is concentrated at the interface between the first layer and the adjacent layer. . 不活性化元素として、カルコゲンを選定することを特徴とする請求項１から９までのいずれか一つに記載の方法。   10. The method according to claim 1, wherein chalcogen is selected as the inactivating element. カルコゲンとして、セレン、硫黄、テルルの中の一つを選定することを特徴とする請求項１から１０までのいずれか一つに記載の方法。   11. The method according to claim 1, wherein one of selenium, sulfur and tellurium is selected as the chalcogen. 不活性化元素を、１０12〜１０16ｃｍ-2、特に１０14〜１０15ｃｍ-2の添加量で注入することを特徴とする請求項１から１１までのいずれか一つに記載の方法。 12. The method according to claim 1, wherein the inactivating element is injected in an additive amount of 10 < 12 > to 10 < 16 > cm <-2> , in particular 10 < 14 > to 10 < 15 > cm <-2 >. . 金属ケイ化物又は金属ゲルマニウム化物の金属成分を、コバルト、ニッケル、チタン、白金、タングステン、モリブデンのグループの中から選定することを特徴とする請求項１から１２までのいずれか一つに記載の方法。   13. The method according to claim 1, wherein the metal component of the metal silicide or metal germanide is selected from the group consisting of cobalt, nickel, titanium, platinum, tungsten and molybdenum. . 第一の層としてのケイ化物のシリコン成分を、ポリシリコン又はアモルファスシリコンで構成することを特徴とする請求項１から１３までのいずれか一つに記載の方法。   14. The method according to claim 1, wherein the silicon component of the silicide as the first layer is composed of polysilicon or amorphous silicon. 半導体ケイ化物として、β−ＦｅＳｉ2 、Ｒｕ2 Ｓｉ3 、ＭｎＳｉx 、ＣｒＳｉ2 の中から選定することを特徴とする請求項１から１４までのいずれか一つに記載の方法。 The method according to claim 1, wherein the semiconductor silicide is selected from β-FeSi 2 , Ru 2 Si 3 , MnSi x and CrSi 2 . 隣接層の上にマスクを配置することを特徴とする請求項１から１５までのいずれか一つに記載の方法。   The method according to claim 1, wherein a mask is placed on the adjacent layer. 請求項１から１６までのいずれか一つに記載の方法にもとづき製作された少なくとも一つの不活性化した金属−半導体又は金属−絶縁体接点を有する素子。   17. Device with at least one deactivated metal-semiconductor or metal-insulator contact made according to the method of any one of claims 1-16. 請求項１７に記載の素子としての、ソース接点とドレイン接点の両方又は一方のショットキー障壁が調節可能である、特に負であるショットキー障壁ＭＯＳＦＥＴ。   18. A Schottky barrier MOSFET, in particular a negative Schottky barrier, wherein the Schottky barrier of the source contact and / or drain contact is adjustable as an element according to claim 17. シリコン厚が３０ナノメートル以内である極めて薄いＳＯＩ基板上に、当該の接点が配置されていることを特徴とする請求項１８に記載のショットキー障壁ＭＯＳＦＥＴ。   19. The Schottky barrier MOSFET according to claim 18, wherein the contact is disposed on a very thin SOI substrate having a silicon thickness of 30 nanometers or less. 請求項１７から１９までのいずれか一つに記載の素子としての、不活性化によって調節可能なゲート接点を持つＭＯＳＦＥＴ。   20. A MOSFET having a gate contact adjustable by deactivation as a device according to any one of claims 17-19. 磁性を持つソース及びドレイン接点を形成するために、Ｍｎか、Ｆｅか、Ｃｏをドーピングした半導体ケイ化物を第一の層として選定することを特徴とする請求項１７に記載の素子としてのスピントランジスター。   18. The spin transistor as an element according to claim 17, wherein a semiconductor silicide doped with Mn, Fe, or Co is selected as the first layer to form magnetic source and drain contacts. .
JP2006520656A 2003-07-25 2004-06-19 Contact manufacturing method and electronic parts with the contact Expired - Fee Related JP4999457B2 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10334353A DE10334353A1 (en) 2003-07-25 2003-07-25 Method for producing a contact and electronic component comprising such contacts
DE10334353.9 2003-07-25
PCT/DE2004/001294 WO2005015629A1 (en) 2003-07-25 2004-06-19 Method for producing a contact and electronic component comprising said type of contact

Publications (2)

Publication Number Publication Date
JP2007534136A true JP2007534136A (en) 2007-11-22
JP4999457B2 JP4999457B2 (en) 2012-08-15

Family

ID=34071951

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006520656A Expired - Fee Related JP4999457B2 (en) 2003-07-25 2004-06-19 Contact manufacturing method and electronic parts with the contact

Country Status (5)

Country Link
US (1) US7528058B2 (en)
EP (1) EP1649505B1 (en)
JP (1) JP4999457B2 (en)
DE (1) DE10334353A1 (en)
WO (1) WO2005015629A1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005123626A (en) * 2003-10-17 2005-05-12 Interuniv Micro Electronica Centrum Vzw Method of reducing contact resistance at semiconductor connection region
JP2010109122A (en) * 2008-10-30 2010-05-13 Toshiba Corp Semiconductor device and method for manufacturing semiconductor device
JP2011512670A (en) * 2008-02-15 2011-04-21 エージェンシー フォー サイエンス，テクノロジー アンド リサーチ Photodetector with valence compensation adsorbing layer region and method for manufacturing the same
JP2012074549A (en) * 2010-09-29 2012-04-12 Toshiba Corp Method for manufacturing semiconductor device

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6903433B1 (en) 2000-01-19 2005-06-07 Adrena, Inc. Chemical sensor using chemically induced electron-hole production at a schottky barrier
US7274082B2 (en) * 2000-01-19 2007-09-25 Adrena, Inc. Chemical sensor using chemically induced electron-hole production at a schottky barrier
US6972470B2 (en) * 2004-03-30 2005-12-06 Texas Instruments Incorporated Dual metal Schottky diode
JP4940682B2 (en) 2005-09-09 2012-05-30 富士通セミコンダクター株式会社 Field effect transistor and manufacturing method thereof
US7250666B2 (en) * 2005-11-15 2007-07-31 International Business Machines Corporation Schottky barrier diode and method of forming a Schottky barrier diode
US20080116494A1 (en) * 2006-11-20 2008-05-22 Matthias Goldbach Method for manufacturing a semiconductor device
DE102007024986A1 (en) 2007-05-28 2008-12-04 Forschungszentrum Jülich GmbH Temperature-stable TCO layer, method of manufacture and application
US8164086B2 (en) * 2008-09-17 2012-04-24 The Provost, Fellows and Scholars of the Colege of the Holy and Undivided Trinity of Queen Elizabeth Near Dublin Phase-controlled field effect transistor device and method for manufacturing thereof
DE102010004230A1 (en) 2009-01-23 2010-10-14 Qimonda Ag Integrated circuit for use in e.g. electronic system, has interface-structures directly connected to doped area in respective partial areas of contact surface, where structures are made from respective conducting materials
CN102136428B (en) * 2011-01-25 2012-07-25 北京大学 Preparation method of germanium-based Schottky N-type field effect transistor
ITTO20110995A1 (en) * 2011-10-31 2013-05-01 St Microelectronics Srl MICRO-ELECTRO-MECHANICAL DEVICE EQUIPPED WITH CONDUCTIVE REGULATIONS AND RELATIVE MANUFACTURING PROCEDURE
US20140065799A1 (en) * 2012-09-03 2014-03-06 Intermolecular, Inc. Methods and Systems for Low Resistance Contact Formation
KR20140134068A (en) * 2013-05-13 2014-11-21 에스케이하이닉스 주식회사 Spin transistor, and semiconductor device, memory device, microprocessor, processor, system, data storage system and memory system including the spin transistor
US20150118833A1 (en) * 2013-10-24 2015-04-30 Applied Materials, Inc. Method of making source/drain contacts by sputtering a doped target
KR102634054B1 (en) 2018-08-06 2024-02-06 삼성전자주식회사 Transistor including electride electrode

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134741A (en) * 2000-10-20 2002-05-10 Seiko Epson Corp Semiconductor device and its manufacturing method
JP2002299610A (en) * 2001-03-30 2002-10-11 Toshiba Corp Semiconductor device and method of manufacturing the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3849204A (en) 1973-06-29 1974-11-19 Ibm Process for the elimination of interface states in mios structures
US5849630A (en) * 1989-03-29 1998-12-15 Vitesse Semiconductor Corporation Process for forming ohmic contact for III-V semiconductor devices
JPH04154729A (en) * 1990-10-16 1992-05-27 Nippon Mejifuijitsukusu Kk Contrast medium for nuclear magnetic resonance
JPH10247747A (en) * 1997-03-05 1998-09-14 Toshiba Corp Semiconductor light emitting device and manufacture thereof
US6380044B1 (en) * 2000-04-12 2002-04-30 Ultratech Stepper, Inc. High-speed semiconductor transistor and selective absorption process forming same
US6603181B2 (en) 2001-01-16 2003-08-05 International Business Machines Corporation MOS device having a passivated semiconductor-dielectric interface
DE10217610B4 (en) * 2002-04-19 2005-11-03 Infineon Technologies Ag Metal-semiconductor contact, semiconductor device, integrated circuit and method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134741A (en) * 2000-10-20 2002-05-10 Seiko Epson Corp Semiconductor device and its manufacturing method
JP2002299610A (en) * 2001-03-30 2002-10-11 Toshiba Corp Semiconductor device and method of manufacturing the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005123626A (en) * 2003-10-17 2005-05-12 Interuniv Micro Electronica Centrum Vzw Method of reducing contact resistance at semiconductor connection region
JP2011512670A (en) * 2008-02-15 2011-04-21 エージェンシー フォー サイエンス，テクノロジー アンド リサーチ Photodetector with valence compensation adsorbing layer region and method for manufacturing the same
JP2010109122A (en) * 2008-10-30 2010-05-13 Toshiba Corp Semiconductor device and method for manufacturing semiconductor device
US8816448B2 (en) 2008-10-30 2014-08-26 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
JP2012074549A (en) * 2010-09-29 2012-04-12 Toshiba Corp Method for manufacturing semiconductor device
US8450208B2 (en) 2010-09-29 2013-05-28 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method

Also Published As

Publication number Publication date
EP1649505B1 (en) 2014-01-15
WO2005015629A1 (en) 2005-02-17
EP1649505A1 (en) 2006-04-26
JP4999457B2 (en) 2012-08-15
DE10334353A1 (en) 2005-02-17
US7528058B2 (en) 2009-05-05
US20060275968A1 (en) 2006-12-07

Similar Documents

Publication Publication Date Title
JP4999457B2 (en) Contact manufacturing method and electronic parts with the contact
US6512296B1 (en) Semiconductor structure having heterogenous silicide regions having titanium and molybdenum
US20070267660A1 (en) Method and apparatus for forming a semiconductor substrate with a layer structure of activated dopants
US7306998B2 (en) Formation of abrupt junctions in devices by using silicide growth dopant snowplow effect
US8658530B2 (en) Method of fabricating an epitaxial Ni silicide film
JP2005150752A (en) Method of forming nickel silicide film and method of manufacturing semiconductor device using same
JPH05502548A (en) Microfabricated MISFET device that suppresses hot carriers
US7189644B2 (en) CMOS device integration for low external resistance
US11676867B2 (en) Method for manufacturing semiconductor structure
CN107785249B (en) Method for manufacturing semiconductor device
KR100586178B1 (en) Schottky barrier Tunnel Transsitor And Fabricating Method Thereof
JPS63122177A (en) Semiconductor device and its manufacture
WO2000036634A2 (en) Amorphization of substrate to prevent silicide encroachment into channel region of field effect transistor
JPH0334461A (en) Field effect semiconductor device
KR20010061783A (en) Method for fabricating mos transistor
US20070128781A1 (en) Schottky barrier tunnel transistor and method of manufacturing the same
KR100620235B1 (en) Method for manufacturing Ti-silicide
KR101333797B1 (en) Method for Crystallizing Amorphous Silicon Thin Film Using Silicide Seed Induced Lateral Crystallization and Method for Fabricating Poly Crystalline Thin Film Transistor Using the Same
US9570572B2 (en) Multiple layer interface formation for semiconductor structure
Lee et al. 30 nm MOSFET development based on processes for nanotechnology
JPH04291929A (en) Manufacture of semiconductor device
JPH04100241A (en) Manufacture of semiconductor device
JPH04356930A (en) Semiconductor device and its manufacture
JPH0334457A (en) Field effect semiconductor device

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100518

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120301

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120417

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120515

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150525

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees