JP2007531310A - Surface-mount multichannel optical coupling device - Google Patents

Surface-mount multichannel optical coupling device Download PDF

Info

Publication number
JP2007531310A
JP2007531310A JP2007506175A JP2007506175A JP2007531310A JP 2007531310 A JP2007531310 A JP 2007531310A JP 2007506175 A JP2007506175 A JP 2007506175A JP 2007506175 A JP2007506175 A JP 2007506175A JP 2007531310 A JP2007531310 A JP 2007531310A
Authority
JP
Japan
Prior art keywords
lead frame
optical coupling
light
substrate
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007506175A
Other languages
Japanese (ja)
Other versions
JP2007531310A5 (en
Inventor
キュノネス、マリア、クレメンツ、ワイ.
ジョシー、ラジーブ
Original Assignee
フェアチャイルド セミコンダクター コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by フェアチャイルド セミコンダクター コーポレイション filed Critical フェアチャイルド セミコンダクター コーポレイション
Publication of JP2007531310A publication Critical patent/JP2007531310A/en
Publication of JP2007531310A5 publication Critical patent/JP2007531310A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/4201Packages, e.g. shape, construction, internal or external details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)

Abstract

光結合素子パッケージが開示される。光結合素子パッケージは、リードフレームおよび成形化合物を含む基板、および複数の光結合素子を含み、各光結合素子は、(i)発光素子、(ii)受光素子、および(iii)発光素子と受光素子との間に置かれた光透過性の媒体を含み、発光素子および受光素子は、リードフレームに電気的に結合している。  An optocoupler package is disclosed. The optical coupling element package includes a substrate including a lead frame and a molding compound, and a plurality of optical coupling elements. Each optical coupling element includes (i) a light emitting element, (ii) a light receiving element, and (iii) a light receiving element and a light receiving element. The light-emitting element and the light-receiving element are electrically coupled to the lead frame, including a light-transmitting medium placed between the elements.

Description

(発明の背景)
光結合素子は、光透過性媒体を通して受光素子に光学的に結合する少なくとも1つの発光素子を含む。この配置により、発光素子を含む1つの電気回路から、受光素子を含む他の電気回路への情報の受け渡しが可能になる。2つの回路間において、高度の電気的絶縁が維持される。情報は絶縁ギャップを横断して光学的に渡されるので、伝送は一方通行である。例えば、受光素子は、発光素子を含む回路の動作を変更することはできない。この特徴は重要である。なぜなら、例えば、発光素子は、マイクロプロセッサあるいは論理ゲートを使用する低圧回路によって駆動されているかもしれず、一方出力受光素子は、高圧DCあるいはAC負荷回路の一部であるかもしれないからである。光学的絶縁はまた、相対的に相反する出力回路によって引き起こされる、入力回路への損傷も防止する。
(Background of the Invention)
The optical coupling element includes at least one light emitting element that is optically coupled to the light receiving element through the light transmissive medium. With this arrangement, information can be transferred from one electric circuit including the light emitting element to another electric circuit including the light receiving element. A high degree of electrical isolation is maintained between the two circuits. Since information is optically passed across the insulation gap, transmission is one way. For example, the light receiving element cannot change the operation of a circuit including the light emitting element. This feature is important. For example, the light emitting element may be driven by a low voltage circuit using a microprocessor or logic gate, while the output light receiving element may be part of a high voltage DC or AC load circuit. Optical isolation also prevents damage to the input circuit caused by relatively conflicting output circuits.

一般的な光結合素子パッケージ形式は、デュアルインライン・パッケージ即ち、DIPである。このパッケージは、集積回路を収容するために広く使用され、また従来の光結合素子のためにも使用されている。4、6、8あるいは16個のピンを有する光結合素子DIPパッケージの多様な型が、一般的に製造されている。   A common optocoupler package format is the dual in-line package or DIP. This package is widely used to accommodate integrated circuits and is also used for conventional optocouplers. Various types of optocoupler DIP packages with 4, 6, 8 or 16 pins are generally manufactured.

図1は、従来の光結合素子DIPパッケージ10の断面図を示している。図示される光結合素子10は、リード24(a)、24(b)(つまり、ピン)を含むリードフレーム24を含む。発光素子12は、1つのリード24(a)上に搭載されている。受光素子14は、他のリード24(b)上に搭載されている。受光素子14は、発光素子12によって生成された光を受け取った後、電気信号を生成する。発光素子12は、その底面を通してリード24(a)に電気的に結合し、他のリード(図示されていない)にワイヤ11を介して結合している。同様に、受光素子14は、底面を通してリード24(b)に電気的に結合し、他のリード(図示されていない)にワイヤ13を介して結合している。この分野の技術者には、発光素子12は、2つの電気接続、1つのアノードおよび1つのカソードと共に動作することが理解されるであろう。これらの接続は従って、ワイヤ11およびリード24(a)によって提供される。同様に、受光素子14は、2つの電気接続、通常はエミッタおよびコレクタと共に動作する。これらの接続は、ワイヤ13およびリード24(b)によって提供される。光結合素子パッケージ10はさらに、光透過性媒体16を含む。成形化合物18は、リードフレーム24、発光素子12、受光素子14、および光透過性媒体16を包む。   FIG. 1 shows a cross-sectional view of a conventional optical coupling element DIP package 10. The illustrated optical coupling element 10 includes a lead frame 24 including leads 24 (a), 24 (b) (ie, pins). The light emitting element 12 is mounted on one lead 24 (a). The light receiving element 14 is mounted on another lead 24 (b). The light receiving element 14 receives the light generated by the light emitting element 12 and then generates an electrical signal. The light emitting element 12 is electrically coupled to the lead 24 (a) through the bottom surface thereof, and is coupled to another lead (not shown) via the wire 11. Similarly, the light receiving element 14 is electrically coupled to the lead 24 (b) through the bottom surface and is coupled to another lead (not shown) via the wire 13. Those skilled in the art will appreciate that the light emitting device 12 operates with two electrical connections, one anode and one cathode. These connections are thus provided by wire 11 and lead 24 (a). Similarly, the light receiving element 14 operates with two electrical connections, usually an emitter and a collector. These connections are provided by wires 13 and leads 24 (b). The optocoupler package 10 further includes a light transmissive medium 16. The molding compound 18 encloses the lead frame 24, the light emitting element 12, the light receiving element 14, and the light transmissive medium 16.

図1に示される光結合素子パッケージ10にはいくつかの改良を施すことができる。例えば、光結合素子パッケージ10には、費用と時間のかかるオーバモールディング処理が必要である。オーバモールディング処理において、成形化合物18は、光結合素子パッケージ10の他の部分をカプセル化する。オーバモールディング処理そのものに加えて、過剰な成形化合物を除去するために、成形材料除去処理(例えば、デジャンクおよびデフラッシュ処理)が使用され、従って、光結合素子パッケージを形成する時間および費用を増大させている。加えて、異なる“形式因子(:form factors)”(例えば、4、6あるいは8個のピンのパッケージ)の成形を作成するために必要な生産設備は、かなりの資本投資を必要とする。従って、オーバモールディング処理を省くことができるならば、光結合素子パッケージの製造に伴う時間および費用を削減することができる。   Several improvements can be made to the optocoupler package 10 shown in FIG. For example, the optocoupler package 10 requires an expensive and time-consuming overmolding process. In the overmolding process, the molding compound 18 encapsulates other parts of the optical coupling device package 10. In addition to the overmolding process itself, a molding material removal process (eg, dejunk and deflash process) is used to remove excess molding compound, thus increasing the time and cost of forming the optocoupler package. ing. In addition, the production equipment needed to create different “form factors” (eg, a package of 4, 6 or 8 pins) requires significant capital investment. Therefore, if the overmolding process can be omitted, the time and cost involved in manufacturing the optical coupling device package can be reduced.

光結合素子パッケージ10への他の改良もまた、行うことができる。光結合素子パッケージ10はまた、熱サイクルから故障しがちである。例えば、成形化合物18と光透過性媒体16の熱膨張特性における違いにより、これらが加熱されたり冷却されたりしたときに、これらは異なる率において膨張および収縮することとなる。成形化合物18および光透過性媒体16は、分離する可能性があり、従って結果として構造的に弱いパッケージとなる。温度サイクルはまた、リードフレーム24が成形化合物18を抜ける点において(例えば、“A”点において)、応力を発生させる。応力により、結果として、リードフレーム24が壊れる、あるいは弱くなることがある。また、ワイヤ11、13は時に、光透過性媒体16および成形化合物18を通過することがある。光透過性媒体16と成形化合物18の熱膨張特性における違いが、ワイヤ11、13における応力を誘発することがあり、これらを壊すことがある。   Other improvements to the optocoupler package 10 can also be made. Optocoupler package 10 is also prone to failure from thermal cycling. For example, differences in the thermal expansion properties of the molding compound 18 and the light transmissive medium 16 cause them to expand and contract at different rates when they are heated or cooled. Molding compound 18 and light transmissive medium 16 may separate, resulting in a structurally weak package. The temperature cycle also generates stress at the point where the lead frame 24 exits the molding compound 18 (eg, at the “A” point). As a result, the lead frame 24 may be broken or weakened due to the stress. Also, the wires 11, 13 sometimes pass through the light transmissive medium 16 and the molding compound 18. Differences in the thermal expansion properties of the light transmissive medium 16 and the molding compound 18 can induce stresses in the wires 11, 13 that can break them.

従来の光結合素子パッケージの高さを低くすることも望ましい。図1に示される光結合素子パッケージ10は、比較的高い。例えば、通常のDIPパッケージの正味の高さは、約3.5から約4.0mmである。より低いプロファイルを有するように、光結合素子パッケージの高さを低くすることが望ましい。そうすることにより、より小さい電子部品を製造することができる。   It is also desirable to reduce the height of the conventional optocoupler package. The optocoupler package 10 shown in FIG. 1 is relatively high. For example, the net height of a typical DIP package is about 3.5 to about 4.0 mm. It is desirable to reduce the height of the optocoupler package so that it has a lower profile. By doing so, smaller electronic components can be manufactured.

上記パッケージの機能性を増し、また光結合素子パッケージの製造に伴う費用を削減することもまた望ましい。   It would also be desirable to increase the functionality of the package and reduce the costs associated with manufacturing optocoupler packages.

本発明の実施例は、これらのそして他の問題に、個別にそして集合的に対処するものである。   Embodiments of the present invention address these and other issues individually and collectively.

(発明の要約)
本発明の実施例は、光結合素子パッケージおよびその作成方法に関する。
(Summary of the Invention)
Embodiments of the present invention relate to an optical coupling element package and a method for producing the same.

本発明の1つの実施例は、(a)リードフレームおよび成形化合物を含む基板、(b)発光素子、(c)受光素子、ここで発光素子および受光素子はリードフレームに電気的に結合し、および(d)発光素子と受光素子との間に置かれた光透過性媒体、を含む光結合素子パッケージに関する。   One embodiment of the present invention includes (a) a substrate including a lead frame and a molding compound, (b) a light emitting element, (c) a light receiving element, wherein the light emitting element and the light receiving element are electrically coupled to the lead frame; And (d) a light coupling element package including a light transmitting medium placed between the light emitting element and the light receiving element.

本発明の他の実施例は、(a)リードフレームおよび成形化合物を含む基板を形成すること、(b)基板に発光素子および受光素子を取り付けること、および(c)発光素子と受光素子との間に光透過性材料を付着すること、を含む光結合素子パッケージの形成方法に関する。   Other embodiments of the present invention include: (a) forming a substrate including a lead frame and a molding compound; (b) attaching a light emitting element and a light receiving element to the substrate; and (c) a light emitting element and a light receiving element. The present invention relates to a method for forming an optical coupling element package, comprising attaching a light transmissive material therebetween.

本発明の他の実施例は、(a)基板、(b)少なくとも2つの発光素子、(c)少なくとも2つの受光素子、および(d)隣接する発光素子と受光素子との間の光透過性媒体、を含み、発光素子および受光素子は基板上にある、光結合素子パッケージに関する。   Other embodiments of the present invention include: (a) a substrate; (b) at least two light emitting elements; (c) at least two light receiving elements; and (d) light transmission between adjacent light emitting elements and light receiving elements. A light coupling element package, wherein the light emitting element and the light receiving element are on a substrate.

これらのそして他の実施例は、以下により詳細に説明される。   These and other embodiments are described in more detail below.

(詳細な説明)
本発明の実施例において、1つあるいは複数の光結合素子は、リードフレームおよび成形化合物から形成される単一の基板上にある。例えば、単一の基板上の4つのアレイに4つの光結合素子が存在し得る。各光結合素子は、発光素子(例えば、発光ダイオード)および受光素子(例えば、フォトダイオード)を含むことができる。受光素子と発光素子との間の間隔は、約0.3mmから約0.5mmであることができる。各光結合素子は、光透過性結合ゲルで固定することができ、そして、不透明、高反射性のエポキシをベースとするポリマーでカプセル化することができる。光結合素子のための機能端子は、グループ化することができ、ボール・グリッド・アレイ配置が形成されるように、パッケージの周辺に向けて経路付けることができる。受光素子、発光素子、およびワイヤ・ボンド・パッドは、これらがリードフレームの端子に対応するように配置される。
(Detailed explanation)
In an embodiment of the invention, the one or more optical coupling elements are on a single substrate formed from a lead frame and a molding compound. For example, there may be four optocouplers in four arrays on a single substrate. Each optical coupling element can include a light emitting element (eg, a light emitting diode) and a light receiving element (eg, a photodiode). The spacing between the light receiving element and the light emitting element can be from about 0.3 mm to about 0.5 mm. Each light coupling element can be fixed with a light transmissive bonding gel and encapsulated with an opaque, highly reflective epoxy-based polymer. The functional terminals for the optocouplers can be grouped and routed towards the periphery of the package so that a ball grid array arrangement is formed. The light receiving element, the light emitting element, and the wire bond pad are arranged so as to correspond to the terminals of the lead frame.

制御チップのような論理素子は、リードフレームを基礎とする基板上にあることもでき、また光結合素子パッケージ内にあってもよい。また、トレンチ・ゲートのある、あるいは無いパワーMOSFETのようなMOSFET(metal oxide semiconductor field effect transistor)を含むチップは、基板上にあってもよく、またパッケージ内にあってもよい。このようなチップあるいは素子は、基板上にあってもよく、発光素子および受光素子のような構成要素に電気的に結合してもよい。   Logic elements, such as control chips, can be on a lead frame based substrate or in an optocoupler package. A chip including a MOSFET (metal oxide semiconductor field effect transistor) such as a power MOSFET with or without a trench gate may be on a substrate or in a package. Such a chip or element may be on a substrate and may be electrically coupled to components such as a light emitting element and a light receiving element.

いくつかの実施例においては、光結合素子パッケージは薄く、少なくとも2つの光結合素子(例えば、4つの光結合素子)を有する。利点として、単一の光結合素子パッケージは、各々が1つの光結合素子を有する4つの独立型光結合素子パッケージと比較して、同等のあるいはより良い性能を提供することができる。以下に示されるように、パッケージにおける周辺はんだボール配置により、より単純な基板設計が可能になる。導電性トレースの経路付けが、既に光結合素子パッケージ内に組み込まれているからである。このことはまた、光結合素子パッケージが取り付けられる基板上の空間を節約する。   In some embodiments, the optocoupler package is thin and has at least two optocouplers (eg, four optocouplers). As an advantage, a single optocoupler package can provide comparable or better performance compared to four stand-alone optocoupler packages, each having one optocoupler. As shown below, the peripheral solder ball placement in the package allows for a simpler board design. This is because the routing of the conductive traces has already been incorporated into the optocoupler package. This also saves space on the substrate where the optocoupler package is mounted.

図2、3は、光結合素子パッケージにおいて使用される成形前のリードフレーム基板1を示している。この基板は、リードフレーム2および成形化合物3を含む。リードフレーム2は、受光素子および発光素子を含む2つあるいはそれ以上のダイが置かれるダイ取り付け領域を含んでもよい。制御チップのような追加のチップもまた、リードフレーム上に搭載することができる。2つあるいはそれ以上のリードは、ダイ取り付け領域から延びてもよく、リードフレームの端子を形成してもよい。“リードフレーム”は、リードフレーム構造を含み、リードフレーム構造は、(例えば、エッチングにより)処理されていてもよく、処理されていなくてもよい。他の場合においては、他の型の基板を使用することもできる。   2 and 3 show the lead frame substrate 1 before molding used in the optical coupling element package. This substrate includes a lead frame 2 and a molding compound 3. The lead frame 2 may include a die attachment region in which two or more dies including a light receiving element and a light emitting element are placed. Additional chips, such as control chips, can also be mounted on the lead frame. Two or more leads may extend from the die attach area and may form the terminals of the lead frame. A “lead frame” includes a lead frame structure that may or may not have been processed (eg, by etching). In other cases, other types of substrates may be used.

図4、5を参照すると、リードフレーム2は、基板1の骨格フレームワークである。これは、基板1の機能パッドおよび(成形化合物3を固定するための)固定領域を定義するために、その中に、複雑な半分エッチングされた2a、エッチングされていない2b、および、スルーホールあるいは完全にエッチングされた2cパターンを有する。   4 and 5, the lead frame 2 is a skeleton framework of the substrate 1. This is to define functional pads and fixed areas (for fixing the molding compound 3) of the substrate 1, in which a complex half-etched 2a, an unetched 2b, and a through-hole or It has a fully etched 2c pattern.

リードフレーム2は、任意の適当な金属を含むことができ、任意の適当な厚さであってもよい。例えば、機械的強度の高い銅合金が望ましい。リードフレーム2は、エッチングされたあるいはエッチングされていない領域において、約0.2mm(8ミル)あるいはそれ以下の厚さを有することができる。エッチング処理は、この分野の技術者には周知である。リードフレーム2はまた、Ni、Pd、AuあるいはAg、等の金めっき層を含んでもよい。   The lead frame 2 can include any suitable metal and can be any suitable thickness. For example, a copper alloy with high mechanical strength is desirable. The lead frame 2 can have a thickness of about 0.2 mm (8 mils) or less in the etched or unetched areas. Etching processes are well known to those skilled in the art. The lead frame 2 may also include a gold plating layer such as Ni, Pd, Au, or Ag.

基板1の成形化合物3は、基板1の本体を形成する。これは、リードフレーム1のスルーホール2cおよび半分エッチングされた領域2a内を満たす。この例において、基板1のエッチングされていない領域2bは、成形化合物3で覆われていない。   The molding compound 3 of the substrate 1 forms the body of the substrate 1. This fills the through hole 2c and the half-etched region 2a of the lead frame 1. In this example, the unetched region 2 b of the substrate 1 is not covered with the molding compound 3.

成形化合物3は、重合体材料および/あるいは複合材料を含むことができ、これらの材料は、成形後硬化を必要としてもよく、必要としなくてもよい。成形化合物は、エポキシ樹脂、硬化剤、エラストマー、非リン難燃剤、潤滑油、ケイ酸充填剤、その他を含んでもよい。成形化合物は、リードフレーム2の半分エッチングされた領域の完全な充填を保証するために、その中における分子の大きさの均衡を取ってもよい。成形化合物はまた、より良いレーザ・マーキング・コントラストのために、十分な量のカーボンブラック顔料を含んでもよい。成形化合物3組成材料の均衡を作り上げる材料は、基板の歪みを防止するために使用することができる。   The molding compound 3 can include polymeric materials and / or composite materials, which may or may not require post-mold curing. Molding compounds may include epoxy resins, curing agents, elastomers, non-phosphorous flame retardants, lubricating oils, silicic acid fillers, and others. The molding compound may balance the size of the molecules therein to ensure complete filling of the half-etched areas of the lead frame 2. The molding compound may also contain a sufficient amount of carbon black pigment for better laser marking contrast. Materials that make up the balance of the molding compound 3 composition material can be used to prevent distortion of the substrate.

いくつかの実施例において、基板1は、テープを使用して形成することができる。例えば、成形化合物3(あるいは成形ブリードあるいは成形咬み出し)が基板1の機能パッドを占領しないように、テープを、リードフレーム2のエッチングされていないパッド2bに取り付けることができる。リードフレーム2のテープを貼られていない側は、基板1に機械的強度を加えるために、約0.1mmオーバモールディングされる。他の実施例において、オーバモールディングは存在せず、成形化合物3は、リードフレーム2の隙間内にあるだけである。基板1の厚さは、パッケージ20の機械的および物理的要求によって、変化することができる。   In some embodiments, the substrate 1 can be formed using tape. For example, the tape can be attached to the unetched pad 2 b of the lead frame 2 so that the molding compound 3 (or molding bleed or molding bite) does not occupy the functional pads of the substrate 1. The non-tapeed side of the lead frame 2 is overmolded by about 0.1 mm to add mechanical strength to the substrate 1. In other embodiments, there is no overmolding and the molding compound 3 is only in the gap of the lead frame 2. The thickness of the substrate 1 can vary depending on the mechanical and physical requirements of the package 20.

図面に示されるように、基板1における成形化合物3は、機能パッドを定義する。これらの機能パッドは、リードフレーム2のエッチングされていない領域2bである。   As shown in the drawing, the molding compound 3 on the substrate 1 defines a functional pad. These functional pads are unetched regions 2b of the lead frame 2.

追加の基板形成の詳細は、2002年8月30日出願、米国特許出願第10/233,248号に開示され、この出願はその全体において参照によりここに取り入れられる。   Details of additional substrate formation are disclosed in US patent application Ser. No. 10 / 233,248, filed Aug. 30, 2002, which is hereby incorporated by reference in its entirety.

図6を参照すると、光結合素子パッケージは、4つの光結合素子を有する4つの四分円、光結合素子I−IV、に分割されてもよい。光結合素子Iは、四分円I(101)を占める。光結合素子IIは、四分円II(102)を占める。光結合素子IIIは、四分円III(103)を占める。光結合素子IVは、四分円IV(104)を占める。   Referring to FIG. 6, the optical coupling element package may be divided into four quadrants having four optical coupling elements, optical coupling elements I-IV. The optical coupling element I occupies the quadrant I (101). The optical coupling element II occupies the quadrant II (102). The optical coupling element III occupies the quadrant III (103). The optical coupling element IV occupies a quadrant IV (104).

図6−7の双方を参照すると、基板1の機能パッドは、以下のように分類することができる。
(a)光結合素子I21の4つの内部アセンブリ・パッドは、カソードI(あるいはダイオード・ダイ取り付けパッドI)4a、アノードI(あるいはダイオード溶接パッドI)5a、コレクタI(あるいはフォトトランジスタ・ダイ取り付けパッドI)6a、およびエミッタI(あるいはフォトトランジスタ溶接パッドI)7aである。
(b)光結合素子II22の4つの内部アセンブリ・パッドは、カソードII(あるいはダイオード・ダイ取り付けパッドI)4b、アノードII(あるいはダイオード溶接パッドII)5b、コレクタII(あるいはフォトトランジスタ・ダイ取り付けパッドII)6b、およびエミッタII(あるいはフォトトランジスタ溶接パッドII)7bである。
(c)光結合素子III23の4つの内部アセンブリ・パッドは、カソードIII4c、アノードIII5c、コレクタIII6c、およびエミッタIII7cである。そして、
(d)光結合素子IV24の4つの内部アセンブリ・パッドは、カソードIV4d、アノードIV5d、コレクタIV6d、およびエミッタIV7dである。
Referring to both FIGS. 6-7, the functional pads of the substrate 1 can be classified as follows.
(A) The four internal assembly pads of optocoupler I21 are cathode I (or diode die attach pad I) 4a, anode I (or diode weld pad I) 5a, collector I (or phototransistor die attach pad). I) 6a, and emitter I (or phototransistor welding pad I) 7a.
(B) Four internal assembly pads of optocoupler II22 are cathode II (or diode die attach pad I) 4b, anode II (or diode weld pad II) 5b, collector II (or phototransistor die attach pad). II) 6b, and emitter II (or phototransistor welding pad II) 7b.
(C) The four internal assembly pads of optocoupler III23 are cathode III4c, anode III5c, collector III6c, and emitter III7c. And
(D) The four internal assembly pads of optocoupler IV24 are cathode IV4d, anode IV5d, collector IV6d, and emitter IV7d.

基板1のエッチングされていない機能パッドは、周辺はんだボール取り付けのために、端子パッドに接続している。これらは、共通の端子パッドを有する対称なパッケージ基板1を作成するために、グループ化され経路付けされている。周辺ボール取り付けパッドは、以下のように分類される。
(e)光結合素子IおよびIVのカソードあるいはダイオード・ダイ取り付けパッド(4a、4d)は、短絡され、共通カソード端子パッド8aに接続し、そして四分円IおよびIVの外縁に置かれている。
(f)光結合素子IIおよびIIIのカソードあるいはダイオード・ダイ取り付け溶接パッド(4b、4c)は、短絡され、共通カソード端子パッド8bに接続し、そして四分円IIおよびIIIの外縁に置かれている。
(g)全ての光結合素子のアノード端子パッド9a、9b、9c、9dの各々は、各四分円の周辺の角に独立して置かれている。
(h)各光結合素子のコレクタ端子パッド10a、10b、10c、10dは、アノード端子パッドの直接反対側に、独立して横方向に置かれている。
(i)全ての光結合素子のエミッタあるいはフォトトランジスタ溶接パッド7a、7b、7c、7dは、短絡され、基板の中央水平周辺に向けて経路付けられ、その結果、エミッタはんだボールのための2つの対称な周辺端子パッド11となっている。アノード−カソードパッドは、全ての光結合素子において、エミッタ−コレクタ・パッドとは約0.5mmのギャップを保つ。このことにより、各光結合素子に対して高圧絶縁破壊が保証される。
The unetched functional pads of the substrate 1 are connected to terminal pads for peripheral solder ball attachment. These are grouped and routed to create a symmetric package substrate 1 with common terminal pads. The peripheral ball mounting pads are classified as follows.
(E) The cathode or diode die attach pads (4a, 4d) of optocouplers I and IV are shorted, connected to common cathode terminal pad 8a, and placed on the outer edges of quadrants I and IV. .
(F) The cathode or diode die attach weld pads (4b, 4c) of optocouplers II and III are short-circuited, connected to the common cathode terminal pad 8b, and placed on the outer edges of quadrants II and III Yes.
(G) Each of the anode terminal pads 9a, 9b, 9c, 9d of all the optical coupling elements is independently placed at a corner around each quadrant.
(H) The collector terminal pads 10a, 10b, 10c, and 10d of each optical coupling element are independently placed laterally on the opposite side of the anode terminal pad.
(I) The emitters or phototransistor welding pads 7a, 7b, 7c, 7d of all optocouplers are shorted and routed towards the central horizontal periphery of the substrate, resulting in two Symmetric peripheral terminal pads 11 are formed. The anode-cathode pad maintains a gap of about 0.5 mm from the emitter-collector pad in all optocouplers. This ensures a high voltage breakdown for each optocoupler.

図7は、頂点の丸いドーム21、22、23、24を含む4つの光結合素子を含む光結合素子パッケージ20を示している。頂点の丸い材料は、ボール取り付け周辺端子パッド8a―8b、9a−9d、10a−10d(図6に示されている)に接触しない。   FIG. 7 shows an optical coupling element package 20 including four optical coupling elements including domes 21, 22, 23 and 24 with rounded apexes. The rounded apex material does not contact the ball mounting peripheral terminal pads 8a-8b, 9a-9d, 10a-10d (shown in FIG. 6).

光結合素子パッケージ20は、基板1に取り付けられた外部周辺はんだボール25を含む。周辺ボール25は、端子パッド8a―8b、9a−9d、10a−10d、11に取り付けられている。これらのボール25は、光結合素子パッケージ20のための、プリント配線板(PCB)31への直接接続機構として機能する(図11参照)。はんだボール25は、溶解温度の高い、Pbを含まない合金を含むことが望ましい。   The optical coupling element package 20 includes external peripheral solder balls 25 attached to the substrate 1. The peripheral ball 25 is attached to the terminal pads 8a-8b, 9a-9d, 10a-10d, and 11. These balls 25 function as a direct connection mechanism to the printed wiring board (PCB) 31 for the optical coupling element package 20 (see FIG. 11). It is desirable that the solder ball 25 contains an alloy having a high melting temperature and not containing Pb.

図7に示されるように、図示される例において、光結合素子パッケージ20は、12個の等分に間隔を置いた周辺はんだボール25を有する。パッケージの外に周辺ボールがある構成は、特定のパッケージの外にピンを出す要求およびダイによって、(内部アセンブリ・パッド短絡および端子経路付けと同じ概念に基づき)変更してもよい。はんだボールを詳細に説明するけれども、(例えば、予め形成されたあるいは電気めっきされた)銅柱のような他の導電性構造を、代わりに使用することができる。導電性構造は、フリップ・チップ実装を行うことができるように、光学パッケージにおける受光素子および発光素子の高さより高い高さを有する。   As shown in FIG. 7, in the illustrated example, the optocoupler package 20 has twelve equally spaced peripheral solder balls 25. The configuration with peripheral balls outside the package may be modified (based on the same concept as internal assembly pad shorts and terminal routing) by the requirement and die to pin out of a particular package. Although solder balls are described in detail, other conductive structures such as copper pillars (eg, pre-formed or electroplated) can be used instead. The conductive structure has a height higher than the height of the light receiving element and the light emitting element in the optical package so that flip chip mounting can be performed.

図9および10を参照すると、LEDダイ26は、光結合素子に順方向電流が印加されると光子を生成し、その結果、ダイ26におけるP−N接合からの発光となる。約9ミルあるいはそれ以下の高さを有するLEDダイを使用することができる。   Referring to FIGS. 9 and 10, the LED die 26 generates photons when a forward current is applied to the optocoupler, resulting in light emission from the PN junction in the die 26. An LED die having a height of about 9 mils or less can be used.

フォトトランジスタ・ダイ27は、LEDダイ26によって発光された光を検知し、それを電子に変換し、その結果、光結合素子出力における電流となる。光検知は、そのコレクタ−ベース接合において起こる。約8ミルあるいはそれ以下の高さのフォトトランジスタ・ダイを使用することができる。   Phototransistor die 27 detects the light emitted by LED die 26 and converts it to electrons, resulting in a current at the optocoupler output. Light sensing occurs at the collector-base junction. Phototransistor dies as high as about 8 mils or less can be used.

図6、9および10を参照すると、ダイ取り付け材料(図示されていない)は、各LEDダイ26の背面を、その指定されたダイ取り付けパッド4a、4b、4c、4dに接着する。同様に、これは、各フォトトランジスタ・ダイ27の背面を、その指定されたダイ取り付けパッド6a、6b、6c、6dに接着する。ダイ取り付け材料は、任意の導電性接着剤であることができる。例として、Ag充填エポキシ、ソフトはんだ、その他がある。いくつかの実施例において、ダイ取り付け帯を使用することができ、LEDダイ26の側からの発光を最大にするために、ダイの高さの最高約50%において制御することができる。   Referring to FIGS. 6, 9 and 10, a die attach material (not shown) bonds the back of each LED die 26 to its designated die attach pad 4a, 4b, 4c, 4d. Similarly, it bonds the back of each phototransistor die 27 to its designated die attach pad 6a, 6b, 6c, 6d. The die attach material can be any conductive adhesive. Examples include Ag-filled epoxy, soft solder, and others. In some embodiments, die attach bands can be used and can be controlled at up to about 50% of the die height to maximize light emission from the LED die 26 side.

ボンディング・ワイヤ28は、LEDダイ26のアノードパッドを、ダイオード溶接パッド5a、5b、5c、5dに接続し、パッケージ20のダイオード構成要素の回路を完成する。同様にこれらは、フォトトランジスタ・ダイ27を、それらの指定された溶接パッド7a、7b、7c、7dに接続する。ボンディング・ワイヤ28は、任意の適当な延性金属−Au、Cu、Alあるいはこれらの金属のドーピングされた変形、これらの金属の合金、その他を含むことができる。ワイヤ・ループは、基板から約14ミルにあることが望ましい。   Bonding wire 28 connects the anode pad of LED die 26 to diode welding pads 5a, 5b, 5c, 5d, completing the circuitry of the diode components of package 20. They likewise connect the phototransistor die 27 to their designated welding pads 7a, 7b, 7c, 7d. Bonding wire 28 may include any suitable ductile metal—Au, Cu, Al, or doped variations of these metals, alloys of these metals, and the like. The wire loop is preferably about 14 mils from the substrate.

ワイヤ・ボンドLEDダイおよびフォトトランジスタ・ダイ・アセンブリは、光透過性透明ゲル材料29を使用して結合される。結合ゲル29の光透過性により、LED26接合から発光された光の、フォトトランジスタ27の感光性接合に向けての効果的な転送が可能になる。結合ゲル29は、ワイヤ・ボンド・ダイ・アセンブリ全体を覆い、発光された光の最大の伝送のために、ほぼ半球のドームを形成する。   The wire bond LED die and phototransistor die assembly are bonded using a light transmissive transparent gel material 29. The light transmissivity of the bonding gel 29 enables effective transfer of light emitted from the LED 26 junction toward the photosensitive junction of the phototransistor 27. Bonding gel 29 covers the entire wire bond die assembly and forms a generally hemispherical dome for maximum transmission of the emitted light.

ワイヤ・ボンドLEDおよびフォトトランジスタ・アセンブリの各々の光透過性半球ドーム29は、1つの光結合素子内部パッケージ構造を完成するために、白色反射性頂点の丸い材料30で覆われる。丸い頂点30(あるいは光反射性材料)は、発光された光を、ドームの範囲内に保つ、光反射性材料である。頂点の丸いコーティングは、ドームの形に一致し、透明結合ゲル29(あるいは光透過性材料)を完全に覆うことができる。これは、接着によりドームを密封する。頂点の丸い材料30は、最小で約0.2mmの厚さを有することができる。   The light transmissive hemispherical dome 29 of each of the wire bond LED and phototransistor assemblies is covered with a white reflective apex round material 30 to complete one optocoupler internal package structure. The round apex 30 (or light reflective material) is a light reflective material that keeps the emitted light within the dome. The rounded apex coating conforms to the shape of the dome and can completely cover the transparent bonding gel 29 (or light transmissive material). This seals the dome by gluing. The rounded apex material 30 can have a minimum thickness of about 0.2 mm.

光結合素子パッケージは、以下の工程により製造することができる。   The optical coupling element package can be manufactured by the following process.

第1に、リードフレーム成形処理を実行することができる。リードフレーム成形処理は、上記のように、テープを貼ったリードフレームを使用して実行される。成形化合物が、続いて形成される基板の機能パッドを占めないように、一片のテープを、リードフレームのエッチングされていないパッドに付けることができる。リードフレームのテープを貼られていない側は、基板に機械的強度を加えるために、オーバモールドされる。   First, a lead frame molding process can be performed. As described above, the lead frame molding process is performed using a lead frame with a tape attached thereto. A piece of tape can be applied to the unetched pad of the lead frame so that the molding compound does not occupy the functional pads of the subsequently formed substrate. The non-tapeed side of the lead frame is overmolded to add mechanical strength to the substrate.

第2に、ダイ取り付け処理を実行することができる。例えば、LEDおよびフォトトランジスタ・ダイは、導電性充填剤あるいははんだと共に、接着剤を使用して取り付けることができる。ダイ取り付け硬化は、使用される接着剤の型によって、必要であるかもしれないし、必要でないかもしれない。   Second, a die attach process can be performed. For example, LEDs and phototransistor dies can be attached using an adhesive with a conductive filler or solder. Die attach curing may or may not be necessary depending on the type of adhesive used.

第3に、ワイヤ・ボンド処理を、基板におけるダイとそれらの対応するパッドとの間の導電経路を形成するために、実行することができる。例えば、いくつかの実施例において、熱音波あるいは超音波ワイヤボンディング処理を実行することができる。   Third, a wire bond process can be performed to form a conductive path between the dies on the substrate and their corresponding pads. For example, in some embodiments, a thermosonic or ultrasonic wire bonding process can be performed.

第4に、ドーム・コートおよび硬化処理を実行することができる。任意の適当な液体分配処理を、光透過性半球ドームを形成するために、透明結合ゲルを分配するために使用することができる。硬化は、結合ゲルの物理的特性を改良するために必要であるかもしれない。適当なドーム・コート材料は、Dow Corning社およびGeneral Electric社から購入可能なシリコンをベースとする材料を含むが、任意の適当な販売会社を使用してもよい。   Fourth, a dome coat and cure process can be performed. Any suitable liquid dispensing process can be used to dispense the transparent binding gel to form a light transmissive hemispherical dome. Curing may be necessary to improve the physical properties of the bonded gel. Suitable dome coat materials include silicon-based materials available from Dow Corning and General Electric, but any suitable sales company may be used.

第5に、丸い頂点および硬化処理を実行することができる。任意の適当な液体分配処理を、不透明な丸い頂点のために使用することができる。硬化は、使用される材料の型により、必要であるかもしれないし、必要でないかもしれない。適当な反射性コーティング材料は、二酸化チタンあるいは他の酸化金属のような材料をベースとする反射性顔料を有する、エポキシをベースとするコーティングを含む。これらは、Epotek社およびHysol社から購入可能であるが、任意の適当な販売会社を使用してもよい。   Fifth, round vertices and curing processes can be performed. Any suitable liquid dispensing process can be used for the opaque rounded apex. Curing may or may not be necessary depending on the type of material used. Suitable reflective coating materials include epoxy based coatings having reflective pigments based on materials such as titanium dioxide or other metal oxides. These can be purchased from Epotek and Hysol, but any suitable sales company may be used.

第6に、(例えば、図におけるはんだボール25のために)はんだ付着処理を実行することができる。基板にはんだのような導電性構造を取り付けるために、はんだボール取り付け、融剤処理、ボール配置あるいはボール発射、ボール噴射および他の処理を使用することができる。他の実施例において、導電性柱(たとえば、銅柱)を、代わりに基板上に置くことができ、あるいは、基板上に電気めっきすることができる。   Sixth, a solder deposition process can be performed (eg, for solder ball 25 in the figure). Solder ball attachment, fluxing, ball placement or ball firing, ball injection, and other processes can be used to attach conductive structures such as solder to the substrate. In other examples, conductive columns (eg, copper columns) can be placed on the substrate instead, or can be electroplated on the substrate.

第7に、はんだリフロー処理を実行することができる(はんだが使用されている場合)。いくつかの実施例において、還流あるいは伝導あるいは拡散はんだリフロー処理を使用することができる。   Seventh, a solder reflow process can be performed (if solder is used). In some embodiments, a reflux or conduction or diffusion solder reflow process can be used.

第8に、個別化処理を実行することができる。個別化処理は、ブレード・ソーイング、ウォータ・ジェット・ソーイング、レーザ・ソーイングおよびその他を含む。個別化処理は、形成された基板を互いに分離する。   Eighth, individualization processing can be executed. Individualization processes include blade sawing, water jet sawing, laser sawing and others. In the individualization process, the formed substrates are separated from each other.

第9に、電気的検査を実行することができる。高圧検査およびパラメトリック検査を、電気的欠陥のある任意のパッケージを排除するために使用することができる。   Ninth, an electrical test can be performed. High pressure inspection and parametric inspection can be used to eliminate any packages with electrical defects.

第10に、パッケージ・マーキング処理を実行することができる。レーザあるいはパッド・マーキングあるいは他の処理を、パッケージ識別およびオリエンテーションを提供するために使用することができる。   Tenth, a package marking process can be performed. Laser or pad marking or other processes can be used to provide package identification and orientation.

パッケージが形成されると、それをひっくり返し、図11に示されるように、プリント配線板上に搭載することができる。一般的な表面アセンブリ技術を使用することができる。   Once the package is formed, it can be turned over and mounted on a printed wiring board as shown in FIG. Common surface assembly techniques can be used.

上記の処理は、上記の順序で実行することができ、あるいは、異なる順序で実行することができることに留意されたい。   It should be noted that the above processes can be performed in the above order, or can be performed in a different order.

本発明は、上記の好ましい実施例に限定されるものではないことに留意されたい。また、この分野の技術者による変更および修正を、本発明の精神および範囲内において実行することができることは明白である。さらに、本発明の任意の1つあるいは複数の実施例を、本発明の精神および範囲から逸脱することなく、本発明の1つあるいは複数の実施例と組み合わせてもよい。   It should be noted that the present invention is not limited to the preferred embodiments described above. It will be apparent that changes and modifications by those skilled in the art may be made within the spirit and scope of the invention. Furthermore, any one or more embodiments of the present invention may be combined with one or more embodiments of the present invention without departing from the spirit and scope of the present invention.

上記の全ての米国仮および正式な特許出願および公開は、全ての目的のために、それらの全体において参照によりここに取り入れられる。いずれも従来技術として認識されるものではない。   All US provisional and formal patent applications and publications mentioned above are hereby incorporated by reference in their entirety for all purposes. None of these are recognized as prior art.

従来技術の光結合素子パッケージを示す図である。It is a figure which shows the optical coupling element package of a prior art. 本発明の1つの実施例による基板の底面から見た図である。FIG. 3 is a view from the bottom of a substrate according to one embodiment of the present invention. 図4における基板の内部リードフレーム構成を示す図である。It is a figure which shows the internal lead frame structure of the board | substrate in FIG. 図5に示される基板の底面平面図である。FIG. 6 is a bottom plan view of the substrate shown in FIG. 5. 図4に示される基板の線A−Aに沿った側面断面図である。FIG. 5 is a side sectional view taken along line AA of the substrate shown in FIG. 4. 異なる光結合素子四分円を示す、基板の他の底面平面図である。FIG. 10 is another bottom plan view of the substrate showing different optical coupling element quadrants. 本発明の1つの実施例による光結合素子パッケージの底面から見た図である。It is the figure seen from the bottom face of the optical coupling element package by one Example of this invention. 本発明の1つの実施例による光結合素子パッケージの上面から見た図である。It is the figure seen from the upper surface of the optical coupling element package by one Example of this invention. 光結合素子パッケージの底面から見た底面図であり、発光素子および受光素子が示されている。It is the bottom view seen from the bottom of an optical coupling element package, and the light emitting element and the light receiving element are shown. 受光素子および発光素子を示す、光結合素子パッケージの底面平面図である。It is a bottom plan view of an optical coupling element package showing a light receiving element and a light emitting element. 基板上に搭載された光結合素子パッケージを含む、光結合素子アセンブリを示す図である。FIG. 3 is a diagram illustrating an optical coupling element assembly including an optical coupling element package mounted on a substrate.

Claims (20)

光結合素子パッケージであって、
(a)リードフレームおよび成形化合物を含む基板と、
(b)発光素子と、
(c)受光素子と、前記発光素子および前記受光素子は、前記リードフレームに電気的に結合し、
(d)前記発光素子と前記受光素子との間に置かれた光透過性媒体、
を含む、前記光結合素子パッケージ。
An optical coupling element package,
(A) a substrate including a lead frame and a molding compound;
(B) a light emitting element;
(C) the light receiving element, the light emitting element and the light receiving element are electrically coupled to the lead frame;
(D) a light-transmitting medium placed between the light-emitting element and the light-receiving element;
The optocoupler package comprising:
請求項1に記載の光結合素子パッケージであってさらに、前記リードフレームに結合した複数の導電性構造を含み、前記導電性構造は、前記受光素子および前記発光素子の高さよりも高い高さを有することを特徴とする、前記光結合素子パッケージ。   The optical coupling element package according to claim 1, further comprising a plurality of conductive structures coupled to the lead frame, wherein the conductive structure has a height higher than heights of the light receiving elements and the light emitting elements. The optocoupler package, comprising: 請求項2に記載の光結合素子パッケージにおいて、前記導電性構造は、はんだ構造であることを特徴とする、前記光結合素子パッケージ。   3. The optical coupling element package according to claim 2, wherein the conductive structure is a solder structure. 請求項1に記載の光結合素子パッケージであってさらに、前記受光素子を前記リードフレームに電気的に結合し、前記発光素子を前記リードフレームに電気的に結合するボンド・ワイヤを含むことを特徴とする、前記光結合素子パッケージ。   2. The optical coupling element package according to claim 1, further comprising a bond wire that electrically couples the light receiving element to the lead frame and electrically couples the light emitting element to the lead frame. The optical coupling element package. 請求項1に記載の光結合素子パッケージにおいて、前記リードフレームは、エッチングされた部分およびエッチングされていない部分を含み、前記エッチングされた部分は、前記成形化合物によって覆われ、前記エッチングされていない部分は、前記成形化合物によって覆われていないことを特徴とする、前記光結合素子パッケージ。   2. The optocoupler package according to claim 1, wherein the lead frame includes an etched portion and an unetched portion, and the etched portion is covered with the molding compound and is not etched. Is not covered with the molding compound. 請求項1に記載の光結合素子パッケージにおいて、前記リードフレームは銅を含むことを特徴とする、前記光結合素子パッケージ。   The optical coupling element package according to claim 1, wherein the lead frame includes copper. 請求項1に記載の光結合素子パッケージにおいて、複数の光結合素子が前記基板上にあることを特徴とする、前記光結合素子パッケージ。   2. The optical coupling element package according to claim 1, wherein a plurality of optical coupling elements are on the substrate. 請求項に記載の光結合素子パッケージにおいて、前記リードフレームは、第1の側においてエッチングされた部分およびエッチングされていない部分を含み、前記エッチングされた部分は前記成形化合物によって覆われ、前記エッチングされていない部分は前記成形化合物によって覆われず、前記成形化合物は、前記リードフレームの前記第2の側を完全に覆うことを特徴とする、前記光結合素子パッケージ。   6. The optocoupler package according to claim 1, wherein the lead frame includes an etched portion and an unetched portion on a first side, and the etched portion is covered with the molding compound and etched. The non-covered portion is not covered with the molding compound, and the molding compound completely covers the second side of the lead frame. 光結合素子パッケージを形成する方法であって、
(a)リードフレームおよび成形化合物を含む基板を形成することと、
(b)発光素子および受光素子を前記基板に取り付けることと、
(c)前記発光素子と前記受光素子との間に光透過性材料を付着すること、
を含む、前記方法。
A method of forming an optocoupler package comprising:
(A) forming a substrate including a lead frame and a molding compound;
(B) attaching a light emitting element and a light receiving element to the substrate;
(C) attaching a light transmissive material between the light emitting element and the light receiving element;
Said method.
請求項9に記載の方法であってさらに、
前記基板上に複数の導電性構造を形成することを含み、前記導電性構造は、前記発光素子および受光素子の高さより高い高さを有することを特徴とする、前記方法。
The method of claim 9, further comprising:
Forming a plurality of conductive structures on the substrate, wherein the conductive structures have a height higher than the height of the light emitting element and the light receiving element.
請求項9に記載の方法において、前記方法は、(a)に先立ち、前記リードフレームをエッチングすることを含むことを特徴とする、前記方法。   10. The method of claim 9, wherein the method includes etching the lead frame prior to (a). 請求項9に記載の方法において、前記リードフレームは銅を含むことを特徴とする、前記方法。   The method of claim 9, wherein the lead frame comprises copper. 請求項9に記載の方法であってさらに、前記発光素子および前記受光素子から前記リードフレームにワイヤを取り付けることを含むことを特徴とする、前記方法。   10. The method of claim 9, further comprising attaching a wire from the light emitting element and the light receiving element to the lead frame. 請求項9に記載の方法であってさらに、前記光透過性材料上に不透明材料を付着することを含むことを特徴とする、前記方法。   The method of claim 9, further comprising depositing an opaque material on the light transmissive material. 請求項9に記載の方法であってさらに、前記基板上に、少なくとも4つの発光素子および少なくとも4つの受光素子を取り付けることを含むことを特徴とする、前記方法。   10. The method of claim 9, further comprising mounting at least four light emitting elements and at least four light receiving elements on the substrate. 光結合素子パッケージであって、
(a)基板と、
(b)少なくとも2つの発光素子と、
(c)少なくとも2つの受光素子と、
(d)隣接する発光素子と受光素子との間の光透過性媒体と、
(e)前記光透過性媒体の上の光反射性材料、
を含み、
前記発光素子および前記受光素子は前記基板上にある、前記光結合素子パッケージ。
An optical coupling element package,
(A) a substrate;
(B) at least two light emitting elements;
(C) at least two light receiving elements;
(D) a light transmissive medium between adjacent light emitting elements and light receiving elements;
(E) a light reflective material on the light transmissive medium;
Including
The optical coupling element package, wherein the light emitting element and the light receiving element are on the substrate.
請求項16に記載の光結合素子パッケージにおいて、前記基板は、エッチングされた部分を含むリードフレームを含むことを特徴とする、前記光結合素子パッケージ。   17. The optocoupler package according to claim 16, wherein the substrate includes a lead frame including an etched portion. 請求項16に記載の光結合素子パッケージにおいて、前記基板は、銅および成形化合物を含むリードフレームを含むことを特徴とする、前記光結合素子パッケージ。   17. The optical coupling element package according to claim 16, wherein the substrate includes a lead frame including copper and a molding compound. 請求項16に記載の光結合素子パッケージであってさらに、前記基板上にMOSFETを含むチップを含むことを特徴とする、前記光結合素子パッケージ。   The optical coupling element package according to claim 16, further comprising a chip including a MOSFET on the substrate. 請求項1に記載の光結合素子パッケージであってさらに、前記基板上にMOSFETを含むチップを含むことを特徴とする、前記光結合素子パッケージ。   2. The optical coupling element package according to claim 1, further comprising a chip including a MOSFET on the substrate.
JP2007506175A 2004-04-02 2005-02-17 Surface-mount multichannel optical coupling device Pending JP2007531310A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/817,195 US7196313B2 (en) 2004-04-02 2004-04-02 Surface mount multi-channel optocoupler
PCT/US2005/005133 WO2005102156A2 (en) 2004-04-02 2005-02-17 Surface mount multi-channel optocoupler

Publications (2)

Publication Number Publication Date
JP2007531310A true JP2007531310A (en) 2007-11-01
JP2007531310A5 JP2007531310A5 (en) 2008-03-27

Family

ID=35053264

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007506175A Pending JP2007531310A (en) 2004-04-02 2005-02-17 Surface-mount multichannel optical coupling device

Country Status (7)

Country Link
US (1) US7196313B2 (en)
JP (1) JP2007531310A (en)
CN (2) CN100590779C (en)
DE (1) DE112005000717T5 (en)
MY (1) MY139480A (en)
TW (1) TWI452715B (en)
WO (1) WO2005102156A2 (en)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7061077B2 (en) * 2002-08-30 2006-06-13 Fairchild Semiconductor Corporation Substrate based unmolded package including lead frame structure and semiconductor die
JP2006351859A (en) * 2005-06-16 2006-12-28 Sharp Corp Manufacturing method of optical coupling
US8334583B2 (en) 2005-07-20 2012-12-18 Infineon Technologies Ag Leadframe strip and mold apparatus for an electronic component and method of encapsulating an electronic component
US20070083120A1 (en) * 2005-09-22 2007-04-12 Cain Charles A Pulsed cavitational ultrasound therapy
US8057408B2 (en) 2005-09-22 2011-11-15 The Regents Of The University Of Michigan Pulsed cavitational ultrasound therapy
US10219815B2 (en) 2005-09-22 2019-03-05 The Regents Of The University Of Michigan Histotripsy for thrombolysis
US20090057852A1 (en) * 2007-08-27 2009-03-05 Madrid Ruben P Thermally enhanced thin semiconductor package
US7371616B2 (en) * 2006-01-05 2008-05-13 Fairchild Semiconductor Corporation Clipless and wireless semiconductor die package and method for making the same
US20070216033A1 (en) * 2006-03-20 2007-09-20 Corisis David J Carrierless chip package for integrated circuit devices, and methods of making same
US8106501B2 (en) 2008-12-12 2012-01-31 Fairchild Semiconductor Corporation Semiconductor die package including low stress configuration
US7768105B2 (en) * 2007-01-24 2010-08-03 Fairchild Semiconductor Corporation Pre-molded clip structure
KR101391925B1 (en) * 2007-02-28 2014-05-07 페어차일드코리아반도체 주식회사 Semiconductor package and semiconductor package mold for fabricating the same
KR101489325B1 (en) 2007-03-12 2015-02-06 페어차일드코리아반도체 주식회사 Power module with stacked flip-chip and method of fabricating the same power module
US7659531B2 (en) * 2007-04-13 2010-02-09 Fairchild Semiconductor Corporation Optical coupler package
US7683463B2 (en) * 2007-04-19 2010-03-23 Fairchild Semiconductor Corporation Etched leadframe structure including recesses
US7902657B2 (en) * 2007-08-28 2011-03-08 Fairchild Semiconductor Corporation Self locking and aligning clip structure for semiconductor die package
US7737548B2 (en) 2007-08-29 2010-06-15 Fairchild Semiconductor Corporation Semiconductor die package including heat sinks
US20090140266A1 (en) * 2007-11-30 2009-06-04 Yong Liu Package including oriented devices
US7589338B2 (en) * 2007-11-30 2009-09-15 Fairchild Semiconductor Corporation Semiconductor die packages suitable for optoelectronic applications having clip attach structures for angled mounting of dice
KR20090062612A (en) * 2007-12-13 2009-06-17 페어차일드코리아반도체 주식회사 Multi chip package
US7781872B2 (en) * 2007-12-19 2010-08-24 Fairchild Semiconductor Corporation Package with multiple dies
US8106406B2 (en) * 2008-01-09 2012-01-31 Fairchild Semiconductor Corporation Die package including substrate with molded device
US7626249B2 (en) * 2008-01-10 2009-12-01 Fairchild Semiconductor Corporation Flex clip connector for semiconductor device
US20090194856A1 (en) * 2008-02-06 2009-08-06 Gomez Jocel P Molded package assembly
KR101524545B1 (en) * 2008-02-28 2015-06-01 페어차일드코리아반도체 주식회사 Power device package and the method of fabricating the same
US7768108B2 (en) * 2008-03-12 2010-08-03 Fairchild Semiconductor Corporation Semiconductor die package including embedded flip chip
US8018054B2 (en) * 2008-03-12 2011-09-13 Fairchild Semiconductor Corporation Semiconductor die package including multiple semiconductor dice
KR101519062B1 (en) * 2008-03-31 2015-05-11 페어차일드코리아반도체 주식회사 Semiconductor Device Package
US20090278241A1 (en) * 2008-05-08 2009-11-12 Yong Liu Semiconductor die package including die stacked on premolded substrate including die
US8193618B2 (en) 2008-12-12 2012-06-05 Fairchild Semiconductor Corporation Semiconductor die package with clip interconnection
US7973393B2 (en) * 2009-02-04 2011-07-05 Fairchild Semiconductor Corporation Stacked micro optocouplers and methods of making the same
US8222718B2 (en) * 2009-02-05 2012-07-17 Fairchild Semiconductor Corporation Semiconductor die package and method for making the same
US9061131B2 (en) * 2009-08-17 2015-06-23 Histosonics, Inc. Disposable acoustic coupling medium container
EP2470087B1 (en) * 2009-08-26 2015-03-25 The Regents Of The University Of Michigan Devices for using controlled bubble cloud cavitation in fractionating urinary stones
JP5863654B2 (en) * 2009-08-26 2016-02-16 リージェンツ オブ ザ ユニバーシティー オブ ミシガン Micromanipulator control arm for therapeutic and image processing ultrasonic transducers
JP4764519B1 (en) * 2010-01-29 2011-09-07 株式会社東芝 LED package
US8421204B2 (en) 2011-05-18 2013-04-16 Fairchild Semiconductor Corporation Embedded semiconductor power modules and packages
US9144694B2 (en) 2011-08-10 2015-09-29 The Regents Of The University Of Michigan Lesion generation through bone using histotripsy therapy without aberration correction
US9012826B2 (en) 2012-01-03 2015-04-21 Avago Technologies General Ip (Singapore) Pte. Ltd. Optocoupler with multiple photodetectors and improved feedback control of LED
US9049783B2 (en) * 2012-04-13 2015-06-02 Histosonics, Inc. Systems and methods for obtaining large creepage isolation on printed circuit boards
WO2013166019A1 (en) 2012-04-30 2013-11-07 The Regents Of The University Of Michigan Ultrasound transducer manufacturing using rapid-prototyping method
US20140100459A1 (en) 2012-10-05 2014-04-10 The Regents Of The University Of Michigan Bubble-induced color doppler feedback during histotripsy
CN102915942B (en) * 2012-10-08 2015-12-02 华东光电集成器件研究所 The accurate crystal solidifying apparatus of a kind of optical coupler
EP4166194A1 (en) 2013-07-03 2023-04-19 Histosonics, Inc. Histotripsy excitation sequences optimized for bubble cloud formation using shock scattering
WO2015003154A1 (en) 2013-07-03 2015-01-08 Histosonics, Inc. Articulating arm limiter for cavitational ultrasound therapy system
WO2015027164A1 (en) 2013-08-22 2015-02-26 The Regents Of The University Of Michigan Histotripsy using very short ultrasound pulses
ES2948135T3 (en) 2015-06-24 2023-08-31 Univ Michigan Regents Histotripsy therapy systems for the treatment of brain tissue
TWI587536B (en) * 2015-11-11 2017-06-11 趙寶龍 Photo Coupler
US10170658B2 (en) * 2015-11-13 2019-01-01 Advanced Semiconductor Engineering, Inc. Semiconductor package structures and method of manufacturing the same
US11211305B2 (en) 2016-04-01 2021-12-28 Texas Instruments Incorporated Apparatus and method to support thermal management of semiconductor-based components
US10861796B2 (en) 2016-05-10 2020-12-08 Texas Instruments Incorporated Floating die package
US10179730B2 (en) 2016-12-08 2019-01-15 Texas Instruments Incorporated Electronic sensors with sensor die in package structure cavity
US9929110B1 (en) 2016-12-30 2018-03-27 Texas Instruments Incorporated Integrated circuit wave device and method
US10411150B2 (en) 2016-12-30 2019-09-10 Texas Instruments Incorporated Optical isolation systems and circuits and photon detectors with extended lateral P-N junctions
US10074639B2 (en) * 2016-12-30 2018-09-11 Texas Instruments Incorporated Isolator integrated circuits with package structure cavity and fabrication methods
US10121847B2 (en) 2017-03-17 2018-11-06 Texas Instruments Incorporated Galvanic isolation device
AU2019389001A1 (en) 2018-11-28 2021-06-10 Histosonics, Inc. Histotripsy systems and methods
EP4096782A4 (en) 2020-01-28 2024-02-14 The Regents Of The University Of Michigan Systems and methods for histotripsy immunosensitization
CN113540058A (en) * 2021-06-03 2021-10-22 华润微集成电路(无锡)有限公司 High-voltage-resistance optocoupler packaging product and manufacturing method thereof

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0595071A (en) * 1991-10-01 1993-04-16 Ibiden Co Ltd Substrate for mounting electronic component and manufacture thereof
JPH08340069A (en) * 1995-06-13 1996-12-24 Hitachi Cable Ltd Lead frame and semiconductor device using it
JP2002093982A (en) * 2000-09-13 2002-03-29 Shinko Electric Ind Co Ltd Semiconductor device and manufacturing method therefor
WO2003021686A1 (en) * 2001-08-31 2003-03-13 Fairchild Semiconductor Corporation Surface mountable optocoupler package
JP2003273309A (en) * 2002-03-15 2003-09-26 New Japan Radio Co Ltd Lead frame and semiconductor device and method for manufacturing the same
WO2004021400A2 (en) * 2002-08-30 2004-03-11 Fairchild Semiconductor Corporation Substrate based unmolded package

Family Cites Families (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4124860A (en) * 1975-02-27 1978-11-07 Optron, Inc. Optical coupler
US4114177A (en) * 1975-05-01 1978-09-12 Bell Telephone Laboratories, Incorporated Optically coupled device with diffusely reflecting enclosure
US4450461A (en) * 1981-07-24 1984-05-22 General Electric Company Low cost high isolation voltage optocoupler with improved light transmissivity
US4445043A (en) * 1982-01-28 1984-04-24 General Instrument Corporation Method of making an optocoupler
US4680613A (en) * 1983-12-01 1987-07-14 Fairchild Semiconductor Corporation Low impedance package for integrated circuit die
US4751199A (en) * 1983-12-06 1988-06-14 Fairchild Semiconductor Corporation Process of forming a compliant lead frame for array-type semiconductor packages
US4772935A (en) * 1984-12-19 1988-09-20 Fairchild Semiconductor Corporation Die bonding process
US4890153A (en) * 1986-04-04 1989-12-26 Fairchild Semiconductor Corporation Single bonding shelf, multi-row wire-bond finger layout for integrated circuit package
US4794431A (en) * 1986-04-21 1988-12-27 International Rectifier Corporation Package for photoactivated semiconductor device
US4720396A (en) * 1986-06-25 1988-01-19 Fairchild Semiconductor Corporation Solder finishing integrated circuit package leads
NL8602091A (en) * 1986-08-18 1988-03-16 Philips Nv IMAGE RECORDING DEVICE EQUIPPED WITH A SOLID IMAGE RECORDER AND AN ELECTRONIC SHUTTER.
DE3633181C2 (en) * 1986-09-30 1998-12-10 Siemens Ag Reflex light barrier
US4791473A (en) * 1986-12-17 1988-12-13 Fairchild Semiconductor Corporation Plastic package for high frequency semiconductor devices
US4731701A (en) * 1987-05-12 1988-03-15 Fairchild Semiconductor Corporation Integrated circuit package with thermal path layers incorporating staggered thermal vias
US5172214A (en) * 1991-02-06 1992-12-15 Motorola, Inc. Leadless semiconductor device and method for making the same
US5203075A (en) * 1991-08-12 1993-04-20 Inernational Business Machines Method of bonding flexible circuit to cicuitized substrate to provide electrical connection therebetween using different solders
KR100280762B1 (en) * 1992-11-03 2001-03-02 비센트 비.인그라시아 Thermally Reinforced Semiconductor Devices Having Exposed Backsides and Methods of Manufacturing the Same
JP3254865B2 (en) * 1993-12-17 2002-02-12 ソニー株式会社 Camera device
JP3541491B2 (en) * 1994-06-22 2004-07-14 セイコーエプソン株式会社 Electronic components
US5489800A (en) * 1994-08-31 1996-02-06 Motorola, Inc. Dual channel small outline optocoupler package and method thereof
US5545893A (en) * 1994-12-23 1996-08-13 Motorola, Inc. Optocoupler package and method for making
US6183077B1 (en) * 1995-04-27 2001-02-06 Hewlett-Packard Company Method and apparatus for keying ink supply containers
US5789809A (en) * 1995-08-22 1998-08-04 National Semiconductor Corporation Thermally enhanced micro-ball grid array package
JP3549294B2 (en) * 1995-08-23 2004-08-04 新光電気工業株式会社 Semiconductor device and its mounting structure
US5637916A (en) * 1996-02-02 1997-06-10 National Semiconductor Corporation Carrier based IC packaging arrangement
DE59713027D1 (en) * 1996-09-30 2010-03-25 Infineon Technologies Ag MICROELECTRONIC COMPONENT IN SANDWICH CONSTRUCTION
JP2000049184A (en) * 1998-05-27 2000-02-18 Hitachi Ltd Semiconductor device and production thereof
US6229200B1 (en) * 1998-06-10 2001-05-08 Asat Limited Saw-singulated leadless plastic chip carrier
JP2000003988A (en) * 1998-06-15 2000-01-07 Sony Corp Lead frame and semiconductor device
US6143981A (en) * 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US6133634A (en) * 1998-08-05 2000-10-17 Fairchild Semiconductor Corporation High performance flip chip package
US6393183B1 (en) * 1998-08-13 2002-05-21 Eugene Robert Worley Opto-coupler device for packaging optically coupled integrated circuits
US6424035B1 (en) * 1998-11-05 2002-07-23 Fairchild Semiconductor Corporation Semiconductor bilateral switch
JP3871486B2 (en) * 1999-02-17 2007-01-24 株式会社ルネサステクノロジ Semiconductor device
US6656206B2 (en) 1999-05-13 2003-12-02 Cardia, Inc. Occlusion device with non-thrombogenic properties
US6479280B1 (en) 1999-09-24 2002-11-12 Vlaams Interuniversitair Institutuut Voor Biotechnologie Vzw Recombinant phages capable of entering host cells via specific interaction with an artificial receptor
US6720642B1 (en) * 1999-12-16 2004-04-13 Fairchild Semiconductor Corporation Flip chip in leaded molded package and method of manufacture thereof
US6384472B1 (en) 2000-03-24 2002-05-07 Siliconware Precision Industries Co., Ltd Leadless image sensor package structure and method for making the same
US6989588B2 (en) * 2000-04-13 2006-01-24 Fairchild Semiconductor Corporation Semiconductor device including molded wireless exposed drain packaging
US6556750B2 (en) * 2000-05-26 2003-04-29 Fairchild Semiconductor Corporation Bi-directional optical coupler
US6661082B1 (en) * 2000-07-19 2003-12-09 Fairchild Semiconductor Corporation Flip chip substrate design
US6342670B1 (en) * 2000-09-19 2002-01-29 Lite-On Electronics, Inc. Photoelectric module device
US6753605B2 (en) * 2000-12-04 2004-06-22 Fairchild Semiconductor Corporation Passivation scheme for bumped wafers
US6798044B2 (en) * 2000-12-04 2004-09-28 Fairchild Semiconductor Corporation Flip chip in leaded molded package with two dies
US6564100B2 (en) 2000-12-06 2003-05-13 Cardiac Pacemakers, Inc. Cardiac rhythm management system with remotely activated capture verification for CHF and other patients
JP2002203957A (en) * 2000-12-28 2002-07-19 Rohm Co Ltd Transistor
JP2002217416A (en) * 2001-01-16 2002-08-02 Hitachi Ltd Semiconductor device
US6469384B2 (en) * 2001-02-01 2002-10-22 Fairchild Semiconductor Corporation Unmolded package for a semiconductor device
US6891257B2 (en) * 2001-03-30 2005-05-10 Fairchild Semiconductor Corporation Packaging system for die-up connection of a die-down oriented integrated circuit
US6528869B1 (en) * 2001-04-06 2003-03-04 Amkor Technology, Inc. Semiconductor package with molded substrate and recessed input/output terminals
US6645791B2 (en) * 2001-04-23 2003-11-11 Fairchild Semiconductor Semiconductor die package including carrier with mask
US6731002B2 (en) * 2001-05-04 2004-05-04 Ixys Corporation High frequency power device with a plastic molded package and direct bonded substrate
US6437429B1 (en) * 2001-05-11 2002-08-20 Walsin Advanced Electronics Ltd Semiconductor package with metal pads
US6893901B2 (en) * 2001-05-14 2005-05-17 Fairchild Semiconductor Corporation Carrier with metal bumps for semiconductor die packages
US6683375B2 (en) * 2001-06-15 2004-01-27 Fairchild Semiconductor Corporation Semiconductor die including conductive columns
US6784376B1 (en) 2001-08-16 2004-08-31 Amkor Technology, Inc. Solderable injection-molded integrated circuit substrate and method therefor
US6449174B1 (en) * 2001-08-06 2002-09-10 Fairchild Semiconductor Corporation Current sharing in a multi-phase power supply by phase temperature control
US6603183B1 (en) * 2001-09-04 2003-08-05 Amkor Technology, Inc. Quick sealing glass-lidded package
US20040173894A1 (en) * 2001-09-27 2004-09-09 Amkor Technology, Inc. Integrated circuit package including interconnection posts for multiple electrical connections
US6891256B2 (en) * 2001-10-22 2005-05-10 Fairchild Semiconductor Corporation Thin, thermally enhanced flip chip in a leaded molded package
US6642738B2 (en) * 2001-10-23 2003-11-04 Fairchild Semiconductor Corporation Method and apparatus for field-effect transistor current sensing using the voltage drop across drain to source resistance that eliminates dependencies on temperature of the field-effect transistor and/or statistical distribution of the initial value of drain to source resistance
US6674157B2 (en) * 2001-11-02 2004-01-06 Fairchild Semiconductor Corporation Semiconductor package comprising vertical power transistor
US6566749B1 (en) * 2002-01-15 2003-05-20 Fairchild Semiconductor Corporation Semiconductor die package with improved thermal and electrical performance
US6867489B1 (en) * 2002-01-22 2005-03-15 Fairchild Semiconductor Corporation Semiconductor die package processable at the wafer level
US6830959B2 (en) * 2002-01-22 2004-12-14 Fairchild Semiconductor Corporation Semiconductor die package with semiconductor die having side electrical connection
US6650015B2 (en) * 2002-02-05 2003-11-18 Siliconware Precision Industries Co., Ltd. Cavity-down ball grid array package with semiconductor chip solder ball
KR20040111395A (en) * 2002-03-12 2004-12-31 페어차일드 세미컨덕터 코포레이션 Wafer-level coated copper stud bumps
US6836023B2 (en) * 2002-04-17 2004-12-28 Fairchild Semiconductor Corporation Structure of integrated trace of chip package
WO2003101569A1 (en) * 2002-05-31 2003-12-11 Mattel, Inc. sPRING-DRIVEN TOY VEHICLE
US6818973B1 (en) * 2002-09-09 2004-11-16 Amkor Technology, Inc. Exposed lead QFP package fabricated through the use of a partial saw process
US6777800B2 (en) * 2002-09-30 2004-08-17 Fairchild Semiconductor Corporation Semiconductor die package including drain clip
US6943434B2 (en) * 2002-10-03 2005-09-13 Fairchild Semiconductor Corporation Method for maintaining solder thickness in flipchip attach packaging processes
US6798047B1 (en) * 2002-12-26 2004-09-28 Amkor Technology, Inc. Pre-molded leadframe
US6806580B2 (en) * 2002-12-26 2004-10-19 Fairchild Semiconductor Corporation Multichip module including substrate with an array of interconnect structures
US6867481B2 (en) * 2003-04-11 2005-03-15 Fairchild Semiconductor Corporation Lead frame structure with aperture or groove for flip chip in a leaded molded package

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0595071A (en) * 1991-10-01 1993-04-16 Ibiden Co Ltd Substrate for mounting electronic component and manufacture thereof
JPH08340069A (en) * 1995-06-13 1996-12-24 Hitachi Cable Ltd Lead frame and semiconductor device using it
JP2002093982A (en) * 2000-09-13 2002-03-29 Shinko Electric Ind Co Ltd Semiconductor device and manufacturing method therefor
WO2003021686A1 (en) * 2001-08-31 2003-03-13 Fairchild Semiconductor Corporation Surface mountable optocoupler package
JP2003273309A (en) * 2002-03-15 2003-09-26 New Japan Radio Co Ltd Lead frame and semiconductor device and method for manufacturing the same
WO2004021400A2 (en) * 2002-08-30 2004-03-11 Fairchild Semiconductor Corporation Substrate based unmolded package

Also Published As

Publication number Publication date
TW200605391A (en) 2006-02-01
US20050218300A1 (en) 2005-10-06
CN100590779C (en) 2010-02-17
US7196313B2 (en) 2007-03-27
CN1943004A (en) 2007-04-04
TWI452715B (en) 2014-09-11
WO2005102156A3 (en) 2006-01-26
CN101893742A (en) 2010-11-24
WO2005102156A2 (en) 2005-11-03
CN101893742B (en) 2013-12-18
DE112005000717T5 (en) 2008-07-03
MY139480A (en) 2009-10-30

Similar Documents

Publication Publication Date Title
JP2007531310A (en) Surface-mount multichannel optical coupling device
US7786557B2 (en) QFN Semiconductor package
US7659531B2 (en) Optical coupler package
US6841858B2 (en) Leadframe for die stacking applications and related die stacking concepts
US20040173892A1 (en) Multilayer laser trim interconnect method
JP2002208656A (en) Semiconductor device
JP4910220B1 (en) LED module device and manufacturing method thereof
JP4914998B1 (en) LED module device and manufacturing method thereof
JPWO2012050110A1 (en) LED module
US6642082B2 (en) Method for manufacturing a resin-sealed semiconductor device
US7002251B2 (en) Semiconductor device
US9184149B2 (en) Semiconductor device with an interlocking wire bond
CN219735040U (en) Luminous packaging structure
US8482019B2 (en) Electronic light emitting device and method for fabricating the same
JPH11274233A (en) Semiconductor device and producing method therefor
JP2009170454A (en) Mold package and structure for mounting the same
JP2006032773A (en) Semiconductor device
JP2007250675A (en) Circuit board and semiconductor device
JP4155158B2 (en) Semiconductor device
KR20000028356A (en) Semiconductor package
WO1998031051A1 (en) Semiconductor device and method for manufacturing the same
JP2010034101A (en) Semiconductor device
KR100192757B1 (en) Structure of semiconductor package
KR20030095778A (en) Stacked semiconductor package using a metal layer having a circuit pattern and manufacturing method thereof
KR20020057516A (en) Method for manufacturing ball grid array package with thermal emissive plate

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080208

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110401

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110701

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110708

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110801

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110808

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110901

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120629

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121204