JP2007526621A - マルチモード集積回路装置のピン数を削減するための回路および方法 - Google Patents
マルチモード集積回路装置のピン数を削減するための回路および方法 Download PDFInfo
- Publication number
- JP2007526621A JP2007526621A JP2006515359A JP2006515359A JP2007526621A JP 2007526621 A JP2007526621 A JP 2007526621A JP 2006515359 A JP2006515359 A JP 2006515359A JP 2006515359 A JP2006515359 A JP 2006515359A JP 2007526621 A JP2007526621 A JP 2007526621A
- Authority
- JP
- Japan
- Prior art keywords
- mode
- signal
- audio
- integrated circuit
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10527—Audio or video recording; Data buffering arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/22—Means for limiting or controlling the pin/gate ratio
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/00007—Time or data compression or expansion
- G11B2020/00014—Time or data compression or expansion the compressed signal being an audio signal
- G11B2020/00065—Sigma-delta audio encoding
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10527—Audio or video recording; Data buffering arrangements
- G11B2020/10537—Audio or video recording
- G11B2020/10546—Audio or video recording specifically adapted for audio data
- G11B2020/10555—Audio or video recording specifically adapted for audio data wherein the frequency, the amplitude, or other characteristics of the audio signal is taken into account
- G11B2020/10583—Audio or video recording specifically adapted for audio data wherein the frequency, the amplitude, or other characteristics of the audio signal is taken into account parameters controlling audio interpolation processes
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Semiconductor Integrated Circuits (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Logic Circuits (AREA)
Abstract
Description
Claims (27)
- 集積回路の端子を制御する方法であって、
集積回路によって受信された、信号の周波数と別の信号の周波数との間の周波数比を決定することと、
該周波数比が選択された値よりも下のときの動作モードに従って、および該周波数比が選択された値よりも上のときの別の動作モードに従って、集積回路の選択された端子に現れる選択された信号を、選択的に解釈すること
を包含する、方法。 - 前記選択された信号は、前記信号および前記別の信号のうちの選択された1つを備える、請求項1に記載の方法。
- 前記周波数比を決定することは、前記別の信号の周期に対する前記信号の周期の数を算出することを包含する、請求項1に記載の方法。
- 前記選択された信号は、前記動作モードにおいてはクロック信号として解釈され、前記別の動作モードにおいてはデータとして解釈される、請求項1に記載の方法。
- 前記動作モードは、ダイレクトストリームデジタルオーディオ動作モードであり、前記別の動作モードは、パルス符号変調されたオーディオ動作モードである、請求項1に記載の方法。
- 前記選択された信号は、前記パルス符号変調された動作モードにおいてはオーディオ左−右クロックとして解釈され、前記ダイレクトストリームデジタルオーディオ動作モードにおいては、ダイレクトストリームデジタルクロックとして解釈される、請求項5に記載の方法。
- 前記選択された信号は、前記ダイレクトストリームデジタルオーディオ動作モードにおいては、ダイレクトストリームデジタルオーディオデータのチャンネルとして解釈される、請求項5に記載の方法。
- 前記選択された信号は、前記第1の動作モードにおいては第1のクロックとして解釈され、また前記別の動作モードにおいては第2のクロックとして解釈される、請求項1に記載の方法。
- 集積回路であって、
集積回路によって受信された、信号の周波数と別の信号の周波数との間の比率を決定するための、比率検出回路と、
該比率が選択された値よりも下のときの第1の動作モードにおいて選択された信号と、該比率が該選択された値よりも上のときの第2の動作モードにおいて別の選択された信号とを受信するための少なくとも1つの端子と
を備える、集積回路。 - 前記選択された信号は、前記信号および前記別の信号のうちの選択された1つを備える、請求項9に記載の集積回路。
- 前記比率決定回路は、前記別の信号の周期に対する前記信号の周期の数を算出するように動作可能である、請求項9に記載の集積回路。
- 前記選択された信号は、前記第1の動作モードにおいてはクロック信号を備え、前記別の動作モードにおいてはデータを備える、請求項9に記載の集積回路。
- 前記選択された信号は、前記動作モードにおいては第1のクロック信号を備え、前記別の動作モードにおいては第2のクロック信号を備える、請求項9に記載の集積回路。
- 前記選択された信号は、前記動作モードにおいてはダイレクトストリームデジタルオーディオ信号を、また前記別の動作モードにおいてはパルス符号変調されたオーディオ信号を備える、請求項9に記載の集積回路。
- 前記選択された信号は、前記動作モードにおいてはオーディオ左−右クロックを、前記別の動作モードにおいてはダイレクトストリームデジタルクロックを備える、請求項9に記載の集積回路。
- 前記選択された信号は、前記動作モードにおいてはダイレクトストリームデジタルオーディオデータのチャンネルを備える、請求項9に記載の集積回路。
- オーディオ処理装置であって、
第1のモードにおいてはダイレクトストリームデジタルオーディオ信号を、第2のモードにおいてはパルス符号変調オーディオ信号を、受信するための少なくとも1つの端子と、
該第1および第2のモードの中から現在のモードを決定するための、検出回路と、
前記第1のモードにおいてはダイレクトストリームデジタルオーディオデータをアナログに、また前記第2のモードにおいてはパルス符号変調されたオーディオをアナログに、変換するためのデジタルアナログ変換回路と、
を備える、オーディオ処理装置。 - 前記検出回路は、前記オーディオ処理装置によって受信された、マスタークロック信号と選択されたオーディオクロックとの間の比率を決定する、請求項17に記載のオーディオ処理装置。
- 前記ダイレクトストリームオーディオ信号は、ダイレクトストリームオーディオデータを備える、請求項17に記載のオーディオ処理装置。
- 前記ダイレクトストリームオーディオ信号は、ダイレクトストリームオーディオクロック信号を備える、請求項17に記載のオーディオ処理装置。
- オーディオモードにおいて動作中の集積回路の1組のピンの使用を規定するための方法であって、
該集積回路によって受信されたクロック信号の周波数に基づいて、該集積回路を動作させるためのオーディオモードを検出することと、
検出された該オーディオモードに従って該集積回路の1組のピンの使用を規定すること、とりわけ周波数の検出によってPCMモードがどのように検出されるかの規定(例えば、周波数比、および周波数の検出結果が選択された値よりも下にあることを規定する)、
を包含する、方法。 - 前記オーディオモードは、前記集積回路によって受信された前記クロック信号の前記周波数が選択された値よりも下のときは、パルス符号変調動作モードである、請求項21に記載の方法。
- 前記オーディオモードは、前記集積回路によって受信された前記クロック信号の前記周波数が選択された値よりも上のときは、ダイレクトストリームデジタル動作モードである、請求項21に記載の方法。
- 前記オーディオモードは、前記集積回路によって受信された前記クロック信号の前記周波数が、別のクロック信号に対して所定の周波数比を有するときにはパルス符号変調動作モードであり、また前記集積回路によって受信された前記クロック信号の前記周波数が、該別のクロック信号に対して別の所定の有するときにはダイレクトストリームデジタル動作モードである、請求項21に記載の方法。
- 前記別のクロック信号は前記集積回路によって受信される、請求項24に記載の方法。
- 前記検出されたオーディオモードはパルス符号変調動作モードであり、前記1組のピンはシリアルデータピンおよび左−右クロックピンとして規定される、請求項21に記載の方法。
- 前記検出されたオーディオモードはダイレクトストリームデジタル動作モードであり、また1組のピンはダイレクトストリームデジタルデータピンとして規定される、請求項21に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/463,947 US7113907B2 (en) | 2003-06-17 | 2003-06-17 | Circuits and methods for reducing pin count in multiple-mode integrated circuit devices |
PCT/US2004/017787 WO2005000002A2 (en) | 2003-06-17 | 2004-06-04 | Circuits and methods for reducing pin count in multiple-mode integrated circuit devices |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007526621A true JP2007526621A (ja) | 2007-09-13 |
Family
ID=33551383
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006515359A Pending JP2007526621A (ja) | 2003-06-17 | 2004-06-04 | マルチモード集積回路装置のピン数を削減するための回路および方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7113907B2 (ja) |
EP (1) | EP1634402B1 (ja) |
JP (1) | JP2007526621A (ja) |
WO (1) | WO2005000002A2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7057539B1 (en) * | 2004-05-25 | 2006-06-06 | Cirrus Logic, Inc. | Systems and methods for clock mode determination utilizing explicit formulae and lookup tables |
US7711974B1 (en) * | 2006-09-29 | 2010-05-04 | Cirrus Logic, Inc. | SCLK auto-detection and generation in various serial port modes |
US8605846B2 (en) * | 2010-12-17 | 2013-12-10 | Maxim Integrated Products, Inc. | Adaptive frequency synthesis for a serial data interface |
EP2581903B1 (en) * | 2011-10-12 | 2017-08-23 | BlackBerry Limited | Systems and methods for reducing audio disturbance associated with control messages in a bitstream |
EP2615558B1 (en) | 2012-01-13 | 2018-04-18 | Dialog Semiconductor B.V. | Circuits and methods to reduce pin count of a single channel device with a multi-channel serial interface |
US10074378B2 (en) | 2016-12-09 | 2018-09-11 | Cirrus Logic, Inc. | Data encoding detection |
US10522155B2 (en) | 2017-02-21 | 2019-12-31 | Cirrus Logic, Inc. | Pulse code modulation (PCM) data-marking |
CN107507617B (zh) * | 2017-08-15 | 2022-04-22 | 深圳山灵数码科技发展有限公司 | 一种实现dsd音频硬解的系统及方法 |
CN108683420A (zh) * | 2017-12-04 | 2018-10-19 | 南京理工大学 | 一种无损的dsd信号数字升频算法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5681900A (en) * | 1979-12-10 | 1981-07-04 | Nippon Electric Co | Voice synthesizer |
US4811128A (en) * | 1986-02-14 | 1989-03-07 | Victor Company Of Japan | Digital signal recording and reproducing apparatus having rotary magnetic heads |
JPH0661837A (ja) * | 1992-08-05 | 1994-03-04 | Hitachi Ltd | 半導体集積回路装置 |
US6201486B1 (en) | 1999-12-01 | 2001-03-13 | Creative Technology Ltd. | Pre-processing of multiple sample rates sources to simplify and improve multi-channel DAC design |
JP4454109B2 (ja) * | 2000-06-14 | 2010-04-21 | 日本テキサス・インスツルメンツ株式会社 | パルス密度変調信号(pdm)のデジタル−アナログ変換処理におけるsn比改善の方法および装置 |
US6340940B1 (en) * | 2000-07-18 | 2002-01-22 | Cirrus Logic, Inc. | Digital to analog conversion circuits and methods utilizing single-bit delta-SIGMA modulators and multiple-bit digital to analog converters |
JP2002050965A (ja) | 2000-08-02 | 2002-02-15 | Matsushita Electric Ind Co Ltd | マルチチャンネル信号処理装置 |
US6531975B1 (en) * | 2001-05-24 | 2003-03-11 | Cirrus Logic, Incorporated | Apparatus and method for multi-channel digital to analog conversion of signals with different sample rates |
US6556157B1 (en) * | 2001-08-15 | 2003-04-29 | Cirrus Logic, Inc. | Frequency detect circuit for determining sample speed mode of decoded audio input data streams |
US6696829B1 (en) * | 2001-11-16 | 2004-02-24 | Rambus Inc. | Self-resetting phase locked loop |
US20040213350A1 (en) * | 2003-04-24 | 2004-10-28 | Frith Peter J. | Interface format for PCM and DSD devices |
US7049988B1 (en) * | 2004-05-25 | 2006-05-23 | Cirrus Logic, Inc. | Systems and methods for clock mode determination utilizing a fixed-frequency reference signal |
-
2003
- 2003-06-17 US US10/463,947 patent/US7113907B2/en active Active
-
2004
- 2004-06-04 WO PCT/US2004/017787 patent/WO2005000002A2/en active Application Filing
- 2004-06-04 JP JP2006515359A patent/JP2007526621A/ja active Pending
- 2004-06-04 EP EP04754398.8A patent/EP1634402B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US7113907B2 (en) | 2006-09-26 |
EP1634402A4 (en) | 2008-02-20 |
EP1634402B1 (en) | 2018-11-28 |
WO2005000002A2 (en) | 2005-01-06 |
EP1634402A2 (en) | 2006-03-15 |
WO2005000002A3 (en) | 2007-06-28 |
US20050010399A1 (en) | 2005-01-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6340940B1 (en) | Digital to analog conversion circuits and methods utilizing single-bit delta-SIGMA modulators and multiple-bit digital to analog converters | |
EP1630790B1 (en) | Method and device for extending the audio signal band | |
US6226758B1 (en) | Sample rate conversion of non-audio AES data channels | |
JP3828031B2 (ja) | Daコンバータ | |
JP2006304363A (ja) | 異なるサンプルレートでの信号のアナログ変換に対するマルチチャネルデジタルのための装置および方法。 | |
JP3054055B2 (ja) | 信号コンバータ | |
JP2007526621A (ja) | マルチモード集積回路装置のピン数を削減するための回路および方法 | |
CN101178921A (zh) | 用于处理音频信号的方法和系统 | |
US6750693B1 (en) | Clock generation circuits and methods with minimal glitch generation and systems using the same | |
JPH08274646A (ja) | ディジタル信号処理方法及び装置 | |
US6683927B1 (en) | Digital data reproducing apparatus and method, digital data transmitting apparatus and method, and storage media therefor | |
JP2004326952A (ja) | 情報記憶再生装置 | |
US6956919B2 (en) | Single clock data communication in direct stream digital system | |
EP1828868A2 (en) | Circuits and methods for implementing mode selection in multiple-mode integrated circuits | |
JP2003006991A (ja) | デジタル信号処理装置及びデジタル信号処理方法、並びにデジタル信号再生受信システム | |
US6411245B2 (en) | Signal processing circuit | |
JP2009116917A (ja) | 再生装置 | |
JP3239756B2 (ja) | ミキシング回路、符号化装置および符復号化装置 | |
JP2708994B2 (ja) | デルタ・シグマ型d/a変換器 | |
JP2004247930A (ja) | デルタシグマ型マルチビットa/dコンバータおよびそれを用いる光ディスク記録/再生装置ならびにダウンサンプリング方法 | |
JP4948450B2 (ja) | 信号処理装置 | |
JPH02186822A (ja) | デジタル信号処理回路 | |
JP2000113655A (ja) | 信号用レベルメータおよび信号用レベルメータを備える信号処理装置 | |
JP2001267927A (ja) | データ伝送装置、データ伝送方法 | |
JP2018129663A (ja) | 信号処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080310 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080609 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080616 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080709 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080716 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080808 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080815 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081106 |