JP2007518375A - 合同非線形デルタシグマ変調器 - Google Patents
合同非線形デルタシグマ変調器 Download PDFInfo
- Publication number
- JP2007518375A JP2007518375A JP2006549594A JP2006549594A JP2007518375A JP 2007518375 A JP2007518375 A JP 2007518375A JP 2006549594 A JP2006549594 A JP 2006549594A JP 2006549594 A JP2006549594 A JP 2006549594A JP 2007518375 A JP2007518375 A JP 2007518375A
- Authority
- JP
- Japan
- Prior art keywords
- quantizer
- state variables
- delta
- signal processing
- processing system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000013139 quantization Methods 0.000 claims abstract description 78
- 238000012545 processing Methods 0.000 claims abstract description 36
- 238000012546 transfer Methods 0.000 claims abstract description 35
- 238000007493 shaping process Methods 0.000 claims abstract description 26
- 230000006870 function Effects 0.000 claims description 87
- 238000000034 method Methods 0.000 claims description 44
- 230000004044 response Effects 0.000 claims description 22
- 230000008569 process Effects 0.000 claims description 12
- 238000001914 filtration Methods 0.000 claims description 8
- 238000003672 processing method Methods 0.000 claims description 2
- 239000013598 vector Substances 0.000 description 25
- 101000652292 Homo sapiens Serotonin N-acetyltransferase Proteins 0.000 description 11
- 102100030547 Serotonin N-acetyltransferase Human genes 0.000 description 11
- 230000003121 nonmonotonic effect Effects 0.000 description 8
- 238000013461 design Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 238000007781 pre-processing Methods 0.000 description 5
- 230000007704 transition Effects 0.000 description 5
- 238000004364 calculation method Methods 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 238000012805 post-processing Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000013138 pruning Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000005236 sound signal Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000013144 data compression Methods 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/3002—Conversion to or from differential modulation
- H03M7/3004—Digital delta-sigma modulation
- H03M7/3013—Non-linear modulators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/3002—Conversion to or from differential modulation
- H03M7/3004—Digital delta-sigma modulation
- H03M7/3006—Compensating for, or preventing of, undesired influence of physical parameters
- H03M7/3011—Compensating for, or preventing of, undesired influence of physical parameters of non-linear distortion, e.g. by temporarily adapting the operation upon detection of instability conditions
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/3002—Conversion to or from differential modulation
- H03M7/3004—Digital delta-sigma modulation
- H03M7/3015—Structural details of digital delta-sigma modulators
- H03M7/302—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution
- H03M7/3024—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
- H03M7/3028—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/3002—Conversion to or from differential modulation
- H03M7/3004—Digital delta-sigma modulation
- H03M7/3015—Structural details of digital delta-sigma modulators
- H03M7/3031—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path
- H03M7/3033—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs
- H03M7/304—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
信号処理システムは、合同非線形デルタシグマ変調器(1002)を含む。一実施例において、前記合同非線形デルタシグマ変調器は非線形量子化伝達関数を含み、また前記デルタシグマ変調器の出力は、複数のノイズシェーピングフィルター状態変数(SVi)によって、少なくとも部分的に定義される。ルックアヘッドデルタシグマ変調器は、ノイズシェーピングフィルターおよび関数発生器として実装できる。前記ノイズシェーピングフィルターの状態変数は、前記入力データを提供し、前記関数発生器はそれをもとに量子化出力シグナルを判別する。後半状態変数は、前記量子化出力シグナルの判別において優位である。従って、量子化の正確性を著しく低下させることなく、前半状態変数を後半状態変数より大幅に近似することができる。
Description
(関連出願の相互参照)
本願は、(i)タイトルが「Look−Ahead Delta−sigma Modulators」の米国仮出願第60/537,285号(2004年1月16日出願)、(ii)タイトルが「Signal Processing System with Look−Ahead Delta−Sigma Modulators」の米国仮出願第60/539,132号(2004年1月26日出願)、および(iii)タイトルが「Signal Processing Systems with Look−Ahead Delta−Sigma Modulators」の米国仮出願第60/588,951号(2004年7月19日出願)の米国特許法第119条(e)の下での利益を主張する。仮出願(i)〜(iii)は、例示的なシステムおよび方法を含む。これらの全容を参考として援用する。
本願は、(i)タイトルが「Look−Ahead Delta−sigma Modulators」の米国仮出願第60/537,285号(2004年1月16日出願)、(ii)タイトルが「Signal Processing System with Look−Ahead Delta−Sigma Modulators」の米国仮出願第60/539,132号(2004年1月26日出願)、および(iii)タイトルが「Signal Processing Systems with Look−Ahead Delta−Sigma Modulators」の米国仮出願第60/588,951号(2004年7月19日出願)の米国特許法第119条(e)の下での利益を主張する。仮出願(i)〜(iii)は、例示的なシステムおよび方法を含む。これらの全容を参考として援用する。
(発明の背景)
(発明の分野)
(2)本発明は、一般に情報処理の分野に関し、特に合同非線形デルタシグマ変調器を使用して信号を量子化するシステムおよび方法に関する。
(発明の分野)
(2)本発明は、一般に情報処理の分野に関し、特に合同非線形デルタシグマ変調器を使用して信号を量子化するシステムおよび方法に関する。
(関連技術の説明)
多くの信号処理システムは、デルタシグマ変調器を含み、入力信号を1つ以上のビットに量子化する。デルタシグマ変調器は、高いサンプルレートおよびノイズシェーピングと引き換えに、増大した雑音を量子化エラーの形式で交換する。「デルタシグマ変調器」は、一般に他の交換可能な用語を使用して、「シグマデルタ変調器」、「デルタシグマコンバーター」、「シグマデルタコンバーター」、および「ノイズシェーピング器」とも呼ばれる。
多くの信号処理システムは、デルタシグマ変調器を含み、入力信号を1つ以上のビットに量子化する。デルタシグマ変調器は、高いサンプルレートおよびノイズシェーピングと引き換えに、増大した雑音を量子化エラーの形式で交換する。「デルタシグマ変調器」は、一般に他の交換可能な用語を使用して、「シグマデルタ変調器」、「デルタシグマコンバーター」、「シグマデルタコンバーター」、および「ノイズシェーピング器」とも呼ばれる。
図1は、デジタル入力信号x(n)を量子化する単調量子化器102を含む従来のデルタシグマ変調器100を示す。ここで「x(n)」はn番目の入力信号サンプルを示す。また前記デルタシグマ変調器100は、雑音を関心の信号帯域外に押し出す典型的な4番目(第4)のノイズシェーピングループフィルター104を含む。前記フィルター104の各ステージ106(1)、106(2)、106(3)、および106(4)の出力データは、フィルター104の各状態変数SV1、SV2、SV3、およびSV4で表される。前記状態変数は、各操作期間T中に一度更新される。前記量子化入力信号s(n)は、フィルター104のトポロジーに従って、前記状態変数の一次結合から決定される。前記完全量子化入力信号s(n)は、フィードフォワードゲインd1からd4によって修正された状態変数、およびフィードバック係数c0およびフィードフォワードゲインd0によって修正された入力信号x(n)から決定される。音声信号の場合、関心の信号帯域はおよそ0Hzから20kHzである。4つのフィードバック係数c0、c1、c2、およびc3および/または前記フィードフォーワード係数は、フィルター104の雑音伝達関数(NTF)および信号伝達関数(STF)の極を設定する。一般に、2つの一般的なフィルタートポロジー、フィードフォーワード、およびフィードバックがある。フィードバックの場合、前記フィードフォーワード係数は、最後の係数を除いてすべてゼロである。フィードフォーワードの場合、前記フォードバック係数は、通常1と定義されるc0を除いて、一般性を喪失することなくすべてゼロである。フィルター104のNTFはDC(0Hz)において4つのゼロを有する。部分共振器はしばしば、前記ゼロのうち幾つかを信号帯域において高い周波数へと移動させるため、積分器のペア周辺のフィードバックとともにしばしば追加される。典型的な高性能デルタシグマ変調器は、4番目(第4)の高ループフィルターを含むが、何番目のフィルター104であってもよい。前記NTFはしばしば、関心の信号帯域全体にゼロを分配して、前記デルタシグマ変調器100の雑音特性を改善する。
各ステージのトポロジーは、設計上の選択の問題である。ステージ106(i)はそれぞれz−1/(1−z−1)のzドメイン伝達関数によって表される。グループ108は、機能的にグループ110と同一である。ステージ106(1)は、先端誘発遅延112およびフィードバック114によって表すことができる。
図2は、前記量子化器入力信号s(n)および追加の白色雑音nを乗算するゲインgとしてモデル化される量子化器102を示す。前記量子化器出力雑音は、n/(1+z−1*g*H(z))としてモデル化される。しかし、前記量子化器出力雑音モデルは、前記ゲインgが実際に前記入力信号x(n)のレベル(規模)に依存するため、しばしば故障する。さらに、前記追加雑音は前記入力信号と相関する。低レベル入力信号x(n)の場合、前記量子化器102への前記フィードバック信号が低くなる傾向があり、効果的に前記ゲインを高くするか、または量子化器出力雑音モデルを一度に破壊する。1ビット量子化器は明確なゲインを持たないため、低レベル量子化器入力信号の高ゲインが前記デルタシグマ変調器100の信号対雑音比(SNR)を減少させる可能性があり、特に好ましくない。この状況を解決するため、前記量子化器の入力に白色雑音、あるいはディザが追加される。しかし、その雑音は前記システムのダイナミックレンジおよび最大信号入力を減少させる。
図1、2、および3を参照して、前記量子化器102は、前記入力信号を近似するために最も近いフィードバック値を選択すると決定することによって、入力信号x(n)を単調に量子化する。1ビットのデルタシグマ変調器において、前記量子化器は−1および+1として示される2つの合法出力のみを有する。そのため、1ビット実施例において、量子化器102はすべての正の入力信号を+1として量子化し、またすべての負の入力信号を−1として量子化する。前記量子化レベル切替閾値304は、DC、例えば0Hzに設定され、また+1または−1として量子化してもよい。
図3は、単調な2レベルの量子化伝達関数300を図示したもので、各量子化器入力信号s(n)からの各量子化器出力信号y(n)の考えられる選択肢を示す。斜線302は、単調な単一ゲイン関数を示し、最低雑音量子化伝達関数を表す。「単調」とは、信号レベルが増加するにつれて、増加する量子化出力状態遷移(「遷移」)または減少する遷移の両方ではなく、そのいずれかで構成される関数により定義される。量子化に関して「単調に増加」を数学的に定義するために、量子化器102の遷移関数をQ(s)と表示すると、Q(s1)≧Q(s2)、すべてのs1>s2であり、ここで「s1」および「s2」は量子化入力信号を表す。量子化に関して「単調に減少」を数学的に定義するために、量子化器102の遷移関数をQ(s)と表示すると、Q(s1)≧Q(s2)、すべてのs1<s2である。したがって、一般に単調な量子化伝達関数は、方程式1に従わなければならない
Q(s1)≧Q(s2)、すべての|s1|>|s2|。[方程式1]。
Q(s1)≧Q(s2)、すべての|s1|>|s2|。[方程式1]。
多くの場合、ディザリング技術によって意図的に雑音を量子化入力信号s(n)に追加して、量子化器102の出力決定をディザリングする。量子化雑音は一般に増加するため、ディザリング雑音の追加は、いくらかの追加雑音を前記デルタシグマ変調器ループに追加することで出力信号y(n)での発信音の生成を減少させることができる。しかし、前記量子化にディザリング雑音を追加しても、単調量子化伝達関数は非単調量子化伝達関数に変わらない。ディザリング雑音の追加は、単に幾つかの量子化器決定の可能性を変えるにすぎない。ディザリングに関する別の考え方は、単に量子化する前に信号を追加することであり、これは量子化伝達関数に何ら影響を与えない。
マグラス(Magrath)およびサンドラー(Sandler)の高直線性を有するシグマデルタ変調器トポロジー、1997年、IEEE 回路およびシステムに関する国際シンポジウム、1987年6月9〜12日、香港(「マグラスおよびサンドラー」と称する)は、量子化器に対して小信号入力のビットフリッピングを含めるように前記量子化器ループの伝達関数を修正することによって、高い直線性を獲得するシグマデルタ変調器の機能について説明する。マグラスおよびサンドラーは、アイドルトーンの発生によるシグマデルタ変調プロセスの直線性の低下について説明している。これは、変調器出力における反復パターンおよびシステム状態空間における関連リミットサイクルに強く関連する。マグラスおよびサンドラーは、量子化器の前にディザソースを注入することが変調器を線形化する一般的なアプローチであることを示している。マグラスおよびサンドラーは、同等のビットフリッピング操作にディザを近似的にマッピングすることによって、ディザをエミュレートする技術について説明している。
図4は、マグラスおよびサンドラーによって説明されるように、ディザをエミュレートする単一の非単調領域量子化伝達関数400を図示する。マグラスおよびサンドラーによって記述されるように、量子化関数400は必ずs(n)=0を中心として、従来のディザをエミュレートする。マグラスおよびサンドラーによると、量子化器への入力(図1において「|s(n)|」)の絶対値がBより小さい場合、システム定数、次いで前記量子化器の状態が量子化器関数400によって示されるように変換される。
前記量子化器102への入力信号s(n)は、確立密度関数(PDF)によって表すことができる。図5Aは、大小入力信号レベルにおける操作中の各量子化器入力信号s(n)のPDFを示す。PDF502は、各信号s(n)の小信号レベルを表す。狭いPDF502は、高いデルタシグマ変調器ループゲインgを表示できる。信号s(n)の信号レベルの規模が増大するにつれて、各信号s(n)のPDFが狭いPDF502から広いPDF504に変わる。
図5Bは、各量子化器入力信号s(n)に対する理想に近いPDF500を示す。すべての信号が量子化レベル+1および−1の周辺に集まるため、量子化雑音n(エラー)は非常に小さい。
図6は、凸領域602および非凸領域604を図示する。ユークリッド空間にあるセットは、その中にある任意のポイント対をつなぐすべての線分を含む場合は凸セットとなる。前記セットがその中にある任意のデータポイント対をつなぐすべての線分を含まない場合、前記セットは非凸となる(すべて「凹」と称する)。凸領域602は、凸領域602の境界内にあるデータポイントのセットをすべて含む。線分例ABおよびCDによって示されるように、任意のデータポイント対をつなぐ凸領域602にあるすべての線分は、完全に凸領域602内に含まれる。
領域604は、非凸領域を示す。領域603内に完全に含まれないポイント{A、B}をつなぐ少なくとも1つの線分ABが存在するため、定義上、領域604は非凸領域となる。
図7は、単調量子化器102(図1)の出力y(n)に関する2つの状態変数SVxおよびSVyの相互関係を示す。状態変数SVxおよびSVyは、フィルター104の任意の各状態変数を示す。ライン702は、量子化出力レベルの+1量子化領域と−1量子化領域の間の境界を示す。前記量子化領域+1および−1の境界702は、状態変数SVxおよびSVy間の線形相互関係によって特徴付けられる。また前記量子化領域+1および−1は、凸境界によっても定義される。ループフィルターのフィードバックトポロジーの場合、量子化器は最後の(最も高い)状態変数にのみ反応する。フィードフォーワードフィルタートポロジーの場合、図7に示す関係はアクティブである。一般に、前記領域はフィルターの順序の次元を有する。例えば、4番目のフィルターは4空間図を有する。2次元図は、図示される実際のn次元領域関数の2次元スライスを代表することを意味する。
図8は、ビットフリッピング量子化器102の出力y(n)に関する2つの状態変数SVxおよびSVy間の相互関係を示す。量子化領域A、B、C、およびD間の境界は線形である。非単調ビットフリッピング量子化器102は、+1と−1との間を2度行き来する4つの凸量子化領域を有する。また前記4つの量子化領域は、任意の状態変数対SVxおよびSVyの直線関係によっても定義される。さらに、より高次のシステムにおいて、示される実際の領域はn次元である。
(発明の概要)
本発明の一実施例において、信号処理システムは合同非線形デルタシグマ変調器を含む。前記合同非線形デルタシグマ変調器はノイズシェーピングフィルターを含み、信号を処理してN状態変数を生成する。ここで、Nは2より大きいかまたは等しい。また前記合同非線形デルタシグマ変調器は、量子化器を含み、非線形量子化伝達関数に従って、N状態変数の少なくともサブセットから決定される量子化器入力データを量子化する。ここで、少なくとも1つの量子化レベルの量子化領域間の1つ以上の境界が、状態変数の少なくとも2つの間の非線形相互関係によって少なくとも部分的に特徴付けられる。
本発明の一実施例において、信号処理システムは合同非線形デルタシグマ変調器を含む。前記合同非線形デルタシグマ変調器はノイズシェーピングフィルターを含み、信号を処理してN状態変数を生成する。ここで、Nは2より大きいかまたは等しい。また前記合同非線形デルタシグマ変調器は、量子化器を含み、非線形量子化伝達関数に従って、N状態変数の少なくともサブセットから決定される量子化器入力データを量子化する。ここで、少なくとも1つの量子化レベルの量子化領域間の1つ以上の境界が、状態変数の少なくとも2つの間の非線形相互関係によって少なくとも部分的に特徴付けられる。
本発明の別の実施例において、N状態変数を有するノイズシェーピングフィルターを含む合同非線形デルタシグマ変調器を使用する信号処理方法は、前記ノイズシェーピングフィルターを使用した前記合同非線形デルタシグマ変調器に対する入力信号をフィルタリングして、前記N状態変数から各量子化器入力データを生成することを含む。ここでNは2より大きいかまたは等しい。また前記方法は、非線形量子化伝達関数に従って、量子化器入力データの量子化を含む。ここで、少なくとも1つの量子化レベルの量子化領域間の1つ以上の境界が、状態変数の少なくとも2つの間の非線形相互関係によって少なくとも部分的に特徴付けられる。
本発明の別の実施例において、非線形関連入力データおよび非線形量子化伝達関数を使用した入力の量子化方法は、入力信号サンプルの受信を含む。また前記方法は、前記入力信号サンプルをフィルタリングしてデジタルフィルター状態変数を生成し、また前記状態変数の少なくともサブセットに非線形量子化伝達関数を適用して出力信号を生成することを含む。ここで、少なくとも1つの量子化レベルの量子化領域間の1つ以上の境界が、状態変数の少なくとも2つの間の非線形相互関係によって少なくとも部分的に特徴付けられる。
本発明のさらなる実施例において、装置は入力信号サンプルをフィルタリングして、マルチオーダーデジタルフィルターの状態変数を表すデジタルフィルター状態変数を生成する手段を含む。また前記装置は、非線形量子化伝達関数を使用して、状態変数の少なくともサブセットを量子化する手段を含む。ここで、少なくとも1つの量子化レベルの量子化領域間の1つ以上の境界が、状態変数の少なくとも2つの間の非線形相互関係によって少なくとも部分的に特徴付けられる。
本発明は、添付の図面を参照することによって、その多くの目的、特徴、および利点を当業者に対して明らかにする。複数の図面において使用される同一の参照番号は、同様または類似の要素を示す。
信号処理システムは、合同非線形デルタシグマ変調器を含む。一実施例において、前記合同非線形デルタシグマ変調器は、非線形量子化伝達関数を含み、前記デルタシグマ変調器の出力の量子化領域間の1つ以上の境界は、複数のノイズシェーピングフィルター状態変数によって、少なくともその一部が定義される。そのため、少なくとも一実施例において、「合同非線形」とは、複数のノイズシェーピングフィルター状態変数間の非線形総合関係によって特長付けられる非線形量子化領域境界とともに、離散的な1ビットまたはマルチビットレベルに従って、入力信号を量子化する非線形量子化伝達関数を示す。ルックアヘッド(look−ahead)デルタシグマ変調器は、ノイズシェーピングフィルターおよび関数発生器として実装できる。前記ノイズシェーピングフィルターの状態変数は、前記入力データを提供し、前記関数発生器はそれをもとに量子化出力シグナルを判別する。後半状態変数は、前記量子化出力シグナルの判別において優位である。従って、量子化の正確性を著しく低下させることなく、前半状態変数を後半状態変数より大幅に近似することができる。前記近似は出力信号の正確性をわずかに低下させるが、実装費用を著しく削減することができる。さらに後半状態変数は、前記量子化器出力信号に対して完全に優位(例えば、決定論的)になり得る。この状況によって、1つ以上の量子化領域境界の非線形性がさらに少し増加し得る。
Nフィルター状態変数間の非線形相互関係は、前記量子化器出力の量子化領域の境界を特徴付けるN次元セットの関係を表すことができる。前記量子化領域は、凸または非凸である場合がある。さらに前記量子化領域は、1ビットおよびマルチビットデルタシグマ変調器の1つ以上の単調および/または非単調領域を含む。一実施例において、前記合同非線形デルタシグマ変調器は、少なくとも2対のデルタシグマ変調器とノイズシェーピングフィルター状態変数との間の非線形相互関係によって特徴付けられる1つ以上の量子化レベルの量子化領域境界を含む。前記デルタシグマ変調器の合同非線形特性の実施例は、計算性能を増加することによってデルタシグマ変調器の性能全体を改善する。また非単調実施例に関しては、長期決定を改善する代わりに短期量子化決定がわずかに悪化することになる。
図9は、量子化器902を用いて各量子化器入力信号s(n)を量子化する合同非線形デルタシグマ変調器900を示す。前記量子化器入力信号s(n)は状態変数SV1からSVkを含み、ここでKはフィルター904状態変数の総数より少ないかまたは等しい。デルタシグマ変調器900の1つ以上の実施例は、非ルックアヘッドデルタシグマ変調器であるが、原型的なルックアヘッドデルタシグマ変調器をエミュレートするように設計することができる。フィルター904は、各デルタシグマ変調器入力信号x(n)から遅延した量子化器出力子音号y(n)を引く処理、例えばx(n)−y(n−1)を行って、前記量子化器入力信号s(n)を生成する。フィルター904は、フィルター104などの任意のノイズシェーピングフィルターであってよい。量子化器902は、非線形量子化伝達関数Q(s(n))に従って、量子化器入力信号s(n)を量子化する。米国特許出願(i)シリアル番号10/875,920、2004年6月24日出願の「時間加重エラー値を有するルックアヘッド変調器を用いた信号処理(Signal Processing with a Look−Ahead Modulator Having Time Weighted Error Values」、発明者ジョン・エル・メランソン(John L.Melanson)(以下、「メランソンI」と称する)、(ii)シリアル番号10/900,877、2004年7月29日出願の「ルックアヘッド変調器を用いた信号処理、雑音量子化の最小化(Signal Processing with Look−Ahead Modulator Noise Quantization Minimization)」、発明者ジョン・エル・メランソン(John L.Melanson)(以下、「メランソンII」と称する)、および(iii)シリアル番号10/995,731、2004年11月22日出願の「自然なおよびパターンループフィルターを使用する量子化を用いるルックアヘッドデルタシグマ変調器(Look−Ahead Delta Sigma Modulator with Quantization Using Natural and Pattern Loop Filter)」発明者ジョン・エル・メランソン(John L.Melanson)(以下、「メランソンIII」と称する)は、様々な典型的ルックアヘッドデルタシグマ変調器について記載している。メランソンI、メランソンII、およびメランソンIIIは、それら全体を参照することによってここに組み込まれる。フィルター904は、フィードフォーワードまたはフィードバックトポロジーなどの任意のトポロジーを使用して実装できる。ループフィルターの例は、「デルタシグマデータコンバータ‐理論、設計、およびシミュレーション(Delta‐Sigma Data Converters − Theory, Design,and Simulation)」、ノースワージー(Norsworthy)ら編、1997年IEEEプレス、およびISBN0‐7803‐1045‐4に記載されている。
一実施例において、フィルター904はN状態変数を有し、Nは3以上の整数である。フィルター904の3つの状態変数は、状態変数SV1、...、SVkで表される。状態変数SV1、...、SVkのうち少なくとも2つは、前記量子化器出力の2つ以上の量子化領域間の1つ以上の境界を少なくとも部分的に特徴付ける非線形相互関係を有する。フィルター904によって生成される前記状態変数SV1、...、SVkは、量子化器入力データを表す。そのため、前記量子化器出力関数Q(s(n))は少なくとも状態変数SV1、...、SVkのサブセットの関数、(Q(s(n))=f(SV1、...、SVk)であり、Q(s(n))は非線形である。一実施例において、前記量子化器関数はJ+1最上位状態変数の関数であり、例えばQ(s(n)=f(SVN‐J,...,SVN‐l,SVN)、l≦J≦N‐1、Nはフィルター904状態変数の総数を表し、K<N、またSVNはフィルター904の最後の積分器、例えばN=4の場合は図1の積分器106(4)に関連する状態変数である。ルックアヘッドデルタシグマ変調器の後者積分器は、一般に量子化器902の量子化決定に関して優位に影響する。そのため、以下に詳細を記述するように、デルタシグマ変調器900は、許容量のエラーを有する後半積分器に重点を置く近似法を採用できる。
一般に、ルックアヘッドデルタシグマ変調器は、出力候補ベクトルおよび入力ベクトルからの量子化出力を決定する。前記ルックアヘッド深さは、出力信号y(n)を決定するために使用される各出力候補ベクトルYiの次元を示す。機能的観点から、時間tの場合は、入力ベクトルXtから各出力候補ベクトルYi、i□{0、1、2、...、M−1}を引いて異なるベクトルDi、i□{0、1、2、...、M−1}、およびDi=[Xt−Yi]をそれぞれ得る。最も適合する出力候補ベクトルのリーディングビットは量子化出力y(n)として選択される。メランソンI、II、およびIIIは、量子化出力y(n)を決定するための様々な典型的システムおよび方法について記載している。
図10は、フィルター104などのN番目のノイズシェーピングフィルター1004、および合同非線形関数発生器1002によって実装される量子化器1001を含むルックアヘッド合同非線形デルタシグマ変調器1000を示す。前記ルックアヘッドデルタシグマ変調器1000は、デルタシグマ変調器900の一実施例を表す。フィルター104の各積分器の出力データは、状態変数SVN、SVN−1,...,SV1を表す。各入力x(n)の各状態変数値は、前記入力x(n)の関数および係数c0、c1、...、CN‐1、cN、およびフィードバックデータy(n−1)を含むフィルターのトポロジーである。
ルックアヘッドデルタシグマ変調器を実装する場合、検索して最適な出力候補ベクトルを決定する。前記出力候補ベクトルがM要素長(Mのルックアヘッド深さ)、1ビットシステムであり、検索刈り込みが行われない場合、前記検索は処理すべき2^M出力候補ベクトルを有する。刈り込みおよび簡素化が行われる場合であっても、この検索はコンピュータ的に高価である。
メランソンIIIは、強制パターン応答ベクター(SPATk)および自然な入力応答ベクトル(SNAT)を使用して、各時間tの量子化器出力データy(n)を決定する典型的なシステムおよび方法について記載している。SPATは、k番目の出力候補ベクトルからの0インプットおよびフィードバックに対するフィルター1004などのノイズシェーピングフィルターの応答を表す。メランソンIIIに記載されるように、前記SPAT応答ベクトルは、一度計算して保存することができる。SNATtは、時間tにおける入力ベクトルXtに対するフィルターの応答および0、Xt={x(n),x(n+1),...,x(n+M)}tに強制されるフィードバックを表す。
量子化出力y(n)を決定するために使用されるパターン応答ベクトルの数を削減する典型的なシステムおよび方法の説明に加えて、メランソンIIIは、最適な強制パターン応答ベクトルSPATk minを効果的に決定し、量子化出力y(n)の値を前記最適なパターン応答ベクトルのリーディングビットとして選択する典型的なシステムについても記載している。前記選択された量子化出力y(n)は、遅延1008を通じてフィードバックされる。実際のフィルター1004トポロジーおよび実装(例えば、ソフトウェア、ハードウェア、またはハードウェアおよびソフトウェアに係数を加えた組み合わせ)は、設計上の選択の問題である。
一旦、前記フィルタートポロジーが確立され、前記強制パターン応答ベクトルSPATsが決定されると、フィルター1004の前記状態変数を入力データとして使用して、前記量子化器を関数発生器1002として実装することができる。したがって、量子化出力y(n)は、選択されたフィルターの状態変数の量子化関数、例えばy(n)=Q(選択されたフィルター状態関数)によって決定される。このため、前記合同非線形関数発生器は、ルックアヘッドデルタシグマ変調器を用いて標準的なフル計算によって得られる効果を実装するためのコンピュータ的ショートカットと見なすことができる。
一実施例において、ノイズシェーピングフィルター1004のトポロジーを一連の積分器に配置できると仮定すると、最後の積分器1010が量子化出力y(n)の選択において最大の効果を有する。これは、各サブシステム伝達関数1012(1),...,1012(N−1)、および1012(N)の共通項によって示されるように、複数のフィードバックループを用いる場合でも真である。後半積分器が量子化出力y(n)の選択に関して優位な効果を有するため、デルタシグマ変調器1000の幾つかの実施例では、前半積分器の連続的に増加する近似を用いて前記状態変数のサブセットが近似される。幾つかの実施例では、前記量子化出力y(n)を決定する際に、フィルター1004の前記状態変数のサブセットのみが考慮される。このため、選択されたフィルター1004の状態変数SVN,SVN−I,...,SVN‐Jは、任意のプリプロセッサI1005への入力を形成する。プリプロセッサI1005は、例えば、1つ以上の前記状態変数または前記状態変数の1つ以上の組み合わせに対してそれぞれゲインを適用することによって、状態変数を事前処理することができる。別の実施例では、前記プリプロセッサI1005は、1つ以上の状態変数を組み合わせることができる。
プリプロセッサI1005を使用する場合、プリプロセッサI1005の出力は、近似発生器1006への入力を提供する。プリプロセッサI1005を使用しない場合、前記状態変数は直接近似発生器1006に適用される。近似発生器1006は、プリプロセッサII1007を使用しない場合に、近似状態変数SVN’,SVN−1’,...,SVN−j’を合同非線形関数発生器1002への入力データとして提供する。任意の状態変数を近似する前に、各状態変数は通常、10から30ビットの間で表される。一実施例において、出力信号y(n)の値に優位な影響を有する状態変数は、それぞれ特定の状態変数の影響に応じて異なる程度に近似される。近似が大きいほど正確性は低くなるが、実行コストにおけるトレードオフは、正確性の喪失を単に埋め合わせるだけではない。正確なトレードオフは設計上の選択の問題である。例えば、N=5、J=2、および各状態変数が10ビットで表される一実施例において、状態変数SVN’はw=6ビット(例えば、4ビットの近似)によって表され、SVN‐1はv=5ビットによって表され、SVN‐2’はu=4ビットによって表され、また状態変数SVN‐j‐1からSV1はゼロに近似される(例えば、無視される)。量子化出力y(n)の決定における後半状態変数の優位性のため、前記近似によって量子化出力y(n)の正確性がわずかに低下するが、実行コストは不相応に減少する。プリプロセッサII1007を任意で使用し、例えば、1つ以上の近似された状態変数、または近似された状態変数の1つ以上の組み合わせに各ゲインを適用することによって、前記状態変数をさらに前処理する。一般に、プリプロセッサIおよびIIは個別の機能を実行する。さらに、前記入力サンプルx(n)を量子化器1001による入力として使用し、出力y(n)を決定することもできる。r遅延をフィルター1004の入力に追加することによって、今後の入力サンプルx(n+1)、x(n+2)、...、x(n+r)を量子化器1001への入力として使用し、出力y(n)を決定することもできる。ここでrは整数である。他の実施例では、プリプロセッサI1005および/またはプリプロセッサII1007の1つ以上の機能がフィルター1004によって実行される。
近似発生器1006は任意である。フィルター1004またはプリプロセッサI1005は、1つ以上の状態変数(プリプロセッサI1005によって前処理された)を合同非線形関数発生器1002に直接提供する。また近似発生器1006は、ルックアヘッド、非ルックアヘッド、合同非線形デルタシグマ変調器、単調および非単調デルタシグマ変調器を含む任意のデルタシグマ変調器とともに使用できる。さらに、量子化器1001の機能要素としての近似発生器1006の描写は、一般に任意であり、設計上の選択の問題である。近似発生器1006は、論理的にフィルター1004と量子化器1001との間の独立した中間要素として考慮できる。
図11は、関数発生器1002の一実施例を表す典型的な関数発生器1100を示す。前記関数発生器1100は、計算削減スキーム1102および量子化器セレクタ1104を使用して、状態変数SVN’、SVN−1’、...、SVN−J’から量子化出力y(n)を決定する。前記関数発生器は、読み取り専用メモリ(ROM)などのメモリに保存されたソフトウェア命令、および/または特定用途向け集積回路(ASIC)またはフィールドプログラマブルゲートアレイ(FPGA)などのハードウェアを使用して実装できる。関数発生器1100への入力は、前記状態変数SVN’、SVN‐1’、...、SVN‐J’である。以下に記載するように、前記状態変数SVN’、SVN‐1’、...、SVN‐J’は、フィルター1004の状態変数SVN、SVN‐1、...、SVN‐Jから決定される。メランソンIIIは、強制パターン応答ベクトルSPATsおよび自然な入力応答ベクトルSNATtからの量子化出力y(n)決定の完全導出および機能性について説明している。メランソンIIIに記載されるように、前記計算削減スキーム1102は任意のルックアヘッド深さに応じて拡大または収縮可能である。「Cxj」は、SVN’、SVN‐1’、...、SVN‐J’を使用して、状態変数の自然な入力応答ベクトルSNATtのj番目の要素を表す。例えば、状態変数SVN’、SVN‐1’、...、SVN‐J’を使用したM要素入力ベクトルXtのj番目の要素に対するフィルター1004の出力応答、j={1、2、...、M}およびMはルックアヘッド深さを表す。一実施例において、フィルター1004の出力応答は、状態変数SVN’、SVN‐1’、...、SVN‐J’の総和である。一般に、フィルター904のトポロジーがフィルター出力応答を決定する。前記状態変数は加重または非加重であってよい。「CYrj」は強制パターン応答ベクトルSPATmのj番目の要素を表し、r={1、2、...R}およびRは計算削減スキーム1102における強制パターン応答ベクトルの数である。
メランソンIIIに記載されるように、一実施例において、量子化器出力セレクタ1104は、(SNATtxSPATr)minと関連する出力候補ベクトルから量子化出力y(n)を決定する。また前記関数発生器1100は、近似または非近似フィルター状態変数を使用して関数を実装することもできる。例えば、後半フィルター状態変数の優位性のため、1つ以上の後半状態変数の値が完全に決定されるような場合がある。例えば、SVNがAより大きい場合、y(n)=+1、またSVNが−Bより小さい場合、y(n)=−1となる。
またメランソンIIIは、図12に示す追加/比較/選択(ACS)システム1200について説明している。このシステムは、近似または非近似状態変数を入力として使用し、SNATtを決定する関数発生器1002を実装できる。メランソンIIIは、ACSネットワークの概念を説明する例を引用している。この操作は以下のように理解できる。ルックアヘッド深さを4(M=4)と仮定して、
e0 = {1,0,0,0}に対するフィルター応答
e1 = {0,1,0,0}に対するフィルター応答
e2 = {0,0,1,0}に対するフィルター応答
e3 = {0,0,0,1}に対するフィルター応答。
e0 = {1,0,0,0}に対するフィルター応答
e1 = {0,1,0,0}に対するフィルター応答
e2 = {0,0,1,0}に対するフィルター応答
e3 = {0,0,0,1}に対するフィルター応答。
前記フィルターは線形システムであるため、SPAT0={−1,−1,−1,−1}=−e0−e1−e2−e3ということになる
f0=e0 SNAT
f1=e1 SNAT
f2=e2 SNAT
f3=e3 SNAT
と定義すると、
SNAT SPAT0 = ―f0−f1−f2−f3
となり、任意の「i」のSNAT SPATiは、fの値に対応する単純な和/差として計算できる。
f0=e0 SNAT
f1=e1 SNAT
f2=e2 SNAT
f3=e3 SNAT
と定義すると、
SNAT SPAT0 = ―f0−f1−f2−f3
となり、任意の「i」のSNAT SPATiは、fの値に対応する単純な和/差として計算できる。
図13は、関数発生器1100の典型的なルックアップテーブル1300を示す。テーブル1300のコラム1302における行は、量子化出力y(n)の決定に使用される近似状態変数の連結値を含む。コラム1304における行は、コラム1302において対応する値に関連する量子化出力y(n)の値を含む。量子化出力y(n)の実測値は、様々な穴埋め方法を使用して決定できる。3つの典型的な穴埋め方法を以下に記載する。量子化出力y(n)の値は、セット{+1,−1}の要素、例えば1ビットのデルタシグマ変調器として表される。マルチビットのデルタシグマ変調器を使用して、y(n)に対するマルチビット値も決定できる。
任意の近似を適用する前は、状態変数は一般に少なくとも10ビットで表され、また通常は10から30ビットで表される。前記状態変数は、影響の少ない状態変数の四捨五入を使用して状態変数を小さいビットサイズに切り下げることによって、または切り捨てなどの他の近似法によって近似できる。例えば、10から30ビットで表される近似状態変数SViがないと仮定する。近似を使用して、状態変数SVN’はw=6ビットで表され、SVN‐1’はv=5ビットで表され、またSVN‐2’はu=4ビットで表される。これらの近似は、32k(26x25x24)要素のルックアップテーブル1300を必要とする。
前記テーブル1300は、少なくとも3つの方法で埋めることができる。第一の穴埋め方法では、前記連結状態変数が近似されるため、コラム1302におけるi番目の値はそれぞれ、一般にコラム1302におけるi番目の値のいずれか一方に均等に分配される非近似状態変数値の範囲を表す。コラム1302におけるi番目の値に対して、コラム1302におけるi番目の値を中心とする非近似状態変数値の中心に配置される非近似状態変数を使用して、デルタシグマ変調器900によって量子化出力y(n)の値を決定することができる。次に決定された量子化出力y(n)の値は、コラム1302におけるi番目の値に対応するテーブル1300に入力される。第一の穴埋め方法は、コラム1302におけるすべての値に対して行われる。その他の状態変数(テーブルで使用されない状態変数=SVN‐J‐iからSV1)は、この穴埋め方法ではゼロと見なされる。
第二の穴埋め方法では、実際のテスト信号X(n)を使用し、関数発生器1100などの非近似関数発生器を用いてルックアヘッドデルタシグマ変調器900を駆動する。結果統計はビンに記録される。ここで1ビンは、前記近似発生器1006における各テーブルエントリに対応する。y(n)の数=+1決定、およびy(n)の数=−1決定が記録される。テスト信号の終了後、前記統計が評価され、観察される+1の大部分を有する任意のビンに対して、その結果がテーブル1300にy(n)=+1として記録される。同様に、観察される−1の大部分を有する任意のビンに対して、その結果がテーブル1300にy(n)=−1として記録される。テスト値が観察されない場合(例えば、テーブル1300の第一コラムのエントリに対応する状態変数のセットをテスト信号が生成しなかった場合)、第一の方法を使用してそれらの場所を埋めることができる。
第三の穴埋め方法では、図14Aおよび14Bに示されるように、一実施例において、最後の積分器の状態変数SVNが(i)Aより大きい任意の時点で、量子化出力y(n)は常に+1であり、(ii)−Bより小さい場合、量子化出力y(n)は−1である。ここで、AおよびBの絶対値は等しいか、または等しくない。次に、これらの初期比較を行うことによって、関数を簡素化し、テーブル1300を小さくすることができる。同様に、さらに量子化出力y(n)の決定に使用される他の状態変数を比較することができる。この方法は、一般に正確性の低い関数発生器に対して行うが、場合によっては非ルックアヘッドデルタシグマ変調器より好ましい。
関数発生器1002のソフトウェア実装が使用されている場合、テーブルルックアッププロセスによって、計算1秒あたりの何百万もの命令を保存することができる。テーブル1300は3つの状態を有することができる。ここで+1または−1のいずれかが考えられる。これらの場合、深い検索、例えば標準、完全ルックアヘッド計算が使用される。このようにして、大部分の量子化をテーブル1300によって行うことができ、標準、完全ルックアヘッド計算方法によってわずかな比率となる。このようにして、平均計算負荷が大幅に削減される。
図14A、14B、14C、14D、14E、および14Fは、フィルター904の少なくとも2つの状態変数間の非線形相互関係の典型的な実施例を示す。これは、量子化器伝達関数Q(s(n))の1つ以上の量子化領域の1つ以上の境界を少なくとも部分的に特徴付ける。
図14Aは、N次元の合同非線形関数1400の2次元スライスを示す。Q(s(n))決定線1402は、2つの量子化領域、y(n)=+1とy(n)=−1との間の非線形境界を表す。量子化領域+1および−1の間の境界は、フィルター904の状態変数SVxとSVyとの非線形相互関係によって特徴付けられる。前記量子化領域+1および−1は、量子化器902の任意のレベルの量子化を表すことができる。例えば、1ビットのデルタシグマ変調器は、定義上2レベルのみの量子化を有する。マルチビットのデルタシグマ変調器は、複数レベルの量子化を有する。前記合同非線形関数1400は、任意の量子化レベルの量子化領域を定義できる。したがって、各量子化レベルにおける完全な合同非線形関数は、量子化出力y(n)の決定に使用される状態変数Nの数に基づいて複数次元となる。
図14Gは、Q(s(n))、合同非線形関数1400を生成するための関数実装を示す。一実施例において、状態変数SVyは、SVN−1などの前半(例えば、下位)状態変数SVXに対してSVNなどの後半(例えば、上位)状態変数を表す。状態変数SVy≧Aおよび状態変数SVy≦−Bの場合、量子化出力y(n)は単に状態変数SVyの状態値によって決定される。−B≦SVy≦Aの場合、出力y(n)は、例えばルックアップテーブル1300を使用して決定される。
図14Bもまた、前記量子化器伝達関数Q(s(n))の量子化領域間の境界を特徴付けるフィルター904の状態変数間の非線形相互関係を示す。前記合同非線形関数1404はまた、2つの状態変数SVxとSVyとの非線形相互関係によって特徴付けられる複数の量子化領域境界を示し、それによって、1つ以上の量子化レベルに対して非単調量子化伝達関数を定義する。さらに、前記量子化領域AおよびDは非凸である。
図14Cおよび14Dは、前記量子化器伝達関数Q(s(n))の非凸量子化領域間の境界を特徴付けるフィルター904の状態変数間の非線形相互関係のさらなる実施例を示す。
図14Eおよび14Fは、前記量子化器伝達関数Q(s(n))の非単調、非凸量子化領域間の境界を特徴付けるフィルター904の状態変数間の非線形相互関係のさらなる実施例を示す。
図15は、量子化器902によって処理される場合の量子化器入力信号s(n)のPDF1500を示す。低レベルの量子化器入力信号x(n)に対する正のフィードバックのために、低レベルのデルタシグマ変調器入力信号x(n)は効果的に押し出され、高レベルのデルタシグマ変調器入力信号x(n)は、図5Bに示される理想的なPDFにより近くなる。前記デルタシグマ変調器900は、単調量子化器を備える同等の従来のデルタシグマ変調器と比較して、最大10dbSNRの改善が得られた。
図16を参照して、信号処理システム1600は、デルタシグマ変調器1602を含む信号処理システムの一実施例を示す。デルタシグマ変調器1602は、デルタシグマ変調器900の実施例を表す。信号処理システム1600は、特にスーパーオーディオコンパクトディスク(「SACD」)記録アプリケーションなどの高性能オーディオアプリケーションに有効である。信号処理システム1600は、入力信号源1603により生成される入力信号1604を処理する。前記入力信号1604は、デジタルであってもアナログであってもよく、また記録/ミキシングプロセスの一環として生成された信号を含む任意の信号源からまたは他の高性能ソースから、あるいはコンパクトディスクプレイヤー、MP3プレイヤー、オーディオ/ビデオシステム、オーディオテーププレイヤー、または他の信号記録および/またはプレイバック装置などの下端ソースから派生してよい。
前記入力信号1604は、オーディオ信号、ビデオ信号、オーディオプラスビデオ信号、および/または他の信号タイプであってよい。一般に、入力信号1604は、デルタシグマ変調器1602によって変調される前に幾つかの前処理1606を経る。例えば、前処理1606は補間フィルターを組み込み、デジタル入力信号1604をよく知られている方法でオーバーサンプリングすることができる。前処理1606は、アナログ・デジタル変換器を含み、アナログ入力信号1604をデジタル信号に変換することができる。また前処理1606は、ミキシング、残響、均等化、編集、帯域外雑音フィルタリング、および他のフィルタリング操作を含むことができる。
デジタルドメインにおいて、前処理1606は、個別の入力信号x(n)をルックアヘッド変調器1602に提供する。個別の入力信号x(n)はそれぞれNビットの信号であり、ここでNは1より大きい。先に詳述したように、デルタシグマ変調器1602は、M入力信号x(n)およびM出力公報のパターンy(n)を処理して、各入力信号x(n)に対応する出力候補から出力信号1607を決定する。出力信号1607は、例えば、1ビット出力値の集合である。よって前記出力信号1607は、コード化されたバージョンの入力信号1604となる。
図16および17を参照して、信号処理システム1600は通常、ルックアヘッド変調器1602の出力信号1607を後処理する後処理1608を含む。後処理1608は、ロスなしデータ処理1702を含むことができる。SACD音声マスタリングの場合、ロスなしデータ圧縮ステージ1704があり、その後に、マスター記憶媒体1708に焼き付けられる実際のピットを生成する記録プロセス1706が続く。次に前記マスター記憶媒体1708は機械的に複製されて、広範な分布に使用可能なディスク(または他の記憶媒体)1712を作成する。ディスク1712は、例えば、任意の様々なデジタル汎用ディスク、コンパクトディスク、テープ、またはスーパーオーディオコンパクトディスクである。プレイバック/出力装置1610は、ディスク1712からデータを読み取り、ユーザが認知できるフォーマットで信号出力を提供する。プレイバック/出力装置1610は、出力信号1607を利用できる任意の出力装置である場合がある。このため、前記記憶媒体1708および1712は、デルタシグマ変調器1602を使用して得られる信号変調プロセスを用いてコード化されるデータを含む。
本発明は詳細に説明されているが、当然のことながら添付の請求項によって定義されるように、本発明の精神および範囲から逸脱することなく、種々の変更、置換、および修正が可能である。
Claims (25)
- 信号を処理し、N状態変数を生成するノイズシェーピングフィルターであって、ここでNは2より大きいかまたは等しい、フィルターと、
非線形量子化伝達関数に従って該N状態変数の少なくとも1つのサブセットから決定される量子化器入力データを量子化するための量子化器であって、ここで少なくとも1つの量子化レベルの量子化領域間の1つ以上の境界が、該状態変数の少なくとも2つの間の非線形相互関係によって少なくとも部分的に特徴付けられる、量子化器と
を含む合同非線形デルタシグマ変調器を備える、信号処理システム。 - 前記少なくとも2つの量子化領域間の境界が非凸である、請求項1に記載の信号処理システム。
- Nが3より大きいかまたは等しく、前記少なくとも2つの量子化領域間の境界がN次元において非凸である、請求項2に記載の信号処理システム。
- Nが3より大きいかまたは等しく、前記少なくとも2つの量子化領域間の境界がN未満の次元において非凸である、請求項2に記載の信号処理システム。
- 前記ノイズシェーピングフィルターがN積分器を含み、前記状態変数が連続的な離散時間中の前記積分器の少なくとも1つのサブセットの出力値を示す、請求項1に記載の信号処理システム。
- 前記積分器のサブセットがN番目の積分器から(N−x)番目の積分器で構成され、ここで、2≦x≦N−1である、請求項5に記載の信号処理システム。
- 前記ノイズシェーピングフィルターが無限インパルス応答フィルターを備える、請求項1に記載の信号処理システム。
- プロセッサと、
該プロセッサに連結し、前記ノイズシェーピングフィルターおよび前記量子化器を実装するためのプロセッサ実行可能コードを記憶する、メモリと
をさらに含む、請求項1に記載の信号処理システム。 - 前記デルタシグマ変調器の作動中、前記量子化器入力データが前記N状態変数の少なくとも1つのサブセットである、請求項1に記載の信号処理システム。
- 前記デルタシグマ変調器の作動中、前記量子化器入力データが前記フィルターの第一積分器および第二積分器からの状態変数を含み、該第一および第二積分器の状態変数が、前記量子化伝達関数における境界に関して、非線形の相互関係を有する、請求項9に記載の信号処理システム。
- 前記量子化器入力データが音声入力信号データから派生する、請求項1に記載の信号処理システム。
- 前記量子化器からの出力データを処理し、該処理した出力データを記憶媒体上に記録するための信号処理記録装置をさらに含む、請求項1に記載の信号処理システム。
- 前記量子化器入力データが、前記N状態変数の少なくとも1つのサブセットの近似を含む、請求項1に記載の信号処理システム。
- N状態変数を有するノイズシェーピングフィルターを含んだ合同非線形デルタシグマ変調器を使用する信号処理方法であって、
該N状態変数から各量子化器入力データを生成するために、該ノイズシェーピングフィルターを使用して入力信号を該合同非線形デルタシグマ変調器にフィルタリングするステップであって、Nは2より大きいかまたは等しい、ステップと、
非線形量子化伝達関数に従って該量子化器入力データを量子化するステップであって、少なくとも1つの量子化レベルに対する量子化領域間の1つ以上の境界が、該状態変数の少なくとも2つの間の非線形相互関係によって少なくとも部分的に特徴付けられる、ステップと
を包含する、方法。 - 前記少なくとも2つの量子化領域間の境界が非凸である、請求項14に記載の方法。
- Nが3より大きいかまたは等しく、前記少なくとも2つの量子化領域間の境界がN次元において非凸である、請求項15に記載の方法。
- Nが3より大きいかまたは等しく、前記少なくとも2つの量子化領域間の境界がN未満の次元において非凸である、請求項14に記載の方法。
- 前記ノイズシェーピングフィルターがN積分器を含み、前記状態変数が連続的な離散時間中の前記積分器の少なくとも1つのサブセットの出力値を示す、請求項14に記載の方法。
- 前記積分器のサブセットがN番目の積分器から(N−x)番目の積分器で構成され、ここで、2≦x≦N−1である、請求項18に記載の信号処理システム。
- 各量子化器入力データを生成するために、前記ノイズシェーピングフィルターを使用して前記合同非線形デルタシグマ変調器への入力信号をフィルタリングするステップが、
前記フィルターの少なくとも第一積分器および第二積分器からの状態変数を生成するステップであって、該第一および第二積分器の状態変数が前記量子化伝達関数において境界に関して非線形の相互関係を有する、ステップをさらに包含する、請求項14に記載の方法。 - 前記入力信号データサンプルが音声入力信号データを含む、請求項14に記載の方法。
- 量子化された量子化器入力信号データを記憶媒体上に記録するステップをさらに包含する、請求項14に記載の方法。
- 非線形の関連入力データおよび非線形の量子化伝達関数を使用する入力信号の量子化方法であって、
入力信号サンプルを受け取るステップと、
デジタルフィルター状態変数を生成するために、該入力信号サンプルをフィルタリングするステップと、
出力信号を生成するために非線形量子化伝達関数を該状態変数の少なくとも1つのサブセットに適応するステップであって、少なくとも1つの量子化レベルの量子化領域間の1つ以上の境界が、該状態変数の少なくとも2つの間の非線形相互関係によって少なくとも部分的に特徴付けられる、ステップと
を包含する、方法 - 前記入力信号が音声デジタル信号サンプルから成る、請求項23に記載の方法。
- マルチオーダーデジタルフィルターの状態変数を示すデジタルフィルター状態変数を生成するために、入力信号サンプルをフィルタリングするための手段と、
非線形量子化伝達関数を使用して該状態変数の少なくとも1つのサブセットを量子化する手段であって、少なくとも1つの量子化レベルの量子化領域間の1つ以上の境界が、該状態変数の少なくとも2つの間の非線形相互関係によって少なくとも部分的に特徴付けられる、手段と
を備える装置。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US53728504P | 2004-01-16 | 2004-01-16 | |
US53913204P | 2004-01-26 | 2004-01-26 | |
US58895104P | 2004-07-19 | 2004-07-19 | |
PCT/US2005/001092 WO2005074140A1 (en) | 2004-01-16 | 2005-01-13 | Jointly nonlinear delta sigma modulators |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007518375A true JP2007518375A (ja) | 2007-07-05 |
Family
ID=34831195
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006549594A Withdrawn JP2007518375A (ja) | 2004-01-16 | 2005-01-13 | 合同非線形デルタシグマ変調器 |
Country Status (4)
Country | Link |
---|---|
US (2) | US7009543B2 (ja) |
EP (1) | EP1704646A1 (ja) |
JP (1) | JP2007518375A (ja) |
WO (1) | WO2005074140A1 (ja) |
Families Citing this family (53)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006523999A (ja) * | 2003-04-16 | 2006-10-19 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | シグマ−デルタ変調器 |
US7170434B2 (en) * | 2004-01-16 | 2007-01-30 | Cirrus Logic, Inc. | Look-ahead delta sigma modulator with quantization using natural and pattern loop filter responses |
US7187312B2 (en) * | 2004-01-16 | 2007-03-06 | Cirrus Logic, Inc. | Look-ahead delta sigma modulator having an infinite impulse response filter with multiple look-ahead outputs |
US7196647B2 (en) * | 2004-01-16 | 2007-03-27 | Cirrus Logic, Inc. | Signal processing with look-ahead modulator noise quantization minimization |
US7869094B2 (en) * | 2005-01-07 | 2011-01-11 | Mitcham Global Investments Ltd. | Selective dithering |
US9787471B1 (en) * | 2005-06-02 | 2017-10-10 | Robert T. Jenkins and Virginia T. Jenkins | Data enciphering or deciphering using a hierarchical assignment system |
GB0514677D0 (en) * | 2005-07-18 | 2005-08-24 | Queen Mary & Westfield College | Sigma delta modulators |
US7711666B1 (en) | 2005-08-31 | 2010-05-04 | Richard Crandall | Reduction of memory usage for prime number storage by using a table of differences between a closed form numerical function and prime numbers which bounds a prime numeral between two index values |
US7969097B2 (en) * | 2006-05-31 | 2011-06-28 | Cree, Inc. | Lighting device with color control, and method of lighting |
US8362838B2 (en) * | 2007-01-19 | 2013-01-29 | Cirrus Logic, Inc. | Multi-stage amplifier with multiple sets of fixed and variable voltage rails |
US7852017B1 (en) | 2007-03-12 | 2010-12-14 | Cirrus Logic, Inc. | Ballast for light emitting diode light sources |
US8076920B1 (en) | 2007-03-12 | 2011-12-13 | Cirrus Logic, Inc. | Switching power converter and control system |
US8018171B1 (en) | 2007-03-12 | 2011-09-13 | Cirrus Logic, Inc. | Multi-function duty cycle modifier |
US7667408B2 (en) * | 2007-03-12 | 2010-02-23 | Cirrus Logic, Inc. | Lighting system with lighting dimmer output mapping |
US7696913B2 (en) * | 2007-05-02 | 2010-04-13 | Cirrus Logic, Inc. | Signal processing system using delta-sigma modulation having an internal stabilizer path with direct output-to-integrator connection |
US7554473B2 (en) * | 2007-05-02 | 2009-06-30 | Cirrus Logic, Inc. | Control system using a nonlinear delta-sigma modulator with nonlinear process modeling |
US7525464B2 (en) * | 2007-05-29 | 2009-04-28 | National Semiconductor Corporation | Sigma-delta modulator with DAC resolution less than ADC resolution |
US8102127B2 (en) | 2007-06-24 | 2012-01-24 | Cirrus Logic, Inc. | Hybrid gas discharge lamp-LED lighting system |
US7802901B2 (en) * | 2007-09-25 | 2010-09-28 | Cree, Inc. | LED multi-chip lighting units and related methods |
US7804697B2 (en) * | 2007-12-11 | 2010-09-28 | Cirrus Logic, Inc. | History-independent noise-immune modulated transformer-coupled gate control signaling method and apparatus |
US8008898B2 (en) | 2008-01-30 | 2011-08-30 | Cirrus Logic, Inc. | Switching regulator with boosted auxiliary winding supply |
US7755525B2 (en) * | 2008-01-30 | 2010-07-13 | Cirrus Logic, Inc. | Delta sigma modulator with unavailable output values |
US8022683B2 (en) | 2008-01-30 | 2011-09-20 | Cirrus Logic, Inc. | Powering a power supply integrated circuit with sense current |
US8576589B2 (en) | 2008-01-30 | 2013-11-05 | Cirrus Logic, Inc. | Switch state controller with a sense current generated operating voltage |
US7759881B1 (en) | 2008-03-31 | 2010-07-20 | Cirrus Logic, Inc. | LED lighting system with a multiple mode current control dimming strategy |
US8008902B2 (en) * | 2008-06-25 | 2011-08-30 | Cirrus Logic, Inc. | Hysteretic buck converter having dynamic thresholds |
US8847719B2 (en) | 2008-07-25 | 2014-09-30 | Cirrus Logic, Inc. | Transformer with split primary winding |
US8344707B2 (en) | 2008-07-25 | 2013-01-01 | Cirrus Logic, Inc. | Current sensing in a switching power converter |
US8212491B2 (en) | 2008-07-25 | 2012-07-03 | Cirrus Logic, Inc. | Switching power converter control with triac-based leading edge dimmer compatibility |
US8487546B2 (en) * | 2008-08-29 | 2013-07-16 | Cirrus Logic, Inc. | LED lighting system with accurate current control |
US8179110B2 (en) * | 2008-09-30 | 2012-05-15 | Cirrus Logic Inc. | Adjustable constant current source with continuous conduction mode (“CCM”) and discontinuous conduction mode (“DCM”) operation |
US8222872B1 (en) | 2008-09-30 | 2012-07-17 | Cirrus Logic, Inc. | Switching power converter with selectable mode auxiliary power supply |
US8288954B2 (en) | 2008-12-07 | 2012-10-16 | Cirrus Logic, Inc. | Primary-side based control of secondary-side current for a transformer |
US8362707B2 (en) | 2008-12-12 | 2013-01-29 | Cirrus Logic, Inc. | Light emitting diode based lighting system with time division ambient light feedback response |
US8299722B2 (en) | 2008-12-12 | 2012-10-30 | Cirrus Logic, Inc. | Time division light output sensing and brightness adjustment for different spectra of light emitting diodes |
US7994863B2 (en) * | 2008-12-31 | 2011-08-09 | Cirrus Logic, Inc. | Electronic system having common mode voltage range enhancement |
US8482223B2 (en) | 2009-04-30 | 2013-07-09 | Cirrus Logic, Inc. | Calibration of lamps |
US8248145B2 (en) | 2009-06-30 | 2012-08-21 | Cirrus Logic, Inc. | Cascode configured switching using at least one low breakdown voltage internal, integrated circuit switch to control at least one high breakdown voltage external switch |
US8212493B2 (en) | 2009-06-30 | 2012-07-03 | Cirrus Logic, Inc. | Low energy transfer mode for auxiliary power supply operation in a cascaded switching power converter |
US8963535B1 (en) | 2009-06-30 | 2015-02-24 | Cirrus Logic, Inc. | Switch controlled current sensing using a hall effect sensor |
US8198874B2 (en) * | 2009-06-30 | 2012-06-12 | Cirrus Logic, Inc. | Switching power converter with current sensing transformer auxiliary power supply |
US9155174B2 (en) | 2009-09-30 | 2015-10-06 | Cirrus Logic, Inc. | Phase control dimming compatible lighting systems |
US8654483B2 (en) * | 2009-11-09 | 2014-02-18 | Cirrus Logic, Inc. | Power system having voltage-based monitoring for over current protection |
US8552893B1 (en) * | 2010-11-04 | 2013-10-08 | Cirrus Logic, Inc. | Control system using nonlinear delta-sigma modulator with switching period error compensation |
US8768075B2 (en) * | 2011-11-08 | 2014-07-01 | Mitsubishi Electric Research Laboratories, Inc. | Method for coding signals with universal quantized embeddings |
US8837727B2 (en) * | 2011-11-08 | 2014-09-16 | Mitsubishi Electric Research Laboratories, Inc. | Method for privacy preserving hashing of signals with binary embeddings |
US9332345B1 (en) | 2013-04-09 | 2016-05-03 | Cirrus Logic, Inc. | Use of microphone capacitance as a switched capacitor in an input network of a delta-sigma modulator |
US9626981B2 (en) | 2014-06-25 | 2017-04-18 | Cirrus Logic, Inc. | Systems and methods for compressing a digital signal |
CN104901701B (zh) * | 2015-06-04 | 2018-03-16 | 福州大学 | 一种高二阶级联结构Sigma‑Delta调制器系统 |
US10530372B1 (en) | 2016-03-25 | 2020-01-07 | MY Tech, LLC | Systems and methods for digital synthesis of output signals using resonators |
US10020818B1 (en) | 2016-03-25 | 2018-07-10 | MY Tech, LLC | Systems and methods for fast delta sigma modulation using parallel path feedback loops |
EP3542461B1 (en) | 2016-11-21 | 2024-07-31 | Mixed-Signal Devices Inc. | High efficiency power amplifier architectures for rf applications |
US11933919B2 (en) | 2022-02-24 | 2024-03-19 | Mixed-Signal Devices Inc. | Systems and methods for synthesis of modulated RF signals |
Family Cites Families (49)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB9103777D0 (en) | 1991-02-22 | 1991-04-10 | B & W Loudspeakers | Analogue and digital convertors |
JPH05346727A (ja) * | 1992-06-16 | 1993-12-27 | Fuji Xerox Co Ltd | 現像装置および現像剤担持体 |
GB9318238D0 (en) | 1993-09-02 | 1993-10-20 | B & W Loudspeakers | Digital converter |
GB2281828B (en) | 1993-09-14 | 1997-08-06 | Marconi Gec Ltd | Analogue-to-digital converters and digital modulators |
EP0666650A3 (de) | 1994-01-24 | 1997-08-13 | Siemens Ag | Verfahren zur schnellen Decodierung der Ausgangssignale von Sigma Delta Modulatoren. |
US5550544C1 (en) | 1994-02-23 | 2002-02-12 | Matsushita Electric Ind Co Ltd | Signal converter noise shaper ad converter and da converter |
US5757517A (en) * | 1995-03-23 | 1998-05-26 | Eastman Kodak Company | Adaptive error diffusion method |
KR100189525B1 (ko) | 1995-08-08 | 1999-06-01 | 윤종용 | 시그마 델타 변조방식의 디지탈/아나로그 변환장치 |
US5742246A (en) * | 1996-03-22 | 1998-04-21 | National Science Council | Stabilizing mechanism for sigma-delta modulator |
US5757300A (en) | 1996-10-22 | 1998-05-26 | General Electric Company | Feed-forward bandpass delta-sigma converter with tunable center frequency |
GB9711374D0 (en) | 1997-06-02 | 1997-07-30 | H Vin Mats E | Signal processing |
US5977899A (en) | 1997-09-25 | 1999-11-02 | Analog Devices, Inc. | Digital-to-analog converter using noise-shaped segmentation |
US6070136A (en) | 1997-10-27 | 2000-05-30 | Advanced Micro Devices, Inc. | Matrix quantization with vector quantization error compensation for robust speech recognition |
US6067515A (en) | 1997-10-27 | 2000-05-23 | Advanced Micro Devices, Inc. | Split matrix quantization with split vector quantization error compensation and selective enhanced processing for robust speech recognition |
GB2333408A (en) * | 1998-01-17 | 1999-07-21 | Sharp Kk | Non-linear digital-to-analog converter |
EP0933870B1 (en) | 1998-02-03 | 2007-01-24 | Texas Instruments Incorporated | Hybrid FIR/IIR analog filter |
US6160505A (en) | 1998-02-24 | 2000-12-12 | At&T Corp | Method and apparatus for converting an analog signal to a digital signal |
US6112218A (en) | 1998-03-30 | 2000-08-29 | Texas Instruments Incorporated | Digital filter with efficient quantization circuitry |
AUPP271998A0 (en) | 1998-03-31 | 1998-04-23 | Lake Dsp Pty Limited | Lookahead sigma-delta modulator |
US6347297B1 (en) | 1998-10-05 | 2002-02-12 | Legerity, Inc. | Matrix quantization with vector quantization error compensation and neural network postprocessing for robust speech recognition |
US6480129B1 (en) * | 1999-02-23 | 2002-11-12 | Cirrus Logic, Inc. | Methods and apparatus for correction of higher order delta sigma converters |
US6418172B1 (en) | 1999-04-21 | 2002-07-09 | National Semiconductor Corporation | Look-ahead maximum likelihood sequence estimation decoder |
US6480528B1 (en) | 1999-06-11 | 2002-11-12 | Qualcomm Incorporated | Automatic gain control for improved decoding of multi-carrier signal |
US6587060B1 (en) * | 1999-08-26 | 2003-07-01 | Duane L. Abbey | Multi-bit monotonic quantizer and linearized delta-sigma modulator based analog-to-digital and digital-to analog conversion |
US6310518B1 (en) | 1999-10-22 | 2001-10-30 | Eric J. Swanson | Programmable gain preamplifier |
US6313773B1 (en) | 2000-01-26 | 2001-11-06 | Sonic Innovations, Inc. | Multiplierless interpolator for a delta-sigma digital to analog converter |
US6445319B1 (en) * | 2000-05-10 | 2002-09-03 | Texas Instruments Incorporated | Analog to digital converter circuit |
US6873278B1 (en) | 2000-05-21 | 2005-03-29 | Analog Devices, Inc. | Method and apparatus for use in switched capacitor systems |
US6577257B2 (en) | 2000-09-11 | 2003-06-10 | Broadcom Corporation | Methods and systems for digital dither |
US6501404B2 (en) | 2001-01-08 | 2002-12-31 | Agilent Technologies, Inc. | System and method for encoding an input data stream by utilizing a predictive, look-ahead feature |
US7110349B2 (en) * | 2001-03-06 | 2006-09-19 | Brn Phoenix, Inc. | Adaptive communications methods for multiple user packet radio wireless networks |
US6590512B2 (en) | 2001-04-23 | 2003-07-08 | Intel Corporation | Developing a desired output sampling rate for oversampled converters |
US6724332B1 (en) | 2002-08-13 | 2004-04-20 | Cirrus Logic, Inc. | Noise shaping circuits and methods with feedback steering overload compensation and systems using the same |
US6933871B2 (en) | 2001-09-17 | 2005-08-23 | Cirrus Logic, Inc. | Feedback steering delta-sigma modulators and systems using the same |
JP3636130B2 (ja) | 2001-10-15 | 2005-04-06 | アキュフェーズ株式会社 | トレリス型ノイズシェイピング変調器 |
US6956514B1 (en) | 2002-06-04 | 2005-10-18 | Cirrus Logic, Inc. | Delta-sigma modulators with improved noise performance |
US7082176B2 (en) * | 2002-06-12 | 2006-07-25 | Broadcom Corporation | Linearized fractional-N synthesizer with fixed charge pump offset |
US6760573B2 (en) * | 2002-07-09 | 2004-07-06 | Qualcomm Incorporated | Frequency tracking using inner and outer loops |
US6639531B1 (en) | 2002-09-27 | 2003-10-28 | Cirrus Logic, Inc. | Cascaded noise shaping circuits with low out-of-band noise and methods and systems using the same |
US6842486B2 (en) | 2003-01-21 | 2005-01-11 | Cirrus Logic, Inc. | Signal processing system with baseband noise modulation and noise fold back reduction |
US6861968B2 (en) | 2003-01-21 | 2005-03-01 | Cirrus Logic, Inc. | Signal processing system with baseband noise modulation and noise filtering |
US6842128B2 (en) | 2003-02-28 | 2005-01-11 | Texas Instruments Incorporated | Higher order sigma-delta analog-to-digital converter based on finite impulse response filter |
CN1792038B (zh) | 2003-05-21 | 2010-06-16 | 模拟设备股份有限公司 | ∑-δ调制器和∑-δ调制方法 |
JP4856363B2 (ja) | 2003-05-22 | 2012-01-18 | アギア システムズ インコーポレーテッド | 安定な高次デルタ・シグマ誤差フィードバック変調器およびそのような変調器において使用される雑音伝達関数 |
US6873280B2 (en) | 2003-06-12 | 2005-03-29 | Northrop Grumman Corporation | Conversion employing delta-sigma modulation |
US7049990B2 (en) * | 2003-09-05 | 2006-05-23 | Broadcom Corporation | Single loop feed-forward modulator with summing flash quantizer and multi-bit feedback |
US6822594B1 (en) | 2003-10-09 | 2004-11-23 | Cirrus Logic, Inc. | Overload protection and stability for high order 1-bit delta-sigma modulators |
US6967606B2 (en) | 2003-11-18 | 2005-11-22 | Infineon Technologies Ag | Loop filter for a continuous time sigma delta analog to digital converter |
US6879275B1 (en) | 2004-01-16 | 2005-04-12 | Cirrus Logic, Inc. | Signal processing with a look-ahead modulator having time weighted error values |
-
2004
- 2004-11-22 US US10/994,617 patent/US7009543B2/en active Active
-
2005
- 2005-01-13 JP JP2006549594A patent/JP2007518375A/ja not_active Withdrawn
- 2005-01-13 US US11/035,288 patent/US7190294B2/en active Active
- 2005-01-13 EP EP05711416A patent/EP1704646A1/en not_active Withdrawn
- 2005-01-13 WO PCT/US2005/001092 patent/WO2005074140A1/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2005074140A1 (en) | 2005-08-11 |
US20050156770A1 (en) | 2005-07-21 |
US20050156767A1 (en) | 2005-07-21 |
US7009543B2 (en) | 2006-03-07 |
US7190294B2 (en) | 2007-03-13 |
EP1704646A1 (en) | 2006-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007518375A (ja) | 合同非線形デルタシグマ変調器 | |
US7084798B2 (en) | Look-ahead delta sigma modulators with quantizer input approximations | |
KR100684051B1 (ko) | 비트스트림신호의데이터처리 | |
US7081843B2 (en) | Overload protection for look-ahead delta sigma modulators | |
US7187312B2 (en) | Look-ahead delta sigma modulator having an infinite impulse response filter with multiple look-ahead outputs | |
KR20130112942A (ko) | 필터 계수들을 생성하고 필터들을 구성하는 방법들 및 시스템들 | |
JPH05160736A (ja) | シグマ−デルタ変調器 | |
US6822594B1 (en) | Overload protection and stability for high order 1-bit delta-sigma modulators | |
US7138934B2 (en) | Pattern biasing for look-ahead delta sigma modulators | |
EP1704645A1 (en) | Signal processing with a look-ahead modulator having time weighted error values | |
US6807137B2 (en) | Encoding method and apparatus therefor, and optical-disk recording method and apparatus therefor | |
US7196647B2 (en) | Signal processing with look-ahead modulator noise quantization minimization | |
US6879275B1 (en) | Signal processing with a look-ahead modulator having time weighted error values | |
US7148830B2 (en) | Look-ahead delta sigma modulator with pruning of output candidate vectors using quantization error minimization pruning techniques | |
JP2006528858A (ja) | ハイファイオーディオのための改良ロスレス圧縮及び高オーディオ品質を有するノイズシェーピング装置及び方法 | |
Hein et al. | Lower bounds on the MSE of the single and double loop sigma delta modulators | |
WO2005074141A1 (en) | Signal processing with look-ahead modulator noise quantization minimization | |
KR20210030886A (ko) | 동적 모델 파라미터를 이용한 오디오 부호화 방법 및 오디오 복호화 방법, 오디오 부호화 장치 및 오디오 복호화 장치 | |
JPH04150416A (ja) | ディジタル・アナログ変換器 | |
KR20060125718A (ko) | 보다 높은 압축 이득들을 갖는 비트스트림 생성 | |
JP2003091300A (ja) | 音声圧縮方法、音声伸張方法、及び音声圧縮装置 | |
JPH0778065A (ja) | データ列処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071212 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20081205 |